JP2005005459A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP2005005459A JP2005005459A JP2003166776A JP2003166776A JP2005005459A JP 2005005459 A JP2005005459 A JP 2005005459A JP 2003166776 A JP2003166776 A JP 2003166776A JP 2003166776 A JP2003166776 A JP 2003166776A JP 2005005459 A JP2005005459 A JP 2005005459A
- Authority
- JP
- Japan
- Prior art keywords
- film
- insulating film
- etching
- region
- silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
Abstract
【課題】従来のセルフアライン技術とは異なる方法により、リソグラフィーの限界を超える微細化や高精度化を達成することができる半導体装置の製造方法を提供する。
【解決手段】シリコン基板あるいはシリコン半導体膜上に、第１の絶縁膜を堆積する工程と、第１の絶縁膜上に第２の絶縁膜を堆積する工程と、第１及び第２の絶縁膜の一部を残し、エッチング除去し、シリコン基板あるいはシリコン半導体膜表面を露出させる工程と、露出したシリコン基板あるいはシリコン半導体膜表面を酸化し、熱酸化シリコン膜を形成する工程と、第２の絶縁膜をエッチングマスクとして使用し、第１の絶縁膜をサイドエッチングし、第１の絶縁膜の一部をエッチング除去した後、第２の絶縁膜を除去する工程とにより、熱酸化シリコン膜と第１の絶縁膜の間に、第１の絶縁膜のサイドエッチング幅と略等しい幅のシリコン基板あるいはシリコン半導体膜を露出させる。
【選択図】 図１
【解決手段】シリコン基板あるいはシリコン半導体膜上に、第１の絶縁膜を堆積する工程と、第１の絶縁膜上に第２の絶縁膜を堆積する工程と、第１及び第２の絶縁膜の一部を残し、エッチング除去し、シリコン基板あるいはシリコン半導体膜表面を露出させる工程と、露出したシリコン基板あるいはシリコン半導体膜表面を酸化し、熱酸化シリコン膜を形成する工程と、第２の絶縁膜をエッチングマスクとして使用し、第１の絶縁膜をサイドエッチングし、第１の絶縁膜の一部をエッチング除去した後、第２の絶縁膜を除去する工程とにより、熱酸化シリコン膜と第１の絶縁膜の間に、第１の絶縁膜のサイドエッチング幅と略等しい幅のシリコン基板あるいはシリコン半導体膜を露出させる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、トレンジスタ等の半導体素子を集積化した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の製造工程では、ポリシリコン膜をトランジスタからの引き出し電極、ゲート電極、配線、あるいは抵抗体などとして用いる場合、フォトリソグラフィーなどのリソグラフィー技術とリアクティブイオンエッチングなどのエッチング技術が組み合わせて行われていた。例えば、全面に堆積させたポリシリコン膜の電極として残したい部分の上にレジストパターンを形成し、レジストパターンをマスクとして使用してポリシリコン膜を選択して除去することで、必要な電極を形成していた。この場合、ポリシリコン電極の幅や電極間のスペースは、主にレジストの解像度やパターニング精度で決まり、微細化や高精度化を図るためには、リソグラフィー技術の進歩が必須であった。
【０００３】
これを克服し、リソグラフィーの限界以上の微細化や高精度化を図る技術として、セルフアライン技術がある。ポリシリコン電極間のスペースをセルフアラインで微細に加工する第１の従来技術として、酒井らによる技術が知られている（特許文献１参照）。この技術は、マスクとして使用されたレジストパターンのエッジ部分をセルフアラインでエッチングする技術である。即ち、ポリシリコン膜上に窒化シリコン膜と酸化シリコン膜を積層堆積させ、その上にバイポーラトランジスタのエミッタ電極を形成するためのレジストパターンを形成する。窒化シリコン膜と酸化シリコン膜の２層をエッチングした後、イオン注入によりボロンをマスクされていないポリシリコン中にドープする。この部分は、トランジスタのベース電極として使用する。次に酸化シリコン膜をマスクとして使用して窒化シリコン膜をサイドエッチングする。酸化シリコン膜を除去することにより、窒化シリコン膜のサイドエッチング幅に相当するほぼ均一な幅の無添加のポリシリコン面を露出させる。次に無添加のポリシリコンをボロンドープしたポリシリコンに対して選択的にエッチングすることで、エミッタ電極とベース電極の間のスペースをセルフアラインで加工するものである。
【０００４】
また、バイポーラトランジスタの高速化のための第２の従来例として、Ｔ．Ｈ．Ｎｉｎｇらによる２層のポリシリコン層を使い、セルフアラインでエミッタ電極とベース電極間のスペースを微細化する技術が知られている（特許文献２参照）。この方法では、例えばベース電極となるボロンを高濃度に添加したポリシリコン膜と酸化シリコン膜を堆積した後、エミッタ電極形成予定領域を開口するマスクを使用し、ベース電極部分を残す。その後、絶縁膜を堆積して、方向性を持ったエッチングを行い、ポリシリコン膜と酸化シリコン膜の側壁部分にこの絶縁膜からなるサイドウォールを形成し、エミッタ領域形成予定領域の単結晶シリコンを露出させる。次にエミッタ電極となる砒素やリンを高濃度の添加したポリシリコン膜を堆積する。このセルフアライン技術は、側壁の絶縁膜厚さ、即ちサイドウォールの幅がベース電極−エミッタ電極間の間隙となり、リソグラフィーの限界より微細で、幅の揃った電極間スペースが確保できるものである。
【０００５】
【特許文献１】
特公昭５６−４４５７９号公報
【特許文献２】
米国特許第４１５７２６９号明細書
【０００６】
【発明が解決しようとする課題】
上記従来技術では次のような問題点がある。まず第１の従来技術では、ポリシリコン間のエッチングが、無添加ポリシリコンとボロン添加ポリシリコンの選択エッチングによるため、ボロン以外の不純物が必要な電極の加工には適用することができないという問題があった。また、エッチングが方向性を持たないため、エミッタを覆った窒化シリコン膜の下にサイドエッチングが生じ、窒化シリコン膜の膜厚より広いスペースしか形成できないという問題があった。さらに単結晶シリコンとポリシリコンの界面でエッチングを停止する必要があるため、単結晶シリコン表面を（１１１）面として、アルカリエッチング液でエッチングすることで（１１１）面でエッチングを止めるなどの手段を取らざるを得ず、通常使われる表面が（１００）面の単結晶シリコンに適用することができないという問題があった。
【０００７】
また第２の従来技術では、ベース電極となるポリシリコン間の側壁部に絶縁膜からなるサイドウォールを形成する場合、再現性や安定性のよいサイドウォールの形成のためには、ポリシリコン膜と酸化シリコン膜の２層の段差を大きく形成する必要がある。その上に更にエミッタ電極となるポリシリコンを堆積すると段差が大きくなり、その後の配線形成に負担がかかり、製造コストが増大するという問題があった。またベース電極−エミッタ電極間のスペース幅は、サイドウォールの幅によって決まるため、スペース幅を大きく変えることができず、特に幅を広げるためには段差を大きくする必要があり、スペース幅と段差とのトレードオフとなるという問題があった。さらにエミッタ幅を狭くすると、エミッタ電極となるポリシリコンの堆積時に、エミッタが形成される開口がポリシリコンで埋まり、厚く堆積してしまい、その後イオン注入で導入されるエミッタ不純物が単結晶シリコンに設定通り拡散しないという問題があった。
【０００８】
本発明は上述の問題点を解決するためになされたもので、従来のセルフアライン技術とは異なる方法により、リソグラフィーの限界を超える微細化や高精度化を達成することができる半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に係る発明は、シリコン基板あるいはシリコン半導体膜上に、第１の絶縁膜を堆積する工程と、該第１の絶縁膜上に第２の絶縁膜を堆積する工程と、前記第１及び第２の絶縁膜の一部を残し、エッチング除去し、前記シリコン基板あるいはシリコン半導体膜表面を露出させる工程と、該露出したシリコン基板あるいはシリコン半導体膜表面を酸化し、熱酸化シリコン膜を形成する工程と、前記第２の絶縁膜をエッチングマスクとして使用し、前記第１の絶縁膜をサイドエッチングし、該第１の絶縁膜の一部をエッチング除去した後、前記第２の絶縁膜を除去する工程とにより、前記熱酸化シリコン膜と前記第１の絶縁膜の間に、前記第１の絶縁膜のサイドエッチング幅と略等しい幅の前記シリコン基板あるいはシリコン半導体膜を露出することを特徴とするものである。
【００１０】
また本発明は、露出するシリコン基板あるいは単結晶あるいは多結晶のシリコン半導体膜に種々の工程を付加することにより、半導体装置を形成することを特徴とするものである。
【００１１】
【発明の実施の形態】
本発明に係る半導体装置の製造方法は、１枚のマスクによる通常のリソグラフィーから、リソグラフィーの限界より狭い幅の微細パターンを形成することができる。具体的には、リソグラフィーにより転写された第１の絶縁膜（窒化シリコン膜）をサイドエッチングすることにより、第１の絶縁膜からなる微細パターンを形成することができる。また、同時に第１の絶縁膜と熱酸化シリコン膜との間に、第１の絶縁膜のサイドエッチング幅に相当するシリコン半導体基板あるいはシリコン半導体膜を露出させることができる。この露出する半導体基板等は、マスクにより転写されたパターンの側壁に沿って形成されるため、必ず独立したパターンとなる。つまり、１枚のマスクで分離された２つの領域を形成することができ、この露出したシリコン半導体基板等に対して必要な工程を付加することにより、各種半導体装置を形成することができるものである。
【００１２】
以下、本発明の概要について説明する。図１は本発明の実施形態を示す。まずシリコン基板あるいは任意の基板上に形成されたシリコン半導体膜からなるシリコン半導体層１上に第１の絶縁膜となる窒化シリコン膜２を堆積させる。ここでシリコン半導体膜１は、表面の結晶方位が（１００）面のシリコン基板を用いることができる。窒化シリコン膜２は、化学的気相成長法（ＣＶＤ法）により、ジクロロシランとアンモニアガス中、７８０℃で、１００ｎｍの厚さに堆積させる。次に窒化シリコン膜２上に、ＣＶＤ法によりシランと酸素ガス中、４００℃で、厚さ５０ｎｍの第２の絶縁膜となる酸化シリコン膜３を堆積させる（図１Ａ）。
【００１３】
酸化シリコン膜３上にホトレジスト４をパターニングする。開口数が０．５４のｉ線ステッパーを用いる通常のリソグラフィーでは、ホトレジスト４の厚さが１μｍ、線幅０．６μｍがほぼ解像限界となる。線幅０．６μｍに形成したホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、シリコン半導体層１を露出させる（図１Ｂ）。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチングによると、シリコン半導体層１が露出したところでエッチングを停止することができる。
【００１４】
次にホトレジスト４を除去し、露出するシリコン半導体層１表面を清浄化した後、酸素と水素の混合ガス中で、９００℃、２０分間熱酸化を行い、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる（図１Ｃ）。この熱酸化シリコン膜５は、窒化シリコン膜２及び酸化シリコン膜３の周囲を取り囲むように形成される。
【００１５】
酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。約２００ｎｍのサイドエッチングを行うことで、窒化シリコン膜３を２００ｎｍの幅で残すことができる（図１Ｄ）。沸騰燐酸液の窒化シリコン膜のエッチングレートは、燐酸液中に含まれる水の含有量により変動するが、沸騰燐酸液に水を加え、沸点を制御することにより、±５％以下の精度で安定したエッチングレートを得ることができる。２００ｎｍ程度のパターンを最新のリソグラフィー装置を用いて形成する場合、±１０％程度の変動が生じるのに較べて、本発明は精度良くパターンを形成することができる。
【００１６】
最後に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去する。このときシリコン半導体層１表面に形成された熱酸化シリコン膜５の表面も同時にエッチングされるが、そのエッチングレートは、ＣＶＤ法により形成された酸化シリコン膜３に較べて約６７％と遅く、且つ膜厚も厚いので、窒化シリコン膜２上の酸化シリコン膜３を除去した後も、熱酸化シリコン膜５が全て除去されることはない。このように形成することで、図１Ｅに示すように、熱酸化シリコン膜５で周囲を囲まれたシリコン半導体層１表面に、微細な線幅の窒化シリコン膜２からなるパターンが形成され、窒化シリコン膜２パターンの周囲を囲むようにほぼ一定の幅の単結晶シリコン半導体層１を露出させることができる。この露出したシリコン半導体層１表面に、窒化シリコン膜２と熱酸化シリコン膜５をマスクとして使用し、様々な工程を付加したり、シリコン半導体層をポリシリコン層とすることにより、様々な半導体装置の製造工程に適用することができる。以下、具体的に半導体装置の製造方法を例にとり、本発明の実施例について説明する。
【００１７】
［第１の実施例］
まず、配線構造の製造工程等に適用することができる第１の実施例について説明する。任意の基板６（例えば、単結晶シリコン基板上に絶縁膜として酸化シリコン膜が積層された基板）上にポリシリコン膜７を、シランガスを用いたＣＶＤ法により、厚さ１５０ｎｍ堆積する。以下、上述の実施形態で説明した工程に従い、ポリシリコン膜７上に窒化シリコン膜２を堆積させる。窒化シリコン膜２は、化学的気相成長法（ＣＶＤ法）により、ジクロロシランとアンモニアガス中７８０℃で、１００ｎｍの厚さに堆積させた。次に窒化シリコン膜２上に、ＣＶＤ法によりシランと酸素ガス中４００℃で、５０ｎｍの厚さの酸化シリコン膜３を堆積させる。
【００１８】
酸化シリコン膜３上にホトレジスト４をパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチングとする。
【００１９】
次にホトレジスト４を除去し、露出するポリシリコン膜７表面を清浄化した後、酸素と水素の混合ガス中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。
【００２０】
酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。サイドエッチングの幅を適宜設定することで、窒化シリコン膜３を所望の幅で残すことができる（図２Ａ）。
【００２１】
次に、窒化シリコン膜２と熱酸化シリコン膜５をエッチングマスクとして使用し、露出するポリシリコン膜７をエッチング除去する（図２Ｂ）。このエッチングは、リアクティブイオンエッチング装置を用い、塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、基板６表面の酸化シリコン膜はほとんどエッチングされず、露出するポリシリコン膜７を選択的にエッチング除去し、分離されたポリシリコン膜７のパターンを形成することができる。このように形成したポリシリコン膜パターンは、微細な配線パターンや素子電極（例えばＭＯＳＦＥＴのゲート電極）として利用することができる。必要に応じて、窒化シリコン膜２を除去しても良い。
【００２２】
［第２の実施例］
次に、バイポーラトランジスタの製造方法に適用した場合について、ｎｐｎトランジスタを例にとり、第２の実施例を説明する。まず、ｐ型単結晶シリコン基板８に埋込コレクタ領域９となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００２３】
次にベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００２４】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（図３Ａ）。酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（図３Ｂ）。
【００２５】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ボロン添加ポリシリコン膜１３からエピタキシャルシリコン層１０にｐ型不純物であるボロンが拡散し、外部ベース領域１４が形成される（図４Ｃ）。なお、ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００２６】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このときサイドエッチング量は、バイポーラトランジスタのエミッタ領域と外部ベース領域との間の間隔となるので、所望の特性が得られるように適宜設定すればよい。
【００２７】
次に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は外部ベース領域形成予定領域となり、トランジスタの動作に与える影響は少ないので、抵抗が上昇しないようにすれば、必ずしもこのような選択エッチングを行う必要はない。
【００２８】
その後、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する（図４Ｄ）。なおこの熱酸化により、ベース電極となるボロン添加ポリシリコン膜１３上の熱酸化シリコン膜５の厚さは約１５０ｎｍの厚さとなる。
【００２９】
次に、沸騰燐酸中で窒化シリコン膜２をエッチング除去し、エミッタ電極、コレクタ電極となるポリシリコン膜７を露出させる。ＰＯＣｌ３雰囲気中で熱処理することにより、露出したポリシリコン膜７にｎ型不純物としてリンが添加されたリン添加ポリシリコン膜１６を形成する。その後熱処理することにより、リンをエピタキシャルシリコン層１０内に拡散させ、ｎ型領域１７を形成する。ｐ型領域１２中に形成されたｎ型領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる。
【００３０】
層間絶縁膜１８を形成した後、エミッタ領域に接続するリン添加ポリシリコン膜１６ａを露出するコンタクトホール、熱酸化シリコン膜５の一部を除去し、外部ベース領域１４に接続するボロン添加ポリシリコン膜１３を露出するコンタクトホール、コレクタ領域に接続するリン添加ポリシリコン膜１６ｂを露出するコンタクトホールを開け、アルミニウムからなるミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる（図４Ｅ）。
【００３１】
このように形成されたバイポーラトランジスタは、エミッタ領域の面積を縮小することができるとともに、エミッタ領域と外部ベース領域との間隔を一枚のマスクを用いたリソグラフィーで簡便に形成することができる。なおｐｎｐトランジスタについても同様に形成できることはいうまでもない。
【００３２】
［第３の実施例］
次に、バイポーラトランジスタの製造方法の別の適用例について、ｎｐｎトランジスタを例にとり、第３の実施例を説明する。第３の実施例は、内部ベース領域となるｐ型領域１２を非常に浅く形成した場合、そのシート抵抗が上昇して外部ベース領域１４との間の抵抗が増大し、トランジスタ特性の低下を招くのを防止するため、第２の外部ベース領域を追加した構成としたものである。
【００３３】
以下、詳細に説明する。第２の実施例同様、ｐ型単結晶シリコン基板８に埋込コレクタ領域となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００３４】
次にベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００３５】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（第２の実施例、図３Ａに相当）。酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。このホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ｐ型単結晶シリコン半導体層８を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ｐ型単結晶シリコン半導体基板８が露出したところでエッチングを停止することができる。
【００３６】
ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（第２の実施例、図３Ｂに相当）。
【００３７】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ｐ型不純物としてボロンが注入されたボロン添加ポリシリコン膜１３から、エピタキシャルシリコン層１０にｐ型不純物が拡散し、外部ベース領域１４が形成される（第２の実施例、図４Ｃに相当）。なお、ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００３８】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このときサイドエッチング量は、バイポーラトランジスタのエミッタ領域と第２の外部ベース領域との間の間隔となるので、所望の特性が得られるように適宜設定すればよい。
【００３９】
次に１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は第２の外部ベース領域形成予定領域となるので、必ずしもこのような選択エッチングを行う必要はない。
【００４０】
次に、露出するエピタキシャルシリコン層１０表面に、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量７×１０１３ａｔｏｍ／ｃｍ２で注入する（図５Ａ）。ここで注入された不純物は、後工程で第２の外部ベース領域２２を形成する。この第２の外部ベース領域２２は、内部ベース領域とベース電極間のシート抵抗を低減させ、かつエミッタ領域、ベース領域間のｐｎ接合の特性を劣化させない、適当な濃度及び深さを選択する。
【００４１】
その後、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する。この熱処理によって、先にイオン注入されたボロンをエピタキシャルシリコン層１０中に拡散し、第２の外部ベース領域２２を形成する（図５Ｂ）。なお同時に、ベース電極となるボロン添加ポリシリコン膜１３上には約１５０ｎｍの熱酸化シリコン膜５が形成されることになる。第２の外部ベース領域２２を形成するためのイオン注入は、この熱酸化シリコン膜１５を形成した後に行うこともできる。
【００４２】
以下、第２の実施例同様、沸騰燐酸中で窒化シリコン膜２をエッチング除去し、エミッタ電極、コレクタ電極となるポリシリコン膜７を露出させる。ＰＯＣｌ３中で熱処理することにより、露出したポリシリコン膜７にｎ型不純物としてリンが添加されたリン添加ポリシリコン膜１６を形成する。その後熱処理することにより、リンをエピタキシャルシリコン層１内に拡散させ、ｎ型拡散領域１７する。ｐ型拡散領域１２中に形成されたｎ型拡散領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる。
【００４３】
層間絶縁膜１８を形成した後、エミッタ領域に接続するリン添加ポリシリコン膜１６ａを露出するコンタクトホール、熱酸化シリコン膜５の一部を除去して外部ベース領域１４に接続するボロン添加ポリシリコン膜１３を露出するコンタクトホール、コレクタ領域に接続するリン添加ポリシリコン膜１６ｂを露出するコンタクトホールを開け、アルミニウムによりエミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる（図５Ｃ）。
【００４４】
このように形成されたｎｐｎトランジスタは、ベース領域とエミッタ領域間のｐｎ接合の特性を劣化させることなく、ベース抵抗を低減することができる。また第２の実施例同様、エミッタ領域の面積を縮小することができるとともに、エミッタ領域と外部ベース領域との間隔を一枚のマスクを用いたリソグラフィーで簡便に形成することができる。なおｐｎｐトランジスタについても同様に形成できることはいうまでもない。
【００４５】
［第４の実施例］
次に第４の実施例について説明する。エミッタ領域の微細化を進めていくと、リソグラフィーの微細化の限界により、第２、第３の実施例に示す方法ではエミッタ領域上に配線とのコンタクトホールの開口ができなくなる。そこで本実施例は、エミッタ領域の面積が小さくなった場合でもエミッタ電極と配線間のコンタクトホールの開口ができる製造方法である。
【００４６】
前述の第３の実施例同様、ｐ型単結晶シリコン基板８に埋込コレクタ領域９となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００４７】
次に内部ベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００４８】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（第２の実施例、図３に相当）。このホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ｐ型単結晶シリコン基板８を露出させる。ここでエミッタ面積を小さくするため、ホトレジスト４のパターン幅を０．６μｍとした。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ｐ型単結晶シリコン基板８が露出したところでエッチングを停止することができる。
【００４９】
酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（第２の実施例、図３Ｂに相当）。
【００５０】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ｐ型不純物としてボロンが注入されたボロン添加ポリシリコン膜１３から、エピタキシャルシリコン層１０にｐ型不純物が拡散し、外部ベース領域１４が形成される（第２の実施例、図４Ｃに相当）。なお、内部ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００５１】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２を約２００ｎｍ幅でサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このサイドエッチングにより、残る窒化膜２の幅は、約２００ｎｍとなる。
【００５２】
次に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は第２の外部ベース領域形成予定領域となるので、必ずしもこのような選択エッチングを行う必要はない。
【００５３】
次に、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する（図６Ａ）。なおこの熱酸化により、ベース電極となるボロン添加ポリシリコン膜１２上には約１５０ｎｍの熱酸化シリコン膜５が形成されることになる。外部ベース領域１４を形成するためのイオン注入は、この熱酸化シリコン膜１５を形成した後、熱酸化シリコン膜１５を通して行うこともできる。
【００５４】
次に、全面に第２のポリシリコン膜２３を堆積する。第２のポリシリコン膜にｎ型の不純物を導入するため、砒素を加速エネルギー８０ＫｅＶ、ドーズ量２×１０１６ａｔｏｍ／ｃｍ２の条件で注入し（図６Ｂ）、砒素添加ポリシリコン膜２４を形成する。その後、急速熱アニール装置を用いて、１０８０℃、３０秒間の熱処理を行い、イオン注入した砒素をポリシリコン膜７を通してエピタキシャルシリコン層１０内に拡散させ、ｎ型拡散領域１７を形成する。ｐ型拡散領域１２中に形成されたｎ型拡散領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる（図７Ｃ）。
【００５５】
次に第２のポリシリコン膜２３を、エミッタ電極１９と接続するコンタクトを開口できる幅で加工した後、全面に第２の酸化シリコン膜を堆積する。そして、リアクティブイオンエッチング法でエッチバックを行い、ボロン添加ポリシリコン膜１３上の熱酸化シリコン膜５を除去するとともに、シリサイド間の分離のためサイドウォール２５を形成する。次に全面にチタンを堆積させた後、熱処理を行い、未反応のチタンを除去することにより、ポリシリコン膜表面にチタンシリサイド膜２６を形成する。このチタンシリサイド膜２６は、ベース電極及びエミッタ電極の抵抗を低減するために形成される。
【００５６】
層間絶縁膜１８を形成した後、エミッタ領域に接続するチタンシリサイド膜２６ａを露出するコンタクトホール、外部ベース領域１４に接続するチタンシリサイド膜２６ｂを露出するコンタクトホール、コレクタ領域に接続するチタンシリサイド膜２６ｃを露出するコンタクトホールを開け、アルミニウムによりエミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる（図７Ｄ）。
【００５７】
このように形成されたｎｐｎトランジスタは、エミッタ面積を小さくした場合でも、エミッタ電極を構成するポリシリコン電極を大きくすることができるため、リソグラフィーの限界より微細なエミッタ幅のトランジスタが実現でき、トランジスタの高周波特性の改善や消費電力の低減が図られる。
【００５８】
［第５の実施例］
次に第５の実施例について説明する。上述の実施例で説明した工程では、リン添加ポリシリコン膜１６を形成する際、熱酸化シリコン膜１５の厚さが薄いと、ｎ型不純物の拡散マスクとして不十分である場合がある。またイオン注入法でｎ型不純物を導入する場合には、加速エネルギーを大幅に下げる必要があり、実用的でない。そこで、拡散マスクとして十分であるとともに、イオン注入によりｎ型不純物を導入することも可能な実施例について説明する。
【００５９】
以下、上述の第２の実施例に適用する場合を例にとり、説明する。まず、ｐ型単結晶シリコン基板８に埋込コレクタ領域９となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００６０】
次に内部ベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００６１】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（図３Ａに相当）。酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（図３Ｂに相当）。
【００６２】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ボロン添加ポリシリコン膜１３からエピタキシャルシリコン層１０にｐ型不純物であるボロンが拡散し、外部ベース領域１４が形成される（図４Ｃに相当）。なお、内部ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００６３】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このときサイドエッチング量は、バイポーラトランジスタのエミッタ領域と外部ベース領域との間の間隔となるので、所望の特性が得られるように適宜設定すればよい。
【００６４】
次に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は外部ベース領域形成予定領域となり、トランジスタの動作に与える影響は少ないので、抵抗が上昇しないようにすれば、必ずしもこのような選択エッチングを行う必要はない。
【００６５】
その後、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する（図４Ｄに相当）。なおこの熱酸化により、ベース電極となるボロン添加ポリシリコン膜１３上の熱酸化シリコン膜５の厚さは約１５０ｎｍの厚さとなる。
【００６６】
次に、沸騰燐酸中で窒化シリコン膜２をエッチング除去し、エミッタ電極、コレクタ電極となるポリシリコン膜７を露出させる。次に本発明では、別の絶縁膜として第２の窒化シリコン膜２７を全面に堆積させる（図８Ａ）。この第２の窒化シリコン膜２７の厚さは、熱酸化シリコン膜１５で囲まれた溝を埋める厚さとする。
【００６７】
次に、第２の窒化シリコン膜２７を沸騰燐酸中でエッチングすることにより、エッチバックする（図８Ｂ）。この工程で溝内だけに第２の窒化シリコン膜２７を残すことができる。従って、エピタキシャルシリコン基板１０表面が十分に厚い絶縁膜で覆うことができる。
【００６８】
その後、イオン注入法により、ｎ型不純物として砒素を加速エネルギー１５ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２の条件で露出するポリシリコン膜７に注入する（図８Ｃ）。その後熱処理することにより、注入した砒素をエピタキシャルシリコン層１０内に拡散させ、ｎ型領域１７を形成する。ｐ型領域１２中に形成されたｎ型領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる。
【００６９】
以下、第２の実施例で説明した工程に従い、層間絶縁膜１８を形成した後、エミッタ領域に接続するリン添加ポリシリコン膜１６ａを露出するコンタクトホール、熱酸化シリコン膜５の一部を除去して外部ベース領域１４に接続するボロン添加ポリシリコン膜１３を露出するコンタクトホール、コレクタ領域に接続するリン添加ポリシリコン膜１６ｂを露出するコンタクトホールを開け、アルミニウムによりエミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる。
【００７０】
このような工程によれば、第２の窒化シリコン膜２７が拡散マスク、あるいはイオン注入マスクとなり、工程の自由度が増す。
【００７１】
【発明の効果】
以上説明したように本発明の製造方法によれば、微細で高精度なリソグラフィーによらずに、ほぼ均一で幅の狭いパターンを簡便に形成することができる。このパターンは、窒化シリコン膜（第１の絶縁膜）のサイドエッチング量で決まる。本発明では２００ｎｍ程度のエッチングは、±５％程度の精度で制御することができるので、従来の方法に較べて制御性に優れている。
【００７２】
また、ほぼ均一で幅の狭いパターンの周辺には、窒化膜（第１の絶縁膜）のサイドエッチング量に相当する間隙をあけて絶縁膜で覆われた構造となるため、露出面に対し、エッチング、不純物注入等様々の工程を付加することにより、窒化膜に覆われた部分、露出した部分、絶縁膜で覆われた部分を、空間的、電気的に分離することができる。
【００７３】
特に本発明の製造工程は、１枚のマスクを使用した１回のリソグラフィーにより、しかも高精度のリソグラフィーによらずに、微細なパターンを形成することができ、簡便な製造方法である。
【００７４】
本発明の製造方法に形成されたバイポーラトランジスタは、デバイス面積に低減による浮遊容量の低減、外部ベース抵抗の低減ができ、ノイズが少なく、高周波特性の優れた特性をえることができた。また、バラツキも少なく、低コストで形成することができた。
【図面の簡単な説明】
【図１】本発明の実施形態を説明する図である。
【図２】本発明の第１の実施例を説明する図である。
【図３】本発明の第２の実施例を説明する図である。
【図４】本発明の第２の実施例を説明する図である。
【図５】本発明の第３の実施例を説明する図である。
【図６】本発明の第４の実施例を説明する図である。
【図７】本発明の第４の実施例を説明する図である。
【図８】本発明の第５の実施例を説明する図である。
【符号の説明】
１：シリコン半導体層、２：窒化シリコン膜、３：酸化膜、４：ホトレジスト、５：熱酸化シリコン膜、
【発明の属する技術分野】
この発明は、トレンジスタ等の半導体素子を集積化した半導体装置の製造方法に関する。
【０００２】
【従来の技術】
従来の半導体装置の製造工程では、ポリシリコン膜をトランジスタからの引き出し電極、ゲート電極、配線、あるいは抵抗体などとして用いる場合、フォトリソグラフィーなどのリソグラフィー技術とリアクティブイオンエッチングなどのエッチング技術が組み合わせて行われていた。例えば、全面に堆積させたポリシリコン膜の電極として残したい部分の上にレジストパターンを形成し、レジストパターンをマスクとして使用してポリシリコン膜を選択して除去することで、必要な電極を形成していた。この場合、ポリシリコン電極の幅や電極間のスペースは、主にレジストの解像度やパターニング精度で決まり、微細化や高精度化を図るためには、リソグラフィー技術の進歩が必須であった。
【０００３】
これを克服し、リソグラフィーの限界以上の微細化や高精度化を図る技術として、セルフアライン技術がある。ポリシリコン電極間のスペースをセルフアラインで微細に加工する第１の従来技術として、酒井らによる技術が知られている（特許文献１参照）。この技術は、マスクとして使用されたレジストパターンのエッジ部分をセルフアラインでエッチングする技術である。即ち、ポリシリコン膜上に窒化シリコン膜と酸化シリコン膜を積層堆積させ、その上にバイポーラトランジスタのエミッタ電極を形成するためのレジストパターンを形成する。窒化シリコン膜と酸化シリコン膜の２層をエッチングした後、イオン注入によりボロンをマスクされていないポリシリコン中にドープする。この部分は、トランジスタのベース電極として使用する。次に酸化シリコン膜をマスクとして使用して窒化シリコン膜をサイドエッチングする。酸化シリコン膜を除去することにより、窒化シリコン膜のサイドエッチング幅に相当するほぼ均一な幅の無添加のポリシリコン面を露出させる。次に無添加のポリシリコンをボロンドープしたポリシリコンに対して選択的にエッチングすることで、エミッタ電極とベース電極の間のスペースをセルフアラインで加工するものである。
【０００４】
また、バイポーラトランジスタの高速化のための第２の従来例として、Ｔ．Ｈ．Ｎｉｎｇらによる２層のポリシリコン層を使い、セルフアラインでエミッタ電極とベース電極間のスペースを微細化する技術が知られている（特許文献２参照）。この方法では、例えばベース電極となるボロンを高濃度に添加したポリシリコン膜と酸化シリコン膜を堆積した後、エミッタ電極形成予定領域を開口するマスクを使用し、ベース電極部分を残す。その後、絶縁膜を堆積して、方向性を持ったエッチングを行い、ポリシリコン膜と酸化シリコン膜の側壁部分にこの絶縁膜からなるサイドウォールを形成し、エミッタ領域形成予定領域の単結晶シリコンを露出させる。次にエミッタ電極となる砒素やリンを高濃度の添加したポリシリコン膜を堆積する。このセルフアライン技術は、側壁の絶縁膜厚さ、即ちサイドウォールの幅がベース電極−エミッタ電極間の間隙となり、リソグラフィーの限界より微細で、幅の揃った電極間スペースが確保できるものである。
【０００５】
【特許文献１】
特公昭５６−４４５７９号公報
【特許文献２】
米国特許第４１５７２６９号明細書
【０００６】
【発明が解決しようとする課題】
上記従来技術では次のような問題点がある。まず第１の従来技術では、ポリシリコン間のエッチングが、無添加ポリシリコンとボロン添加ポリシリコンの選択エッチングによるため、ボロン以外の不純物が必要な電極の加工には適用することができないという問題があった。また、エッチングが方向性を持たないため、エミッタを覆った窒化シリコン膜の下にサイドエッチングが生じ、窒化シリコン膜の膜厚より広いスペースしか形成できないという問題があった。さらに単結晶シリコンとポリシリコンの界面でエッチングを停止する必要があるため、単結晶シリコン表面を（１１１）面として、アルカリエッチング液でエッチングすることで（１１１）面でエッチングを止めるなどの手段を取らざるを得ず、通常使われる表面が（１００）面の単結晶シリコンに適用することができないという問題があった。
【０００７】
また第２の従来技術では、ベース電極となるポリシリコン間の側壁部に絶縁膜からなるサイドウォールを形成する場合、再現性や安定性のよいサイドウォールの形成のためには、ポリシリコン膜と酸化シリコン膜の２層の段差を大きく形成する必要がある。その上に更にエミッタ電極となるポリシリコンを堆積すると段差が大きくなり、その後の配線形成に負担がかかり、製造コストが増大するという問題があった。またベース電極−エミッタ電極間のスペース幅は、サイドウォールの幅によって決まるため、スペース幅を大きく変えることができず、特に幅を広げるためには段差を大きくする必要があり、スペース幅と段差とのトレードオフとなるという問題があった。さらにエミッタ幅を狭くすると、エミッタ電極となるポリシリコンの堆積時に、エミッタが形成される開口がポリシリコンで埋まり、厚く堆積してしまい、その後イオン注入で導入されるエミッタ不純物が単結晶シリコンに設定通り拡散しないという問題があった。
【０００８】
本発明は上述の問題点を解決するためになされたもので、従来のセルフアライン技術とは異なる方法により、リソグラフィーの限界を超える微細化や高精度化を達成することができる半導体装置の製造方法を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するため、本願請求項１に係る発明は、シリコン基板あるいはシリコン半導体膜上に、第１の絶縁膜を堆積する工程と、該第１の絶縁膜上に第２の絶縁膜を堆積する工程と、前記第１及び第２の絶縁膜の一部を残し、エッチング除去し、前記シリコン基板あるいはシリコン半導体膜表面を露出させる工程と、該露出したシリコン基板あるいはシリコン半導体膜表面を酸化し、熱酸化シリコン膜を形成する工程と、前記第２の絶縁膜をエッチングマスクとして使用し、前記第１の絶縁膜をサイドエッチングし、該第１の絶縁膜の一部をエッチング除去した後、前記第２の絶縁膜を除去する工程とにより、前記熱酸化シリコン膜と前記第１の絶縁膜の間に、前記第１の絶縁膜のサイドエッチング幅と略等しい幅の前記シリコン基板あるいはシリコン半導体膜を露出することを特徴とするものである。
【００１０】
また本発明は、露出するシリコン基板あるいは単結晶あるいは多結晶のシリコン半導体膜に種々の工程を付加することにより、半導体装置を形成することを特徴とするものである。
【００１１】
【発明の実施の形態】
本発明に係る半導体装置の製造方法は、１枚のマスクによる通常のリソグラフィーから、リソグラフィーの限界より狭い幅の微細パターンを形成することができる。具体的には、リソグラフィーにより転写された第１の絶縁膜（窒化シリコン膜）をサイドエッチングすることにより、第１の絶縁膜からなる微細パターンを形成することができる。また、同時に第１の絶縁膜と熱酸化シリコン膜との間に、第１の絶縁膜のサイドエッチング幅に相当するシリコン半導体基板あるいはシリコン半導体膜を露出させることができる。この露出する半導体基板等は、マスクにより転写されたパターンの側壁に沿って形成されるため、必ず独立したパターンとなる。つまり、１枚のマスクで分離された２つの領域を形成することができ、この露出したシリコン半導体基板等に対して必要な工程を付加することにより、各種半導体装置を形成することができるものである。
【００１２】
以下、本発明の概要について説明する。図１は本発明の実施形態を示す。まずシリコン基板あるいは任意の基板上に形成されたシリコン半導体膜からなるシリコン半導体層１上に第１の絶縁膜となる窒化シリコン膜２を堆積させる。ここでシリコン半導体膜１は、表面の結晶方位が（１００）面のシリコン基板を用いることができる。窒化シリコン膜２は、化学的気相成長法（ＣＶＤ法）により、ジクロロシランとアンモニアガス中、７８０℃で、１００ｎｍの厚さに堆積させる。次に窒化シリコン膜２上に、ＣＶＤ法によりシランと酸素ガス中、４００℃で、厚さ５０ｎｍの第２の絶縁膜となる酸化シリコン膜３を堆積させる（図１Ａ）。
【００１３】
酸化シリコン膜３上にホトレジスト４をパターニングする。開口数が０．５４のｉ線ステッパーを用いる通常のリソグラフィーでは、ホトレジスト４の厚さが１μｍ、線幅０．６μｍがほぼ解像限界となる。線幅０．６μｍに形成したホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、シリコン半導体層１を露出させる（図１Ｂ）。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチングによると、シリコン半導体層１が露出したところでエッチングを停止することができる。
【００１４】
次にホトレジスト４を除去し、露出するシリコン半導体層１表面を清浄化した後、酸素と水素の混合ガス中で、９００℃、２０分間熱酸化を行い、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる（図１Ｃ）。この熱酸化シリコン膜５は、窒化シリコン膜２及び酸化シリコン膜３の周囲を取り囲むように形成される。
【００１５】
酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。約２００ｎｍのサイドエッチングを行うことで、窒化シリコン膜３を２００ｎｍの幅で残すことができる（図１Ｄ）。沸騰燐酸液の窒化シリコン膜のエッチングレートは、燐酸液中に含まれる水の含有量により変動するが、沸騰燐酸液に水を加え、沸点を制御することにより、±５％以下の精度で安定したエッチングレートを得ることができる。２００ｎｍ程度のパターンを最新のリソグラフィー装置を用いて形成する場合、±１０％程度の変動が生じるのに較べて、本発明は精度良くパターンを形成することができる。
【００１６】
最後に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去する。このときシリコン半導体層１表面に形成された熱酸化シリコン膜５の表面も同時にエッチングされるが、そのエッチングレートは、ＣＶＤ法により形成された酸化シリコン膜３に較べて約６７％と遅く、且つ膜厚も厚いので、窒化シリコン膜２上の酸化シリコン膜３を除去した後も、熱酸化シリコン膜５が全て除去されることはない。このように形成することで、図１Ｅに示すように、熱酸化シリコン膜５で周囲を囲まれたシリコン半導体層１表面に、微細な線幅の窒化シリコン膜２からなるパターンが形成され、窒化シリコン膜２パターンの周囲を囲むようにほぼ一定の幅の単結晶シリコン半導体層１を露出させることができる。この露出したシリコン半導体層１表面に、窒化シリコン膜２と熱酸化シリコン膜５をマスクとして使用し、様々な工程を付加したり、シリコン半導体層をポリシリコン層とすることにより、様々な半導体装置の製造工程に適用することができる。以下、具体的に半導体装置の製造方法を例にとり、本発明の実施例について説明する。
【００１７】
［第１の実施例］
まず、配線構造の製造工程等に適用することができる第１の実施例について説明する。任意の基板６（例えば、単結晶シリコン基板上に絶縁膜として酸化シリコン膜が積層された基板）上にポリシリコン膜７を、シランガスを用いたＣＶＤ法により、厚さ１５０ｎｍ堆積する。以下、上述の実施形態で説明した工程に従い、ポリシリコン膜７上に窒化シリコン膜２を堆積させる。窒化シリコン膜２は、化学的気相成長法（ＣＶＤ法）により、ジクロロシランとアンモニアガス中７８０℃で、１００ｎｍの厚さに堆積させた。次に窒化シリコン膜２上に、ＣＶＤ法によりシランと酸素ガス中４００℃で、５０ｎｍの厚さの酸化シリコン膜３を堆積させる。
【００１８】
酸化シリコン膜３上にホトレジスト４をパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチングとする。
【００１９】
次にホトレジスト４を除去し、露出するポリシリコン膜７表面を清浄化した後、酸素と水素の混合ガス中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。
【００２０】
酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。サイドエッチングの幅を適宜設定することで、窒化シリコン膜３を所望の幅で残すことができる（図２Ａ）。
【００２１】
次に、窒化シリコン膜２と熱酸化シリコン膜５をエッチングマスクとして使用し、露出するポリシリコン膜７をエッチング除去する（図２Ｂ）。このエッチングは、リアクティブイオンエッチング装置を用い、塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、基板６表面の酸化シリコン膜はほとんどエッチングされず、露出するポリシリコン膜７を選択的にエッチング除去し、分離されたポリシリコン膜７のパターンを形成することができる。このように形成したポリシリコン膜パターンは、微細な配線パターンや素子電極（例えばＭＯＳＦＥＴのゲート電極）として利用することができる。必要に応じて、窒化シリコン膜２を除去しても良い。
【００２２】
［第２の実施例］
次に、バイポーラトランジスタの製造方法に適用した場合について、ｎｐｎトランジスタを例にとり、第２の実施例を説明する。まず、ｐ型単結晶シリコン基板８に埋込コレクタ領域９となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００２３】
次にベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００２４】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（図３Ａ）。酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（図３Ｂ）。
【００２５】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ボロン添加ポリシリコン膜１３からエピタキシャルシリコン層１０にｐ型不純物であるボロンが拡散し、外部ベース領域１４が形成される（図４Ｃ）。なお、ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００２６】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このときサイドエッチング量は、バイポーラトランジスタのエミッタ領域と外部ベース領域との間の間隔となるので、所望の特性が得られるように適宜設定すればよい。
【００２７】
次に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は外部ベース領域形成予定領域となり、トランジスタの動作に与える影響は少ないので、抵抗が上昇しないようにすれば、必ずしもこのような選択エッチングを行う必要はない。
【００２８】
その後、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する（図４Ｄ）。なおこの熱酸化により、ベース電極となるボロン添加ポリシリコン膜１３上の熱酸化シリコン膜５の厚さは約１５０ｎｍの厚さとなる。
【００２９】
次に、沸騰燐酸中で窒化シリコン膜２をエッチング除去し、エミッタ電極、コレクタ電極となるポリシリコン膜７を露出させる。ＰＯＣｌ３雰囲気中で熱処理することにより、露出したポリシリコン膜７にｎ型不純物としてリンが添加されたリン添加ポリシリコン膜１６を形成する。その後熱処理することにより、リンをエピタキシャルシリコン層１０内に拡散させ、ｎ型領域１７を形成する。ｐ型領域１２中に形成されたｎ型領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる。
【００３０】
層間絶縁膜１８を形成した後、エミッタ領域に接続するリン添加ポリシリコン膜１６ａを露出するコンタクトホール、熱酸化シリコン膜５の一部を除去し、外部ベース領域１４に接続するボロン添加ポリシリコン膜１３を露出するコンタクトホール、コレクタ領域に接続するリン添加ポリシリコン膜１６ｂを露出するコンタクトホールを開け、アルミニウムからなるミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる（図４Ｅ）。
【００３１】
このように形成されたバイポーラトランジスタは、エミッタ領域の面積を縮小することができるとともに、エミッタ領域と外部ベース領域との間隔を一枚のマスクを用いたリソグラフィーで簡便に形成することができる。なおｐｎｐトランジスタについても同様に形成できることはいうまでもない。
【００３２】
［第３の実施例］
次に、バイポーラトランジスタの製造方法の別の適用例について、ｎｐｎトランジスタを例にとり、第３の実施例を説明する。第３の実施例は、内部ベース領域となるｐ型領域１２を非常に浅く形成した場合、そのシート抵抗が上昇して外部ベース領域１４との間の抵抗が増大し、トランジスタ特性の低下を招くのを防止するため、第２の外部ベース領域を追加した構成としたものである。
【００３３】
以下、詳細に説明する。第２の実施例同様、ｐ型単結晶シリコン基板８に埋込コレクタ領域となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００３４】
次にベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００３５】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（第２の実施例、図３Ａに相当）。酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。このホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ｐ型単結晶シリコン半導体層８を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ｐ型単結晶シリコン半導体基板８が露出したところでエッチングを停止することができる。
【００３６】
ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（第２の実施例、図３Ｂに相当）。
【００３７】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ｐ型不純物としてボロンが注入されたボロン添加ポリシリコン膜１３から、エピタキシャルシリコン層１０にｐ型不純物が拡散し、外部ベース領域１４が形成される（第２の実施例、図４Ｃに相当）。なお、ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００３８】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このときサイドエッチング量は、バイポーラトランジスタのエミッタ領域と第２の外部ベース領域との間の間隔となるので、所望の特性が得られるように適宜設定すればよい。
【００３９】
次に１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は第２の外部ベース領域形成予定領域となるので、必ずしもこのような選択エッチングを行う必要はない。
【００４０】
次に、露出するエピタキシャルシリコン層１０表面に、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量７×１０１３ａｔｏｍ／ｃｍ２で注入する（図５Ａ）。ここで注入された不純物は、後工程で第２の外部ベース領域２２を形成する。この第２の外部ベース領域２２は、内部ベース領域とベース電極間のシート抵抗を低減させ、かつエミッタ領域、ベース領域間のｐｎ接合の特性を劣化させない、適当な濃度及び深さを選択する。
【００４１】
その後、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する。この熱処理によって、先にイオン注入されたボロンをエピタキシャルシリコン層１０中に拡散し、第２の外部ベース領域２２を形成する（図５Ｂ）。なお同時に、ベース電極となるボロン添加ポリシリコン膜１３上には約１５０ｎｍの熱酸化シリコン膜５が形成されることになる。第２の外部ベース領域２２を形成するためのイオン注入は、この熱酸化シリコン膜１５を形成した後に行うこともできる。
【００４２】
以下、第２の実施例同様、沸騰燐酸中で窒化シリコン膜２をエッチング除去し、エミッタ電極、コレクタ電極となるポリシリコン膜７を露出させる。ＰＯＣｌ３中で熱処理することにより、露出したポリシリコン膜７にｎ型不純物としてリンが添加されたリン添加ポリシリコン膜１６を形成する。その後熱処理することにより、リンをエピタキシャルシリコン層１内に拡散させ、ｎ型拡散領域１７する。ｐ型拡散領域１２中に形成されたｎ型拡散領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる。
【００４３】
層間絶縁膜１８を形成した後、エミッタ領域に接続するリン添加ポリシリコン膜１６ａを露出するコンタクトホール、熱酸化シリコン膜５の一部を除去して外部ベース領域１４に接続するボロン添加ポリシリコン膜１３を露出するコンタクトホール、コレクタ領域に接続するリン添加ポリシリコン膜１６ｂを露出するコンタクトホールを開け、アルミニウムによりエミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる（図５Ｃ）。
【００４４】
このように形成されたｎｐｎトランジスタは、ベース領域とエミッタ領域間のｐｎ接合の特性を劣化させることなく、ベース抵抗を低減することができる。また第２の実施例同様、エミッタ領域の面積を縮小することができるとともに、エミッタ領域と外部ベース領域との間隔を一枚のマスクを用いたリソグラフィーで簡便に形成することができる。なおｐｎｐトランジスタについても同様に形成できることはいうまでもない。
【００４５】
［第４の実施例］
次に第４の実施例について説明する。エミッタ領域の微細化を進めていくと、リソグラフィーの微細化の限界により、第２、第３の実施例に示す方法ではエミッタ領域上に配線とのコンタクトホールの開口ができなくなる。そこで本実施例は、エミッタ領域の面積が小さくなった場合でもエミッタ電極と配線間のコンタクトホールの開口ができる製造方法である。
【００４６】
前述の第３の実施例同様、ｐ型単結晶シリコン基板８に埋込コレクタ領域９となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００４７】
次に内部ベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００４８】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（第２の実施例、図３に相当）。このホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ｐ型単結晶シリコン基板８を露出させる。ここでエミッタ面積を小さくするため、ホトレジスト４のパターン幅を０．６μｍとした。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ｐ型単結晶シリコン基板８が露出したところでエッチングを停止することができる。
【００４９】
酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（第２の実施例、図３Ｂに相当）。
【００５０】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ｐ型不純物としてボロンが注入されたボロン添加ポリシリコン膜１３から、エピタキシャルシリコン層１０にｐ型不純物が拡散し、外部ベース領域１４が形成される（第２の実施例、図４Ｃに相当）。なお、内部ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００５１】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２を約２００ｎｍ幅でサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このサイドエッチングにより、残る窒化膜２の幅は、約２００ｎｍとなる。
【００５２】
次に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は第２の外部ベース領域形成予定領域となるので、必ずしもこのような選択エッチングを行う必要はない。
【００５３】
次に、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する（図６Ａ）。なおこの熱酸化により、ベース電極となるボロン添加ポリシリコン膜１２上には約１５０ｎｍの熱酸化シリコン膜５が形成されることになる。外部ベース領域１４を形成するためのイオン注入は、この熱酸化シリコン膜１５を形成した後、熱酸化シリコン膜１５を通して行うこともできる。
【００５４】
次に、全面に第２のポリシリコン膜２３を堆積する。第２のポリシリコン膜にｎ型の不純物を導入するため、砒素を加速エネルギー８０ＫｅＶ、ドーズ量２×１０１６ａｔｏｍ／ｃｍ２の条件で注入し（図６Ｂ）、砒素添加ポリシリコン膜２４を形成する。その後、急速熱アニール装置を用いて、１０８０℃、３０秒間の熱処理を行い、イオン注入した砒素をポリシリコン膜７を通してエピタキシャルシリコン層１０内に拡散させ、ｎ型拡散領域１７を形成する。ｐ型拡散領域１２中に形成されたｎ型拡散領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる（図７Ｃ）。
【００５５】
次に第２のポリシリコン膜２３を、エミッタ電極１９と接続するコンタクトを開口できる幅で加工した後、全面に第２の酸化シリコン膜を堆積する。そして、リアクティブイオンエッチング法でエッチバックを行い、ボロン添加ポリシリコン膜１３上の熱酸化シリコン膜５を除去するとともに、シリサイド間の分離のためサイドウォール２５を形成する。次に全面にチタンを堆積させた後、熱処理を行い、未反応のチタンを除去することにより、ポリシリコン膜表面にチタンシリサイド膜２６を形成する。このチタンシリサイド膜２６は、ベース電極及びエミッタ電極の抵抗を低減するために形成される。
【００５６】
層間絶縁膜１８を形成した後、エミッタ領域に接続するチタンシリサイド膜２６ａを露出するコンタクトホール、外部ベース領域１４に接続するチタンシリサイド膜２６ｂを露出するコンタクトホール、コレクタ領域に接続するチタンシリサイド膜２６ｃを露出するコンタクトホールを開け、アルミニウムによりエミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる（図７Ｄ）。
【００５７】
このように形成されたｎｐｎトランジスタは、エミッタ面積を小さくした場合でも、エミッタ電極を構成するポリシリコン電極を大きくすることができるため、リソグラフィーの限界より微細なエミッタ幅のトランジスタが実現でき、トランジスタの高周波特性の改善や消費電力の低減が図られる。
【００５８】
［第５の実施例］
次に第５の実施例について説明する。上述の実施例で説明した工程では、リン添加ポリシリコン膜１６を形成する際、熱酸化シリコン膜１５の厚さが薄いと、ｎ型不純物の拡散マスクとして不十分である場合がある。またイオン注入法でｎ型不純物を導入する場合には、加速エネルギーを大幅に下げる必要があり、実用的でない。そこで、拡散マスクとして十分であるとともに、イオン注入によりｎ型不純物を導入することも可能な実施例について説明する。
【００５９】
以下、上述の第２の実施例に適用する場合を例にとり、説明する。まず、ｐ型単結晶シリコン基板８に埋込コレクタ領域９となる拡散層を形成し、常圧ＣＶＤエピタキシャル装置を用い、ジクロロシランガスを用いて、比抵抗０．５Ωｃｍ、厚さ１．５μｍのエピタキシャルシリコン層１０を成長させる。素子形成予定領域を除き、素子分離のため、リセスＬＯＣＯＳ法により、基板表面を概略平坦になるように酸化シリコン膜１１を形成する。リセスＬＯＣＯＳ法の代わりに、ＳＴＩ（浅溝分離：Ｓａｌｌｏｗ Ｔｒｅｎｃｈ Ｉｓｏｌａｔｉｏｎ）法を用いても良い。
【００６０】
次に内部ベースとなるｐ型領域１２を形成するため、ＢＦ２イオンを加速エネルギー５０ＫｅＶ、ドーズ量５×１０１３ａｔｏｍ／ｃｍ２で注入し、８５０℃、１０秒間の熱処理を行う。あるいは、以下の工程でエピタキシャルシリコン層１０表面に堆積するポリシリコン膜にｐ型不純物を添加し、これを拡散源にエピタキシャルシリコン層１０内に熱拡散させてｐ型領域１２を形成することもできる。ポリシリコン膜へのｐ型不純物の添加は、例えばＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量５×１０１４ａｔｏｍ／ｃｍ２で注入する。
【００６１】
素子形成予定領域表面を清浄化した後、全面に厚さ１５０ｎｍのポリシリコン膜７を堆積させる。更に１００ｎｍの窒化シリコン膜２、５０ｎｍの酸化シリコン膜３を堆積させる（図３Ａに相当）。酸化シリコン膜３上に、少なくとも外部ベース領域形成予定領域を開口するホトレジストをパターニングする。ホトレジスト４をエッチングマスクとして使用し、酸化シリコン膜３および窒化シリコン膜２を方向性エッチングし、ポリシリコン膜７を露出させる。方向性エッチングは、ＣＦ４とＣＨＦ３の混合ガスを用いたリアクティブイオンエッチング法によると、ポリシリコン膜７が露出したところでエッチングを停止することができる。外部ベース領域を形成するため、露出するポリシリコン膜７にＢＦ２イオンを加速エネルギー４０ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２で注入する（図３Ｂに相当）。
【００６２】
次にホトレジスト４を除去し、露出するボロン添加ポリシリコン膜１３表面を清浄化した後、酸素と水素の混合ガスの中で、９００℃、２０分間熱酸化を行うことで、厚さ１２０ｎｍの熱酸化シリコン膜５を成長させる。この熱処理によって、ボロン添加ポリシリコン膜１３からエピタキシャルシリコン層１０にｐ型不純物であるボロンが拡散し、外部ベース領域１４が形成される（図４Ｃに相当）。なお、内部ベース領域をポリシリコン膜からの拡散で形成する場合は、この熱処理によって最適な濃度分布となるように、熱処理温度、時間が調整される。
【００６３】
次に酸化シリコン膜３をエッチングマスクとして使用し、窒化シリコン膜２をサイドエッチングする。このエッチングは、熱酸化シリコン膜５を形成した際に窒化シリコン膜３表面に形成した薄い酸化シリコン膜を希フッ酸で除去した後、沸騰燐酸液中に浸漬させることにより行う。このときサイドエッチング量は、バイポーラトランジスタのエミッタ領域と外部ベース領域との間の間隔となるので、所望の特性が得られるように適宜設定すればよい。
【００６４】
次に、１．６％フッ酸液を用い、室温で、酸化シリコン膜３を除去し、窒化シリコン膜２と熱酸化シリコン膜５の間に、窒化シリコン膜２のサイドエッチングに相当する所定の間隔で、ポリシリコン膜７を露出させる。リアクティブイオンエッチング装置を用い、露出したポリシリコン膜７を塩素、臭化水素および酸素の混合ガス中でエッチングをした後、臭化水素と酸素の混合ガス中でオーバーエッチングを行う。その結果、エピタキシャルシリコン層１０表面の自然酸化膜がエッチングストッパーとなり、エピタキシャルシリコン層１０を露出することができる。なお、露出するエピタキシャルシリコン層１０は外部ベース領域形成予定領域となり、トランジスタの動作に与える影響は少ないので、抵抗が上昇しないようにすれば、必ずしもこのような選択エッチングを行う必要はない。
【００６５】
その後、露出するポリシリコン膜７の側壁部及びエピタキシャルシリコン層１０表面を酸素と水素の混合ガス中、９００℃で２０分間熱酸化することにより、厚さ５０ｎｍの熱酸化シリコン膜１５を形成する（図４Ｄに相当）。なおこの熱酸化により、ベース電極となるボロン添加ポリシリコン膜１３上の熱酸化シリコン膜５の厚さは約１５０ｎｍの厚さとなる。
【００６６】
次に、沸騰燐酸中で窒化シリコン膜２をエッチング除去し、エミッタ電極、コレクタ電極となるポリシリコン膜７を露出させる。次に本発明では、別の絶縁膜として第２の窒化シリコン膜２７を全面に堆積させる（図８Ａ）。この第２の窒化シリコン膜２７の厚さは、熱酸化シリコン膜１５で囲まれた溝を埋める厚さとする。
【００６７】
次に、第２の窒化シリコン膜２７を沸騰燐酸中でエッチングすることにより、エッチバックする（図８Ｂ）。この工程で溝内だけに第２の窒化シリコン膜２７を残すことができる。従って、エピタキシャルシリコン基板１０表面が十分に厚い絶縁膜で覆うことができる。
【００６８】
その後、イオン注入法により、ｎ型不純物として砒素を加速エネルギー１５ＫｅＶ、ドーズ量１×１０１６ａｔｏｍ／ｃｍ２の条件で露出するポリシリコン膜７に注入する（図８Ｃ）。その後熱処理することにより、注入した砒素をエピタキシャルシリコン層１０内に拡散させ、ｎ型領域１７を形成する。ｐ型領域１２中に形成されたｎ型領域１７ａは、エミッタ領域となり、このエミッタ領域直下のｐ型拡散領域１２が内部ベース領域となる。
【００６９】
以下、第２の実施例で説明した工程に従い、層間絶縁膜１８を形成した後、エミッタ領域に接続するリン添加ポリシリコン膜１６ａを露出するコンタクトホール、熱酸化シリコン膜５の一部を除去して外部ベース領域１４に接続するボロン添加ポリシリコン膜１３を露出するコンタクトホール、コレクタ領域に接続するリン添加ポリシリコン膜１６ｂを露出するコンタクトホールを開け、アルミニウムによりエミッタ電極１９、ベース電極２０、コレクタ電極２１を形成することによりｎｐｎトランジスタを形成することができる。
【００７０】
このような工程によれば、第２の窒化シリコン膜２７が拡散マスク、あるいはイオン注入マスクとなり、工程の自由度が増す。
【００７１】
【発明の効果】
以上説明したように本発明の製造方法によれば、微細で高精度なリソグラフィーによらずに、ほぼ均一で幅の狭いパターンを簡便に形成することができる。このパターンは、窒化シリコン膜（第１の絶縁膜）のサイドエッチング量で決まる。本発明では２００ｎｍ程度のエッチングは、±５％程度の精度で制御することができるので、従来の方法に較べて制御性に優れている。
【００７２】
また、ほぼ均一で幅の狭いパターンの周辺には、窒化膜（第１の絶縁膜）のサイドエッチング量に相当する間隙をあけて絶縁膜で覆われた構造となるため、露出面に対し、エッチング、不純物注入等様々の工程を付加することにより、窒化膜に覆われた部分、露出した部分、絶縁膜で覆われた部分を、空間的、電気的に分離することができる。
【００７３】
特に本発明の製造工程は、１枚のマスクを使用した１回のリソグラフィーにより、しかも高精度のリソグラフィーによらずに、微細なパターンを形成することができ、簡便な製造方法である。
【００７４】
本発明の製造方法に形成されたバイポーラトランジスタは、デバイス面積に低減による浮遊容量の低減、外部ベース抵抗の低減ができ、ノイズが少なく、高周波特性の優れた特性をえることができた。また、バラツキも少なく、低コストで形成することができた。
【図面の簡単な説明】
【図１】本発明の実施形態を説明する図である。
【図２】本発明の第１の実施例を説明する図である。
【図３】本発明の第２の実施例を説明する図である。
【図４】本発明の第２の実施例を説明する図である。
【図５】本発明の第３の実施例を説明する図である。
【図６】本発明の第４の実施例を説明する図である。
【図７】本発明の第４の実施例を説明する図である。
【図８】本発明の第５の実施例を説明する図である。
【符号の説明】
１：シリコン半導体層、２：窒化シリコン膜、３：酸化膜、４：ホトレジスト、５：熱酸化シリコン膜、
Claims (6)
- シリコン基板あるいはシリコン半導体膜上に、第１の絶縁膜を堆積する工程と、該第１の絶縁膜上に第２の絶縁膜を堆積する工程と、前記第１及び第２の絶縁膜の一部を残し、エッチング除去し、前記シリコン基板あるいはシリコン半導体膜表面を露出させる工程と、該露出したシリコン基板あるいはシリコン半導体膜表面を酸化し、熱酸化シリコン膜を形成する工程と、前記第２の絶縁膜をエッチングマスクとして使用し、前記第１の絶縁膜をサイドエッチングし、該第１の絶縁膜の一部をエッチング除去した後、前記第２の絶縁膜を除去する工程とにより、前記熱酸化シリコン膜と前記第１の絶縁膜の間に、前記第１の絶縁膜のサイドエッチング幅と略等しい幅の前記シリコン基板あるいはシリコン半導体膜を露出することを特徴とする半導体装置の製造方法。
- 半導体基板上にポリシリコン膜を形成する工程と、該ポリシリコン膜上に第１の絶縁膜を堆積する工程と、該第１の絶縁膜上に第２の絶縁膜を堆積する工程と、前記第１及び第２の絶縁膜の一部を残し、エッチング除去し、前記ポリシリコン膜表面を露出させる工程と、該露出したポリシリコン膜表面を酸化し、熱酸化シリコン膜を形成する工程と、前記第２の絶縁膜をエッチングマスクとして使用し、前記第１の絶縁膜をサイドエッチングし、該第１の絶縁膜の一部をエッチング除去した後、前記第２の絶縁膜を除去する工程と、前記熱酸化シリコン膜及び前記第１の絶縁膜をエッチングマスクとして使用し、前記熱酸化膜と前記第１の絶縁膜の間の、前記第１の絶縁膜のサイドエッチング幅と略等しい幅に露出する前記ポリシリコン膜をエッチング除去する工程とを含むことを特徴とする半導体装置の製造方法。
- 一導電型の半導体基板上に、逆導電型の埋込層を形成し、該埋込層上に逆導電型のエピタキシャル層を成長させ、素子分離を行い、逆導電型のコレクタ領域を形成した半導体基板上にバイポーラトランジスタを形成する半導体装置の製造方法において、
少なくともエミッタ領域及びベース領域形成予定領域の前記逆導電型のエピタキシャル層表面に、ベース領域となる一導電型の不純物領域を形成する工程と、該不純物領域を形成したエピタキシャル層上にポリシリコン膜を形成する工程と、該ポリシリコン膜上に第１の絶縁膜を堆積する工程と、該第１の絶縁膜上に第２の絶縁膜を堆積する工程と、少なくともエミッタ領域形成予定領域の前記第１及び第２の絶縁膜を残し、エッチング除去し、前記ポリシリコン膜表面を露出させ、該露出したポリシリコン膜に、一導電型の不純物を導入する工程と、該露出したポリシリコン膜表面を酸化し、前記ポリシリコン膜表面に熱酸化シリコン膜を形成するとともに、前記ポリシリコン膜に導入した一導電型の不純物を前記エピタキシャル層に拡散させ、前記不純物領域に接続する一導電型の外部ベース領域を形成する工程と、前記第２の絶縁膜をエッチングマスクとして使用し、前記第１の絶縁膜をサイドエッチングし、該第１の絶縁膜の一部をエッチング除去した後、前記第２の絶縁膜を除去する工程と、前記熱酸化シリコン膜及び前記第１の絶縁膜をエッチングマスクとして使用し、前記熱酸化膜と前記第１の絶縁膜の間の前記第１の絶縁膜のサイドエッチング幅と略等しい幅に露出する前記ポリシリコン膜をエッチング除去する工程と、露出する前記ポリシリコン膜及び前記エピタキシャル層表面に第２の熱酸化シリコン膜を形成する工程と、第１の絶縁膜を除去し、エミッタ領域形成予定領域表面の前記ポリシリコン膜を露出し、該露出したポリシリコン膜に逆導電型の不純物を導入する工程と、該逆導電型の不純物を前記一導電型の不純物領域中に導入し、逆導電型のエミッタ領域及び一導電型のベース領域を形成する工程と、前記エミッタ領域、前記ベース領域及び前記コレクタ領域にそれぞれ接続するエミッタ電極、ベース電極及びコレクタ電極を形成する工程とを含むことを特徴とする半導体装置の製造方法。 - 請求項３記載の半導体装置の製造方法において、前記第２の熱酸化膜を形成する前あるいは形成した後に、前記エピタキシャル層表面に一導電型の不純物を導入し、前記不純物領域及び前記外部ベース領域に接続する一導電型の第２の外部ベース領域を形成する工程を含むことを特徴とする半導体装置の製造方法。
- 請求項３又は４いずれか記載の半導体装置の製造方法において、前記第１の絶縁膜を除去し、エミッタ領域形成予定領域表面の前記ポリシリコン膜を露出し、該露出したポリシリコン膜に逆導電型の不純物を導入する工程は、前記第１の絶縁膜を除去し、エミッタ領域形成予定領域表面の前記ポリシリコン膜を露出し、前記露出したポリシリコン膜上に第２のポリシリコン膜を形成した後、該第２のポリシリコン膜に逆導電型の不純物を導入する工程とし、該逆導電型の不純物を、前記ポリシリコン膜を通して、前記一導電型の不純物領域中に導入し、逆導電型のエミッタ領域及び一導電型のベース領域を形成することを特徴とする半導体装置の製造方法。
- 請求項３、４または５いずれか記載の半導体装置の製造方法において、前記第１の絶縁膜のサイドエッチング幅と略等しい幅の第２の熱酸化膜で囲まれた溝内に第３の絶縁膜を充填する工程を含むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003166776A JP4593888B2 (ja) | 2003-06-11 | 2003-06-11 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003166776A JP4593888B2 (ja) | 2003-06-11 | 2003-06-11 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2005005459A true JP2005005459A (ja) | 2005-01-06 |
| JP4593888B2 JP4593888B2 (ja) | 2010-12-08 |
Family
ID=34092827
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003166776A Expired - Fee Related JP4593888B2 (ja) | 2003-06-11 | 2003-06-11 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4593888B2 (ja) |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551183A (en) * | 1978-06-06 | 1980-01-07 | Ibm | Method of forming bipolar structure |
| JPS5515231A (en) * | 1978-07-19 | 1980-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Manufacturing method of semiconductor device |
| JPH02283029A (ja) * | 1989-04-25 | 1990-11-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03138945A (ja) * | 1989-10-25 | 1991-06-13 | Hitachi Ltd | 半導体装置の製造方法 |
-
2003
- 2003-06-11 JP JP2003166776A patent/JP4593888B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS551183A (en) * | 1978-06-06 | 1980-01-07 | Ibm | Method of forming bipolar structure |
| JPS5515231A (en) * | 1978-07-19 | 1980-02-02 | Nippon Telegr & Teleph Corp <Ntt> | Manufacturing method of semiconductor device |
| JPH02283029A (ja) * | 1989-04-25 | 1990-11-20 | Fujitsu Ltd | 半導体装置の製造方法 |
| JPH03138945A (ja) * | 1989-10-25 | 1991-06-13 | Hitachi Ltd | 半導体装置の製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4593888B2 (ja) | 2010-12-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5470791A (en) | Method of manufacturing semiconductor device | |
| EP0083784B1 (en) | Procedure for manufacturing integrated circuit devices having sub-micrometer dimension elements, and resulting structure | |
| US4853342A (en) | Method of manufacturing semiconductor integrated circuit device having transistor | |
| EP0076106B1 (en) | Method for producing a bipolar transistor | |
| JPS6318673A (ja) | 半導体装置の製法 | |
| JPH08330511A (ja) | 半導体装置とその製造方法 | |
| JPH0831602B2 (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 | |
| JP4593888B2 (ja) | 半導体装置の製造方法 | |
| US20100032813A1 (en) | Ic formed with densified chemical oxide layer | |
| JPH0581051B2 (ja) | ||
| KR0170436B1 (ko) | 모스트랜지스터 제조방법 | |
| JP3537494B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| RU2244985C1 (ru) | Способ изготовления комплементарных вертикальных биполярных транзисторов в составе интегральных схем | |
| KR940001813B1 (ko) | 반도체장치 소자 분리방법 및 그 소자 분리영역을 갖는 반도체장치 | |
| JP2836393B2 (ja) | 半導体装置およびその製造方法 | |
| JP3956879B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH05226353A (ja) | 半導体装置の製造方法 | |
| JPH1126756A (ja) | 半導体装置の製造方法 | |
| JPH09129602A (ja) | 半導体装置の製造方法 | |
| KR20010038754A (ko) | 모스 트랜지스터 제조방법 | |
| JPH02304931A (ja) | 半導体装置及びその製造方法 | |
| JPH07307307A (ja) | 半導体装置の製造方法 | |
| JPH0258230A (ja) | バイポーラトランジスタの製造方法 | |
| JPH0689901A (ja) | 半導体装置の製造方法 | |
| JPH02122620A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060411 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080627 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100712 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100831 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100916 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130924 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4593888 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |