JP2004531127A

JP2004531127A - 組み込まれた決定フィードバック等化器を有するｒａｋｅ受信器

Info

Publication number: JP2004531127A
Application number: JP2002578680A
Authority: JP
Inventors: マークエイ．ウェブスター，; ジョージアール．ネルソン，; カレンダブリュー．ハルフォード，; カールエフ．アンドレン，
Original assignee: インターシルアメリカスインコーポレイテッド
Priority date: 2001-03-30
Filing date: 2002-03-26
Publication date: 2004-10-07
Also published as: US6690715B2; WO2002080395A1; CN1500314A; DE10296404T5; US20010036223A1

Abstract

比較的短いコードワード長を有する、直接拡散スペクトル信号上の屋内マルチバスＷＬＡＮアプリーケションのＲＡＫＥ受信器の性能は、受信器のチャネルマッチドフィルタおよびコードワード相関器を介する信号処理パスにおいて、決定フィードバック等化器構造を組み込むことによって向上される。この決定フィードバック等化器は、インターコードワード干渉（ＬＳＩ）またはコードワード間の「ブリードオーバ（ｂｌｅｅｄ−ｏｖｅｒ）」、およびイントラコードワードチップ干渉（ＩＣＩ）または各コードワードのチップ内のエネルギーのスミアリング（ｓｍｅａｒｉｎｇ）の両方を除去するために役に立つ。
【選択図】図１４

Description

【技術分野】
【０００１】
（関連出願）
本発明は、「ＲａｋｅＲｅｃｉｅｖｅｒＷｉｔｈＥｍｂｅｄｄｅｄＤｅｃｉｓｉｏｎＦｅｅｄｂａｃｋＥｑｕａｌｉｚｅｒ」と称され、１９９９年６月２９日に出願された米国特許出願第０９／３４２，５８３号の一部継続出願のもので、これは、本明細書で全体において参考として援用される。
【０００２】
（発明の分野）
本明細書は概して、無線通信システムに関するもので、これは、無線ローカルエリアネットワーク（ＷＬＡＮ）などに限定されるのではなく、特に新規でかつ改善されたＲＡＫＥ受信器に関し、この受信器は、組み込み決定フィードバック等化器（ＤＦＥ）を含み、この等化器は、サーマルノイズに対するロバスト性を失うことなく、（屋内ＷＬＡＮ）マルチパス歪みの影響に対する受信器の許容能力を向上させる。
【背景技術】
【０００３】
（発明の背景）
より高速（より高速のデータレート）の無線通信製品に対する継続要求は、現在、ＩＥＥＥ８０２．１１委員会に多数の提案の内の課題であり、この課題は、スペクトル２．４ＧＨｚ部分の新規格の使用を含み、そしてＦＣＣパート１５．２４７は、これが拡散スペクトル技術を使用してインプリメントされ得るように要求しており、この技術は、イントラパケットのデータレートが１０Ｍｂｐｓのイーサネット（登録商標）速度を越えることを可能にさせる。この８０２．１１規格は現在、たった１、２Ｍｐｂｓのデータレートをカバーしているに過ぎず、周波数ホッピング（ＦＨ）または直接（ＤＳ）拡散スペクトラム（ＳＳ）技術のいずれかを用いる。拡散スペクトラム信号処理におけるＦＣＣ要求条件は、本来のＳＳ特質を利用することであり、この特質は、平均伝送電力スペクトル密度をより低下させることおよびスペクトル冗長度を活用する受信器技術によって、この信号を不用意の干渉に対してよりさらにロバストにさせ、これによって、マルチパス歪みで生成される自己干渉を克服する。
【０００４】
図２で示される削減された複雑さの例などの、屋内ＷＬＡＮシステム内のマルチパス歪みによる、送信された電力遅延プロファイル（ＰＤＦ）１０は、図１に示すように、大きく指数的減衰するレイリーフェージング特性を示す。この挙動を駆動する屋内送信環境の物理的局面は、建屋内の比較的大きい数のリフレクタ（例えば、壁）、例えば、送信サイト１４と受信サイト１５間のノード１２およびノード１３などと、ｔ１、ｔ２、およびｔ３のそれぞれ（対数的に弱くなるエネルギーを含む）到着遅延時間伝播パスに関連する伝播損失である。
【０００５】
この信号の電力遅延プロファイルは、時間に対する発散電力に関しての平均信号電力の変動分である。信号の平均電力レベルは、対応するレイリーコンポーネントの分散を確立させる。指数的減衰マルチパス影響の原理的局面は、信号伝播遅延ｔ１が伝送距離に比例するという事実に基づき、この結果、平均的に見て、最大強度の送信パス（含まれる最小障害）は、信号が受信器に到着するのに最も早い。所定の確率事象において、送信器サイト１４から受信器サイト１５への直接または視野方向パスで、到着する最初のものは、減衰メデイア（一つ以上の建屋の壁など）に出くわし得、一方、高反射率表面で反射し、非減衰メデイアに出くわす最後に到達する信号は、最初に到達する信号よりより大きいチャネルインパルス応答（ＣＩＲ）を有しうる。しかしながら、平均的に、このような事象は、ＣＩＲピークに従うエコー信号の数と比較して２、３しかない。
【０００６】
実際の用途に関して、マルチパスチャネルの遅延拡散の２乗平均の平方根（ＲＭＳ）は、小さなオフィスおよびホームオフィス環境（ＳＯＨＯ）では２０〜５０ｎｓｅｃ、商業環境では５０〜１００ｎｓｅｃ、そして工場環境では１００〜２００ｎｓｅｃの範囲であり得る。指数関数的フェージングチャネルに対して、この（指数関数的）遅延定数は拡散ＲＭＳ遅延と等しい。比較的狭い信号帯域幅（１ＭＨｚ未満）において、マルチパスによるフェージングは、大抵「平坦」である。しかし、１ＭＨｚより大きい帯域幅、例えば、上述の基準の高速データレート１０Ｍｂｐｓを得るための直接拡散スペクトラム（ＤＳＳＳ）システムで要求される１０ＭＨｚの帯域幅で、フェージングは、周波数に対して選択的であり、マルチパスの信頼性のある通信に対し厳しい障害を作ることになる。従って、ＷＬＡＮの環境内のパルチパス歪みは、ＩＳＭ帯域において深刻な伝播損失を生じさせ得る。
【０００７】
この深刻な周波数選択性歪み問題を克服する好適なメカニズムは、通常「ＲＡＫＥ」受信器として呼ばれるチャネルマッチド（ｃｈａｎｎｅｌ−ｍａｔｃｈｅｄ）相関受信器である。成功したＲＡＫＥ受信器動作において、情報帯域幅より大きい送信帯域幅を有するＤＳＳＳ構造を用いることが必要である。ＤＳＳＳ信号構造において、各コードワード（ｃｏｄｅｗｏｒｄ）は、ＰＮコードの「チップス（ｃｈｉｐｓ）」の系列から形成されている。ここでは、用語「シンボル（ｓｙｍｂｏｌ）」ではなく、「コードワード」が用いられ、「チップス」とコードワード間の混乱を避けている。ＤＳＳＳチップは、ＱＰＳＫなどの比較的簡素な変調方式を用いて送信され得、そしてコードワードチップスは署名シーケンスのように固定され得るかまたは、それらは疑似ランダムであり得る。
【０００８】
さらに、コードワードの位相変調は、情報を搬送するのに用いられ得る。すなわち、コードワード毎の情報の追加ビットを知らせるために、コードワードは位相においてシフトされ得る。例えば、二つの追加ビットは、直交性（９０度）の位相シフト増分（０°、９０°、１８０°そして２７０°）を供給するために用いられ得る。コードワードのチップスは、マルチコードワードのセットから選択され得、ただし、Ｍビットはマルチコードワードを作っているＮコードワードから特定コードワードを選択する。このスキームの例は、コードワードセットのためのウォルシュまたはアダマールコードの利用である。上述の基準２．４ＧＨｚスペクトラムに対して、ＩＥＥＥ８０２．１１規格委員会は８ビットのエンコーダ方式を提案をし、この方式において６ビットは、Ｎ＝６４のマルチチップのコードワードのなかの一つを選択し、そして残りの２ビットは選択されたコードワードの４個の可能性のある位相（直交）の一つを定義する。
【０００９】
図３で略図的に示されるように、チャネルマッチド相関またはＲＡＫＥ受信器において、受信された（拡散の）信号はコードワード相関器３１に結合され、この出力（到着時刻パルス３２−１、３２−２、３２−３の系列として示される）はコヒーレントのマルチパスのコンバイナ３３に付与される。コードワード相関器３１は、複数のコレクタを含む。コレクタの各々は、複数のコードワードセットのうちのコードワードの個々の異なる１つを検出するように構成される。コヒーレントのマルチパスのコンバイナはチャネルマッチドフィルタとして容易に確立され得る（このフィルタタップはデータ送信セッションの開始前に訓練プリアンブルの手段によって確立される）。コヒーレントのマルチパスのコンバイナ３３の出力はピークまたは最大値検出器３５に結合され、この検出器はコヒーレントのマルチパスのコンバイナで生成された最大出力を送信コードワードとして選択する。ＲＡＫＥ受信器は線形システムであるため、チャネルマッチドフィルタ（コヒーレントのマルチパスのコンバイナ）３３およびコードワード相関器３１によって実行される動作順序は、図４に示されるように、逆でも良くて、ここでチャネルマッチドフィルタ３３はコードワード相関器３１の上流側にインストールされる。
【００１０】
ＲＡＫＥ受信器は充分に良好に作動する。これは、エコーをプラスしたマルチパスの受信信号をコヒーレント的に混合させて単一のコンポジット信号にするからである。コードワードセットを構成するコードワードの適切な選択によって、このエコーがコードワード相関の間に効率的に除去され得る。理想的には、このセットの各コードワードは次のプロパティを有し、すなわち、１−インパルス自己相関関数、２−コードワードが、セットの他のすべてのコードワードと相互に直交（零の相互相関関数を有する）し、３−コードワードは、拡散マルチパスに関して長く、そして４−コードワードは、セットの他のＮコードワードのそれぞれと同じエネルギーを有する。
【００１１】
プロパティ２および４が欠如している場合、ＲＡＫＥ受信器は、直交基礎を確立させ、丁度直交振幅変調（受信器複雑課題）のように、この不平衡を処理しなければならない。さらに、コードワードは、コードワードがインパルス的で零相互相関関数を有する限り、拡散マルチパスに対して長くなる必要がない（すなわち、内部コードワードまたは内部シンボルの干渉（ＩＳＩ））がない。内部チップ干渉だけが（インパルスの自己相関プロパティが存在しない場合）受信エネルギーに影響を与える。最適なＲＡＫＥ受信器は、コードワード相関器の出力に直交性を与え、そしてすべての相関器の出力を観察することによって決定を行うが、理想的なＲＡＫＥは存在しない。インパルス自己相関関数および零の相互相関関数を有するコードワードを発生させることは、実質的に不可能であるからでる。
【００１２】
さらに、厳格なマルチパスにおいて、内部コードワード干渉による劣化を最小にするために、（例えば、軍事アプリケーションに用いられるように、６４、１２８、２５６またはこれ以上のオーダで）コードワード長は非常に大きくなければならない。しかし、商業環境において、コードワード毎のチップ数は有用データ帯域幅を最大するために制限されなければならない。コードワードのブリードオーバの程度は、コードワード毎のチップ数が減ると増えるので、非常に小さいコードワードチップ密度は、多数のコードワードにまたがって、コードワードのエネルギーのブリードオーバ／リーケージを生じせる。従って、問題は、このような理想的なコードワード以下のものを用いて、ＲＡＫＥ受信器の出力の信号対ノイズ比を最適化する方法である。
【発明の開示】
【課題を解決するための手段】
【００１３】
（発明の要旨）
本発明によると、本課題は、受信器チャネルマッチドフィルタとコードワード相関器を介する信号処理経路に組み込まれたチップベースの決定フィードバック等化器（ＤＦＥ）を含む、向上されたＲＡＫＥ受信器アーキテクチャによって首尾良く処理される。この決定フィードバック等化器は、２タイプの歪みを縮小するかまたはキャンセルするのに役に立ち、この歪みは、制限されたチップ長コードワードが送信中のマルチパスチャネルで畳み込まれるので、この制限されたチップ長コードワードに起因する。
【００１４】
第１の歪みは、「ブリーデイング（ｂｌｅｅｄｉｎｇ）」または各コードワードＣＷ_ｉと別のコードワードＣＷ_ｉ＋ｊのエネルギーの漏れである。第２の歪みの形態は、各コードワードのチップ内のエネルギーの「スメアリング（ｓｍｅａｒｉｎｇ）」である。
【００１５】
決定フィードバック等化器は、ＷＬＡＮにおける屋内マルチパス歪みを克服するために特に適切である。この種のマルチパス歪みは、最大強度のコンポーネントが殆ど常に最初に到着し、一方最小強度のコンポーネントが最後に到達するように、主に最小位相であるからである。従って、大抵のマルチパス歪みは、チャネルインパルス応答において、減衰する「テイル（ｔａｉｌ）」として現われる。さらに、ＤＦＥのフィードバックタップは、理想的には最小位相マルチパス歪みを打破するために働き、一方、フィードフォードタップは最大位相コンポーネントを克服する。この結果、屋内マルチパス克服用のＤＦＥは、ほんの２，３のフィードフォワードタップしか必要とせず、大抵の処理はフィードバックタップで実行される。ベースバンドにおけるＤＦＥフィードフォワードの実現は、完全な複素数乗算を必要するが、ＱＰＳＫ要素が使用されている場合、フィードバックタップはただ複素数の加算と減算を必要とするため、実現上の複雑性は重要な問題でなない。
【００１６】
ＤＦＥをＲＡＫＥ受信器に組み込むことは、簡単に屋内マルチパスを克服するが、それはチップを決定し、それ故、比較的高ＳＮＲを必要とする。フィードバックタップは、長い減衰マルチパスエコーテイルを除去し、多数のコードワードを広げることができ、この結果、インターチップスメアリングおよびインターコードワードブリードオーバをキャンセルする。コードワード相関器は、コードワードのソフト決定チップをコヒーレント的に結合することによって信号対ノイズ比を改善する。ＤＦＥチップ決定エラーがなされても、コードワード相関器はなお、すべてのコードワードのチップをコヒーレント的に結合することによって修正決定を行い得る。
【００１７】
より低い信号対ノイズ比において、決定フィードバック等化器におけるエラー伝播は、チップエラーをバースト的に生じさせる。等化器のタップ係数の設定のソフトチップ決定が正しくない場合、ＤＦＥタップ重み係数特性は直ちに性能低下し、マルチパス歪み補正を妨げる。低ＳＮＲを処理するために、すべての受信コードワードチップは、ハード決定を行う前に調べられる。これは、送信され得るコードワードのそれぞれに対して、ＤＦＥベースの相関検出の統計的性質を発生させることによって達成される。送信される可能性のあるコードワードの検出統計的性質は、コードワードが実際送信されたという想定でもって、コードワードチップのフィードバック等化を行うことによって発生される。
【００１８】
インターコードワード干渉をキャンセルするＤＦＥ組み込み信号処理アーキテクチャは、コードワード相関器を「包み込み」得る。このようなアーキテクチャでは、チャネルマッチドフィルタは、チャネルインパルス応答を推定することによって生成されるポストカーソル（ｐｏｓｔ−ｃｕｒｓｏｌ）の代表エコーと差動的に結合される。この結果は、「整理された」コピーの受信コードワードであり、そしてこれはＲＡＫＥ受信コードワード相関器に接続される。相関器出力は、コードワード決定オペレータに接続され、このオペレータは、何のコードワードが実際送られたかについての決定のために、受信コードワードのすべてのチップを調べる。このコードワード決定は、送信されたコードワードのチップ内容および位相情報のレプリカを合成するために用いられる。合成されたコードワードは、次いで、ＦＩＲフィルタにインプリメントされた推定のチャネルインパルス応答で畳み込まれて、チャネルマッチドフィルタによって受信された信号のポストカーソルエコーの代表を生成する。
【００１９】
各コードワードのチップ内のエネルギーのイントラコードワードのチップのスミアリングをキャンセルするために、各個別のコードワード相関器を介しての信号処理ブランチは、各受信されたコードワードを作り上げるすべてのチップ内容と、コードワード関連のＤＦＥフィードバックタップの異なったセットの各ひとつとを差動的に結合するように構成され、このコードワード関連のＤＦＥフィードバックタップは、送信器からマルチパスチャネルを介しての送信過程おける特定コードワードによって実績をつんだ、ポストカーソルマルチパス歪みエコーを表す。このポストカーソルマルチパス歪みエコーはコードワード相関器の上流かまたは下流のいずれかで取り除かれ得る。
【００２０】
上流側のインプリメンテーションにおいて、各連続して受信されたコードワードのチップセットは、複数のコードワード相関器の統計的ブランチに接続され、それぞれは、異なるコードワードに関連する。８ビットフィールドを用いての制限のない例において、Ｋ＝２５６のコードワードの組み合わせ（２^２＝４の可能性ある直交位相（０°、９０°、１８０°、２７０°）の一つにエンコードされた各ＱＰＳＫごとにおいて、２^６＝６４コードワードから成る）が存在する。各コードワード相関器ブランチにおいて、受信信号パスは、ＦＩＲフィルタフィードバックタップセットの出力と差動的に結合され、これは各コードワードチップセット（例えば、本例ではコードワード毎に８チップから成る）のためのマルチチャネルインパルス応答を合成し、これにより、このコードワードチップセットのためのポストカーソルのマルチパスエコーの代表を生成する。受信したコードワードから合成されたポストカーソルマルチパスを差し引くことによって、関連するブランチコードワード相関器への入力は、効率的に「整理された」バージョンの受信コードワードチップセットであり、この受信コードワードチップセットからマルチパスベースのチップスメアリングが除去される。各コードワード相関器の出力は、最大出力を送信コードワードとして選択するピーク検出器に接続される。
【００２１】
マルチパスチャネルインパルス応答を合成する、さらに計算上効率的なスキームは、各コードワード相関器の下流の受信信号から各ＦＩＲフィードバックフィルタタップステージを差し引くことによって実現され得る。複雑さを減らすために、コードワード相関器は高速ウォルシュ（アダマール）構造として実現され得る。受信信号ための処理パスとフィードバックタップの作動結合は、ポスト相関演算であるため、各新しく受信コードワードチップセットは相関器の中にクロック入力されるように、フィードバックタップを再生する必要がない。このことは、合成されるタップパスの機能がルックアップテーブルに格納されることを可能にすることによってインプリメンテーション上の複雑性を削減する。
【００２２】
（詳細な説明）
本発明の、新規で改良された組み込みＤＦＥＲＡＫＥ受信器アーキテクチャを詳細に説明する前に、本発明の受信器のアーキテクチャは、従来のデジタル通信回路の変調構成部に主に常駐し、関連のデジタル信号処理コンポーネントおよびそのための付属の管理制御回路はこの回路およびコンポーネントの動作を制御することが理解されるべきである。本発明は、コンプリメンタリなコードを含め、任意のコードワード変調の直接拡散スペクトラム（ＤＳＳＳ）に応用され得ることがまた、理解され得る。無線通信機器の既存のプリント回路カードへの収納を容易にする、実際のインプメンテーションにおいて、本発明は、インプリメントされるフィールドプログラマブルゲートアレイ（ＦＰＧＡ）、または専用用途向け集積回路（ＡＳＩＣ）チップセットのように簡単にインプリメントされ得る。
【００２３】
結果として、このような回路およびコンポーネントの配置の構成および他の通信機器とインタフェースされる方法は、多くの部分において、理解し易いブロック図によって図示され、これらのブロック図は、ただ本発明の核心に触れるところを詳細に示し、これにより、本明細書の利益を持ちつつ、当業者には容易に明瞭な詳細の説明でもって、この開示を不明瞭にしていない。このようにして、ブロック図の図解は、従来の機能グループにおいて、本発明の主なコンポーネントを示すように主に意図され、これによって、本発明は、さらに容易に理解され得る。
【００２４】
本発明のＤＦＥ強化ＲＡＫＥ受信器によって、提供される改善を理解するために、初めに、本発明によって克服される、制限されたチップ長の直接拡散スペクトラムのコードワードの歪み影響を調べることが有用である。
【００２５】
図５は、制限されたチップ長の直接拡散スペクトラムのコードワード（ＣＷ）の系列の一部分の、．．．、５０−１、５０−２、５０−３、．．．、であり、これらはマルチパスＷＬＡＮのチャネルを介して送信される。送信の間、チップはチャンネルと畳み込みされ、二種のタイプの歪みを生じさせる。これらは、インタコードワードのブリードオーバ（ｂｌｅｅｄ−ｏｖｅｒ）およびイントラコードワードのチップスミアリング（ｓｍｅａｒｉｎｇ）である。前者の影響は、５１で示されるように、他のコードワードＣＷ_ｉ＋ｊとともに各コードワードＣＷ_ｉのエネルギーの「ブリーディング（ｂｌｅｅｄｉｎｇ）」である。歪みの第ニの形態は、各コードワードのチップ内のエネルギーの「スミアリング」である。
【００２６】
この問題に対するソリューションは、図６で示されるように、ＲＡＫＥ受信器を改変することであり、これは、チップベースの決定フィードバック等化器（ＤＦＥ）３６をコヒーレントなマルチパスコンバイナ（チャネルマッチドフィルタ）３３とコードワード相関器３１との間の信号処理パスにインストールすることによって行われる。決定フィードバック等化器の基本構成は、複数のフィードフォワードのタップ７１を含む、マルチ遅延ラインの構成された有限インパルス応答（ＦＩＲ）のフィルタ構造を含むものとして図７では示され、これを介しての信号伝達パスは、差動のコンバイナ７３の第１に入力７２に結合され、この差動のコンバイナは、セットのフィードバックタップ７５の出力受けるために結合される第２の入力７４を有する。差動コンバイナ７３の出力は、決定ユニット７６に結合され、このユニットの出力はフィードバックタップ７５に結合される。図８は、図６のＲＡＫＥ受信器を図示し、これは、図７の決定フィードバック等化器の構造を組み込んでいる。この信号処理アーキテクチャは、ソフトでかつ等化されたチップレベルがコードワード相関器３１に供給される前に、チップをＤＦＥ等化を行うために動作する。効率的な信号処理のために、チャネルマッチドフィルタ３３およびＤＦＥのフロントエンドのフィードフォワードタップ部分７１が、点線７７で示されるように、「白色化された」マッチドフイルタとして混合した構造でインプリメントされ得る。
【００２７】
決定フィードバック等化器が屋内マルチパスを克服するのに特に適するには二つ原理的理由が存在する。第一に、マルチパス歪みは、主に最小位相であり、最も強い信号コンポネントはまず到着し、一方、より弱いコンポーネントは最後に到達するからである。以前に、図１の指数関数的パワー減衰特性を参考に説明したように、より遅く到達する（マルチパス）コンポーネントは比較的弱くなる傾向があり、この結果、大抵のマルチパス歪みはチャネルインパルス応答の減衰する「テイル（ｔａｉｌ）」として現われる。
【００２８】
第二に、ＤＦＥのフィードバックタップは、最小位相マルチパスコンポーネントを克服するように理想的に機能し、一方、フィードフォワードタップは最大位相コンポーネントを克服する。結果として、屋内マルチパスを克服するＤＦＥは、フィードバックタップで大抵の処理が実行され、ほんの２、３のフィードフォワードタップを必要とするだけである。ベースバンドおいてＤＦＥのフィードフォワードタップをインプリメントすることは完全な複素乗算の使用を必要とし、一方、実際の応用に対して、ＱＰＳＫ要素が使用される場合、フィードバックタップは、ただ複素数の加算および減算を必要とするすだけのため、フィードバックタップによるインプリメンテェションを支配的に用いることが好ましい。
【００２９】
図９は、最も大きいインパルス応答のコンポネントのマルチパスインパルス応答特性９０を示す。通常、ＤＦＥの決定ユニットは、インパルス応答のピーク９１を中心とされ、なぜならば、これは最も大きい信号雑音比を有する単一のコンポネントであるからである。フィードバックタップは、ピーク９１に続く「テイル（ｔａｉｌ）」９２を差し引き、一方、フィードフォワードタップは、ピークの前にあるフロントエンドのインパルスコンポネント９３をキャンセルする。言い換えると、従来のＤＦＥでは、（内部シンボル）干渉をキャンセルすることはインパルスのピーク以外のエネルギーを零に強制的にすることを含む。フィードバックタップだけが用いられた場合、等化の間ノイズ増幅は存在せず、上述のように複素数の乗算が必要とされない。図１で見られ得るように、これは殆ど屋内無線チャネルのケースである。
【００３０】
さて、ＲＡＫＥ受信器への決定フィードバック等化器の組み込みは屋内マルチパスを克服するための特に有用なメカニズムであるが、これは１チップにおいて決定を行い、これには演算が成功するには比較的高いＳＮＲ（例えば、１０ｄＢ以上）を必要とする。このＤＦＥフィードバックタップ７５は、長いマルチ減衰テイル９２を除去し、多数のワードコードに拡張し得、これによって、上で参照したように、インターチップのスメアリング（ｓｍｅａｒｉｎｇ）およびインターコードワードのブリードオーバ（ｂｌｅｅｅｄｏｖｅｒ）のためにキャンセルする。コードワード相関器３１は、コードワードのソフト決定チップをコヒーレント的に結合することによってＳＮＲ向上を提供する。ＤＦＥチップ決定エラーがなされても、コードワード相関器はなお、コードワードのチップのすべてをコヒーレント的に結合することによって正しい決定を行うことができる。
【００３１】
しかしながら、より低い信号ノイズ比において、決定フィードバック等化器のエラー伝播は、チップエラーをバースト的に生じさせる。タップ係数の設定に対するソフト決定が正しくない場合、この全体のＤＦＥのタップ重み付き特性は、直ちに誤りとなり、マルチパス歪み補正を妨げることになる。すなわち、ノイズレベルが増加すると、コードワード決定は、チップ決定が動かなくなった直後に、通常動かなくなる。
【００３２】
この低ＳＮＲ問題を改善するために、受信したコードワードチップの全てが、ハード（ｈａｒｄ）決定を行う前に調べられる。これは、送信され得る（各チップとは異なる）各コードワードに対して，ＤＦＥベースの検出統計量を生成することによって達成される。所定の潜在的に送信され得る（「試験的（ｔｒｉａｌ）」）コードワードに対する検出統計量は、目標のコードワードが実際に送信されたという先行の想定で、コードワードチップのフィードバックの等化を行うことによって生成される。
【００３３】
上述で指摘したように、送信の間に、コードワードはチャネルを畳み込み、２種の歪みを生成する。すなわち、インターコードワード干渉またはコードワード間の「ブリードオーバ（ｂｌｅｅｄｏｖｅｒ）（すなわち、インターシンボル干渉（ＩＳＩ））、およびイントラコーダワードのチップ干渉（ＩＣＩ）または各コードワードＣＷ_ｉのチップ内のエネルギーのスメアリングである。ＩＳＩの程度は、コードワード毎のチップ数およびマルチパス歪み程度に関係する。軍用のアプリケーションで用いられるＤＳＳＳメカニズムに対して、ここにおいてチップ数（例えば、およそ６４、１２８、２５６、またはこれ以上）は通常大きいが、コードワードブリーダオーバは比較的重要ではない。しかしながら、上述で指摘されたように、商業環境では、コードワード毎のチップ数は、データ帯域幅の利用度を最大にするために、かなり制限される（例えば、ただのコードワード毎に８チップ）。コードワードのチップ数が減るとコードワードのブリードオーバの程度が増えるので、マルチパスが重要な場合、非常に小さなコードワードチップ密度は、直下に継続するコードワードの境界のみならず、多数のコードワードを横切ってのブリーダオーバを生じさせる。
【００３４】
このようなインターコードワード干渉（ＩＳＩ）をキャンセルするＤＦＥ組み込み信号処理アーキテクチャは、コードワード相関器を「取り巻く（ｗｒａｐｐｅｄａｒｏｕｎｄ）」ように図１０おいてブロック的に示される。この目的のために、チャネルマッチドフィルタ３３のは、差動コンバイナ１０２の第１の入力１０１に結合され、そしてこのコンバイナは、チャネルインパルス応答を推定することによって作られるポストカーソル（ｐｏｓｔ−ｃｕｒｓｏｒ）な代表エコーを受けるために結合される第２の入力１０３を有する。差動コンバイナ１０２の出力１０４は、これは受信されたコードワードの「整理された（ｃｌｅａｎｅｄ−ｕｐ）」コピーを表しているが、この出力はコードワード相関器３１に結合され、その出力はコードワード決定オペレータ１０５に供給される。このコードワード決定オペレータ１０５は、個々のチップではなく、受信されたコードワードのＭチップのすべてを調べて、実際に送信されたコードワードが何であるかの決定を行う。
【００３５】
オペレータ１０５によって導出されたコードワードが与えられると、決定された元の送信コードワードのチップ内容および位相情報のレプリカは、次いで、送信コードワードシンセサイザ１０６で合成される。次いで、この合成されたコードワードは、ＦＩＲフィルタ１０７おいて実現された、推定チャネルインパルス応答と畳み込まれ、これによりチャネルマッチドフィルタ３３によって受信された信号のポストカーソルマルチパスエコーの代表を生成する。このポストカーソルのエコーを差動コンバイナ１０２に供給することにより、チャネルマッチドフィルタ３３の出力における全体のＩＳＩ影響が、コードワードプロセッサ３１への入力から効率的にキャンセルされる。なお、ＦＩＲフィルタ１０７において実現されたチャネルインパルス応答の推定は、（コードワード）長さ制限を受けていない。すなわち、この出力は、１つまたは複数のコードワード境界を横切ろうとも、チャネルマッチドフィルタ３３によって受信された信号のポストカーソルマルチパスエコーの全体を覆っている。さらに、効率的な信号処理のために、チャネルマッチドフィルタおよびＤＦＥのフィードフォワードタップセクションは、前述のように、「白色の」マッチドフィルタとしてインプリメントされても良い。
【００３６】
各コードワードＣＷ_ｉのチップ内のエネルギーのイントラコードワードのチップスメアリングをキャンセルするＤＦＥ組み込み信号処理アーキテクチャについて、これから図１１−１３を参照して記述する。図１１に示されるように、ＲＡＫＥ受信器における従来のコードワード相関器３１は、複数の３１−１〜３１−Ｎを有し、これらのそれぞれは、個々の異なるコードワードチップセットを検出する。８ビットフィールドの本発明の例は、２５６のコードワードに組み合わせ（２^２＝４の可能性の直交位相（０°、９０°、１８０°、２７０°）の各１つ毎に２^６＝６４コードワードから成る）を定義する。本発明の各コードワードは８チップから成り立っているので、全体で４^８＝６４Ｋのチップ組み合わせの可能性があり、この組み合わせから６４コードワードチップ組み合わせが選択され得る。
【００３７】
通信アプリケーション（屋内ＷＬＡＮ）の属性を基にした先の条件セットを用い、および相関器の複雑さの削減の実現を容易することで、可能性のあるチップ組み合わせの初期の大きな数を経験的に減少し得、この結果、前述したウォルシュまたはアダマール構造などの規定されたチップセットを有するコードワードだけにする。このような選択基準が、実際面から満足され得ても、選択されたチップのコードワードのすべてが理想的なプロパティ（特に上述した好適な自己相関および相互相関プロパティ）を有せず、この結果、マルチパスベースのチップスメアリングがなくても、相関器出力は理想のインパルス／ゼロ特性を示さない。したがって、理想チップセットより小さいチップセットのマルチパス歪みおよびこの結果の各チップの非常に低い信号ノイズ比により、ある種の形態のチップ歪み補正無しで、１つのコードワードの相関器より多い出力が実質的に区別できないことが予想され得る。
【００３８】
このチップスメアリング問題を打破し、コードワードの検出統計的性質を改善するために、本発明の各個別のコードワード相関器を介しての信号処理ブランチが、各個別の異なるセットのコードワード関連のＤＦＥフィードバックタップで各受信コードワードを作るすべてのチップの内容を差分的に結合するように構成され、このフィードバックタップは、送信器からマルチパスを通っての送信経路での特定コードワードによって実績を積んだポストカーソルのマルチパス歪みエコーを表している。各受信コードワードのチップをまとめて処理することは、この受信信号のＳＮＲを６ｄＢ向上させるのに役立ち、そして各コードワード相関器ブランチの検出の統計的性質の精度の改善を可能にさせる。コードワード相関器の上流および下流の相関器出力からポストカーソルのマルチパス歪みを減算する、または、除去するための各実施形態は、図１２および図１３にブロック的に示される。
【００３９】
図１２の上流のインプリメンテーションにおいて、連続して受信されるチップセット（サーマルノイズを含む）の受信信号パス１２０１は、複数Ｋのコードワード相関器の統計的ブランチ１２０１−１、．．．、１２０３−Ｋに接続されるものとして示され、これらのそれぞれは、Ｋコードワード組み合わせの個別の異なったものに関連している。上述したように、８ビットフィールドを用いる現在の例において、Ｋ＝２５６の（２^２＝４の可能性の直交位相（０°、９０°、１８０°、２７０°）の各１つ毎に２^６＝６４コードワードから成る）コードワード組み合わせが存在する。
【００４０】
各コードワード相関器ブランチは、差動コンバイナ１２１０を含み、この第１（＋）入力１２１１に受信信号パスが接続され、そして第２の（−）入力１２１２は各ＦＩＲフィルタタップセット１２２０の出力を受けるために接続される。各受信したコードワードチップセットはコードワード相関器においてシフトされて、各ＦＩＲフィルタフィードバックのタップセット１２２０は、各コードワードのチップセット（例えば、本発明の例ではコードワード毎に８チップで成り立っている）のマルチパスのチャネルインパルス応答を合成するのに機能し、この結果、このコードワードのチップセットの代表のポストカーソルのマルチパスのエコーを生成する。
【００４１】
各コードワードフィードバックのタップセット１２２０の重み係数は、上述のトレーニングのインターバルで確立され得る。合成されたポストカーソルのマルチパスのエコーを受信コードワードから差し引くことによって、関連のブランチコードワード相関器１２３０への入力（この信号は差動コンバイナ１２２０の出力１２２３に接続されている）は、実質的に「整理した」バージョンの、マルチパスベースのチップスメアリングさが除去された受信コードワードチップセットである。前述したように、相関器の統計的ブランチ１２０３−１、．．．、１２０３−Ｋの各コードワード相関器１２３０の出力は、ピーク検出器１２３５に接続され、この検出器は最大出力を送信されたコードワードとして選択する。
【００４２】
各チップセットおよび４つの位相コンポネントに関連するＫブランチのコードワード相関器を構成するよりもむしろ、図１２のコードワード相関器アーキテクチャは、Ｎ（本発明の例では、６４）のブランチからなり得、これは２段の選択プロセスを実行するように構成されたピーク検出器１２３５を有し、このプロセスの第１はコードワードを識別するための最大の振幅２乗の実数コンポネントであり、第２はコードワードの４相回転を識別するための複素数である。
【００４３】
図１２で示されるコードワード相関器の実現において、差動コンバイナが各相関器ブランチの上流端に置かれているものだが、この実現において、各受信コードワードチップセットが処理されるように、各ＦＩＲフィルタフィードバックタップセットを繰り返し生成する必要がない。マルチパスチャネルインパルス応答を合成するための、さらに計算する効率的スキームは、図１３で示されるように、受信信号パスの内容と各コードワード相関器の下流の各ＦＩＲフィードバックフィルタタップ段とを差動的に結合させることにより実現され得る。
【００４４】
図１３で示される上流の実現において、各統計的性質ブランチ１３００の差動コンバイナ１３１０は、受信パスコードワード相関器１３２０のそれぞれの下流端に置かれ、このパスコードワード相関器にはこの受信パス１３０１は接続され、および合成されたタップパスコードワード相関器１３３０の下流端にも置かれ、これに各ＦＩＲフィルタフィードバックタップセット１３４０の出力が接続される。
【００４５】
図１２の実施形態のように、相関器アーキテクチャは、複数Ｋのコードワード相関器の統計的ブランチ１３００−１、・・・、１３００−Ｋを含み、これらはＫ個のコードワード組み合わせの各異なるものに関連する。各コードワード相関器ブランチ内部おいて、受信信号パス１３０１のためのコードワード相関器１３２０は、好ましくは、高速ウォルシュ（アダマール）構造として実現され、この構造はＮ出力１３２１−１、・・・、１３２１−Ｎのセット有し、それぞれが複数のＮコードワードに関連する。合成されたタップパスコードワード相関器１３３０は、各ＦＩＲフィルタフィードバックタップセット１３４０の出力に接続され、これは、図１２の実施形態のように、各コードワードのチップセットのためのマルチパスチャネルのインパルス応答を合成するのに動作し、この結果、このコードワードチップセットのポストカーソルのマルチパスエコーの代表を生成する。
【００４６】
しかしながら、本実施形態では、受信信号の処理パスとフィードバックタップとの差動的結合は、ポスト相関演算のため、各新しい受信されたコードワードチップセットが相関器にクロック入力されるように、フィードバックタップを再生成する必要がない。このことは、合成されたタップパスの機能がルックアップテーブルに格納されることを可能にさせ、この重み係数は上述のようにコードワードトレーニングシーケンス間に定義される。
【００４７】
合成されたポストカーソルエコーを受信コードワードから差し引くために、受信信号パスのコードワード相関器１３２０のＮ出力１３２１−１、．．．、１３２１−Ｎは、エクパンダユニット１３５０によって複数個のＫ相関器出力ライン１３５１−１、．．．、１３５１−Ｋに拡張され、これらはそれぞれ２５６コードワードの組み合わせ（潜在的である４直角位相（０°、９０°、１８０°、２７０°）の各毎に６４コードワード）に関連する。エクスパンダユニット１３５０は、受信信号パスのコードワード相関器１３２０のＮ出力１３２１−１、．．．、１３２１−Ｎのそれぞれの複素数を調べ、各コードワードの４相回転（＋１、＋ｊ、−１、−ｊ）を識別する。
【００４８】
４つエクスパンダ出力ライン１３５１−１〜１３５１−４の各セットによって示されるように、各コードワードの４相回転出力（＋１、＋ｊ、−１、−ｊ）は、差動コンバイナ１３６０−１〜１３６０−４のセットの第１入力（＋）に接続される。これら差動コンバイナは、合成されたタップパスの複素数の相関値を受けるために接続される第２入力１３６２を有し、これらの値はルックアップテーブルメモリに格納されている。上述のように、このことは、各新しく受信されるコードワードチップセットが相関器の中でクロック入力されるように、フィードバックチップを再生成する必要性を省く。差動コンバイナ１３６０−１〜１３６０−Ｋの出力１３６３は、ピーク検出器１３８０に接続され、この検出器は、最大の実数出力を実際の送信信号として選択する。
【００４９】
前述の説明から理解されるように、比較的短いコードワード長を有した直接拡散スペクトル信号上で、屋内ＷＬＡＮマルチパスアプリケーションに用いられた従来のＲＡＫＥ受信器の性能は、受信器のチャンルマッチドフィルタおよびコードワード相関器を介しての信号処理パスにおいて、決定フィードバック等化器構造を組み込むことによって実質的に向上され得る。決定フィードバック等化器は、インターコードワード干渉またはコードワード間の「ブリーダオーバ」、およびイントラコードワードチップ干渉（ＩＣＩ）または各コードワードのチップ内のエネルギーのスメアリングの両方をキャンセルするのに役に立つ。
【００５０】
図１４は、図１３の下流側の実現においてさらに一般化された実施形態である。受信信号パス１４０１は、受信信号パス１３０１と類似しているが、これは受信パスコードワード相関器１４２０に接続される。コードワード相関器１４２０は、コードワード相関器１３２０と同様の方法で、受信信号とＮの可能性のあるコードワードのそれぞれを相関をとり、そして１４２１−１〜１４２１−Ｎに示されるようなＮ出力を生成する。しかしなお、コードワード相関器１４２０は、高速ウォルシュ（アドマール）構造として実現される必要はなく、その代わり通信に用いられる特定の波形（複数）に依存する任意な所望の構造として実現されても良い。さらに、Ｎは６４、２５６などの任意の正の整数であっても良い。コードワード相関器１４２０のＮ出力は、Ｎ個の差動コンバイナ１４６０−１〜１４６０−Ｎの対応する正または非反転の入力に供給され、そしてこれらは、差動コンバイナ１３６０−１〜１４６０−Ｎと機能上、類似している。
【００５１】
ＣＷ−１〜ＣＷ−Ｎで示すように、Ｎコードワードチップセットはそれぞれ、Ｎ個のＦＩＲ（有限インパルス応答）フィルタフィードバックタップセット１４４０−１〜１４４０−Ｎのそれぞれに提供され、そしてこれらのタップセットは、ＦＩＲフィルタフィードバックタップセット１３４０−１〜１３４０−Ｎと同様の方法で構成される。ＦＩＲフィルタフィードバックタップセット１４４０のそれぞれは、各コードワードチップセット用のマルチパスチャネルのインパルス応答を合成するように動作し、そのコードワードチップセットのポストカーソルマルチパスエコーを生成する。以前のように、受信信号ための処理パスおよびフィードバックタップとの差動結合のため、各新しく受信されたコードワードチップセットが相関器にクロック入力されるようにフィードバックタップを再生成する必要がない。示されるように、合成されたタップパスの機能はプログラム可能なルックアップテーブル（ＬＵＴ）１４０３に格納され、このテーブルは、前述したようにコードワードのトレーニングシーケンスの間に定義された重み付き係数を格納する。このように、ＬＵＴ１０３は、長期にわたって精度を維持するために周期的トレーニングシーケンスの後に再プログラムされ得る。
【００５２】
ＦＩＲフィルタフィードバックタップセット１４４０−１〜１４４０−Ｎの出力はそれぞれ、Ｎの合成されたタップコードワード相関器１４３０−１〜１４３０−Ｎのそれぞれに供給される。各コードワード相関器１４３０は、各ＦＩＲフィルタフィードバックタップセット１４４０の出力と対応するコードワードを比較し、対応するコードワードに対する推定されたコードワードエラー信号を生成する。各コードワードＣＷ−１〜ＣＷ−Ｎに対する推定されたコードワードエラー信号は、差動コンバイナ１３６０の対応するひとつの負または反転入力に供給される。差動コンバイナ１４６０−１〜１４６０−Ｎの出力は、ピーク検出器１４８０に接続され、この検出器は、スピーク検出器１３８０と同様の方法で、最大の実数の出力を実際の送信コードワードとして選択する。
【００５３】
本発明に従って数種の実施形態を示して説明してきたが、同種のものがこれらに制限されてないが、当業者に既知の数多い変更と変形され易いことが理解され、そしてそれ故に、本明細書に示されてかつ説明された詳細に限定することを所望せず、むしろ通常の当業者に明白なすべての変更および変形を網羅することを意図する。
【図面の簡単な説明】
【００５４】
【図１】図１は、屋内ＷＬＡＮシステムのマルチパス歪みに関連するパワー減衰プロフィールを示す。
【図２】図２は、送信サイトと受信サイトとの間に複数の反射板を有する屋内ＷＬＡＮシステムの削減された複雑性の例を図示する。
【図３】図３は、従来のＲＡＫＥ受信器を図示する。
【図４】図４は、図３のＲＡＫＥ受信器を示し、チャネルマッチドフィルタ（コヒーレントマルチパスコンバイナ）およびコードワード相関器によって実行される演算順序が逆になっている。
【図５】図５は、パルチパスのＷＬＡＮチャネルをわたって送信されたチップ長が制限されたコードワードの系列の一部分を示す。
【図６】図６は、コヒーレントマルチパスフィルタおよびコードワード相関器を介しての、信号処理パスに組み込まれた決定フィードバック等化器を有するＲＡＫＥ受信器を図示する。
【図７】図７は、決定フィードバック等化器を図示する。
【図８】図８は、図７の決定フィードバック等化器構造を含む、図６のＲＡＫＥ受信器を示す。
【図９】図９は、マルチパスインパルス応答特性を示す。
【図１０】図１０は、マルチパスベースのインターコードワード干渉（ＩＳＩ）をキャンセルするための、ＤＦＥ組み込み信号処理アーキテクチャを図示する。
【図１１】図１１は、ＲＡＫＥ受信器の従来のコードワード相関器を図示する。
【図１２】図１２は、コードワード相関器の上流のポストカーソルマルチパス歪みを取り除くための信号処理アーキテクチャを図示する。
【図１３】図１３は、コードワード相関器の下流のポストカーソルマルチパス歪みを取り除くための信号処理アーキテクチャを図示する。
【図１４】図１４は、図１３の信号処理アーキテクチャのより一般化された実施形態を図示する。

Claims

マルチパス環境における直接拡散スペクトラム受信器の信号処理アーキテクチャであって、
複数の差動コンバイナであって、各差動コンバイナは、コードワードの第１入力信号を受ける第１入力と第２入力とを有し、そして各差動コンバイナは対応する複数の所定コードワードのひとつに対応する、複数の差動コンバイナと、
複数の有限インパルス応答フィルタであって、各フィルタは、該複数の所定コードワードのひとつに対応し、該複数の差動コンバイナの対応するひとつの該第２入力に接続される出力を有し、そして各有限インパルス応答フィルタは対応するコードワードのチップセットのためのマルチパスチャネルインパルス応答を合成するため動作し、該対応のコードワードのポストカーソルのマルチパスエコーの代表を生成する、複数の有限インパルス応答フィルタと、
複数のコードワード相関器であって、各コードワード相関器は、該複数のコードワードの対応するひとつの対応するチップセットを検出するための該複数の差動コンバイナのそれぞれの出力に接続される、複数のコードワード相関器と、
該複数のコードワード相関器のそれぞれの出力に接続されるピーク検出器と
を含む、信号処理アーキテクチャ。
前記有限インパルス応答フィルタのそれぞれは、それぞれのフィルタフィードバックタップセットを含む、請求項２に記載の信号処理アーキテクチャ。
前記複数のフィルタフィードバックタップセットのそれぞれはトレーニング期間の間に確立される重み係数を含む、請求項３に記載の信号処理アーキテクチャ。
各フィルタフィードバックタップセットに接続され、前記重み係数を格納するルックアップテーブルをさらに含む、請求項４に記載の信号処理アーキテクチャ。
マルチパス環境における直接拡散スペクトラム受信器の信号処理アーキテクチャであって、
受信信号と複数の所定のコードワードのそれぞれと相関し、かつ対応の複数の相関信号を出力する第１コードワード相関器と、
複数の有限インパルス応答フィルタであって、各フィルタは、該複数の所定のコードワードのひとつに対応し、それぞれが対応するコードワードのチップセットに対するマルチパスチャネルインパルス応答を合成するのに動作し、該対応のコードワードのポストカーソルのマルチパスエコーの代表を生成する、複数の有限インパルス応答フィルタと、
複数の第２コードワード相関器であって、各相関器は、該複数の有限インパルス応答フィルタのそれぞれのひとつの出力に接続され、該複数のコードワードの対応するひとつに対して複数の推定エラー信号の対応するひとつを生成する、複数の第２コードワード相関器と、
複数の差動コンバイナであって、各差動コンバイナは、該複数の相関信号の対応するひとつを受ける第１入力および該複数の推定エラー信号の対応する信号の対応するひとつを受ける第２入力を有する、複数の差動コンバイナと、
該複数の差動コンバイナのそれぞれの出力に接続されるピーク検出器と
を含む、信号処理アーキテクチャ。
前記有限インパルス応答フィルタのそれぞれは、それぞれのフィルタフィードバックタップセットを含む、請求項６に記載の信号処理アーキテクチャ。
前記複数のフィルタフィードバックタップセットのそれぞれは、トレーニング期間の間に確立される重み係数を含む、請求項７に記載の信号処理アーキテクチャ。
ルックアップテーブルをさらに含み、該ルックアップテーブルは、各フィルタフィードバックタップセットに接続され、前記重み係数を格納する、請求項８に記載の信号処理アーキテクチャ。
前記複数の相関信号を受け、かつ各相関信号に対して直交位相の相関信号のセットを生成するエクスパンダユニットと、
前記複数のコードワードの対応するひとつに対して直交推定エラー信号の対応するセットを生成する前記複数の第２コードワード相関器のそれぞれと、
前記複数の差動コンバイナであって、該複数の差動コンバイナの各々は、直交位相の相関信号の対応するセットおよび直交推定エラー信号の対応するセットを受ける直交コンバイナのセットを含む、複数の差動コンバイナと
をさらに含む、請求項６に記載の信号処理アーキテクチャ。
前記第１のコードワード相関器は、高速ウォルシュ変換構造としてインプリメントされる、請求項６に記載の信号処理アーキテクチャ。