JP2004527967A - 位相シフトキーイングアナログ波形からパルスを発生させるための方法および装置 - Google Patents

Abstract

非線形動的特性を有する回路を用いて位相シフトキーイング（ＰＳＫ）信号を検出するための方法および装置が開示される。第１および第２の安定領域によって区切られた不安定な領域を含む動的特性を提供するために、簡単なトンネルダイオードまたは演算増幅器を用いてレシーバ回路がインプリメントされ得る。このアプローチは、ＰＳＫ信号の１つのサイクルによって表された１つの情報シンボルを復号化することが可能である。クリッピングおよび重み付きパルス計数方法による性能増大もまた開示される。

Description

【技術分野】
【０００１】
（関連出願の相互参照）
本出願は、ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＧＥＮＥＲＡＴＩＮＧ ＰＵＬＳＥＳ ＦＲＯＭ ＡＮＡＬＯＧ ＷＡＶＥＦＯＲＭＳと題された、１９９９年１０月２８日に出願された米国特許出願第０９／４２９，５２７号の一部継続出願であり、上記出願は、本発明の譲受人によって共有される。
【０００２】
本出願は、Ａ ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＦＯＲ ＣＯＭＭＵＮＩＣＡＴＩＯＮ ＵＳＩＮＧ ＰＵＬＳＥ ＤＥＣＯＤＩＮＧと題された１９９９年１０月２８日に出願された、同時係属中の米国特許出願第０９／４２９，５１９号に関連し、ＭＥＴＨＯＤ ＡＮＤ ＡＰＰＡＲＡＴＵＳ ＴＯ ＲＥＣＯＶＥＲ ＤＡＴＡ ＦＲＯＭ ＰＵＬＳＥＳと題された２００１年３月１３日に出願された、同時係属中かつ共有された米国特許出願第０９／８０５、８５４号に関連し、上記出願の両方は、本発明の譲受人によって共有され、全ての目的のために本明細書中で参考として援用される。
【背景技術】
【０００３】
（発明の背景）
本発明は、概してパルスを発生させるための技術に関し、より詳細には、パルス列を生成するために任意のアナログ波形を変換するための技術に関する。
【０００４】
位相シフトキーイング（ＰＳＫ）は、デジタル通信コミュニティにおいて周知の変調方法である。これは、周波数シフトキーイング（ＰＳＫ）またはオンオフキーイング（ＯＯＫ）等の他の変調技術と比較した場合に、加法性白色ガウスノイズ（ＡＷＧＮ）において最高の性能を有する。パルス復号化通信システム（米国特許出願第０９／４２９，５１９号）の出現により、バイナリシンボル等の文字（ｃｈａｒａｃｔｅｒ）またはシンボルのセットに変換可能であるパルス群を生成するために、パルス復号化レシーバにおけるＰＳＫ波形をどのようにして利用するかについて明らかになっていない。
【０００５】
従来のデジタル通信システムでは、コヒーレントな検出器が使用されて、ＰＳＫ変調されたキャリアからの情報を復元する。この検出器は、１つのシンボルを復元するために著しく多くのキャリアサイクルを必要とする。これは、キャリア周波数が変調信号よりもはるかに大きくなければならないことを意味する。
【０００６】
パルス復号化通信システムでは、検出器は、アナログ波形の内の１つのサイクルをパルス群に復号化することが可能であることが要求される。その結果、従来のコヒーレント検出器は、パルス復号化通信方式において使用され得ない。米国特許出願第０９／４２９，５２７号は、アナログ波形からパルスを生成するための回路構成を開示する。これらの回路は、パルス群を生成するためにアナログ波形の１サイクルを復号化することが可能である。この回路は、ＦＳＫ波形に適応され得る。なぜなら、回路によって生成されたパルスの数は、各サイクルのアナログ波形の周波数を区別し得るためである。これは、ＰＳＫ波形に応答して発生されたパルス群がトランスミッタによって送信された文字またはシンボルを復元するために使用され得るようにこれらの回路をどのようにして利用するかによって明らかにはならない。これは、ＰＳＫが信号の位相によって情報を搬送する一方で、その信号の周波数が同じになるという事実によるものである。従って、ＰＳＫ変調技術に適用可能なパルス復号化アプローチが必要とされる。
【発明の開示】
【課題を解決するための手段】
【０００７】
（発明の要旨）
受信された位相シフトキーイング（ＰＳＫ）信号を検出するための方法および装置は、伝送されたＰＳＫ信号を受信することを含む。本発明の一実施形態では、伝送されたＰＳＫ信号は、通信されるべき１つ以上のシンボルを表す情報波形である。受信された信号が処理され、パルス群を含むパルス波形を生成する。デコーダがパルス群に適応され、元のシンボルを再生成する。
【０００８】
本発明のシグナリング方法および装置を組み込む通信システムが提供される。
【０００９】
本発明の教示は、添付の図面と共に以下の詳細な説明を考慮することによって容易に理解され得る。
【発明を実施するための最良の形態】
【００１０】
（特定の実施形態の説明）
（ノンコヒーレントな方法）
図１は、本発明の特定の実施形態の例を示す。電圧源１０１は、位相シフトキーイング（ＰＳＫ）の波形源を表す。本発明の所与の実施形態では、電圧源は、伝送されたＰＳＫ符号化信号を受信したレシーバの出力であり得る。波形は、時間領域におけるＰＳＫ信号を示すスケッチ１０２として図１に示される。
【００１１】
ＰＳＫ信号は、入力Ａを介して回路１０３および１０４に供給される。回路１０３および回路１０４の各々は、状態変数ＸおよびＹによって記述されたＮ状伝達関数を有する。特定の実施形態では、ＸおよびＹ変数は、それぞれＩおよびＶであり得る。回路１０３および１０４の両方は、Ｎ状伝達関数を有し、各回路は、以下に説明されるように等しく応答しないように、わずかに異なって構成される。
【００１２】
図８および９をしばらく参照すると、Ｎ状の伝達関数８０２を有するように構成され得る回路９００の例が示される。この回路は、回路１０３および１０４におけるサブ回路として使用され得る。図９に示された回路の例では、回路９００は、ＬＭ７１２１演算増幅器９０２の周辺で構成される。容量性素子Ｃは、演算増幅器の出力とその正入力との間に接続される。電圧分周器回路は、演算増幅器の出力をその負入力に接続させる。この電圧分周器回路は、抵抗性素子Ｒ２および抵抗性素子Ｒ３を含む。入力が抵抗性素子Ｒ１を介して演算増幅器の正入力に接続される。演算増幅器は、Ｖ_ｃｃおよびＶ_ｄｄを介して、それに従ってバイアスされる。さらなる回路が、同時係属中かつ共有された米国出願第０９／４２９，５２７号および米国出願第０９／８０５，８４５号において開示され、上記出願の両方を全ての目的のために本明細書中で参考として援用する。
【００１３】
図８を参照すると、電子回路は、典型的には、電流および電圧の２つの状態変数に関係するＩ−Ｖ曲線によって特徴付けられる。本発明の目的のために、回路の「伝達関数」は、回路の任意の２つの状態変数間の関係を参照する。このような曲線は、どのようにして１つの状態変数（例えば、電流）が、他の状態変数（電圧）が変化するにつれ変化するかを示す。本発明によると、回路９００は、その伝達関数８０２が領域８０４（本明細書中では、「不安定」領域と呼ぶ）内部に存在する部分を含むように構成される。示された伝達関数に対して、不安定領域は、領域８０６および８０８のいずれかの側上で区切られる。領域８０６および８０８の各々は、「安定」領域と呼ばれる。
【００１４】
本発明による回路は、関連された「動作点」を有し、動作点は、伝達関数８０２上の位置として定義される。回路９００の出力の性質は、その動作点の位置に依存する。動作点が、領域８０４内に存在する伝達関数の一部に沿って配置される場合、回路の出力は、発振性挙動を提示する。従って、伝達関数のこの部分が見出される領域８０４は、不安定領域と呼ばれる。動作点が領域８０６および８０８のいずれかに存在する伝達関数の一部に沿って配置される場合、回路の出力は、一般的に時間変動を示すが、そうでない場合は、非発振性挙動を提示する。この理由のために、領域８０６および８０８は、安定領域と呼ばれる。
【００１５】
回路９００におけるこのような挙動は、「制御された」緩和発振と呼ばれる。本発明の意味では、用語「制御された緩和発振」は、多くの所望の発振が発生され、その後、発振が実質的に瞬間的に停止し得るような回路構成の動作を指す。逆に、回路は、非発振性条件から発振性状態に実質的に、過渡的ではなく応答し、所望された数の発振を生み出すことができる。
【００１６】
米国出願第０９／４２９，５２７号は、制御された緩和発振を達成するためのさらなる回路を開示する。米国出願第０９／８０５，８２４号は、制御された緩和発振をさらに有するが、抵抗性入力インピーダンスを有することによってさらに特徴付けられる回路構成を開示する。
【００１７】
図１および図９を参照すると、示された特定の例示的な実施形態におけるサブ回路１０３の例は、以下の素子の値（Ｖ_ｃｃ＝１Ｖ、Ｖ_ｄｄ＝−３．５Ｖ、Ｒ１＝６８０Ω、Ｒ２＝６８Ω、Ｒ３＝１０Ω、およびＣ＝６８ｎＦ）によって構成される。使用された演算増幅器は、ＬＭ７１２１である。この特定の場合では、ＸおよびＹは、それぞれＩおよびＶに対応する。構成された場合、不安定領域は、回路１０３に示された図画によって示されたように、Ｙ＜０によって定義された平面内に配置される。さらに、回路１０３の出力は、負の進行パルスを含む。
【００１８】
同様に、サブ回路１０４の例は、サブ回路１０３の例と同じ素子の値を用いて構成される。演算増幅器ＤＣバイアスのみが異なる。この場合、Ｖ_ｃｃ＝３．５Ｖ、Ｖ_ｄｄ＝−１Ｖである。構成された場合、不安定領域は、回路１０４に示された図画によって示されたように、Ｙ＞０によって定義された平面内に配置される。回路は、正の進行パルスを生成する。
【００１９】
回路１０４の入力ＡにおけるＹの振幅が正の場合、その出力Ｂはパルス群を含む一方で、回路１０３の出力Ｂは、実質的に非発振性である。逆に、Ｙの振幅が負の場合、回路１０４の出力Ｂは非発振性である一方で、回路１０３は、その入力Ｂにおいて負の進行パルスを発生する。このように生成されたパルス１０５および１０６の生じる列は、加算デバイス１１２によって加算されて、パルス１０７の結合された列を生成し得る。
【００２０】
図において理解され得るように、パルス１０７の列は、正の進行パルスおよび負の進行パルスを含み、次いで、それらのパルスは判定デバイス１１４に供給される。この判定デバイスは、簡単なパルスカウンタであり得る。例えば、特定の例示的実施形態では、パルスカウンタは、正の進行パルスを計数して、第１のパルス計数を生成し得る。次に、パルスカウンタは、負の進行パルスを計数して、第２のパルス計数を生成する。次いで第１および第２のパルス計数に基づくシンボルが、例えば、計数値をシンボルにマッピングすることによって識別される。これは、シンボルの列を生成するように繰り返される。
【００２１】
代替の構成では、回路１０３および回路１０４の出力Ｂは、判定デバイス１１４に直接供給される。この構成では、判定デバイスは、上述と同様な態様でパルスをマッピングしてシンボルの列を生成する。例えば、パルス計数方法が使用され得る。
【００２２】
さらなるパルス符号化技術が米国出願第０９／８０５，８５４号において開示される。
【００２３】
図２は、図１の回路１０３および１０４の回路動作を示す。この図は、回路１０３および１０４に対する伝達関数の特定の例を示す。これらの回路に対して、状態変数は、ＩおよびＶである。回路１０３および１０４のＩ−Ｖ特性は、それぞれＮ状伝達関数２０３および２０４である。伝達関数２０３の不安定領域は、０＞Ｖ＞Ｖ_ｌｏｗによって定義される平面内に存在することに留意すること。伝達関数２０４の不安定領域は、０＜Ｖ＜Ｖ_ｕｐによって定義される平面内に存在する。
【００２４】
ＰＳＫ信号（例えば、ＰＳＫベースの通信システムにおいて受信されたＰＳＫ変調された情報信号）を表すアナログ波形２０１が示される。アナログ信号が、伝達関数２０３、２０４との関係を示すように回転された配向で図に示される。
【００２５】
波形の振幅が正である（すなわち０より大きい）場合、回路１０４の動作点がその伝達関数２０４の不安定領域に存在することが理解され得る。図２は、波形２０１の正の変動のピークにおける動作点を示し、その伝達関数上の２０６にあるべき位置を示す。動作点は、不安定領域内に配置されるため、回路１０４は、発振性条件内にあり、その出力においてパルスを生成する。
【００２６】
逆に、回路１０３の動作点は、波形２０１のピークの正の変動の間、その伝達関数２０３上の位置２０７において存在するように示される。伝達関数２０３上のこの位置は、不安定領域の外部に存在し、それにより回路１０３の出力は、アナログ波形２０１の正のピークにおいて、一般的に時間変動であるが、非発振性出力である。さらに、波形２０１の全体の正の進行部分の間に、回路１０３の動作点は、伝達関数２０３の安定な領域に存在する。
【００２７】
アナログ波形２０１の振幅が０未満（すなわち負）である場合、回路１０４の動作点は、伝達曲線２０４の安定動作領域に移動される。その結果、一般的に出力は時間変動するが、他の場合では、非発振性信号である。図２は、アナログ波形２０１の負のピークが回路１０４の動作点を伝達関数の位置２０９に押し込む（ｆｏｒｃｅ）。
【００２８】
図２から理解され得るように、回路１０３に対する動作点は、アナログ波形２０１の負の進行部分の間、その伝達関数２０３の不安定な動作領域に存在する。図２は、波形２０１の負のピークにおいて、回路１０３の動作点が位置２０８にあることを示す。従って、その出力は発振性であり、パルスの形態である。
【００２９】
図３は、４相位相シフトキーイング（ＱＰＳＫ）として公知のＰＳＫの形態を用いて本発明の例示的実施形態を示す。図１の回路構成は、ＱＰＳＫ波形を用いて本発明の動作を説明するために使用される。
【００３０】
ＱＰＳＫアナログ波形では、アナログ波形の各サイクルは、２ビットの情報を搬送する。従って、例えば波形３０２は、ビット００、０１、１１、および１０を表す４つのサイクルのアナログ波形を含む。波形３０２が図１に示された回路構成に入力として印加されると仮定する。図２に示された伝達関数に基づいて、１サイクル波形３０２への応答は、パルス群３０４（４つのサイクルの各々に対して１つのパルスの群）を含む。正の進行パルス３０５は、回路１０４によって生成される一方で、負の進行パルスは、回路１０３によって生成される。
【００３１】
図３において理解され得るように、正および負の進行パルスはタイミングよく重ならない。これは、図２で理解され得る回路１０３、１０４のパルス発生挙動の排他的性質によるものである。その結果、回路１０３および１０４の出力がいずれかの出力を破壊することなく加算され得る（加算器１１２によって図１に示されたように）。図３に示された例示的な例では、４つの固有の単一サイクルＱＰＳＫ波面は、それに従ってパルス群の固有の組み合わせを生成する。これらのパルスは、従来のパルス検出技術を用いて判定デバイス１１４によって復号化され得る。米国出願第０９／８０５，８５４号は、同様に種々の代替の技術を開示する。
【００３２】
（コヒーレントな方法）
本発明の別の実施形態の代替的な例に対して、ここで図４を参照すると、図４は、図１と同様な回路構成を示す。同じ参照符号が使用され、図１で開示された素子もまた図４で示される。ＰＳＫソース信号４０１は、発生器１０１によって表される。ＰＳＫ信号は、第１および第２のパルス発生回路１０３および１０４に供給される。判定デバイス４１４は、出力を回路１０３および１０４から直接受信する。ハイＱバンドパスフィルタ（ＢＰＦ）４０２は、ＰＳＫ信号４０１を受信する。フィルタの出力４０３は、判定デバイスに供給する同期信号として機能する。
【００３３】
本発明の特定の例示的な実施形態によると、ハイＱバンドパスフィルタ４０２の中央の周波数は、周波数（Ｆ）に設定される。これは、各サイクルのＰＳＫ信号を発生させるために使用された正弦波形の周波数である。ＰＳＫ信号４０１の周波数スペクトルは、周波数選択ハイＱフィルタ４０２に信号を印加することによって抽出され得る周波数Ｆの周波数成分を含む。出力は、位相変動のない周波数Ｆの正弦波４０３である。それにより、正弦信号４０３の各サイクルは、ＰＳＫ信号の１つのサイクルに対応する。信号４０３は、判定デバイス４１４に供給され、判定デバイスのクロックを入来ＰＳＫ信号４０１に同期するために機能する。
【００３４】
図４および図５は、判定デバイス４１４が同期化信号４０３を用いて回路１０３および１０４から受信されたパルス群に関してどのようにして復号化を実行するかを示す。同期化信号は、判定デバイスにおけるパルス計数回路（図示せず）を制御して、判定デバイスによって受信された正の進行パルスおよび負の進行パルスを検出および計数する。同期化パルスの正のサイクルは、任意の正のパルスの検出および計数を可能にする一方で、同期化パルスの負のサイクルは、任意の負のパルスの検出および計数を可能にする。
【００３５】
一般性を失うことなく説明を簡略化するために、図５に示されたＰＳＫ波形５０１は、バイナリＰＳＫ（ＢＰＳＫ）信号である。波形は、バイナリシンボル「０」および「１」を表す。示された例では、正弦波形は、周期Ｔ＝１／Ｆを有する、波形５０３および５０４はそれぞれ、ＢＰＳＫ入力波形５０１に応答して、回路１０３および１０４によって発生されたパルス群を含む。
【００３６】
どのシンボルが伝送されたかを決定するために、４つのパルスカウンタ（図示せず）が利用される。周期Ｔを有するシンボルに対して、２つのカウンタが、第１の半周期（Ｔ／２）の間に発生された正の進行パルス５０５の数を計数するために提供される。これらのカウンタは、同期信号４０３の正のサイクルの間にイネーブルされる。１つのカウンタが波形５０３内の正の進行パルスを計数するために構成され、別のカウンタが波形５０４内の正の進行パルスを計数するために構成される。
【００３７】
負のパルスが同様の態様で計数される。別の２つのカウンタが第２の半周期の間に発生された負の進行パルス５０６の数を計数するように提供される。これらのカウンタは、同期信号４０３の負のサイクルの間にイネーブルされる。再度、１つのカウンタが波形５０３内の負の進行パルスを計数するために構成され、別のカウンタが波形５０４内の負の進行パルスを計数するために構成される。
【００３８】
第１の２つのカウンタからの計数結果をＮ１およびＮ２と表す。例えば、Ｎ１は、波形５０３からの正の進行パルス計数を表し得る一方で、Ｎ２は、波形５０４の正の進行パルス計数を表し、これら両方は、第１の半周期の間に得られる。第２の半周期の間、第２の２つのカウンタは、波形５０３および５０４に含まれた負の進行パルスの数を計数し、計数Ｎ３は、波形５０３の負の進行パルス計数を表し、Ｎ４は、波形５０４の負の進行パルス計数を表す。
【００３９】
周期Ｔの間の計数Ｎ１、Ｎ２、Ｎ３、およびＮ４に基づいて、表されたシンボルについて判定がなされ得る。例えば、ビット「０」または「１」が復元されるかどうかを判定するために、以下の判定関数ｄが使用され得る。
【００４０】
ｄ＝ｓｇｎ（Ｎ）＝ｓｇｎ（Ｎ１−Ｎ３＋Ｎ４−Ｎ２）
ここで、
【００４１】
【数１】

である。
【００４２】
ｄ＝１の場合、ビット「０」が割り当てられ、そしてｄ＝−１の場合、ビット「１」が割り当てられる。ｄ＝０の場合、中間条件が存在し、それにより判定がなされ得ない。このような場合、判定は、ランダムベースでなされてもよいし、「０」または「１」のいずれかのビットに一貫して割り当てられてもよい。
【００４３】
上記例示的な実施形態の以下の変更は、コヒーレントおよびノンコヒーレントな方法の両方に適用され得る。第１の変更は、ＰＳＫ信号を検出するための代替の回路構成である。第２および第３の変更は、ＡＷＧＮに特徴付けられたチャネルの元でレシーバの性能を高めるための方法を開示する。
【００４４】
（１．代替の回路構成）
図１および図６を参照すること。回路１０３の２つの例または回路１０４の２つの例のいずれかを用いてＰＳＫ信号を検出することが可能である。この代替の構成は、同一の伝達関数を用いて回路を設計することを可能にする。このような構成が所望される場合、追加されるさらなる素子が存在する。例えば、ＰＳＫ信号検出に対して回路１０４の２つの例を使用するために、インバータ６０１は、複製回路１０４の内の１つのフロントエンド素子として使用されなければならない。このような改変された回路は、図１に示された回路１０３を置換し得る。ここで、図１のレシーバ構成は、２つの同一の回路１０４からなる。
【００４５】
（２．信号クリッピング）
ここで、図１および図２を参照する。回路１０４は、波形のピーク振幅がＶ_ｕｐ未満である限り、アナログ波形２０１の上半分（正のサイクル）に応答してパルスを発生させることが理解され得る。同様に、回路１０３は、波形２０１の負のピーク振幅がＶ_ｌｏｗよりも大きい限り、正弦波形下半分に応答してパルスを発生させる。
【００４６】
理想的な条件では、波形２０１は、Ｖ_ｌｏｗおよびＶ_ｕｐによって区切られる。しかし、条件はめったに理想的ではない。ノイズの多い環境では、波形２０１の正および負のピーク振幅がＶ_ｌｏｗおよびＶ_ｕｐ限界を越えることが可能である。これが発生する場合、動作点が安定領域に移動される。従って、この期間でパルスが発生されない。復号化方法がパルス計数に依存する場合、シンボルを復元する際のエラーが存在する。
【００４７】
動作点が不安定な領域から移動されることを回避する１つの方法は、波形２０１をクリップすることである。従って、上半分部分に対して、正のピーク振幅がＶ_ｕｐ未満の電圧でクリッピングされ得る。同様に、下半分部分に対して、負のピーク振幅がＶ_ｌｏｗ未満の電圧でクリッピングされ得る。これは、従来の電圧クランピング回路の使用によって達成され得る。
【００４８】
（３．重み付きパルス計数アルゴリズム）
図５に示されたように、ビット「０」およびビット「１」は、２つのレベル（バイナリ）のＰＳＫ信号（ＢＰＳＫ）において１８０°の位相差を有する同じ正弦波形によって表される。ノイズが存在する場合、これらの正弦波形５０１は、歪められる。ＰＳＫシステムにおいて使用された正弦波形は、図７において再生成される。正弦波形７０１は、部分Ｗ１およびＷ２に分割される。部分Ｗ２は、ノイズによって容易に歪められる波形の部分を表す。なぜなら、それらはほとんどエネルギーを含まないためである。一方で、部分Ｗ１は、ノイズの影響をほとんど受けない正弦波の部分を表す。なぜなら、それらはより多くのエネルギーを有し、それにより、よりロバストである。従って、部分Ｗ２の間に発生されるパルスに対してより多くの重みを置き、部分Ｗ１の間に発生されたパルスに対してより少ない重みをおくことは、判定デバイスにおいて使用された計数アルゴリズムにおいて適切である。パルス計数を重み付けすることによって、検出器の性能が増大する。例えば、Ｗ１部分の間に計数されたパルスの数は、等倍よりも大きく増倍される。次いで、「重み付き」計数は、部分Ｗ２において計数されたパルスの数に加算され得る。
【００４９】
図１０を参照すると、本発明による通信システムの特定の実施形態の例示的な例が開示される。通信システムは、伝送位置１００２を含む。情報１００１は、伝送位置に提供される。この図は、情報１００１がバイナリシンボルを含むが、情報シンボルがバイナリシンボルに限定されないことが理解される。情報は、ＰＳＫシグナリング方法（例えば、バイナリＰＳＫまたは４相ＰＳＫ等）に従ってキャリア信号を変調するために使用される。ＰＳＫ信号１０１２が生成される。
【００５０】
ＰＳＫ信号１０１２は、１００４と表記されたボックスによって概略的に表されるチャネルを介して伝送される。チャネルは、ＰＳＫ信号が伝送され得る任意の有線媒体または無線媒体であり得る。伝送されたＰＳＫ信号１０１４は、受信位置１００６において受信される。受信位置は、とりわけ、その出力（一般的に出力１０１６として示される）におけるパルスの群を生成するために本明細書中で開示された回路構成を含む。次いで、パルスの群は、例えば、計数パルスによって、デコーダ１００８によって復号化され、元の情報１００１の復元を表すシンボル１０１１を生成する。
【００５１】
本発明の特定の実施形態が説明されてきたが、種々の改変、変更、代替の構成、および均等物もまた、本発明の範囲内に含まれる。説明された本発明は、所定の特定のデータ処理環境内部で動作することに限定されないが、複数のデータ処理環境内で自由に動作する。本発明は特定の実施形態について説明されてきたが、本発明の範囲は、説明された特定の実施形態に限定されないことが当業者に明らかである。
【００５２】
さらに、本発明は、ハードウエアおよびソフトウエアの特定の組み合わせを用いて説明されてきたが、ハードウエアおよびソフトウエアの他の組み合わせが本発明の範囲内にあることが理解されるべきである。本発明は、本発明に関連しない性能の目的および他の基準に依存して、ハードウエアにおいてのみ、ソフトウエアにおいてのみ、またはその組み合わせを用いてインプリメントされ得る。
【００５３】
従って、明細書および図面は、限定的な意味ではなく例示的な意味において考慮されるべきである。しかし、追加、削除、および他の改変が上掲の特許請求の範囲で説明されたような本発明のより広い趣旨および範囲から逸脱されることなくなされ得ることが明らかである。
【図面の簡単な説明】
【００５４】
【図１】図１は、本発明の例示的実施形態の簡略化された回路図を示す。
【図２】図２は、図１に示された回路の動作を説明する波形である。
【図３】図３は、本発明による復号化を示す。
【図４】図４は、本発明の別の例示的な実施形態の簡略化された回路図である。
【図５】図５は、図４に示された本発明の実施形態による復号化を示す。
【図６】図６は、図１に示された例示的な回路構成に対する代替的な回路配置を示す。
【図７】図７は、本発明の別の例示的実施形態による重み付けされたパルス計数アプローチを示す。
【図８】図８は、本発明において使用された回路構成の伝達関数を示す。
【図９】図９は、図８に示された伝達関数を有する回路の例示的な例を示す。
【図１０】図１０は、本発明による通信システムの簡略化されたブロック図を示す。

Claims (45)

1. 位相シフトキーイング（ＰＳＫ）信号の各サイクルに対して、（ｉ）該サイクルの正の部分に基づいて１つ以上のパルスの第１の群を生成するステップ、および（ｉｉ）該サイクルの負の部分に基づいて１つ以上のパルスの第２の群を生成するステップと、
   １つ以上のパルスの該第１および第２の群に基づいて情報シンボルを生成するステップと
   を包含する、位相シフトキーイング（ＰＳＫ）信号を検出するため方法
2. 前記サイクルの正の部分の検出に応答して、前記１つ以上のパルスの第１の群を生成するように構成された第１の回路を提供するステップ、および前記サイクルの負の部分の検出に応答して、前記１つ以上のパルスの第２の群を生成するように構成された第２の回路を提供するステップをさらに包含する、請求項１に記載の方法。
3. 前記第１および第２の回路の各々は、安定領域によって区切られた不安定領域を有することによって特徴付けられる伝達関数を有する、請求項２に記載の方法。
4. 前記情報シンボルを生成するステップは、第１および第２のパルス計数を各々生成するように、前記１つ以上のパルスの第１および第２の群におけるパルスを計数するステップを包含し、該情報は、該パルス計数に基づいて生成される、請求項１に記載の方法。
5. 前記計数するステップは、前記パルスがＰＳＫ信号のどの部分に生成されたかに依存してパルス計数への該パルスの寄与を重み付けするステップを包含する、請求項４に記載の方法。
6. 前記１つ以上のパルスの第１の群に対して、前記パルスのいくつかは、１より多い計数を前記第１のパルス計数に寄与する、請求項４に記載の方法。
7. 前記１つ以上のパルスの第１の群を生成するステップは、前記サイクルの前記正の部分の最大の正の振幅を第１の値に制限するステップを包含する、請求項１に記載の方法。
8. 前記制限するステップは、前記ＰＳＫ信号をクランプするステップである、請求項７に記載の方法。
9. 前記１つ以上のパルスの第１の群は、正の進行パルスであり、前記１つ以上のパルスの第２の群は、負の進行パルスである、請求項１に記載の方法。
10. 前記情報シンボルを生成するステップの前に前記１つ以上のパルスの第１および第２の群を結合するステップをさらに包含する、請求項１に記載の方法。
11. 前記ＰＳＫ信号から同期化信号を生成するステップをさらに包含し、情報信号を生成するステップは、該同期化信号に基づいて前記１つ以上のパルスの第１の群および前記１つ以上のパルスの第２の群を検出するステップをさらに包含する、請求項１に記載の方法。
12. 前記同期化信号は、ＰＳＫシンボルを表すために使用された正弦波の周波数に実質的に等しい周波数を有する正弦波信号である、請求項１１に記載の方法。
13. 前記ＰＳＫ信号は、バイナリ位相シフトキーイング（ＢＰＳＫ）信号である、請求項１に記載の方法。
14. 前記ＰＳＫ信号は、４相位相シフトキーイング（ＱＰＳＫ）信号である、請求項１に記載の方法。
15. 伝送された信号を受信するステップおよび該伝送された信号から前記ＰＳＫ信号を生成するステップをさらに包含する、請求項１に記載の方法。
16. 位相シフトキーイング（ＰＳＫ）信号において、
    該ＰＳＫ信号の伝送を受信するステップと、
    該ＰＳＫ信号からの１つ以上のパルスの複数の群を生成するステップと、
    該１つ以上のパルスの群に基づいて複数のシンボルを生成するステップであって、情報が該シンボルを含む、ステップと
    を包含する、信号からの情報を復元するための方法。
17. 前記生成するステップは、第１のパルスの群を生成するために前記ＰＳＫ信号を第１の回路に適用するステップと、第２のパルスの群を生成するために第２の回路に該ＰＳＫ信号を適用するステップとを包含し、該第１および第２の回路の各々は、第１の安定な動作領域および第２の安定な動作領域によって区切られた不安定な動作領域を有する伝達関数によって特徴付けられる、請求項１６に記載の方法。
18. 前記第１の回路は、前記ＰＳＫ信号の正の振幅に応答して前記パルスの第１の群を生成し、前記第２の回路は、前記ＰＳＫ信号の負の振幅に応答して前記パルスの第２の群を生成する、請求項１７に記載の方法。
19. 前記パルスの第１の群は、正の進行パルスであり、前記パルスの第２の群は、負の進行パルスである、請求項１７に記載の方法。
20. 前記複数のシンボルを生成するステップは、前記パルスの群におけるパルスを計数して、各パルスの群のためのパルス計数を生成するステップを包含し、該シンボルは、該パルス計数に基づいて決定される、請求項１６に記載の方法。
21. 前記パルスの群におけるパルスを計数するステップは、該パルスが前記ＰＳＫ信号のどの部分に生成されるかに依存して、該パルスの前記パルス計数への寄与を重み付けするステップを包含する、請求項２０に記載の方法。
22. 各パルス計数に対して、その対応するパルスの群におけるいくつかのパルスが１つ以上の計数を該パルス計数に寄与する、請求項２０に記載の方法。
23. 前記ＰＳＫ信号の最大の正のピーク振幅を第１の値に制限するように構成された電圧クランプをさらに含む、請求項１６に記載の方法。
24. 前記電圧クランプは、前記ＰＳＫ信号の最小の負のピーク振幅を第２の値に制限するようにさらに構成される、請求項２３に記載の方法。
25. 前記ＰＳＫ信号は、バイナリＰＳＫ信号または４相ＰＳＫ信号である、請求項１６に記載の方法。
26. 前記ＰＳＫ信号から同期化信号を生成するステップをさらに包含し、前記１つ以上のパルスの複数の群を生成するステップは、前記同期化信号に基づく、請求項１６に記載の方法。
27. 前記１つ以上のパルスの群は、正の進行パルスおよび負の進行パルスを含む、請求項１６に記載の方法。
28. 前記ＰＳＫ信号を生成するために、前記情報を受信するステップ、および該情報を有する搬送波を変調するステップ、該ＰＳＫ信号を伝送するステップとをさらに包含する、請求項１６に記載の方法。
29. ＰＳＫ信号の第１の部分の検出に応答して、１つ以上の正のパルスの複数の群を生成するように構成された第１の回路と、
    ＰＳＫ信号の第２の部分の検出に応答して、１つ以上の負のパルスの複数の群を生成するように構成された第２の回路と、
    該正および負のパルスの群に基づいて複数の情報シンボルを生成するように構成されたデコーダと
    を含む、位相シフトキーイング（ＰＳＫ）信号を検出するための回路システム。
30. 前記第１および前記第２の回路の各々は、第１および第２の不安定領域によって区切られた不安定領域を有することによって特徴付けられた関連した伝達曲線を有する、請求項２９に記載の回路システム。
31. 前記ＰＳＫ信号の第１の部分は、該ＰＳＫ信号の正の振幅部分であり、該ＰＳＫ信号の第２の部分は、該ＰＳＫ信号の負の振幅部分である、請求項２９に記載の回路システム。
32. 前記第１および第２の回路に接続され、前記正および負のパルスの群を加算するように構成された加算回路をさらに含む、請求項２９に記載の回路システム。
33. 前記デコーダは、前記正のパルスから第１のパルス計数および前記負のパルスから第２のパルス計数を生成するようにさらに構成され、該パルス計数は、前記情報シンボルを生成するように使用される、請求項２９に記載の回路システム。
34. 各パルス計数に対して、その構成パルスのいくつかは、他の該構成パルスよりもより重く重み付けされる、請求項３３に記載の回路システム。
35. 前記ＰＳＫ信号を受信するために接続され、そこから同期化信号を生成するように構成された信号源をさらに含み、該同期化信号は、前記正のパルスの群および前記負のパルスの群を検出するために前記デコーダを動作可能に接続される、請求項２９に記載の回路システム。
36. 前記信号源は、前記ＰＳＫ信号の周波数に実質的に等しい周波数に調整されたバンドパスフィルタである、請求項３５に記載の回路システム。
37. 前記ＰＳＫ信号は、バイナリＰＳＫ信号である、請求項２９に記載の回路システム。
38. 前記ＰＳＫ信号は、４相ＰＳＫ信号である、請求項２９に記載の回路システム。
39. 前記ＰＳＫ信号を含む伝送信号を受信するように構成されたレシーバ回路をさらに含む、請求項２９に記載の回路システム。
40. ＰＳＫベースの通信システムに組み込まれる、請求項２９に記載の回路システム。
41. 伝送された位相シフトキーイング（ＰＳＫ）信号を受信するための手段と、
    該受信された信号から複数の正のパルスを生成するための第１の手段と、
    該受信された信号から複数の負のパルスを生成するための第２の手段と、
    該正および負のパルスから情報シンボルを生成するためのシンボル手段と
    を含む、位相シフトキーイング（ＰＳＫ）検出システム。
42. 前記第１および第２の手段の各々は、第１および第２の安定動作領域によって区切られた不安定動作領域を有することによって特徴付けられた伝達関数を有する回路を含む、請求項４１に記載の検出システム。
43. 前記第１の手段の回路は、前記ＰＳＫ信号の正の振幅部分に応答するように構成され、前記第２の手段の回路は、前記ＰＳＫ信号の負の振幅部分に応答するように構成される、請求項４２に記載の検出システム。
44. 前記伝送されたＰＳＫ信号の最大ピークの正の振幅および最小ピークの負の振幅を制限するために、該伝送されたＰＳＫ信号を受信するように接続された制限手段をさらに含む、請求項４２に記載の検出システム。
45. 前記ＰＳＫ信号に基づいて同期化信号を生成するために前記シンボル手段に接続された手段をさらに含み、該シンボル手段は、該同期化信号に依存して前記正のパルスおよび前記負のパルスから該情報シンボルを生成する、請求項４１に記載の検出システム。

Images