JPH11177344A - 変調回路 - Google Patents
変調回路Info
- Publication number
- JPH11177344A JPH11177344A JP9336239A JP33623997A JPH11177344A JP H11177344 A JPH11177344 A JP H11177344A JP 9336239 A JP9336239 A JP 9336239A JP 33623997 A JP33623997 A JP 33623997A JP H11177344 A JPH11177344 A JP H11177344A
- Authority
- JP
- Japan
- Prior art keywords
- wave
- carrier
- carrier wave
- modulation
- modulated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C1/00—Amplitude modulation
- H03C1/36—Amplitude modulation by means of semiconductor device having at least three electrodes
Abstract
(57)【要約】
【課題】 変調特性が良く、ＭＭＩＣ化が可能で、小型
で低コストの変調回路を提供する。 【解決手段】 搬送波Ｓ２はキャパシタ２３及び抵抗２
４を通してＦＥＴ２５のゲートに与えられ、該ＦＥＴ２
５によって搬送波Ｓ２が増幅されてドレインに出力され
る。変調波Ｓ１はキャパシタ２１及びインダクタ２２を
通してＦＥＴ２５のドレインに印加され、該ドレイン電
圧が制御される。ＦＥＴ２５のドレインから、インダク
タ２２及びキャパシタ２８によって被変調波Ｖout が選
択的に取出され、キャパシタ２９を通して負荷ＲＬへ出
力される。
で低コストの変調回路を提供する。 【解決手段】 搬送波Ｓ２はキャパシタ２３及び抵抗２
４を通してＦＥＴ２５のゲートに与えられ、該ＦＥＴ２
５によって搬送波Ｓ２が増幅されてドレインに出力され
る。変調波Ｓ１はキャパシタ２１及びインダクタ２２を
通してＦＥＴ２５のドレインに印加され、該ドレイン電
圧が制御される。ＦＥＴ２５のドレインから、インダク
タ２２及びキャパシタ２８によって被変調波Ｖout が選
択的に取出され、キャパシタ２９を通して負荷ＲＬへ出
力される。
Description
【０００１】
【発明の属する技術分野】本発明は、例えば、車等の交
通車両と道路との間の知能化に関する高度道路交通シス
テム（以下、「ＩＴＳ」という）新産業分野でのコアで
あるノンストップ自動料金収受システム（以下、「ＥＴ
Ｃ」という）等において、モノリシック・マイクロ波集
積回路（Monolithic Microwave Integrated Circuit 、
以下「ＭＭＩＣ」という）化等した変調回路に関するも
のである。
通車両と道路との間の知能化に関する高度道路交通シス
テム（以下、「ＩＴＳ」という）新産業分野でのコアで
あるノンストップ自動料金収受システム（以下、「ＥＴ
Ｃ」という）等において、モノリシック・マイクロ波集
積回路（Monolithic Microwave Integrated Circuit 、
以下「ＭＭＩＣ」という）化等した変調回路に関するも
のである。
【０００２】
【従来の技術】従来、このような変調回路に関する技術
としては、例えば、次のような文献に記載されるものが
あった。 文献１：トランジスタ技術編集部「実用電子回路ハンド
ブック１」(1997)ＣＱ出版社、P.228 文献２：IEEE TRANSACTIONS ON MICROWAVE THEORY AND
TECHNIQUES、MTT-23[6](1975-6)（米） C.A.Liechti，
P.461 図２は、前記文献１に記載された従来の変調回路を示す
概略の回路図である。この変調回路は、搬送波Ｓ２を入
力する分離型の変圧器（以下、「トランス」という）か
らなる搬送波入力部１、分離型の増幅用バイポーラトラ
ンジスタ（以下、「ＢＴＲ」という）２、変調波Ｓ１を
入力する分離型のトランスからなる変調波入力部３、及
び被変調波Ｖout を出力する分離型のトランスからなる
被変調波出力部４より構成されている。このような構成
の変調回路では、搬送波Ｓ２が搬送波入力部１から入力
されてＢＴＲ２のベースに与えられ、該ＢＴＲ２で増幅
される。変調波Ｓ１は変調波入力部３より入力されてＢ
ＴＲ２のコレクタに印加され、この変調波Ｓ１によっ
て、該ＢＴＲ２で増幅された搬送波Ｓ２の出力が制御さ
れる。これにより、搬送波Ｓ２が変調波Ｓ１で変調され
て被変調波Ｖout が生成され、この被変調波Ｖoutが被
変調波出力部４から出力される。また、前記文献２に記
載された変調回路では、デュアルゲート型の電界効果ト
ランジスタ（以下、「ＦＥＴ」という）のゲートに変調
波Ｓ１を入力して、搬送波Ｓ２を変調する構成になって
いる。
としては、例えば、次のような文献に記載されるものが
あった。 文献１：トランジスタ技術編集部「実用電子回路ハンド
ブック１」(1997)ＣＱ出版社、P.228 文献２：IEEE TRANSACTIONS ON MICROWAVE THEORY AND
TECHNIQUES、MTT-23[6](1975-6)（米） C.A.Liechti，
P.461 図２は、前記文献１に記載された従来の変調回路を示す
概略の回路図である。この変調回路は、搬送波Ｓ２を入
力する分離型の変圧器（以下、「トランス」という）か
らなる搬送波入力部１、分離型の増幅用バイポーラトラ
ンジスタ（以下、「ＢＴＲ」という）２、変調波Ｓ１を
入力する分離型のトランスからなる変調波入力部３、及
び被変調波Ｖout を出力する分離型のトランスからなる
被変調波出力部４より構成されている。このような構成
の変調回路では、搬送波Ｓ２が搬送波入力部１から入力
されてＢＴＲ２のベースに与えられ、該ＢＴＲ２で増幅
される。変調波Ｓ１は変調波入力部３より入力されてＢ
ＴＲ２のコレクタに印加され、この変調波Ｓ１によっ
て、該ＢＴＲ２で増幅された搬送波Ｓ２の出力が制御さ
れる。これにより、搬送波Ｓ２が変調波Ｓ１で変調され
て被変調波Ｖout が生成され、この被変調波Ｖoutが被
変調波出力部４から出力される。また、前記文献２に記
載された変調回路では、デュアルゲート型の電界効果ト
ランジスタ（以下、「ＦＥＴ」という）のゲートに変調
波Ｓ１を入力して、搬送波Ｓ２を変調する構成になって
いる。
【０００３】
【発明が解決しようとする課題】しかしながら、前記文
献１及び文献２に記載された従来の変調回路では、次の
（１），（２）のような課題があった。 （１） 前記文献１に記載された変調回路は、分離型の
トランス型の搬送波入力部１及び変調波入力部３と、分
離型のＢＴＲ２と、分離型のトランス型の被変調波出力
部４とで構成されているので、ＭＭＩＣ化することが困
難であり、回路の寸法が大きくなると共に、生産コスト
が高いという課題がある。また、使用する搬送波Ｓ２の
周波数がわずか数十ＭＨｚであり、例えば、５．８ＧＨ
ｚ帯のＥＴＣシステム等に使用することが不可能であ
る。 （２） 前記文献２に記載された変調回路では、デュア
ルゲート型ＦＥＴのゲートに変調波Ｓ１を入力する方式
であるため、被変調波Ｖout と変調波Ｓ１との間の変調
特性には非線形性が大きい。そのため、隣接チャネルへ
の電力漏洩が大きいという課題がある。本発明は、前記
従来技術が持っていた課題を解決し、変調特性が良く、
ＭＭＩＣ化が可能で、小型で低コストの変調回路を提供
することを目的とする。
献１及び文献２に記載された従来の変調回路では、次の
（１），（２）のような課題があった。 （１） 前記文献１に記載された変調回路は、分離型の
トランス型の搬送波入力部１及び変調波入力部３と、分
離型のＢＴＲ２と、分離型のトランス型の被変調波出力
部４とで構成されているので、ＭＭＩＣ化することが困
難であり、回路の寸法が大きくなると共に、生産コスト
が高いという課題がある。また、使用する搬送波Ｓ２の
周波数がわずか数十ＭＨｚであり、例えば、５．８ＧＨ
ｚ帯のＥＴＣシステム等に使用することが不可能であ
る。 （２） 前記文献２に記載された変調回路では、デュア
ルゲート型ＦＥＴのゲートに変調波Ｓ１を入力する方式
であるため、被変調波Ｖout と変調波Ｓ１との間の変調
特性には非線形性が大きい。そのため、隣接チャネルへ
の電力漏洩が大きいという課題がある。本発明は、前記
従来技術が持っていた課題を解決し、変調特性が良く、
ＭＭＩＣ化が可能で、小型で低コストの変調回路を提供
することを目的とする。
【０００４】
【課題を解決するための手段】前記課題を解決するため
に、本発明のうちの請求項１に係る発明では、変調回路
において、搬送波を直接入力する搬送波入力手段と、前
記搬送波入力手段から入力された搬送波が直接ゲートに
印加され、該搬送波を増幅してドレインに出力するＦＥ
Ｔと、変調波を直接入力し、該変調波によって前記ＦＥ
Ｔのドレイン電圧を制御し、前記増幅された搬送波を変
調して被変調波を生成させる変調波入力手段と、前記Ｆ
ＥＴのドレインから直接前記被変調波を選択的に取出し
て出力する選択出力手段とを、備えている。請求項２に
係る発明では、請求項１の変調回路において、前記変調
波入力手段は、前記搬送波及び前記被変調波の流入を阻
止する素子を有している。請求項３に係る発明では、請
求項１または２の変調回路を、ＭＭＩＣで構成してい
る。請求項１〜３の発明では、以上のような構成を採用
したことにより、搬送波入力手段によって搬送波が入力
されると、この搬送波がＦＥＴのゲートに印加され、該
ＦＥＴで増幅されてドレインに出力される。変調波入力
手段によって変調波が入力されると、この変調波によっ
てＦＥＴのドレイン電圧が制御され、該ＦＥＴで増幅さ
れた搬送波が変調されて被変調波が生成される。選択出
力手段では、ＦＥＴのドレインから被変調波を選択的に
取出して出力する。
に、本発明のうちの請求項１に係る発明では、変調回路
において、搬送波を直接入力する搬送波入力手段と、前
記搬送波入力手段から入力された搬送波が直接ゲートに
印加され、該搬送波を増幅してドレインに出力するＦＥ
Ｔと、変調波を直接入力し、該変調波によって前記ＦＥ
Ｔのドレイン電圧を制御し、前記増幅された搬送波を変
調して被変調波を生成させる変調波入力手段と、前記Ｆ
ＥＴのドレインから直接前記被変調波を選択的に取出し
て出力する選択出力手段とを、備えている。請求項２に
係る発明では、請求項１の変調回路において、前記変調
波入力手段は、前記搬送波及び前記被変調波の流入を阻
止する素子を有している。請求項３に係る発明では、請
求項１または２の変調回路を、ＭＭＩＣで構成してい
る。請求項１〜３の発明では、以上のような構成を採用
したことにより、搬送波入力手段によって搬送波が入力
されると、この搬送波がＦＥＴのゲートに印加され、該
ＦＥＴで増幅されてドレインに出力される。変調波入力
手段によって変調波が入力されると、この変調波によっ
てＦＥＴのドレイン電圧が制御され、該ＦＥＴで増幅さ
れた搬送波が変調されて被変調波が生成される。選択出
力手段では、ＦＥＴのドレインから被変調波を選択的に
取出して出力する。
【０００５】請求項４に係る発明では、変調回路におい
て、搬送波を直接入力する搬送波入力手段と、前記搬送
波入力手段から入力された搬送波が直接ベースに印加さ
れ、該搬送波を増幅してコレクタに出力するＢＴＲと、
変調波を直接入力し、該変調波によって前記ＢＴＲのコ
レクタ電流を制御し、前記増幅された搬送波を変調して
被変調波を生成させると共に、前記搬送波の流入を阻止
する変調波入力手段と、前記ＢＴＲのコレクタから直接
前記被変調波を選択的に取出して出力する選択出力手段
とを、ＭＭＩＣで構成している。このような構成を採用
したことにより、搬送波入力手段によって搬送波が入力
されると、この搬送波がＢＴＲのベースに印加され、該
ＢＴＲによって該搬送波が増幅されてコレクタに出力さ
れる。変調波入力手段によって変調波が入力されると、
この変調波によってＢＴＲのコレクタ電流が制御され、
該ＢＴＲによって増幅された搬送波が変調されて被変調
波が生成される。選択出力手段では、ＢＴＲのコレクタ
から被変調波を選択的に取出して出力する。
て、搬送波を直接入力する搬送波入力手段と、前記搬送
波入力手段から入力された搬送波が直接ベースに印加さ
れ、該搬送波を増幅してコレクタに出力するＢＴＲと、
変調波を直接入力し、該変調波によって前記ＢＴＲのコ
レクタ電流を制御し、前記増幅された搬送波を変調して
被変調波を生成させると共に、前記搬送波の流入を阻止
する変調波入力手段と、前記ＢＴＲのコレクタから直接
前記被変調波を選択的に取出して出力する選択出力手段
とを、ＭＭＩＣで構成している。このような構成を採用
したことにより、搬送波入力手段によって搬送波が入力
されると、この搬送波がＢＴＲのベースに印加され、該
ＢＴＲによって該搬送波が増幅されてコレクタに出力さ
れる。変調波入力手段によって変調波が入力されると、
この変調波によってＢＴＲのコレクタ電流が制御され、
該ＢＴＲによって増幅された搬送波が変調されて被変調
波が生成される。選択出力手段では、ＢＴＲのコレクタ
から被変調波を選択的に取出して出力する。
【０００６】
【発明の実施の形態】第１の実施形態 図１は、本発明の第１の実施形態を示すドレイン変調方
式を採用した変調回路の概略の回路図である。この変調
回路１０は、変調波入力端子１２ａ，１２ｂから入力さ
れる変調波Ｓ１に基づき、搬送波入力端子１３ａ，１３
ｂから入力される搬送波Ｓ２を変調し、変調された被変
調波Ｖout を、負荷ＲＬが接続された被変調波出力端子
１４ａ，１４ｂから出力する回路である。変調波入力端
子１２ｂ、搬送波入力端子１３ｂ及び被変調波出力端子
１４ｂは、後述する図３に示すように、例えば金（Ａ
ｕ）の接地配線１１ａを介して接地端子１１ｂに共通接
続されている。変調波入力端子１２ａは、変調回路１０
のノードＮ１に接続され、このノードＮ１が、搬送波Ｓ
２及び被変調波Ｖout の入力を阻止する素子（例えば、
キャパシタ）２１を介して接地端子１１ｂに接続され、
さらに該ノードＮ１が、インダクタ２２を介してノード
Ｎ２に接続されている。また、搬送波入力端子１３ａ
は、キャパシタ２３を介してノードＮ３に接続され、こ
のノードＮ３が、抵抗２４を介して接地端子１１ｂに接
続されると共に、ＦＥＴ２５のゲートに接続されてい
る。ＦＥＴ２５のドレインはノードＮ２に接続され、該
ＦＥＴ２５のソースが、並列接続された抵抗２６及びキ
ャパシタ２７を介して接地端子１１ｂに接続されてい
る。ＦＥＴ２５のドレイン側のノードＮ２は、キャパシ
タ２８を介して接地端子１１ｂに接続されると共に、キ
ャパシタ２９を介して被変調波出力端子１４ａに接続さ
れている。
式を採用した変調回路の概略の回路図である。この変調
回路１０は、変調波入力端子１２ａ，１２ｂから入力さ
れる変調波Ｓ１に基づき、搬送波入力端子１３ａ，１３
ｂから入力される搬送波Ｓ２を変調し、変調された被変
調波Ｖout を、負荷ＲＬが接続された被変調波出力端子
１４ａ，１４ｂから出力する回路である。変調波入力端
子１２ｂ、搬送波入力端子１３ｂ及び被変調波出力端子
１４ｂは、後述する図３に示すように、例えば金（Ａ
ｕ）の接地配線１１ａを介して接地端子１１ｂに共通接
続されている。変調波入力端子１２ａは、変調回路１０
のノードＮ１に接続され、このノードＮ１が、搬送波Ｓ
２及び被変調波Ｖout の入力を阻止する素子（例えば、
キャパシタ）２１を介して接地端子１１ｂに接続され、
さらに該ノードＮ１が、インダクタ２２を介してノード
Ｎ２に接続されている。また、搬送波入力端子１３ａ
は、キャパシタ２３を介してノードＮ３に接続され、こ
のノードＮ３が、抵抗２４を介して接地端子１１ｂに接
続されると共に、ＦＥＴ２５のゲートに接続されてい
る。ＦＥＴ２５のドレインはノードＮ２に接続され、該
ＦＥＴ２５のソースが、並列接続された抵抗２６及びキ
ャパシタ２７を介して接地端子１１ｂに接続されてい
る。ＦＥＴ２５のドレイン側のノードＮ２は、キャパシ
タ２８を介して接地端子１１ｂに接続されると共に、キ
ャパシタ２９を介して被変調波出力端子１４ａに接続さ
れている。
【０００７】ノードＮ１に接続されたキャパシタ２１及
びインダクタ２２は、変調波Ｓ１を直接入力し、該変調
波Ｓ１によってＦＥＴ２５のドレイン電圧を制御し、該
ＦＥＴ２５で増幅された搬送波Ｓ２を変調して被変調波
Ｖout を生成させる変調波入力手段としての機能を有し
ている。搬送波入力端子１３ａに接続されたキャパシタ
２３及び抵抗２４は、搬送波Ｓ２を直接入力する搬送波
入力手段としての機能を有している。ノードＮ３にゲー
トが接続されたＦＥＴ２５は、入力された搬送波Ｓ２が
直接ゲートに印加され、該搬送波Ｓ２を増幅してドレイ
ンに出力する機能を有している。ＦＥＴ２５のソースに
接続された抵抗２６及びキャパシタ２７は、該ＦＥＴ２
５にバイアス電圧を印加する自己バイアス手段としての
機能を有している。ノードＮ２に接続されたインダクタ
２２及びキャパシタ２８は、共振回路を構成してＦＥＴ
２５のドレインから直接被変調波Ｖout を選択的に取出
す搬送波選択手段としての機能を有している。ノードＮ
２に接続されたキャパシタ２９は、被変調波Ｖout を出
力する被変調波出力手段としての機能を有している。そ
して、キャパシタ２８及び２９は、ＦＥＴ２５のドレイ
ンから直接被変調波Ｖout を選択的に取出して出力する
選択出力手段としての機能を有している。
びインダクタ２２は、変調波Ｓ１を直接入力し、該変調
波Ｓ１によってＦＥＴ２５のドレイン電圧を制御し、該
ＦＥＴ２５で増幅された搬送波Ｓ２を変調して被変調波
Ｖout を生成させる変調波入力手段としての機能を有し
ている。搬送波入力端子１３ａに接続されたキャパシタ
２３及び抵抗２４は、搬送波Ｓ２を直接入力する搬送波
入力手段としての機能を有している。ノードＮ３にゲー
トが接続されたＦＥＴ２５は、入力された搬送波Ｓ２が
直接ゲートに印加され、該搬送波Ｓ２を増幅してドレイ
ンに出力する機能を有している。ＦＥＴ２５のソースに
接続された抵抗２６及びキャパシタ２７は、該ＦＥＴ２
５にバイアス電圧を印加する自己バイアス手段としての
機能を有している。ノードＮ２に接続されたインダクタ
２２及びキャパシタ２８は、共振回路を構成してＦＥＴ
２５のドレインから直接被変調波Ｖout を選択的に取出
す搬送波選択手段としての機能を有している。ノードＮ
２に接続されたキャパシタ２９は、被変調波Ｖout を出
力する被変調波出力手段としての機能を有している。そ
して、キャパシタ２８及び２９は、ＦＥＴ２５のドレイ
ンから直接被変調波Ｖout を選択的に取出して出力する
選択出力手段としての機能を有している。
【０００８】図３は、図１の変調回路を実現するＭＭＩ
ＣのＣＡＤ（Computer Aided Design ）レイアウトの一
例を示す概略の平面図である。この変調回路は、例え
ば、ガリウム砒素（ＧａＡｓ）の半導体基板に形成され
ており、全体の寸法が入、出力端子を含んで０．６７mm
×０．４９mmである。接地配線１１ａは、Ａｕで形成さ
れている。キャパシタ２１，２３，２７，２９はＭＩＭ
キャパシタで形成され、キャパシタ２８はインタデジタ
ル型キャパシタで形成されている。インダクタ２２はス
パイラル型インダクタで形成され、抵抗２４，２６はＮ
Ｐ型半導体で形成されている。ＦＥＴ２５は、ＡＷＰ
３．２プロセス（沖電気製）に用いられるＧａＡｓ半導
体のＭＥＳ（Metal Semiconductor ）ＦＥＴで形成され
ている。図４は、ＭＤＳ（Microwave Design System ）
を用いて行った図１の変調回路１０の動作と変調特性の
シミュレーション結果を示す基本動作の特性図である。
この図４では、ＦＥＴ２５の直流特性３１と搬送波Ｓ２
の負荷曲線３２とが示されている。搬送波Ｓ２の周波数
は約５．８ＧＨｚである。ＶｄｓはＦＥＴ２５のドレイ
ン・ソース間電圧、ＩｄｓはＦＥＴ２５のドレイン・ソ
ース間電流、ＶｇはＦＥＴ２５のゲート電圧、Ｖｓ１は
変調波Ｓ１の電圧である。図５は、図１の変調回路１０
の変調波Ｓ１による被変調波Ｖout の大きさの変化を示
す特性図である。
ＣのＣＡＤ（Computer Aided Design ）レイアウトの一
例を示す概略の平面図である。この変調回路は、例え
ば、ガリウム砒素（ＧａＡｓ）の半導体基板に形成され
ており、全体の寸法が入、出力端子を含んで０．６７mm
×０．４９mmである。接地配線１１ａは、Ａｕで形成さ
れている。キャパシタ２１，２３，２７，２９はＭＩＭ
キャパシタで形成され、キャパシタ２８はインタデジタ
ル型キャパシタで形成されている。インダクタ２２はス
パイラル型インダクタで形成され、抵抗２４，２６はＮ
Ｐ型半導体で形成されている。ＦＥＴ２５は、ＡＷＰ
３．２プロセス（沖電気製）に用いられるＧａＡｓ半導
体のＭＥＳ（Metal Semiconductor ）ＦＥＴで形成され
ている。図４は、ＭＤＳ（Microwave Design System ）
を用いて行った図１の変調回路１０の動作と変調特性の
シミュレーション結果を示す基本動作の特性図である。
この図４では、ＦＥＴ２５の直流特性３１と搬送波Ｓ２
の負荷曲線３２とが示されている。搬送波Ｓ２の周波数
は約５．８ＧＨｚである。ＶｄｓはＦＥＴ２５のドレイ
ン・ソース間電圧、ＩｄｓはＦＥＴ２５のドレイン・ソ
ース間電流、ＶｇはＦＥＴ２５のゲート電圧、Ｖｓ１は
変調波Ｓ１の電圧である。図５は、図１の変調回路１０
の変調波Ｓ１による被変調波Ｖout の大きさの変化を示
す特性図である。
【０００９】次に、図４及び図５を参照しつつ、図１及
び図３の変調回路１０の動作を説明する。変調波Ｓ１及
び搬送波Ｓ２が与えられると、該変調波Ｓ１はキャパシ
タ２１及びインダクタ２２を通してほぼ減衰なしでＦＥ
Ｔ２５のドレインに印加される。搬送波Ｓ２は、キャパ
シタ２３及び抵抗２４からなる搬送波入力手段を通過し
て、ＦＥＴ２５のゲートに印加される。ＦＥＴ２５で
は、搬送波Ｓ２をゲートから入力し、該搬送波Ｓ２を増
幅してドレインに出力する。図４に示すように、ＦＥＴ
２５は、搬送波Ｓ２が入力し、変調波Ｓ１が最大である
場合、負荷ＲＬと、抵抗２６及びキャパシタ２７による
バイアス等の設定によって、搬送波Ｓ２の負荷曲線３２
が楕円ではなく、該ＦＥＴ２５は飽和状態に入ってい
る。インダクタ２２及びキャパシタ２８からなる搬送波
選択手段により、ＦＥＴ２５で増幅された搬送波Ｓ２が
選択され、被変調波出力手段であるキャパシタ２５を通
して、被変調波Ｖout が負荷ＲＬへ送られる。変調波Ｓ
１が小さくなる場合、負荷曲線３２はＦＥＴ２５の出力
特性からみると、原点へ近づいていき、該ＦＥＴ２５の
ドレイン・ソース間電流Ｉｄｓとドレイン・ソース間電
圧Ｖｄｓが小さくなり、該ＦＥＴ２５がやはり飽和状態
で変調波Ｓ１の大きさと比例する出力で変調された被変
調波Ｖout が得られる。図５に示すように、被変調波Ｖ
out の大きさと変調波Ｓ１との関係は、大範囲及び大信
号で線形の特性となる。
び図３の変調回路１０の動作を説明する。変調波Ｓ１及
び搬送波Ｓ２が与えられると、該変調波Ｓ１はキャパシ
タ２１及びインダクタ２２を通してほぼ減衰なしでＦＥ
Ｔ２５のドレインに印加される。搬送波Ｓ２は、キャパ
シタ２３及び抵抗２４からなる搬送波入力手段を通過し
て、ＦＥＴ２５のゲートに印加される。ＦＥＴ２５で
は、搬送波Ｓ２をゲートから入力し、該搬送波Ｓ２を増
幅してドレインに出力する。図４に示すように、ＦＥＴ
２５は、搬送波Ｓ２が入力し、変調波Ｓ１が最大である
場合、負荷ＲＬと、抵抗２６及びキャパシタ２７による
バイアス等の設定によって、搬送波Ｓ２の負荷曲線３２
が楕円ではなく、該ＦＥＴ２５は飽和状態に入ってい
る。インダクタ２２及びキャパシタ２８からなる搬送波
選択手段により、ＦＥＴ２５で増幅された搬送波Ｓ２が
選択され、被変調波出力手段であるキャパシタ２５を通
して、被変調波Ｖout が負荷ＲＬへ送られる。変調波Ｓ
１が小さくなる場合、負荷曲線３２はＦＥＴ２５の出力
特性からみると、原点へ近づいていき、該ＦＥＴ２５の
ドレイン・ソース間電流Ｉｄｓとドレイン・ソース間電
圧Ｖｄｓが小さくなり、該ＦＥＴ２５がやはり飽和状態
で変調波Ｓ１の大きさと比例する出力で変調された被変
調波Ｖout が得られる。図５に示すように、被変調波Ｖ
out の大きさと変調波Ｓ１との関係は、大範囲及び大信
号で線形の特性となる。
【００１０】以上のように、本実施形態では次の（ａ）
〜（ｃ）のような効果がある。 （ａ） 本実施形態の変調回路１０では、変調波Ｓ１に
対するドレイン変調方式を採用しているため、大信号の
範囲で線形的な変調が可能である。本実施形態の変調回
路１０は、直接的に大信号と線形で動作するので、この
ような変調回路１０を通信システムの送信部等に使用す
れば、該通信システム中のアンプ回路を省略することも
可能である。 （ｂ） 変調波入力手段をキャパシタ２１及びインダク
タで構成し、搬送波入力手段をキャパシタ２３及び抵抗
２４で構成し、さらに、被搬送波出力手段をキャパシタ
２９で構成している。そのため、図３に示すようにＦＥ
Ｔ２５を例えばＧａＡｓのＭＥＳＦＥＴで構成すること
により、低周波の変調波Ｓ１（例えば、数ＭＨｚ）で直
接にマイクロ波の搬送波Ｓ２（例えば、数ＧＨｚ〜数十
ＧＨｚ）を変調することができる。これにより、中間周
波数用の変調回路が不要になる。 （ｃ） 図１の変調回路１０は、図３に示すようにＭＭ
ＩＣ化が可能であるので、回路が小型になってコストも
低減できる。従って、車載通信システム、衛星システ
ム、移動体通信分野等の種々の分野に使用可能である。
〜（ｃ）のような効果がある。 （ａ） 本実施形態の変調回路１０では、変調波Ｓ１に
対するドレイン変調方式を採用しているため、大信号の
範囲で線形的な変調が可能である。本実施形態の変調回
路１０は、直接的に大信号と線形で動作するので、この
ような変調回路１０を通信システムの送信部等に使用す
れば、該通信システム中のアンプ回路を省略することも
可能である。 （ｂ） 変調波入力手段をキャパシタ２１及びインダク
タで構成し、搬送波入力手段をキャパシタ２３及び抵抗
２４で構成し、さらに、被搬送波出力手段をキャパシタ
２９で構成している。そのため、図３に示すようにＦＥ
Ｔ２５を例えばＧａＡｓのＭＥＳＦＥＴで構成すること
により、低周波の変調波Ｓ１（例えば、数ＭＨｚ）で直
接にマイクロ波の搬送波Ｓ２（例えば、数ＧＨｚ〜数十
ＧＨｚ）を変調することができる。これにより、中間周
波数用の変調回路が不要になる。 （ｃ） 図１の変調回路１０は、図３に示すようにＭＭ
ＩＣ化が可能であるので、回路が小型になってコストも
低減できる。従って、車載通信システム、衛星システ
ム、移動体通信分野等の種々の分野に使用可能である。
【００１１】第２の実施形態 図６は、本発明の第２の実施形態を示すコレクタ変調方
式を採用した変調回路の概略の回路図であり、第１の実
施形態を示す図１中の要素と共通の要素には共通の符号
が付されている。この変調回路１０Ａでは、図１のＦＥ
Ｔ２５に代えて、ＮＰＮ型のＢＴＲ２５Ａが設けられ、
さらに、図１の抵抗２４，２６に代えて、抵抗２４ａ，
２４ｂ，２６からなる該ＢＴＲ２５Ａのバイアス手段が
設けられている。変調回路１０Ａは、例えば、シリコン
（Ｓｉ）基板に形成され、ＢＴＲ２５ＡがＳｉで作製さ
れている。ノードＮ１に接続されたキャパシタ２１は、
搬送波Ｓ２の流入を阻止する機能を有している。キャパ
シタ２３は、搬送波Ｓ２を入力する搬送波入力手段とし
ての機能を有している。ＢＴＲ２５Ａのエミッタと接地
端子１１ｂとの間に接続されたキャパシタ２７は、搬送
波Ｓ２の減衰を削減する手段としての機能を有してい
る。ＢＴＲ２５Ａのコレクタは、ノードＮ２に接続され
ている。図７は、図６の変調回路１０Ａの動作原理を示
す概略の特性図である。この図７において、ＶｃｃはＢ
ＴＲ２５Ａのコレクタに印加される変調電圧、Ｖｃｅは
ＢＴＲ２５Ａのコレクタ・エミッタ間電圧、ＩｃはＢＴ
Ｒ２５Ａのコレクタ電流、ＩｂはＢＴＲ２５Ａのベース
電流、符号３３は搬送波Ｓ２に対する負荷直線３３であ
る。
式を採用した変調回路の概略の回路図であり、第１の実
施形態を示す図１中の要素と共通の要素には共通の符号
が付されている。この変調回路１０Ａでは、図１のＦＥ
Ｔ２５に代えて、ＮＰＮ型のＢＴＲ２５Ａが設けられ、
さらに、図１の抵抗２４，２６に代えて、抵抗２４ａ，
２４ｂ，２６からなる該ＢＴＲ２５Ａのバイアス手段が
設けられている。変調回路１０Ａは、例えば、シリコン
（Ｓｉ）基板に形成され、ＢＴＲ２５ＡがＳｉで作製さ
れている。ノードＮ１に接続されたキャパシタ２１は、
搬送波Ｓ２の流入を阻止する機能を有している。キャパ
シタ２３は、搬送波Ｓ２を入力する搬送波入力手段とし
ての機能を有している。ＢＴＲ２５Ａのエミッタと接地
端子１１ｂとの間に接続されたキャパシタ２７は、搬送
波Ｓ２の減衰を削減する手段としての機能を有してい
る。ＢＴＲ２５Ａのコレクタは、ノードＮ２に接続され
ている。図７は、図６の変調回路１０Ａの動作原理を示
す概略の特性図である。この図７において、ＶｃｃはＢ
ＴＲ２５Ａのコレクタに印加される変調電圧、Ｖｃｅは
ＢＴＲ２５Ａのコレクタ・エミッタ間電圧、ＩｃはＢＴ
Ｒ２５Ａのコレクタ電流、ＩｂはＢＴＲ２５Ａのベース
電流、符号３３は搬送波Ｓ２に対する負荷直線３３であ
る。
【００１２】次に、図７を参照しつつ、図６の変調回路
１０Ａの動作を説明する。変調波Ｓ１を入力すると、キ
ャパシタ２１及びインダクタ２２を通して、ＢＴＲ２５
Ａのコレクタに変調電圧Ｖｃｃが印加される。搬送波Ｓ
２が、キャパシタ２３を通してＢＴＲ２５Ａのベースに
入力され、該ＢＴＲ２５Ａによって搬送波Ｓ２が増幅さ
れてコレクタに出力される。このコレクタ電圧が、印加
された変調電圧Ｖｃｃによって制御される。そのため、
搬送波Ｓ２に対する負荷直線３３が変調電圧Ｖｃｃの変
調によって移動する。これにより、ＢＴＲ２５Ａのコレ
クタ電流Ｉｃのピーク値も変調電圧Ｖｃｃの波形の通り
に変化する。この被変調電流はインダクタ２２及びキャ
パシタ２８によって被変調電圧として選択され、該被変
調波Ｖout がキャパシタ２９を通して負荷ＲＬへ出力さ
れる。この第２の実施形態では、第１の実施形態の効果
（ａ），（ｂ）とほぼ同様の効果がある上に、次の
（ｉ），（ii）のような効果もある。 （ｉ） 本実施形態では、ＳｉのＢＴＲ２５ＡとＳｉ基
板を用いて、ＭＭＩＣの直接型の変調回路１０Ａを作製
することが可能である。 （ii） ＭＭＩＣ製造にはＢＴＲ２５Ａの基板がコスト
の大部分を占めるので、ＭＭＩＣ製造コストを大幅に低
減することが可能である。
１０Ａの動作を説明する。変調波Ｓ１を入力すると、キ
ャパシタ２１及びインダクタ２２を通して、ＢＴＲ２５
Ａのコレクタに変調電圧Ｖｃｃが印加される。搬送波Ｓ
２が、キャパシタ２３を通してＢＴＲ２５Ａのベースに
入力され、該ＢＴＲ２５Ａによって搬送波Ｓ２が増幅さ
れてコレクタに出力される。このコレクタ電圧が、印加
された変調電圧Ｖｃｃによって制御される。そのため、
搬送波Ｓ２に対する負荷直線３３が変調電圧Ｖｃｃの変
調によって移動する。これにより、ＢＴＲ２５Ａのコレ
クタ電流Ｉｃのピーク値も変調電圧Ｖｃｃの波形の通り
に変化する。この被変調電流はインダクタ２２及びキャ
パシタ２８によって被変調電圧として選択され、該被変
調波Ｖout がキャパシタ２９を通して負荷ＲＬへ出力さ
れる。この第２の実施形態では、第１の実施形態の効果
（ａ），（ｂ）とほぼ同様の効果がある上に、次の
（ｉ），（ii）のような効果もある。 （ｉ） 本実施形態では、ＳｉのＢＴＲ２５ＡとＳｉ基
板を用いて、ＭＭＩＣの直接型の変調回路１０Ａを作製
することが可能である。 （ii） ＭＭＩＣ製造にはＢＴＲ２５Ａの基板がコスト
の大部分を占めるので、ＭＭＩＣ製造コストを大幅に低
減することが可能である。
【００１３】なお、本発明は上記実施形態に限定され
ず、種々の変形や利用形態が可能である。この変形や利
用形態としては、例えば、次の（ａ）〜（ｄ）のような
ものがある。 （ａ） 図１のＦＥＴ２５は、図３ではＭＥＳＦＥＴを
用いて構成したが、これに限定されない。例えば、図１
のＦＥＴ２５をＨＭＥＴやＭＯＳ（Metal OxideSemicon
ductor ）ＦＥＴ等で構成しても、第１の実施形態とほ
ぼ同様にＭＭＩＣを実現することが可能である。 （ｂ） 図５のＢＴＲ２５Ａでは、ＮＰＮ型トランジス
タを用いているが、電源の極性等を変えることによって
ＰＮＰ型トランジスタを用いることも可能である。 （ｃ） 図１及び図６では、ＦＥＴ２５あるいはＢＴＲ
２５Ａの入、出力手段を簡単なキャパシタを用いた構成
にしたが、これに代えて、複数のインダクタ及びキャパ
シタ型、あるいは分布型の伝送線等を用いて構成して
も、上記実施形態とほぼ同様の作用効果が得られる。 （ｄ） 第１の実施形態では、例えば、５．８ＧＨｚの
周波数を搬送波Ｓ２としてシミュレーションしたが、こ
れに限定されない。例えば、マイクロ波の全帯域及びミ
リ波の帯域までも実現の可能性が十分にある。
ず、種々の変形や利用形態が可能である。この変形や利
用形態としては、例えば、次の（ａ）〜（ｄ）のような
ものがある。 （ａ） 図１のＦＥＴ２５は、図３ではＭＥＳＦＥＴを
用いて構成したが、これに限定されない。例えば、図１
のＦＥＴ２５をＨＭＥＴやＭＯＳ（Metal OxideSemicon
ductor ）ＦＥＴ等で構成しても、第１の実施形態とほ
ぼ同様にＭＭＩＣを実現することが可能である。 （ｂ） 図５のＢＴＲ２５Ａでは、ＮＰＮ型トランジス
タを用いているが、電源の極性等を変えることによって
ＰＮＰ型トランジスタを用いることも可能である。 （ｃ） 図１及び図６では、ＦＥＴ２５あるいはＢＴＲ
２５Ａの入、出力手段を簡単なキャパシタを用いた構成
にしたが、これに代えて、複数のインダクタ及びキャパ
シタ型、あるいは分布型の伝送線等を用いて構成して
も、上記実施形態とほぼ同様の作用効果が得られる。 （ｄ） 第１の実施形態では、例えば、５．８ＧＨｚの
周波数を搬送波Ｓ２としてシミュレーションしたが、こ
れに限定されない。例えば、マイクロ波の全帯域及びミ
リ波の帯域までも実現の可能性が十分にある。
【００１４】
【発明の効果】以上詳細に説明したように、本発明のう
ちの請求項１及び２の発明によれば、ＦＥＴを用いたド
レイン変調方式で搬送波を変調するようにしたので、ダ
イナミックレンヂが広く、線形性が大きい。これによ
り、大信号の範囲で線形的な変調が可能になり、従来の
ような非線形性が強いために隣接チャネルに電力が漏れ
るといった課題を解決できる。しかも、本発明の変調回
路は、直接的に大信号と線形で動作するので、通信シス
テムの送信部等におけるアンプ回路を省略することが可
能となる。請求項３に係る発明によれば、変調回路をＭ
ＭＩＣで構成したので、低周波の変調波（例えば、数Ｍ
Ｈｚ）で直接にマイクロ波の搬送波（例えば、数ＧＨｚ
〜数十ＧＨｚ）を変調することができ、これによって中
間周波数用の変調回路を省略できる。しかも、ＭＭＩＣ
化したので、回路が小型で、低コスト化も可能になる。
従って、車載通信システム、衛星システム、移動体通信
分野等の種々の分野に使用可能である。請求項４に係る
発明によれば、ＢＴＲを用いてコレクタ変調方式で搬送
波を変調するようにしたので、前記請求項１、２及び３
に係る発明とほぼ同様の効果が得られる。
ちの請求項１及び２の発明によれば、ＦＥＴを用いたド
レイン変調方式で搬送波を変調するようにしたので、ダ
イナミックレンヂが広く、線形性が大きい。これによ
り、大信号の範囲で線形的な変調が可能になり、従来の
ような非線形性が強いために隣接チャネルに電力が漏れ
るといった課題を解決できる。しかも、本発明の変調回
路は、直接的に大信号と線形で動作するので、通信シス
テムの送信部等におけるアンプ回路を省略することが可
能となる。請求項３に係る発明によれば、変調回路をＭ
ＭＩＣで構成したので、低周波の変調波（例えば、数Ｍ
Ｈｚ）で直接にマイクロ波の搬送波（例えば、数ＧＨｚ
〜数十ＧＨｚ）を変調することができ、これによって中
間周波数用の変調回路を省略できる。しかも、ＭＭＩＣ
化したので、回路が小型で、低コスト化も可能になる。
従って、車載通信システム、衛星システム、移動体通信
分野等の種々の分野に使用可能である。請求項４に係る
発明によれば、ＢＴＲを用いてコレクタ変調方式で搬送
波を変調するようにしたので、前記請求項１、２及び３
に係る発明とほぼ同様の効果が得られる。
【図１】本発明の第１の実施形態を示す変調回路の回路
図である。
図である。
【図２】従来の変調回路を示す回路図である。
【図３】図１のＭＭＩＣレイアウトの例を示す平面図で
ある。
ある。
【図４】図１の基本動作を示す特性図である。
【図５】図１の変調波による被変調波の大きさの変化を
示す特性図である。
示す特性図である。
【図６】本発明の第２の実施形態を示す変調回路の回路
図である。
図である。
【図７】図６の動作原理を示す特性図である。
１０，１０Ａ 変調回路 ２１，２３，２７，２８，２９ キャパシタ ２２ インダクタ ２４，２４ａ，２４ｂ，２６ 抵抗 ２５ ＦＥＴ ２５Ａ ＢＴＲ ＲＬ 負荷 Ｓ１ 変調波 Ｓ２ 搬送波 Ｖout 被変調波
Claims (4)
- 【請求項１】 搬送波を直接入力する搬送波入力手段
と、 前記搬送波入力手段から入力された搬送波が直接ゲート
に印加され、該搬送波を増幅してドレインに出力する電
界効果トランジスタと、 変調波を直接入力し、該変調波によって前記電界効果ト
ランジスタのドレイン電圧を制御し、前記増幅された搬
送波を変調して被変調波を生成させる変調波入力手段
と、 前記電界効果トランジスタのドレインから直接前記被変
調波を選択的に取出して出力する選択出力手段とを、備
えたことを特徴とする変調回路。 - 【請求項２】 前記変調波入力手段は、前記搬送波及び
前記被変調波の流入を阻止する素子を有することを特徴
とする請求項１記載の変調回路。 - 【請求項３】 請求項１または２記載の変調回路を、モ
ノリシック・マイクロ波集積回路で構成したことを特徴
とする変調回路。 - 【請求項４】 搬送波を直接入力する搬送波入力手段
と、 前記搬送波入力手段から入力された搬送波が直接ベース
に印加され、該搬送波を増幅してコレクタに出力するバ
イポーラトランジスタと、 変調波を直接入力し、該変調波によって前記バイポーラ
トランジスタのコレクタ電流を制御し、前記増幅された
搬送波を変調して被変調波を生成させると共に、前記搬
送波の流入を阻止する変調波入力手段と、 前記バイポーラトランジスタのコレクタから直接前記被
変調波を選択的に取出して出力する選択出力手段とを、 モノリシック・マイクロ波集積回路で構成したことを特
徴とする変調回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9336239A JPH11177344A (ja) | 1997-12-08 | 1997-12-08 | 変調回路 |
| US09/163,476 US6087904A (en) | 1997-12-08 | 1998-09-30 | Amplitude modulation and amplitude shift keying circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9336239A JPH11177344A (ja) | 1997-12-08 | 1997-12-08 | 変調回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11177344A true JPH11177344A (ja) | 1999-07-02 |
Family
ID=18297083
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9336239A Withdrawn JPH11177344A (ja) | 1997-12-08 | 1997-12-08 | 変調回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6087904A (ja) |
| JP (1) | JPH11177344A (ja) |
Families Citing this family (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3473492B2 (ja) * | 1999-04-28 | 2003-12-02 | 株式会社村田製作所 | Ａｓｋ変調器およびそれを用いた通信装置 |
| US20010031023A1 (en) * | 1999-10-28 | 2001-10-18 | Kin Mun Lye | Method and apparatus for generating pulses from phase shift keying analog waveforms |
| US6456216B2 (en) | 1999-10-28 | 2002-09-24 | The National University Of Singapore | Method and apparatus for generating pulses from analog waveforms |
| US6452530B2 (en) | 1999-10-28 | 2002-09-17 | The National University Of Singapore | Method and apparatus for a pulse decoding communication system using multiple receivers |
| US6486819B2 (en) * | 1999-10-28 | 2002-11-26 | The National University Of Singapore | Circuitry with resistive input impedance for generating pulses from analog waveforms |
| US6498578B2 (en) | 1999-10-28 | 2002-12-24 | The National University Of Singapore | Method and apparatus for generating pulses using dynamic transfer function characteristics |
| US6630897B2 (en) | 1999-10-28 | 2003-10-07 | Cellonics Incorporated Pte Ltd | Method and apparatus for signal detection in ultra wide-band communications |
| US6633203B1 (en) | 2000-04-25 | 2003-10-14 | The National University Of Singapore | Method and apparatus for a gated oscillator in digital circuits |
| TW496035B (en) | 2000-04-25 | 2002-07-21 | Univ Singapore | Method and apparatus for a digital clock multiplication circuit |
| US6907090B2 (en) * | 2001-03-13 | 2005-06-14 | The National University Of Singapore | Method and apparatus to recover data from pulses |
| US6476744B1 (en) | 2001-04-13 | 2002-11-05 | The National University Of Singapore | Method and apparatus for generating pulses from analog waveforms |
| US6498572B1 (en) | 2001-06-18 | 2002-12-24 | The National University Of Singapore | Method and apparatus for delta modulator and sigma delta modulator |
| US20020196865A1 (en) * | 2001-06-25 | 2002-12-26 | The National University Of Singapore | Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution |
| TW531984B (en) | 2001-10-02 | 2003-05-11 | Univ Singapore | Method and apparatus for ultra wide-band communication system using multiple detectors |
| US7054360B2 (en) * | 2001-11-05 | 2006-05-30 | Cellonics Incorporated Pte, Ltd. | Method and apparatus for generating pulse width modulated waveforms |
| US20030103583A1 (en) * | 2001-12-04 | 2003-06-05 | National University Of Singapore | Method and apparatus for multi-level phase shift keying communications |
| US20030112862A1 (en) * | 2001-12-13 | 2003-06-19 | The National University Of Singapore | Method and apparatus to generate ON-OFF keying signals suitable for communications |
| US6724269B2 (en) | 2002-06-21 | 2004-04-20 | Cellonics Incorporated Pte., Ltd. | PSK transmitter and correlator receiver for UWB communications system |
| US11863360B2 (en) * | 2022-01-25 | 2024-01-02 | Texas Instruments Incorporated | Methods and apparatus to reduce variations for on-off keying transmissions |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3484723A (en) * | 1966-12-01 | 1969-12-16 | Zenith Radio Corp | Doubly balanced modulator with suppressed even harmonic sidebands |
| JP3189631B2 (ja) * | 1995-07-10 | 2001-07-16 | 株式会社村田製作所 | ミキサ |
-
1997
- 1997-12-08 JP JP9336239A patent/JPH11177344A/ja not_active Withdrawn
-
1998
- 1998-09-30 US US09/163,476 patent/US6087904A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6087904A (en) | 2000-07-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH11177344A (ja) | 変調回路 | |
| Sowlati et al. | Low voltage, high efficiency GaAs class E power amplifiers for wireless transmitters | |
| Mertens et al. | A 700-MHz 1-W fully differential CMOS class-E power amplifier | |
| US6748204B1 (en) | Mixer noise reduction technique | |
| US5952860A (en) | Amplifier using a single polarity power supply | |
| JP4698776B2 (ja) | 低電圧二重平衡型ミキサー回路装置 | |
| US7358817B2 (en) | Linearized bias circuit with adaptation | |
| US20020008583A1 (en) | Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies | |
| US7619470B2 (en) | Power amplifier | |
| JPH07263971A (ja) | 外部接続された出力パワーデバイスを有する集積増幅器用出力段 | |
| US6937091B2 (en) | Class D amplifier | |
| US8045950B2 (en) | Mixer circuit, receiving circuit, transmitting circuit, and method for operating a mixer circuit | |
| US5422597A (en) | Means and method of enhancing signal resolution and dynamic range extension in a pulse width modulation amplifier | |
| Eroglu | Linear and Switch-Mode RF Power Amplifiers: Design and Implementation Methods | |
| JP3407928B2 (ja) | スイッチング可能な電流源回路 | |
| JP2007005995A (ja) | バイアス回路および高周波電力増幅回路 | |
| JPH08213891A (ja) | 信号切換え装置 | |
| JP2000031744A (ja) | 変調器 | |
| JPH06132738A (ja) | Ｆｅｔ増幅回路 | |
| US6630865B2 (en) | Push-pull amplifiers | |
| JPH0740647B2 (ja) | 電界効果トランジスタ回路 | |
| JP2006157483A (ja) | 変調機能を有する増幅装置 | |
| JPH0677762A (ja) | 可変減衰器 | |
| JPH0514535Y2 (ja) | ||
| JP2001094357A (ja) | 線形高出力増幅装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20050301 |