JP2004515161A - データパケットを分配および処理するためのユニット - Google Patents
データパケットを分配および処理するためのユニット Download PDFInfo
- Publication number
- JP2004515161A JP2004515161A JP2002546358A JP2002546358A JP2004515161A JP 2004515161 A JP2004515161 A JP 2004515161A JP 2002546358 A JP2002546358 A JP 2002546358A JP 2002546358 A JP2002546358 A JP 2002546358A JP 2004515161 A JP2004515161 A JP 2004515161A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- data
- processing
- processing unit
- information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L45/00—Routing or path finding of packets in data switching networks
- H04L45/56—Routing software
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q11/0066—Provisions for optical burst or packet networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0007—Construction
- H04Q2011/0011—Construction using wavelength conversion
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0007—Construction
- H04Q2011/0016—Construction using wavelength multiplexing or demultiplexing
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0007—Construction
- H04Q2011/0018—Construction using tunable transmitters or receivers
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0005—Switch and router aspects
- H04Q2011/0007—Construction
- H04Q2011/0024—Construction using space switching
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04Q—SELECTING
- H04Q11/00—Selecting arrangements for multiplex systems
- H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
- H04Q11/0062—Network aspects
- H04Q2011/0075—Wavelength grouping or hierarchical aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Multi Processors (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
Description
【0001】
グラスファイバーによりデータパケットを伝送する場合、現在のところ1Gb/秒を越えるデータ率が達成されている。ところが、データ網では、このように高い伝送率は、例えばデータパケット仲介器(ルータ)またはデータパケット分配器(スイッチ)などにより生じる様々な制限が原因で、まだ得られていない。従来のデータパケット仲介器は、まず第1にソフトウエアソルーションを基礎としている。近頃では、特定の使用のために考案された半導体モジュールを頻繁に用いるハードウエアソルーションも使用されている。いわゆるASICにより、単なるソフトウエアソルーションよりも高いデータ伝送速度が可能となるが、柔軟性が、はるかに少なくなる。その上、独自のデータ処理のために組み込まれている処理装置の処理速度は、データ線において発生するデータ率には程遠い。それゆえ、複数の処理装置を、並列設計に取り入れることへと移行した。この並列設計では、データパケット仲介器を通して入ってくるデータパケットが、処理のため個々の処理装置に分配される。データパケットを並行して処理することにより、データ伝送速度が上昇される場合にも、処理装置を基礎とする(Prozessorbasis)柔軟なソルーションが実現できる。
【0002】
本発明の目的は、並列に接続されている処理装置を基礎とし、データ伝送速度の高い、データパケットを分配および処理するためのユニットを提供することである。特に、データパケットを分配および処理するために提供されるユニットは、取り決められている接続品質(QoS)を保証する必要のあるルータのために組み込める必要がある。
【0003】
本発明の基礎となっている提起された目的は、請求項1および15の特徴により達成される。好ましい発展形態および設計は、従属請求項に記載されている。
【0004】
本発明の重要な着想は、データパケットを分配し処理するためのユニットが、各1つの処理装置を有し、並列に接続されている処理装置ユニット(Prozessoreinheiten)を備えているということである。この場合、各処理装置は、共通して使用されるデータバスとの接続部の他に、隣り合う処理装置ユニットの処理装置との付加的な中間接続部を備えている。さらに、本発明に基づくユニットは、少なくとも1つの管理ユニットを備えており、その目的は、データパケットを処理装置ユニットに分配することである。このことは、データパケットに格納されている管理情報、および/または、処理装置ユニットによって伝えられる処理装置ユニットの操作情報に応じて行われる。
【0005】
本発明に基づくユニットの長所は、例えば処理装置ユニットに過大な負荷のかかる場合、データを隣り合う処理装置ユニットへと転送できることである。この処置をすることにより、この処置をしない場合と比べて、データ伝送速度をより高くできる。とりわけ有利なのは、データパケットの分配についての判断が、処理装置ユニットの操作情報だけに基づいて行われるのではなく、この場合、データパケットの管理情報も考慮されることである。管理情報は、通常、データパケットのヘッドに格納されている。管理情報を考慮することにより、取り決められているQoSを保つことができる。
【0006】
本発明の有利な構造では、各処理装置ユニットの上流に入力部メモリーが接続されている。少なくとも1つの管理ユニットにより処理装置ユニットに割り当てられているデータパケットは、処理装置により処理される前に、この場所に一時的に格納される。
【0007】
処理装置ユニットの操作情報は、処理装置ユニットに存在する関連処理装置の使用率(Auslastung)およびデータについての情報だけではなく、上流に接続されている入力部メモリーの充填状態(Fuellzustand)についての情報も含んでいる。これらは、データパケットを処理装置ユニットに最良に分配するための主な情報である。
【0008】
本発明の特に有利な形態は、少なくとも1つの管理ユニットが、データパケットに格納されている管理情報を読むための事前処理装置ユニット(Vorprozessoreinheit)と、データパケットを処理装置ユニットに分配するための割り当てユニットと、処理装置ユニットからのデータの出力時点を制御するための同期化ユニットとを備えていることを特徴とする。同期化ユニットは、割り当てユニットから出力時点を制御するために必要な管理および操作情報を受け取る。同期化ユニットにより、望ましい順序のデータパケットが、処理装置ユニットから確実に出力される。例えば、これは、データパケットが本発明に基づくユニットに届く順序である。従って、データストリームが、対になっているデータパケットにより構成されている場合、データパケットの順序は、本発明に基づくユニットによって変更されない。このことは、取り決められているQoSの条件である。このようなQoSを満たすため、少なくとも1つの管理ユニットを、次のように設計できることが有利である。すなわち、対になっているデータパケットがただ1つの特定の処理装置ユニット、あるいは、少数の特定の処理装置ユニットに分配されるように、少なくとも1つの管理ユニットを、設計できることが有利である。このことにより、前後に連続しているデータパケットを確実に連続して処理および出力できる。
【0009】
統一されたQoSに関して特に有利な本発明の他の形態では、同期化ユニットが、データの出力時点を制御するために、同期化データセルの形状の要求を、処理装置ユニットの入力部メモリーへ送信する。この場合、同期化データセルは、入力部メモリーおよび処理装置ユニットにより、他のデータよりも前に処理されることが有利である。
【0010】
各処理装置ユニットは、局部データメモリーを備えていることが有利である。この局部データメモリーは、残りのデータパケットを処理している間に、データパケットの一部を格納するために使用される。さらに、処理装置が、少なくとも1つのプログラムメモリーを有していることが有利である。このプログラムメモリーに、データの処理に必要なプログラムが格納されている。さらに、本発明に基づくユニットが、全ての処理装置により共通して使用されるメモリー領域を備えていると有利である。この共通のメモリー領域に、例えば、分類表およびシステムに関するデータパケットを一時的に格納できる。処理装置は、共通して使用されるデータバスを介して、この共通のメモリー領域への経路を有している。
【0011】
本発明の他の有利な形態では、処理装置ユニットが、その操作情報を、それぞれ隣り合う処理装置ユニットに、付加的な中間接続部を介して伝える。利用データ(Nutzdaten)を隣り合う処理装置ユニット間で交換する必要があれば、このことは、操作情報に応じて行われることが有利である。このことにより、例えば、処理装置ユニットは、過大な負荷が生じている場合、同じように過大な負荷の生じている、隣り合う処理装置ユニットにデータをすぐに転送せず、場合によっては、隣り合う処理装置ユニットの負荷が軽減された後転送するということが保証される。
【0012】
本発明を、図を参照して実施例に基づき、以下に説明する。図には、本発明に基づく実施例の概略的なブロック図を1つだけ示す。
【0013】
図に示す本発明に基づく実施例では、入力されたデータパケットが、事前処理装置ユニット1に届く。この事前処理装置ユニット1は、データパケットのヘッドに格納されている管理情報を読む。データパケットの管理情報が、事前処理装置ユニット1から割り当てユニット2へと転送される。データパケットは、その管理情報に基づき、関連する並列に配置されている処理装置ユニットPi(i=1,・・・,N)により、入力メモリーPorti(i=1,・・・,N)に分配される。入力部メモリーPortiは、処理装置ユニットPiのアドレスを備えている。処理装置ユニットPiに割り当てられているデータパケットを、その処理のために処理装置ユニットPiが使用されるまでずっと、入力メモリーPortiに格納できる。しかし、このことにより、入力部メモリーPortiがオーバーフローになった場合には、入力部メモリーPortiに、データパケットをもう供給できない。データ処理のために、処理装置ユニットPiは、各1つの処理装置と、さらに各1つの局部データメモリーとを備えている。処理装置ユニットPiの局部データメモリーには、例えば、データパケットの処理の間、データパケットの管理情報および、データパケットの処理されない部分が格納されている。処理装置は、データを処理するためのそのプログラムを、共通して使用されるプログラムメモリー4から引き出す。
【0014】
処理装置ユニットPiから操作情報が生成される。この操作情報は、相当する処理装置の負荷軽減および関連する入力メモリーPortiの充填状態と、当該処理装置ユニットPiに存在するデータとの双方についての情報を提供する。操作情報は、入力部メモリーPortiを介して、割り当てユニット2へと転送される。割り当てユニット2によって、他の条件としてのデータパケットの管理情報の他に、操作情報が、データパケットを処理装置ユニットPiに分配するために引き出される。この処置は、充填されている処理装置ユニットPiに、他のデータパケットが供給されないという点が有利である。
【0015】
全ての処理装置ユニットPiは、共通のデータバス5との接続部を有している。このデータバス5を介して、処理装置ユニットPiは、共通して使用されるメモリー領域6への経路を有している。さらに、隣り合う処理装置ユニットPiの処理装置は、データの交換のための中間接続部7を備えている。全データパケット、あるいは、データパケットの一部分だけ、および、例えば処理装置ユニットPiの操作情報も、処理のためにこの中間接続部7を介して、隣り合う処理装置ユニットPiの処理装置へ転送できる。処理装置ユニットPiは、過大な負荷が生じると、すでに受信されている、あるいは、場合によりすでに処理されているデータパケット、または、その一部を、処理のために直接隣り合う処理装置ユニットへ転送するということが考えられる。この場合、このようなデータ転送は、操作情報を考慮せずに行われることも考えられる。データを転送する場合、割り当てユニット2が、処理装置ユニットPiの新しい操作状態を、その判断に取り入れられるように、データ転送についての情報を受け取る。
【0016】
2つの隣り合う処理装置ユニットPi間でデータ転送が成功した後、場合によっては2つの処理装置ユニットPiにデータパケットが存在するので、処理装置ユニットPiからデータバス5へのデータの出力時点を制御する必要がある。そうすることによってのみ、もともとのデータパケットに関連している処理されたデータを、正しい順序で再構成できる。出力時点を制御するタスクは、同期化ユニット3によって引き継がれる。同期化ユニット3は、割り当てユニット2から、処理装置ユニットPiの操作状態、および、処理プロセスに存在するデータパケットについての情報を受ける。同期化ユニット3は、処理装置ユニットPiからのデータの出力時点を制御するため、同期化データセルの形状の要求を、処理装置ユニットPiに関連している入力メモリーPortiへ伝える。データの正しい出力順序を保証するために、同期化データセルは、入力メモリーPortiおよび処理装置ユニットPiによって、常に他のデータよりも優先して処理される。
【0017】
その上、同期化ユニット3は、データストリームに属するデータパケットの出力順序を制御することが考えられる。データストリームは、特別な送信機から出る、特別な受信機のためのデータパケットにより構成されている。送信機と受信機との間を流れるこのようなデータストリームでは、データパケットの順序が、本発明に基づくユニットによって、全く、あるいはほんの少ししか変更されないということが重要である。この理由により、データストリームのデータパケットは、処理のために割り当てユニット2により、1つまたは少数の処理装置ユニットPiに割り当てられる。続いて、同期化ユニット3は、データバス5へのデータパケットの出力を制御する。その結果、データパケットのもともとの順序は、保持されたまま残る。
【0018】
データパケットの処理されたデータが、処理装置ユニットPiからの出力された後、データパケットに再構成されるということが、いくらかの使用のためには有効なこともあるが、データパケットを、処理の後または処理の間に、他の条件に基づいて構成することも考えられる。従って、例えば、処理の間に既に、データパケットのヘッドを交換し、データパケットを分割し、複数のデータパケットを1つのデータパケットに再構成でき、あるいは、新しいデータパケットを生成できる。
【図面の簡単な説明】
【図1】
本発明に基づく実施例の概略的なブロック図である。
Claims (28)
- データパケットを分配および処理するためのユニットであって、
データ、特にデータパケットを処理するための並列に接続されている処理装置ユニット(Pi)を備え、
各処理装置ユニット(Pi)は、処理装置を備え、
各処理装置は、共通して使用されるデータバス(5)との接続部を備え、
隣り合う処理装置ユニット(Pi)の処理装置は、データを交換するための付加的な中間接続部(7)を備え、
少なくとも1つの管理ユニットは、データパケットに格納されている管理情報、および/または、処理装置ユニット(Pi)によって伝えられた、処理装置ユニット(Pi)の操作情報に応じて、データパケットを処理装置ユニット(Pi)に分配することを特徴とするユニット。 - 各処理装置ユニット(Pi)の上流に、入力部メモリー(Port i)が接続されていることを特徴とする請求項1に記載のユニット。
- 処理装置ユニット(Pi)の上記操作情報は、関連処理装置の使用率についての情報を含んでいることを特徴とする請求項1または2に記載のユニット。
- 処理装置ユニット(Pi)の上記操作情報は、当該処理装置ユニット(Pi)に存在するデータ、特に、そこに存在するデータパケットについての情報を含んでいることを特徴とする上記いずれか1項に記載のユニット。
- 処理装置ユニット(Pi)の上記操作情報は、上流に接続されている入力部メモリー(Port i)の充填状態についての情報を含んでいることを特徴とする上記いずれか1項に記載のユニット。
- 少なくとも1つの管理ユニットは、
データパケットに格納されている管理情報を読むための事前処理装置ユニットと、
管理情報および/または操作情報に応じて、データパケットを処理装置ユニット(Pi)に分配するための割り当てユニット(2)と、
上記割り当てユニット(2)により伝えられた管理および操作情報に基づいて、処理装置ユニット(Pi)からのデータの出力時点を制御するための同期化ユニット(3)とを備えていることを特徴とする上記いずれか1項に記載のユニット。 - 上記同期化ユニット(3)により伝えられる、同期化データセルの形状の要求を、データの出力時点を操作するために、処理装置ユニット(Pi)の入力部メモリー(Port i)へ送信することを特徴とする請求項6に記載のユニット。
- 上記入力部メモリー(Port i)および処理装置ユニット(Pi)は、同期化データセルを他のデータよりも優先して処理するように設計されていることを特徴とする請求項7に記載のユニット。
- 上記管理ユニットは、その管理情報に基づき、対になっていると考えられるデータパケット、特に同じデータストリームに属しているデータパケットを、1つの特定の処理装置ユニット(Pi)または少数の特定の処理装置ユニット(Pi)に分配できるように設計されていることを特徴とする上記いずれか1項に記載のユニット。
- 上記処理装置ユニット(Pi)は、付加的な各1つの局部データメモリーを備えていることを特徴とする上記いずれか1項に記載のユニット。
- 上記処理装置は、全ての処理装置により共通して使用される少なくとも1つのプログラムメモリー(4)と繋がる経路を備えていることを特徴とする上記いずれか1項に記載のユニット。
- 上記処理装置は、共通して使用されるデータバス(5)を介して、全ての処理装置により共通して使用されるメモリー領域(6)と繋がる経路を備えていることを特徴とする上記いずれか1項に記載のユニット。
- 隣り合う処理装置ユニット(Pi)は、付加的な中間接続部(7)を介して操作情報を交換するために設計されていることを特徴とする上記いずれか1項に記載のユニット。
- 処理装置ユニット(Pi)の間の利用データの交換は、操作情報に応じて行われることを特徴とする上記いずれか1項に記載のユニット。
- 各1つの処理装置を備え、並列に接続されている処理装置ユニット(Pi)に、データパケットを分配するための方法であって、この方法は、データパケットを処理装置により処理するために、
(1)データパケットに格納されている管理情報を読む工程と、
(2)データパケットの管理情報および/または処理装置ユニット(Pi)の操作情報に応じて、データパケットを処理装置ユニット(Pi)に分配する工程と、
(3)隣り合う処理装置ユニット(Pi)の操作情報に応じて、処理装置に隣り合う処理装置ユニット(Pi)の制御下で、データを交換する工程と、
(4)処理装置によりデータを処理する工程とを備えていることを特徴とする方法。 - 上記処理装置ユニット(Pi)に供給されるデータパケットを、まず、入力部メモリー(Port i)に格納し、次に、処理装置により処理すること特徴とする請求項15に記載の方法。
- 処理装置ユニット(Pi)の上記操作情報によって、関連する処理装置の使用率についての情報が伝えられることを特徴とする請求項15〜16のいずれかに記載の方法。
- 処理装置ユニット(Pi)の上記操作情報によって、隣り合う処理装置ユニット(Pi)に存在するデータ、特に、そこに存在するデータパケットについての情報が伝えられることを特徴とする請求項15〜17のいずれか1項に記載の方法。
- 処理装置ユニット(Pi)の上記操作情報によって、上流に接続されている入力部メモリー(Port i)の充填状態についての情報が伝えられることを特徴とする請求項15〜18のいずれか1項に記載の方法。
- 同期化ユニット(3)が、上記処理装置ユニット(Pi)からのデータの出力時点を、管理および操作情報に応じて制御することを特徴とする請求項15〜19のいずれか1項に記載の方法。
- 上記同期化ユニット(3)により伝えられる、同期化データセルの形状の要求を、データの出力時点を制御するために、処理装置ユニット(Pi)の入力部メモリー(Port i)へ送信することを特徴とする請求項20に記載の方法。
- 上記同期化データセルを、入力部メモリー(Prot i)および処理装置ユニット(Pi)により、他のデータよりも優先して処理することを特徴とする請求項21に記載の方法。
- その管理情報に基づいて対になっていると考えられるデータパケット、特に、同じデータストリームに属しているデータパケットを、1つの特定の処理装置ユニット(Pi)または少数の特定の処理装置ユニット(Pi)に分配すること特徴とする請求項15〜22のいずれか1項に記載の方法。
- データパケットの一部を、当該データパケットの処理の間、処理装置により、関連する処理装置ユニット(Pi)の局部データメモリーに格納することを特徴とする請求項15〜23のいずれか1項に記載の方法。
- 上記処理装置は、そのプログラムを、全ての処理装置により共通して使用される少なくとも1つのプログラムメモリー(4)のデータ処理に適用することを特徴とする請求項15〜24のいずれか1項に記載の方法。
- 上記処理装置は、全ての処理装置により共通して使用されるメモリー領域(6)にアクセスできることを特徴とする請求項15〜25のいずれか1項に記載の方法。
- 隣り合う処理装置ユニット(Pi)は、操作情報を交換できることを特徴とする請求項15〜26のいずれか1項に記載の方法。
- 入力されるデータストリームの上記データパケットの順序は、処理装置ユニット(Pi)からのデータパケットの出力の際に保持されたままであることを特徴とする請求項15〜27のいずれか1項に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE10059026A DE10059026A1 (de) | 2000-11-28 | 2000-11-28 | Einheit zur Verteilung und Verarbeitung von Datenpaketen |
PCT/DE2001/004499 WO2002045342A2 (de) | 2000-11-28 | 2001-11-27 | Einheit zur verteilung und verarbeitung von datenpaketen |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004515161A true JP2004515161A (ja) | 2004-05-20 |
JP3767857B2 JP3767857B2 (ja) | 2006-04-19 |
Family
ID=7664959
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002546358A Expired - Fee Related JP3767857B2 (ja) | 2000-11-28 | 2001-11-27 | データパケットを分配および処理するためのユニット |
Country Status (7)
Country | Link |
---|---|
US (1) | US7349389B2 (ja) |
EP (1) | EP1358735B1 (ja) |
JP (1) | JP3767857B2 (ja) |
KR (1) | KR100565110B1 (ja) |
CN (1) | CN100345424C (ja) |
DE (2) | DE10059026A1 (ja) |
WO (1) | WO2002045342A2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2377519B (en) * | 2001-02-14 | 2005-06-15 | Clearspeed Technology Ltd | Lookup engine |
JP2007013289A (ja) * | 2005-06-28 | 2007-01-18 | Fujitsu Ltd | RPR構築と連動したNUTTable自動更新システム |
KR101224165B1 (ko) * | 2008-01-02 | 2013-01-18 | 삼성전자주식회사 | 데이터 처리 모듈 제어 방법 및 장치 |
CN107528786B (zh) * | 2017-07-19 | 2019-05-14 | 杜景钦 | 基于平行处理的智能路由器及以此构建的物联网应用系统 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56109057A (en) | 1980-02-04 | 1981-08-29 | Hitachi Ltd | Data communication system |
JPH0198483A (ja) * | 1987-10-09 | 1989-04-17 | Toyo Jozo Co Ltd | グルタチオン・パーオキシダーゼの製造法 |
US5978831A (en) * | 1991-03-07 | 1999-11-02 | Lucent Technologies Inc. | Synchronous multiprocessor using tasks directly proportional in size to the individual processors rates |
US5864679A (en) * | 1993-09-06 | 1999-01-26 | Kabushiki Kaisha Toshiba | Transaction routing in a multiple processor system using an extracted transaction feature parameter and transaction historical data |
US5960209A (en) * | 1996-03-11 | 1999-09-28 | Mitel Corporation | Scaleable digital signal processor with parallel architecture |
IT1288076B1 (it) | 1996-05-30 | 1998-09-10 | Antonio Esposito | Multicalcolatore elettronico numerico parallelo multiprocessore a ridondanza di processori accoppiati |
KR0174690B1 (ko) | 1996-08-13 | 1999-04-01 | 삼성전자주식회사 | 교환기에서 비동기 전송모드 인터프로세서 통신셀의 다중화/역다중화방법 및시스템 |
US7100020B1 (en) * | 1998-05-08 | 2006-08-29 | Freescale Semiconductor, Inc. | Digital communications processor |
DE69840947D1 (de) * | 1998-09-10 | 2009-08-13 | Ibm | Paketvermittlunganpassungseinrichtung für Datenpaketen mit variabler Länge |
US6393026B1 (en) * | 1998-09-17 | 2002-05-21 | Nortel Networks Limited | Data packet processing system and method for a router |
US6510164B1 (en) * | 1998-11-16 | 2003-01-21 | Sun Microsystems, Inc. | User-level dedicated interface for IP applications in a data packet switching and load balancing system |
US6404752B1 (en) * | 1999-08-27 | 2002-06-11 | International Business Machines Corporation | Network switch using network processor and methods |
US6928482B1 (en) * | 2000-06-29 | 2005-08-09 | Cisco Technology, Inc. | Method and apparatus for scalable process flow load balancing of a multiplicity of parallel packet processors in a digital communication network |
US6804815B1 (en) * | 2000-09-18 | 2004-10-12 | Cisco Technology, Inc. | Sequence control mechanism for enabling out of order context processing |
US7161901B2 (en) * | 2001-05-07 | 2007-01-09 | Vitesse Semiconductor Corporation | Automatic load balancing in switch fabrics |
-
2000
- 2000-11-28 DE DE10059026A patent/DE10059026A1/de not_active Ceased
-
2001
- 2001-11-27 EP EP01999079A patent/EP1358735B1/de not_active Expired - Lifetime
- 2001-11-27 DE DE50108923T patent/DE50108923D1/de not_active Expired - Lifetime
- 2001-11-27 JP JP2002546358A patent/JP3767857B2/ja not_active Expired - Fee Related
- 2001-11-27 WO PCT/DE2001/004499 patent/WO2002045342A2/de active IP Right Grant
- 2001-11-27 KR KR1020037006949A patent/KR100565110B1/ko not_active IP Right Cessation
- 2001-11-27 CN CNB018196268A patent/CN100345424C/zh not_active Expired - Fee Related
-
2003
- 2003-05-22 US US10/444,860 patent/US7349389B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN1611033A (zh) | 2005-04-27 |
KR20030077541A (ko) | 2003-10-01 |
WO2002045342A2 (de) | 2002-06-06 |
CN100345424C (zh) | 2007-10-24 |
DE50108923D1 (de) | 2006-04-20 |
KR100565110B1 (ko) | 2006-03-30 |
JP3767857B2 (ja) | 2006-04-19 |
DE10059026A1 (de) | 2002-06-13 |
WO2002045342A3 (de) | 2003-08-07 |
EP1358735A2 (de) | 2003-11-05 |
EP1358735B1 (de) | 2006-02-08 |
US20030198239A1 (en) | 2003-10-23 |
US7349389B2 (en) | 2008-03-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9817773B2 (en) | System and method for preserving order of data processed by processing engines | |
CA2297650C (en) | Networking systems | |
JPH06197130A (ja) | 高速パケット交換装置およびデータパケットの経路指定方法 | |
US7079538B2 (en) | High-speed router | |
US7106696B1 (en) | Systems and methods for limiting the rates of data to/from a buffer | |
EP1006694B1 (en) | Communications method and communications system | |
US5898691A (en) | Method and apparatus for congestion distributed adaptive routing | |
US7027440B2 (en) | Router having a function to prevent a packet sequence inversion | |
JPH10243000A (ja) | スイッチングフロー制御 | |
US20020191611A1 (en) | Self-route expandable multi-memory packet switch with distributed scheduling means | |
JP3767857B2 (ja) | データパケットを分配および処理するためのユニット | |
EP1596514B1 (en) | Packet multiplexing apparatus | |
US8131854B2 (en) | Interfacing with streams of differing speeds | |
US6868461B1 (en) | Link layer controller that provides a memory status signal to a network layer system in a communication device | |
JP2000270023A (ja) | Lan中継交換装置 | |
US20040017813A1 (en) | Transmitting data from a plurality of virtual channels via a multiple processor device | |
JP2595350B2 (ja) | 分散制御高速接続回路スイッチ | |
US7593421B2 (en) | Communication control device having multiprocessor | |
JP2000349770A (ja) | Atmにおけるipパケットルーティングプロセッサの分散処理方法及びその装置 | |
JPS6372293A (ja) | 分散形交換システム | |
KR100585931B1 (ko) | 라우터의 라인 카드에서의 부하 분산 장치 | |
CN118316992A (zh) | 一种基于分离通道的tsn终端装置 | |
JPS63227150A (ja) | 非同期式時分割多重交換方式 | |
JP2001285339A (ja) | パケットスイッチ装置受信部のデータ処理方式 | |
CN114500385A (zh) | 一种通过fpga实现千兆以太网数据流量整形的方法及系统 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051219 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060127 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090210 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100210 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110210 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120210 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130210 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140210 Year of fee payment: 8 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees | ||
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |