CN100345424C - 分配及处理数据和数据封包的单元 - Google Patents

分配及处理数据和数据封包的单元 Download PDF

Info

Publication number
CN100345424C
CN100345424C CNB018196268A CN01819626A CN100345424C CN 100345424 C CN100345424 C CN 100345424C CN B018196268 A CNB018196268 A CN B018196268A CN 01819626 A CN01819626 A CN 01819626A CN 100345424 C CN100345424 C CN 100345424C
Authority
CN
China
Prior art keywords
data
unit
processor unit
processor
operation information
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB018196268A
Other languages
English (en)
Other versions
CN1611033A (zh
Inventor
聶小寧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Germany Holding GmbH
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN1611033A publication Critical patent/CN1611033A/zh
Application granted granted Critical
Publication of CN100345424C publication Critical patent/CN100345424C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L45/00—Routing or path finding of packets in data switching networks
    • H04L45/56—Routing software
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q11/0066—Provisions for optical burst or packet networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0011—Construction using wavelength conversion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0016—Construction using wavelength multiplexing or demultiplexing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0018—Construction using tunable transmitters or receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0005—Switch and router aspects
    • H04Q2011/0007—Construction
    • H04Q2011/0024—Construction using space switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04Q—SELECTING
    • H04Q11/00—Selecting arrangements for multiplex systems
    • H04Q11/0001—Selecting arrangements for multiplex systems using optical switching
    • H04Q11/0062—Network aspects
    • H04Q2011/0075—Wavelength grouping or hierarchical aspects

Abstract

本发明是有关一种用于分配及处理数据封包的单元，其具有一管理单元来分配该数据封包至平行连接处理器单元(Pi)。此例中，邻近处理器单元(Pi)的该处理器是具有可交换资料的中介连接器(7)。该管理单元是可分配该资料封包而以该资料封包的管理信息为函数，及/或而以该处理器单元(Pi)的操作信息为函数。

Description

分配及处理数据和数据封包的单元
技术领域
本发明是有关一种被形成自平行连接处理器，用于分配及处理数据封包的单元。
背景技术
而以使用玻璃纤维来传输数据封包时，大于10亿/秒的数据速率是目前可被达成。如此一般高的传输速率是因各种来自如数据封包路由器或分配器(开关)的限制而尚未被达成。传统数据封包路由器是主要被建立于软件解的基础上。有时，频繁使用被设计用于特定应用的半导体模块的硬件解亦被使用。这些俗称专用集成电路(ASICs)者是可达成较纯软件解更高的数据传输速率，但弹性很少。再者，被用于实际数据处理的处理器的处理速度，是不接近产生于数据线中的数据速率。针对此原因，是改变使用两或三个处理器于平行架构中，其中即将到来的数据封包是经由数据封包路由器分配至各处理器来处理。实时而以数据传输速率被增加时，数据封包的平行处理可使弹性解被实施于处理器基础上。
发明内容
本发明目的是提供一种被建立于平行连接处理器基础上用于分配及处理数据封包的单元，该单元具有高数据传输速率。特别是，被提供的该单元是预期可被使用于分配及处理数据封包给这些被同意服务品质(QoS)预期被保证的路由器。
本发明的一主要概念为一种用于分配及处理数据的单元，其具有：用于处理数据的平行连接处理器单元，其中，各处理器单元具有一处理器，各处理器具有一使用共享数据总线的连接，及邻近处理器单元的处理器具有用于交换数据的附加中介连接器；及，至少一管理单元，依照储存于该数据的管理信息函数，及/或依照该处理器单元传输的该处理器单元的操作信息函数分配该数据至该处理器单元。
依据本发明的单元的一优点，是如而以一处理器单元被超载时，数据可被传送至邻近处理器单元。此方法可达成较无此方法时更高的数据传输速率。此例中进一步有助益的特性，是分配数据封包的决定不仅在处理器单元的操作信息基础上，并且亦考虑数据封包的管理信息。管理信息通常被储存于数据封包的标题中。考虑管理信息是可顺从被同意的服务品质。
本发明的一较佳改进是提供上游输入内存给各处理器单元。被至少一管理单元指派至处理器单元的数据封包，是可于其被处理器处理的前暂时被储存。
处理器单元的操作信息不仅包含相关处理器上的有关负载位准及有关被放置于处理器中的数据的信息，亦包含有关上游输入内存的装填位准的信息。此为重要的信息，其为至少一管理单元分配数据封包及处理器单元所需。
本发明的一特别较佳改进是被具体化为至少一管理单元具有一起始处理器单元，用于读取被储存于数据封包的管理信息，一分配单元，用于分配数据封包至处理器单元，及一同步单元，用于控制来自处理器单元的数据的输出次数。同步单元接收来自分配单元的控制输出次数所需的管理及操作信息。同步单元可确保数据封包以预期顺序被输出自处理器单元。例如，此为数据封包抵达依据本发明的单元的顺序。特别是被形成自相关数据封包的数据流的例子中，数据封包的顺序不会因依据本发明的单元而被改变。此为被同意服务品质的准则。为了满足如此的被同意服务品质，至少一管理单元可较佳地被设计使该相关数据封包被分配仅至一特定处理器单元，或被分配至少数的特定处理器单元。此保证连续数据封包的连续处理及输入。
针对被同意服务品质的特殊助益的本发明进一步的改进，是提供同步单元以同步数据胞元型式传输指令至处理器单元的输入内存，藉以控制数据的输入次数。此例中，该同步数据胞元是优先于其它数据被输入内存及处理器单元处理。
各处理器单元较佳地具有一本地数据存储器。该本地数据存储器可被用来储存部分数据封包，而数据封包其余部分是被处理。此外，处理器有助益地可存取一程序内存，其中处理数据所需的程序是被储存。再者，依据本发明的单元有助益地可具有被所有处理器共同使用的内存区域。例如，分类表及是统相关数据封包是可暂时被储存于共有内存区域中。处理器可经由共享数据总线来存取共有内存区域。
依据本发明进一步有助益的改进，处理器单元可经由中介连接器传输其操作信息至个别邻近的处理器单元。若预期交换邻近处理器单元的间有用的数据，则此较佳地而以操作信息为函数。例如，此确保而以超载产生时，处理器单元并不立即转换数据至同样超载的邻近处理器单元，但若有需要，则直到邻近处理器单元上的负载以被降低时才如此做。
根据本发明的一种用于分配数据至平行连接处理器单元的方法，所述平行连接处理器单元各具有一用于处理该数据的处理器，该方法包含以下步骤：(1)读取被储存于该数据中的管理信息；(2)以该数据的管理信息为函数，及/或而以该处理器单元的操作信息为函数，分配该数据至该处理器单元；(3)以该处理器单元的操作信息为函数，交换邻近处理器单元的该处理器之间的数据；及(4)经由该处理器来处理该数据。
附图说明
本发明将利用实施例参考附图被详细说明于下文。单一图标是显示依据本发明的实施例的块状图。
具体实施方式
如图标的依据本发明实施例中，即将到来的数据封包是抵达可读取被储存于数据封包标题中的管理信息的起始处理器单元1处。数据封包中的管理信息是起始处理器单元1从被传送至分配单元2。数据封包是以其管理信息为基础，而被分配至相关平行连接处理器单元Pi(i＝1，...，N)的输入内存埠i(i＝1，...，N)。输入内存端口i具有处理器单元Pi的地址。被指派至处理器单元Pi的数据封包，是可被储存于输入内存埠i中直到Pi可处理它们为止。然而，若此导致输入内存埠i溢流，则无任何数据封包会被供应至输入内存埠i。为了处理数据，处理器单元Pi各具有一处理器及一本地数据存储器。该用于处理器单元Pi的本地数据存储器是被用来如储存数据封包被处理时的管理信息，及储存数据封包不被处理时的部分。该处理器从共享程序内存4抽取其程序来处理数据。
处理器单元Pi可产生操作信息，其提供不仅有关对应处理处理器的负载位准，亦相关联输入内存埠i的装填位准，及有关被放置适而以处理器单元Pi中的数据的信息。操作信息是经由输入内存埠i被传送至分配单元2。分配单元2可使用用于数据封包的操作信息及管理信息而以分配数据封包至处理器单元Pi的进一步准则。此方法具有全载处理器单元Pi不被供应任何用于处理的任何进一步数据封包的优点。
所有处理器单元Pi均可链接共有数据总线5。处理器单元Pi经由数据总线5来存取共享内存区域6。再者，邻近处理器单元Pi的处理器是具有用于交换数据的中介连接器7。例如，用于处理器单元Pi的全部或仅部分数据封包及操作信息，均可经由中介连接器7被传送至邻近处理器单元Pi的处理器来处理。而以超载产生时，可提供处理器单元Pi直接转换已被接收或已被处理或部分被接收部分被处理的数据封包至邻近处理器单元Pi来处理。此例中，亦可提供数据以此法被转换而不考虑操作信息。数据转换的事件中，分配单元2是被通知此，以便其可包含处理器单元Pi的最新操作状态于其决定中。
因为一旦数据转换发生于两邻近处理器单元Pi的间，则某些情况下，一数据封包可被放置于两处理器单元Pi中，而必须控制数据从处理器单元Pi至处理器单元Pi的输出次数。此是与原始数据封包相关的被处理数据可再次以正确顺序被连结的仅有方法。控制输出次数的任务是被转换至同步单元3。分配单元2提供有关处理器单元Pi的操作状态及处于被处理过程中的数据封包的信息给同步单元3。为了控制来自处理器单元Pi的数据的输出次数，同步单元3是以同步数据胞元的型式传送指令至与处理器单元Pi相关的输入内存埠i。为了确保数据以正确顺序被输入，该同步数据胞元是通常经由输入内存端口i及处理器单元Pi优先于其它数据来处理。
亦可提供同步单元3控制是为数据流的部分的数据封包的输出顺序。数据流是被形成自起源自一特定传送器且预期用于一特定接收器的数据封包。如此一传送器及一接收器间的流动的数据流例子中，数据封包顺序不被依据本发明的单元改变或仅些微被其改变是很重要。针对此原因，数据流中的数据封包是被分配单元2分配至仅一处理器单元Pi或被分配至仅少数的处理器单元Pi来处理。同步单元3接着控制数据封包对数据总线5的输出，使数据封包的原始顺序得以被维持。
对于某些应用而言，虽然值得再次组合已自处理器单元Pi输出的来自数据封包的被处理数据于数据封包中，但亦可于处理的后或期间内，数据封包是以其它准则为基础，而上被形成。例如，可交换数据封包的标题，分割数据封包，结合两个或更多数据封包来形成一数据封包，或于处理进行时制造新的数据封包。

Claims (33)

1.一种用于分配及处理数据的单元，其具有：
用于处理数据的平行连接处理器单元(Pi)，其中，
-各处理器单元(Pi)具有一处理器，
-各处理器具有一使用共享数据总线(5)的连接，及
-邻近处理器单元(Pi)的处理器具有用于交换数据的附加中介连接器(7)；及
至少一管理单元，依照储存于该数据的管理信息函数，和/或依照该处理器单元(Pi)传输的该处理器单元(Pi)的操作信息函数分配该数据至该处理器单元(Pi)。
2.如权利要求1的单元，其特征在于，各处理器单元(Pi)均具有一上游输入内存埠(i)。
3.如权利要求1的单元，其特征在于，该数据是数据封包。
4.如权利要求1或2的单元，其特征在于，该处理器单元(Pi)的操作信息是包含相关联处理器上的负载位准的信息。
5.如权利要求1或2的单元，其特征在于，该处理器单元(Pi)的操作信息是包含有关被放置于该处理器单元(Pi)中的该数据。
6.如权利要求5的单元，其特征在于，该处理器单元(Pi)的操作信息是有关被放置于该处理器单元(Pi)的数据封包。
7.如权利要求1或2的单元，其特征在于，该处理器单元(Pi)的操作信息是包含有关该上游输入内存埠(i)的该装填位准的信息。
8.如权利要求1或2的单元，其特征在于，所述至少一管理单元，具有一用于读取被储存于该数据的该管理信息的起始处理器单元(1)，一以该管理信息和/或该操作信息为函数来分配该数据至该处理器单元(Pi)的分配单元(2)，及一同步单元(3)以被传输自该分配单元(2)的该管理及该操作信息为基础，而控制来自该处理器单元(Pi)的该数据的输出次数。
9.如权利要求8的单元，其特征在于，被传输自该同步单元(3)用于控制该数据输入次数的指令，是以同步数据胞元型式被传输至该处理器单元(Pi)的输入内存埠(i)。
10.如权利要求9的单元，其特征在于，该输入内存埠(i)及该处理器单元(Pi)是被设计为优先于其它数据来处理该同步数据胞元。
11.如权利要求1的单元，其特征在于，该管理单元是被设计为分配数据至一特定处理器单元(Pi)，该数据可被视为建立于其管理信息基础上。
12.如权利要求11的单元，其特征在于，该管理单元是被设计为分配与该相同数据流有关的数据至一特定处理器单元(Pi)，或分配其至少数的特定处理器单元(Pi)。
13.如权利要求1的单元，其特征在于，该处理器单元(Pi)各具有一本地数据存储器。
14.如权利要求1的单元，其特征在于，该处理器存取被所有该处理器共享的至少一程序内存(4)。
15.如权利要求1的单元，其特征在于，该处理器经由共享数据总线(5)来存取被所有该处理器共享的一内存区域(6)。
16.如权利要求1的单元，其特征在于，邻近处理器单元(Pi)是被设计为经由该附加中介连接器(7)来交换操作信息。
17.如权利要求1的单元，其特征在于，使用者数据是以该操作信息为函数被交换于所述处理器单元(Pi)之间。
18.一种用于分配数据至平行连接处理器单元(Pi)的方法，所述平行连接处理器单元(Pi)各具有一用于处理该数据的处理器，该方法包含以下步骤：
(1)读取被储存于该数据中的管理信息；
(2)以该数据的管理信息为函数，和/或以该处理器单元(Pi)的操作信息为函数，分配该数据至该处理器单元(Pi)；
(3)以该处理器单元(Pi)的操作信息为函数，交换邻近处理器单元(Pi)的该处理器之间的数据；及
(4)经由该处理器来处理该数据。
19.如权利要求18的方法，其特征在于，被供应至该处理器单元(Pi)的该数据是首先被储存于一输入内存埠(i)中，接着被处理器来处理。
20.如权利要求18或19的方法，其特征在于，相关联处理器的负载位准的信息，是经由处理器单元(Pi)的操作信息来传输。
21.如权利要求18或19的方法，其特征在于，有关被放置于该处理器单元(Pi)中的该数据，是经由处理器单元(Pi)的操作信息来传输。
22.如权利要求18或19的方法，其特征在于，该数据是数据封包。
23.如权利要求22的方法，其特征在于，有关被放置于该处理器单元(Pi)的数据封包，是经由处理器单元(Pi)的操作信息来传输。
24.如权利要求18或19的方法，其特征在于，有关上游输入内存埠(i)的装填位准的信息，是经由处理器单元(Pi)的操作信息来传输。
25.如权利要求18或19的方法，其特征在于，一同步单元(3)以该管理及操作信息为函数控制来自该处理器单元(Pi)的该数据的输出次数。
26.如权利要求25的方法，其特征在于，被传输自该同步单元(3)用于控制该数据输出次数的指令，是以同步数据胞元型式被传输至该处理器单元(Pi)的输入内存埠(i)。
27.如权利要求26的方法，其特征在于，该同步数据胞元是优先于其它数据被该输入内存埠(i)及该处理器单元(Pi)处理。
28.如权利要求18的方法，其特征在于，可被视为建立于其管理信息基础上，且与该相同数据流有关的数据，是被分配至一特定处理器单元(Pi)或至少数的特定处理器单元(Pi)。
29.如权利要求18的方法，其特征在于，部分数据于该数据处理期间，被位于该相关处理器单元(Pi)的一本地数据存储器中的一处理器储存。
30.如权利要求18的方法，其特征在于，该处理器从被所有该处理器共享的至少一程序内存(4)抽取其程序来处理该数据。
31.如权利要求18的方法，其特征在于，该处理器存取被所有该处理器共享的一内存区域(6)。
32.如上述权利要求18的方法，其特征在于，邻近处理器单元(Pi)互相交换操作信息。
33.如上述权利要求18的方法，其特征在于，即将到来数据流中的该数据的顺序，是被维持从该处理器单元(Pi)输出该数据。
CNB018196268A 2000-11-28 2001-11-27 分配及处理数据和数据封包的单元 Expired - Fee Related CN100345424C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE10059026.8 2000-11-28
DE10059026A DE10059026A1 (de) 2000-11-28 2000-11-28 Einheit zur Verteilung und Verarbeitung von Datenpaketen

Publications (2)

Publication Number Publication Date
CN1611033A CN1611033A (zh) 2005-04-27
CN100345424C true CN100345424C (zh) 2007-10-24

Family

ID=7664959

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB018196268A Expired - Fee Related CN100345424C (zh) 2000-11-28 2001-11-27 分配及处理数据和数据封包的单元

Country Status (7)

Country Link
US (1) US7349389B2 (zh)
EP (1) EP1358735B1 (zh)
JP (1) JP3767857B2 (zh)
KR (1) KR100565110B1 (zh)
CN (1) CN100345424C (zh)
DE (2) DE10059026A1 (zh)
WO (1) WO2002045342A2 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004524617A (ja) * 2001-02-14 2004-08-12 クリアスピード・テクノロジー・リミテッド クロック分配システム
JP2007013289A (ja) * 2005-06-28 2007-01-18 Fujitsu Ltd ＲＰＲ構築と連動したＮＵＴＴａｂｌｅ自動更新システム
KR101224165B1 (ko) * 2008-01-02 2013-01-18 삼성전자주식회사 데이터 처리 모듈 제어 방법 및 장치
CN107528786B (zh) * 2017-07-19 2019-05-14 杜景钦 基于平行处理的智能路由器及以此构建的物联网应用系统

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1183687A (zh) * 1996-08-13 1998-06-03 三星电子株式会社 对交换机中通信单元做复用/多路分解的方法和系统
US5978831A (en) * 1991-03-07 1999-11-02 Lucent Technologies Inc. Synchronous multiprocessor using tasks directly proportional in size to the individual processors rates
WO2000030321A2 (en) * 1998-11-16 2000-05-25 Sun Microsystems, Incorporated User-level dedicated interface for ip applications in a data packet switching and load balancing system

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56109057A (en) 1980-02-04 1981-08-29 Hitachi Ltd Data communication system
JPH0198483A (ja) * 1987-10-09 1989-04-17 Toyo Jozo Co Ltd グルタチオン・パーオキシダーゼの製造法
US5864679A (en) * 1993-09-06 1999-01-26 Kabushiki Kaisha Toshiba Transaction routing in a multiple processor system using an extracted transaction feature parameter and transaction historical data
US5960209A (en) * 1996-03-11 1999-09-28 Mitel Corporation Scaleable digital signal processor with parallel architecture
IT1288076B1 (it) 1996-05-30 1998-09-10 Antonio Esposito Multicalcolatore elettronico numerico parallelo multiprocessore a ridondanza di processori accoppiati
US7100020B1 (en) * 1998-05-08 2006-08-29 Freescale Semiconductor, Inc. Digital communications processor
EP0991231B1 (en) * 1998-09-10 2009-07-01 International Business Machines Corporation Packet switch adapter for variable length packets
US6393026B1 (en) * 1998-09-17 2002-05-21 Nortel Networks Limited Data packet processing system and method for a router
US6404752B1 (en) * 1999-08-27 2002-06-11 International Business Machines Corporation Network switch using network processor and methods
US6928482B1 (en) * 2000-06-29 2005-08-09 Cisco Technology, Inc. Method and apparatus for scalable process flow load balancing of a multiplicity of parallel packet processors in a digital communication network
US6804815B1 (en) * 2000-09-18 2004-10-12 Cisco Technology, Inc. Sequence control mechanism for enabling out of order context processing
US7161901B2 (en) * 2001-05-07 2007-01-09 Vitesse Semiconductor Corporation Automatic load balancing in switch fabrics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5978831A (en) * 1991-03-07 1999-11-02 Lucent Technologies Inc. Synchronous multiprocessor using tasks directly proportional in size to the individual processors rates
CN1183687A (zh) * 1996-08-13 1998-06-03 三星电子株式会社 对交换机中通信单元做复用/多路分解的方法和系统
WO2000030321A2 (en) * 1998-11-16 2000-05-25 Sun Microsystems, Incorporated User-level dedicated interface for ip applications in a data packet switching and load balancing system

Also Published As

Publication number Publication date
DE10059026A1 (de) 2002-06-13
EP1358735B1 (de) 2006-02-08
US7349389B2 (en) 2008-03-25
DE50108923D1 (de) 2006-04-20
KR20030077541A (ko) 2003-10-01
WO2002045342A3 (de) 2003-08-07
EP1358735A2 (de) 2003-11-05
KR100565110B1 (ko) 2006-03-30
JP3767857B2 (ja) 2006-04-19
US20030198239A1 (en) 2003-10-23
WO2002045342A2 (de) 2002-06-06
JP2004515161A (ja) 2004-05-20
CN1611033A (zh) 2005-04-27

Similar Documents

Publication Publication Date Title
CN1094010C (zh) 支持通信网中多服务类型的事件驱动信元调度器和方法
Iyer et al. Analysis of the parallel packet switch architecture
US6987760B2 (en) High speed network processor
KR100287942B1 (ko) 최근 기한 우선 스케쥴러 및 최근 기한을 갖는셀을 우선적으로전송하는 방법
EP0873037B1 (en) Traffic shaper for ATM network using dual leaky bucket regulator
CN100531125C (zh) 在交换结构网络中仲裁虚拟信道传输队列
US6611527B1 (en) Packet switching apparatus with a common buffer
US20090175275A1 (en) Flexible network processor scheduler and data flow
US7020131B1 (en) System and method for hierarchical switching
AU599860B2 (en) Architecture and organization of a high performance metropolitan area telecommunications packet network
JPH11239158A (ja) 分散構成のａｔｍスイッチでのフロー制御方法
US6574217B1 (en) Telecommunications switch for providing telephony traffic integrated with video information services
US6046982A (en) Method and apparatus for reducing data loss in data transfer devices
CN100345424C (zh) 分配及处理数据和数据封包的单元
Kesidis et al. Output-buffer ATM packet switching for integrated-services communication networks
CN100473047C (zh) 一种异步转移模式适配层2的传输控制方法
US7424013B1 (en) System and method for granting arbitrated bids in the switching of information
US20060026303A1 (en) Fast pattern processor including a function interface system
CN100466619C (zh) 一种接入业务服务质量的控制装置及其方法
Woodside et al. Alternative software architectures for parallel protocol execution with synchronous IPC
Martinez et al. A new cost-effective technique for QoS support in clusters
KR20070111306A (ko) 입력버퍼장치 및 입력버퍼장치의 제어방법
US7046626B2 (en) Switching devices
Stassinopoulos et al. Performance evaluation of adaptation functions in the ATM environment
CN1306768C (zh) 共享内存地址搜索逻辑装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
ASS Succession or assignment of patent right

Owner name: INFINEON TECHNOLOGIES AG

Free format text: FORMER OWNER: INFENNIAN TECHNOLOGIES AG

Effective date: 20110414

C41 Transfer of patent application or patent right or utility model
C56 Change in the name or address of the patentee

Owner name: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB

Free format text: FORMER NAME: INFINEON TECHNOLOGIES AG

Owner name: LANTIQ DEUTSCHLAND GMBH

Free format text: FORMER NAME: INFINEON TECHNOLOGIES WIRELESS SOLUTIONS AB

COR Change of bibliographic data

Free format text: CORRECT: ADDRESS; FROM: MUNICH, GERMANY TO: NEUBIBERG, GERMANY

CP01 Change in the name or title of a patent holder

Address after: German Neubiberg

Patentee after: Lantiq Deutschland GmbH

Address before: German Neubiberg

Patentee before: Infineon Technologies Wireless Solutions Ltd.

Address after: German Neubiberg

Patentee after: Infineon Technologies Wireless Solutions Ltd.

Address before: German Neubiberg

Patentee before: Infineon Technologies AG

TR01 Transfer of patent right

Effective date of registration: 20110414

Address after: German Neubiberg

Patentee after: Infineon Technologies AG

Address before: Munich, Germany

Patentee before: INFINEON TECHNOLOGIES AG

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20180507

Address after: German Neubiberg

Patentee after: LANTIQ BETEILIGUNGS GmbH & Co.KG

Address before: German Neubiberg

Patentee before: Lantiq Deutschland GmbH

CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20071024

Termination date: 20181127