JP2004512779A - Ｄ１組み込み型プログラミングインタフェース - Google Patents

Abstract

本発明は、プログラミングデータをディジタルビデオ／グラフィックスデータに埋め込むことによって、高コストのプログラミングピンを節減することが可能なＤ１組み込み型プログラミングインタフェースの実現を提供する。プログラミングデータは、通常のＶＢＩ（垂直帰線消去期間）データとして、Ｄ１インタフェースを介してＤ１受信ディジタルビデオ／グラフィックス装置に送信される。更に、本発明は、プログラミングイベントをディジタルビデオ／グラフィックスストリームと簡単に同期させるやり方を提供し、リアルタイムでＤ１受信ディジタルビデオ／グラフィックス装置をプログラミング／再プログラミングする柔軟性を与える。本発明において、データフォーマッタが、Ｄ１組み込み型プログラミングインタフェースを実現するために設けられる。本発明によると、プログラミングデータは、出力ストリームの垂直帰線消去期間に埋め込まれることができる。他の選択肢として、プログラミングデータは、水平帰線消去期間、又は出力ストリームの垂直帰線消去期間と水平帰線消去期間との双方に埋め込まれることもできる。

Description

【０００１】
【発明の属する技術分野】
本発明は、一般的にプログラミングインタフェースに関し、特にＤ１組み込み型プログラミングインタフェースの実現に関する。
【０００２】
【従来の技術】
Ｄ１インタフェースは、装置間においてディジタルビデオデータを転送するために、ディジタルビデオの世界で広く受け入れられている。ディジタルビデオエンコーダのような従来のディジタルビデオ装置は、一般に、ディジタルビデオデータを受信するのに８又は１０ビット何れかのディジタルビデオ入力インタフェースを有する。更に、ほとんどのビデオ装置は、プログラミングデータを受信するプログラミングインタフェースを必要とする。Ｉ^２Ｃ（Ｉｎｔｅｒ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）バスインタフェースの場合、プログラミングデータ用に２本のピンが必要とされるであろう。パラレルインタフェースの場合、９乃至１０本のピンが一般に必要とされる。このような従来のビデオ装置において結果として得られる領域の増加は重要な意味をもつ。とりわけ、現在、製造プロセスが一層縮小化するにつれて、ほとんどのビデオ装置は、もはやコアリミテッドではなく、パッドリミテッドになりつつある。更に、上記のような従来のビデオ装置においては、別個のインタフェースを用いる予測可能且つ同期させたプログラミングが非常に複雑化している。加えて、プログラミングイベントをリアルタイムイベントと同期させることは、バス及びインタフェースの待ち時間を予測するのがあまりに高度で困難であるので、ほとんどの従来のビデオ装置に関してほぼ不可能である。同期化により、特殊なビデオ効果（例えば、テレテキスト及びクローズドキャプションの用途）が見られるようになる。
【０００３】
【発明が解決しようとする課題】
従って、ビデオ／グラフィックス装置のピン数の節減を提供するとともに、リアルタイムでのプログラミングデータの伝送と、プログラミングデータのデータストリームとの同期とを可能にするプログラミングインタフェースの効果的な実現の必要性が存在する。
【０００４】
【課題を解決するための手段】
本発明は、プログラミングデータをディジタルビデオ／グラフィックスデータに埋め込むことによって、高コストのプログラミングピンの節減を可能にするＤ１組み込み型プログラミングインタフェースの実現を提供する。このプログラミングデータは、通常のＶＢＩ（垂直帰線消去期間）データとして、Ｄ１インタフェースを介してＤ１受信ディジタルビデオ／グラフィックス装置に送信される。更に、本発明は、プログラミングイベントをディジタルビデオ／グラフィックスストリームと簡単に同期させるやり方を提供し、Ｄ１受信ディジタルビデオ装置をリアルタイムでプログラミング／再プログラミングする柔軟性を与える。
【０００５】
本発明によると、データフォーマッタが、Ｄ１組み込み型プログラミングインタフェースを実現するために設けられる。このデータフォーマッタは、ビデオ／グラフィックスデータストリーム及びプログラミングデータを受信し、アクティブビデオデータ及び前記プログラミングデータを含む出力ストリームを供給するデータフォーマッティング回路と、このデータフォーマッティング回路に動作可能に結合され、該データフォーマッティング回路に、出力ストリームの予め決定されたインターバル（期間）にプログラミングデータを埋め込ませるコントローラとを有する。
【０００６】
本発明の実施例によると、予め決定されたインターバルは、アクティブビデオデータ間にある。好適には、予め決定されたインターバルは、垂直帰線消去期間であり、プログラミングデータは、ＶＢＩデータとして供給される。本発明の別の実施例では、予め決定されたインターバルが、水平帰線消去期間である。本発明の他の実施例では、予め決定されたインターバルが、垂直帰線消去期間及び水平帰線消去期間を含む。
【０００７】
更に、本発明によると、ビデオ／グラフィックスプロセッサが提供される。このプロセッサは、ビデオ／グラフィックスデータを受信し、該データを処理し、ビデオ／グラフィックスデータストリーム及びプログラミングデータを供給する処理パイプラインと、該パイプラインに動作可能に結合されるとともに、上記に説明されたものと同じやり方で構成されるデータフォーマッタとを有する。
【０００８】
本発明のより完全な理解に加えてその他の目的及び功績は、添付図面と共に理解される以下の説明及び請求項を参照することによって、明らかとなりその良さが評価されるであろう。
【０００９】
本発明は、例示として添付する図面を参照して、更に詳細に説明される。
【００１０】
以下の図面を通して、同じ参照符号は、類似又は一致する特徴又は機能を示す。
【００１１】
【発明の実施の形態】
図１は、本発明を実施するのに適した例示的なシステムの機能ブロック図を示す。図１に図示されるように、ディジタルビデオ／グラフィックスソース１０は、ディジタルビデオ／グラフィックス信号をメモリバッファ１６に供給する。このディジタルデータは、標準フォーマットでメモリバッファ１６に記憶される。要求時、ビデオ／グラフィックスデータプロセッサ２０が、処理を行うためにディジタルデータを受信する。プロセッサ２０は、処理されたデータを予め決定されたフォーマットでビデオ／グラフィックスエンコーダ２６へ伝送する。エンコーダ２６は、前記データを符号化し、表示のためこれらデータを表示装置３０へ伝送する。
【００１２】
図２は、本発明によるプロセッサ２０の機能ブロック図を示す。プロセッサ２０は、従来のビデオ／グラフィックス処理パイプライン３６及び出力フォーマッタ４０を有する。当業者によれば理解されるであろうが、パイプライン３６は、例えば、画素フォーマッティング、色空間変換、変換フィルタリング、及び画素混合など、よく知られた機能を実行する。出力フォーマッタ４０は、マルチプレクサでありうるデータフォーマッティング回路４６と、前記フォーマッティング回路に動作可能に結合されたコントローラ５０とを有する。
【００１３】
フォーマッティング回路４６は、パイプライン３６からのＳＡＶ（スタートアクティブビデオ）、ＥＡＶ（エンドアクティブビデオ）及びＢＬＮ（ブランキング）信号を含むデータストリーム５８に加えて、ディジタルビデオ／グラフィックスデータストリーム５２とプログラミングデータ５４とを受信し、Ｄ１様のビデオ出力ストリーム６４を供給する。コントローラ５０は、Ｈｂｌａｎｋ（水平帰線消去）、Ｖｓｙｎｃ（垂直同期）、Ｐｃｌｋ（画素クロック）及びＭｃｌｋ（マルチプレクサクロック）を含む種々の従来の信号をパイプライン３６から受信する。コントローラ５０は、フォーマッティング回路４６を制御して、プログラミングデータ５４をＶＢＩデータとして出力ビデオ／グラフィックスストリーム６４の垂直帰線消去期間（ＶＢＩ）に埋め込ませることを可能にする。プログラミングデータを出力ビデオストリームに埋め込むことによって、本発明は、高コストのプログラミングピンを節減し、リアルタイムでディジタルビデオ／グラフィックス装置をプログラム／再プログラムする能力を提供する。
【００１４】
図３は、出力ストリーム６４の例示的なビデオフレーム７０の一般的な配置及びコンテンツを示す。ビデオフレーム７０は、アクティブビデオデータを含むアクティブビデオ部分７２と、垂直帰線消去期間（ＶＢＩ）７４と、水平帰線消去期間７６とを含む。各々のＶＢＩ７４は、例えば、クローズドキャプション（ＣＣ）データ又はテレテキスト（ＴＴＸ）データなど種々のデータを含む。本発明によると、プログラミングデータはＶＢＩデータとしてＶＢＩ７４に埋め込まれる。このようにして、プログラミングデータをＤ１受信ディジタルビデオ／グラフィックス装置に送信することは、ちょうどディジタルインタフェースを介して別のタイプのＶＢＩデータを送信することとよく似ている。プログラミングデータは、ＶＢＩ７４に加えて、（一般的にデータを含まない）水平帰線消去期間７６に埋め込まれることもできる。
【００１５】
図４は、本発明によって、埋め込まれたプログラミングデータをもつ出力ストリーム６４のＶＢＩデータストリームを図示する。このプログラミングデータは、通常のＶＢＩデータとして送信され、かかるＶＢＩデータは、補助データヘッダ（ＡＮＣヘッダ）、バイト及びワードカウントなどを含む。ストリームのコード“ＦＦ　ＦＦ　００”は、ＶＢＩプログラミングデータの始まり（スタート）を示す。ＩＤＩ２データバイトは、ストリームによって送信されるプログラミングデータのタイプ（例えば、ＣＣ，ＴＴＸ）を含む。１１１１を伴うＩＤＩ２の下位の４ビットは、プログラミングデータを示す。プログラミングデータは、例えば、ａｄｄ，Ｄ１などのアドレスデータの対として送信される。かかるアドレスは、この対の該データが記憶されるべき受信装置のレジスタのものである。
【００１６】
従って、本発明は、プログラミングイベントをディジタルビデオ／グラフィックスストリームと簡単に同期させるやり方を提供する。
【００１７】
図５は、本発明によるコントローラ５０を示す。コントローラ５０は、ラインシーケンサ９６及びコンポーネントシーケンサ９８を有する。ラインシーケンサ９６は、ビデオラインの基本エレメントの状況を把握する状態機械（ステートマシン）であり、パイプライン３６から到来する同期信号Ｈ／Ｖ−Ｓｙｎｃによって制御される。この状態機械は、ＨＡＣＴ（水平アクティブ領域）と、ＨＢＬＳ（水平帰線消去スタート）と、ＨＢＬ（水平帰線消去期間）と、ＨＢＬＥ（水平帰線消去エンド）との４つの状態を遷移する。ラインシーケンサ９６の現行の状態に依って、異なる制御情報がコンポーネントシーケンサ９８へ送信される。コンポーネントシーケンサ９８は、適正な出力フォーマット、すなわち、ＲＧＢ又はＹＵＶの適正なマルチプレクスオーダーの生成と、ＳＡＶ及びＥＡＶ情報の出力データストリームへの挿入とをつかさどる別の状態機械である。コンポーネントシーケンサ９８への入力は、ラインシーケンサ９６により与えられる制御情報と、制御レジスタ（図示せず）において指定される出力モードとである。
【００１８】
本発明は、特定の実施例とともに説明されてきたとはいえ、上記の説明に照らし合わせれば、当業者にとって、多くの代替、変更及び変形例が明らかであろうことは明白である。従って、本発明は、全てのこのような代替、変更及び変形例を添付される請求項の精神及び見地の範囲に入るものとして受け入れることを意図する。
【図面の簡単な説明】
【図１】本発明を実施するのに適した例示的なシステムの機能ブロック図である。
【図２】本発明によるプロセッサの機能ブロック図である。
【図３】図２の出力ストリームの例示的なビデオフレームの一般的な配置及びコンテンツを示す。
【図４】本発明による、プログラミングデータが埋め込まれた出力ストリームのＶＢＩデータストリームを図示する。
【図５】本発明によるコントローラを示す。

Claims (20)

1. ビデオ／グラフィックスデータストリーム及びプログラミングデータを受信し、アクティブビデオデータ及び前記プログラミングデータを含む出力ストリームを供給するデータフォーマッティング回路と、
   前記データフォーマッティング回路に動作可能に結合され、該データフォーマッティング回路に、前記出力ストリームの予め決定されたインターバルに前記プログラミングデータを埋め込ませるコントローラと、
   を有するデータフォーマッタ。
2. 前記予め決定されたインターバルが、前記アクティブビデオデータの間にある、請求項１に記載のデータフォーマッタ。
3. 前記予め決定されたインターバルが、垂直帰線消去期間であり、前記プログラミングデータが、垂直帰線消去期間データとして供給される、請求項１に記載のデータフォーマッタ。
4. 前記予め決定されたインターバルが、水平帰線消去期間である、請求項１に記載のデータフォーマッタ。
5. 前記予め決定されたインターバルが、垂直帰線消去期間及び水平帰線消去期間を含む、請求項１に記載のデータフォーマッタ。
6. 前記プログラミングデータが、アドレスデータの対を含む、請求項１に記載のデータフォーマッタ。
7. 前記データフォーマッティング回路が、マルチプレクサを含む、請求項１に記載のデータフォーマッタ。
8. ビデオ／グラフィックスデータを受信し、該データを処理し、ビデオ／グラフィックスデータストリーム及びプログラミングデータを供給する処理パイプラインと、
   前記パイプラインに動作可能に結合されるデータフォーマッタであって、前記ビデオ／グラフィックスデータストリーム及び前記プログラミングデータを受信し、アクティブビデオデータ及び前記プログラミングデータを含む出力ストリームを供給するデータフォーマッティング回路と、前記データフォーマッティング回路に動作可能に結合され、該データフォーマッティング回路に、前記出力ストリームの予め決定されたインターバルに前記プログラミングデータを埋め込ませるコントローラとを有する前記データフォーマッタと、
   を有するビデオ／グラフィックスプロセッサ。
9. 前記予め決定されたインターバルが、前記アクティブビデオデータ間にある、請求項８に記載のビデオ／グラフィックスプロセッサ。
10. 前記予め決定されたインターバルが、垂直帰線消去期間であり、前記プログラミングデータが、垂直帰線消去期間データとして供給される、請求項８に記載のビデオ／グラフィックスプロセッサ。
11. 前記予め決定されたインターバルが、水平帰線消去期間である、請求項８に記載のビデオ／グラフィックスプロセッサ。
12. 前記予め決定されたインターバルが、垂直帰線消去期間及び水平帰線消去期間を含む、請求項８に記載のビデオ／グラフィックスプロセッサ。
13. 前記プログラミングデータが、アドレスデータの対を含む、請求項８に記載のビデオ／グラフィックスプロセッサ。
14. 前記データフォーマッティング回路が、マルチプレクサを含む、請求項８に記載のビデオ／グラフィックスプロセッサ。
15. プログラミングデータと、アクティブビデオデータを含むビデオ／グラフィックスデータストリームとを受信するステップと、
    前記プログラミングデータを、前記アクティブビデオデータを含む出力ストリームの予め決定されたインターバルに埋め込むステップと、
    前記出力ストリームを供給するステップと、を有する方法。
16. 前記予め決定されたインターバルが、前記アクティブビデオデータの間にある、請求項１５に記載の方法。
17. 前記予め決定されたインターバルが、垂直帰線消去期間であり、前記プログラミングデータが、垂直帰線消去期間データとして供給される、請求項１５に記載の方法。
18. 前記予め決定されたインターバルが、水平帰線消去期間である、請求項１５に記載の方法。
19. 前記予め決定されたインターバルが、垂直帰線消去期間及び水平帰線消去期間を含む、請求項１５に記載の方法。
20. 前記プログラミングデータが、アドレスデータの対を含む、請求項１５に記載の方法。

Images