KR20020065584A - 데이터 포맷터, 비디오/그래픽 프로세서 및 그 방법 - Google Patents
데이터 포맷터, 비디오/그래픽 프로세서 및 그 방법 Download PDFInfo
- Publication number
- KR20020065584A KR20020065584A KR1020027007831A KR20027007831A KR20020065584A KR 20020065584 A KR20020065584 A KR 20020065584A KR 1020027007831 A KR1020027007831 A KR 1020027007831A KR 20027007831 A KR20027007831 A KR 20027007831A KR 20020065584 A KR20020065584 A KR 20020065584A
- Authority
- KR
- South Korea
- Prior art keywords
- data
- programming
- video
- blanking interval
- predetermined interval
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N7/00—Television systems
- H04N7/08—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division
- H04N7/087—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only
- H04N7/088—Systems for the simultaneous or sequential transmission of more than one television signal, e.g. additional information signals, the signals occupying wholly or partially the same frequency band, e.g. by time division with signal insertion during the vertical blanking interval only the inserted signal being digital
Abstract
본 발명은 프로그래밍 데이터를 디지털 비디오/그래픽 데이터 내에 내장함으로써 고가의 프로그래밍 핀을 줄일 수 있도록 하는 D1 내장 프로그래밍 인터페이스의 실시를 제공한다. 그런 다음, 프로그래밍 데이터는 정규의 VBI(vertical blanking interval) 데이터로서 D1 인터페이스를 통해서 D1 수신 디지털 비디오/그래픽 디바이스에 전송된다. 또한, 본 발명은 프로그래밍 이벤트를 디지털 비디오/그래픽 스트림에 용이하게 동기화하는 방법을 제공하며, D1 수신 디지털 비디오/그래픽 디바이스를 실시간으로 프로그래밍/리프로그래밍하는 유연성을 제공한다. 본 발명에서는, 데이터 포맷터가 제공되어 D1 내장 프로그래밍 인터페이스를 실시한다. 본 발명에 따라, 프로그래밍 데이터는 출력 스트림 내의 수직 블랭킹 간격 내에 내장될 수 있다. 이와 달리, 프로그래밍 데이터는 수평 블랭킹 간격 내에 내장되거나, 또는 출력 스트림 내의 수직 블랭킹 간격 및 수평 블랭킹 간격 내에 내장될 수 있다.
Description
D1 인터페이스는 디지털 비디오 분야에서 디바이스간에 디지털 비디오 데이터를 전송하는 데에 광범위하게 수용되고 있다. 디지털 비디오 인코더와 같은 통상적인 디지털 비디오 디바이스는 디지털 비디오 데이터를 수신하기 위하여 전형적으로 8 또는 10 비트 비디오 입력 인터페이스 중 하나의 인터페이스를 가진다. 추가적으로, 대부분의 비디오 디바이스는 프로그래밍 데이터를 수신하기 위한 프로그래밍 인터페이스를 필요로 한다. I2C(Inter Integrated Circuit) 버스 인터페이스의 경우에, 데이터를 프로그래밍하는 데에 2개의 핀이 요구될 것이다. 병렬 인터페이스의 경우에, 9 내지 10개의 핀이 전형적이다. 이러한 통상적인 비디오 디바이스에서는 최종적인 영역의 증가가 상당하게 된다. 특히, 현재에, 제조 프로세스가 점점 더 작아지기 때문에, 대부분의 비디오 디바이스는 더 이상 코어 제한적(core limited)이지 않으며, 패드 제한적(pad limited)이다. 더욱이, 이러한 통상적인 비디오 디바이스에서, 개별적인 인터페이스를 이용하는 예측가능하고, 동기화된 프로그래밍은 매우 복잡하다. 추가적으로, 프로그래밍 이벤트를 실시간 이벤트에 동기화하는 것은, 버스 및 인터페이스 대기 시간(latency)이 매우 높고 예측이 어렵기 때문에 대부분의 통상적인 비디오 디바이스에 있어서는 거의 불가능하다. 동기화는 특별한 비디오 효과(예를 들면, 텔레텍스트 및 폐쇄 캡션 애플리케이션)를 볼 수 있게 한다.
따라서, 비디오/그래픽 디바이스 상의 핀의 수를 줄이며, 프로그래밍 데이터의 실시간 전송 및 프로그래밍 데이터의 데이터 스트림에의 동기화를 가능하게 하는 프로그래밍 인터페이스의 효과적인 실시가 요구된다.
발명의 개요
본 발명은 프로그래밍 데이터를 디지털 비디오/그래픽 데이터에 내장함으로써 고가의 프로그래밍 핀을 줄일 수 있게 하는 D1 내장 프로그래밍 인터페이스의 실시를 제공한다. 그런 다음, 프로그래밍 데이터는 정규 VBI(수직 블랭킹 간격(vertical blanking interval)) 데이터로서 D1 인터페이스를 통하여 D1 수신 디지털 비디오/그래픽 디바이스로 전송된다. 또한, 본 발명은 프로그래밍 이벤트를 디지털 비디오/그래픽 스트림에 용이하게 동기화하는 방법을 제공하며, D1 수신디지털 비디오 디바이스를 실시간으로 프로그래밍/리프로그래밍(programming/reprogramming)하는 유연성을 제공한다.
본 발명에 따르면, D1 내장 프로그래밍 인터페이스를 구현하기 위한 데이터 포맷터(a data formatter)가 제공된다. 데이터 포맷터는 비디오/그래픽 스트림을 수신하고, 활성 비디오 데이터 및 프로그래밍 데이터를 포함하는 출력 스트림을 제공하도록 구성된 데이터 포맷팅 회로(a data formatting circuit)와, 데이터 포맷팅 회로에 동작상 결합된, 데이터 포맷팅 회로가 사전 결정된 간격으로 출력 스트림 내에 프로그래밍 데이터를 내장할 수 있도록 구성된 제어기를 포함한다.
본 발명의 한 실시예에서, 사전 결정된 간격이 활성 비디오 데이터 사이에 존재한다. 바람직하게, 사전 결정된 간격은 수직 블랭킹 간격(a vertical blanking interval)이며, 프로그래밍 데이터는 VBI 데이터로 제공된다. 본 발명의 다른 실시예에서, 사전 결정된 간격은 수평 블랭킹 간격(a horizontal blanking interval)이다. 본 발명의 다른 실시예에서, 사전 결정된 간격은 수직 블랭킹 간격 및 수평 블랭킹 간격을 포함한다.
본 발명에 따르면, 비디오/그래픽 프로세서가 또한 제공된다. 이 프로세서는 비디오/그래픽 데이터를 수신하고, 데이터를 처리하여 비디오/그래픽 데이터 스트림 및 프로그래밍 데이터를 제공하도록 구성된 처리 파이프라인(a processing pipeline)과, 파이프라인에 동작상 결합된, 상기 기술된 바와 동일한 방식으로 구성된 데이터 포맷터를 포함한다.
다른 목적 및 본 발명의 보다 완전한 이해는 수반하는 도면을 참조한 아래의상세한 설명 및 청구항으로부터 명백해질 것이다.
이제, 본 발명은 수반하는 도면을 참조하여 보다 상세히 설명될 것이다.
본 발명은 전반적으로 프로그래밍 인터페이스(programming interface)에 관한 것으로, 보다 구체적으로는 D1 내장 프로그래밍 인터페이스(a D1 embedded programming interface)에 관한 것이다.
도 1은 본 발명을 실시하는 데에 적합한 예시적인 시스템의 기능 블록도,
도 2는 본 발명에 따른 프로세서의 기능 블록도,
도 3은 도 2의 출력 스트림의 예시적인 비디오 프레임의 통상적인 배열 및 컨텐츠를 도시하는 도면,
도 4는 본 발명에 따라 프로그래밍 데이터가 내장된 출력 스트림에서의 VBI 데이터 스트림을 도시하는 도면,
도 5는 본 발명에 따른 제어기를 도시하는 도면.
도면에서, 동일한 참조 부호는 유사하거나 대응되는 특징부 또는 기능부를 나타낸다.
도 1은 본 발명을 실시하는 데에 적합한 예시적인 시스템의 기능 블록도를 도시한다. 도 1에 도시된 바와 같이, 디지털 비디오/그래픽 소스(a digital video/graphic source)(10)는 디지털 비디오/그래픽 신호를 메모리 버퍼(a memory buffer)(16)에 공급한다. 디지털 데이터는 표준 포맷으로 메모리 버퍼(16)내에 저장된다. 커맨드(command) 시에, 비디오/그래픽 데이터 프로세서(20)는 처리를 위하여 디지털 데이터를 수신한다. 프로세서(20)는 처리된 데이터를 사전 결정된 포맷으로 비디오/그래픽 인코더(a video/graphic encoder)(26)에 전송한다. 그런 다음, 인코더(26)는 데이터를 인코딩하여, 이를 디스플레이를 위하여 디스플레이 디바이스(30)에 전송한다.
도 2는 본 발명에 따른 프로세서(20)의 기능 블록도를 도시한다. 프로세서(20)는 통상적인 비디오/그래픽 처리 파이프라인(36) 및 출력 포맷터(40)를 포함한다. 본 기술 분야의 당업자들이 이해할 수 있듯이, 파이프라인(36)은 픽셀 포맷팅(pixel formatting), 컬러 스페이스 변환(color space conversion), 변환 필터링(transformation filtering) 및 픽셀 믹싱(pixel mixing) 등과 같은 잘 알려진 기능을 수행한다. 출력 포맷터(40)는 멀티플렉서(a multiplexer)일 수 있는 데이터 포맷팅 회로(46)와 포맷팅 회로에 동작상 결합된 제어기(50)를 포함한다.
포맷팅 회로(46)는 파이프라인(36)으로부터의 SAV(활성 비디오 개시(start active video)), EAV(활성 비디오 종료(end active video)) 및 BLN(블랭킹(blanking)) 신호를 포함하는 데이터 스트림(58)과 함께 디지털 비디오/그래픽 데이터 스트림(52) 및 프로그래밍 데이터(54)를 수신하며, D1과 유사한 비디오 출력 스트림(a D1 like video output stream)(64)을 제공한다. 제어기(50)는 파이프라인(36)으로부터 Hblank(수평 블랭킹(horizontal blanking)), Vsynk(수직 동기화(vertical synchronization)), Pclk(픽셀 클럭(pixel clock)) 및 Mclk(멀티플렉서 클럭(multiplexer clock))를 포함하는 다양한 통상적인 신호를 수신한다. 제어기(50)는 포맷팅 회로(46)를 제어하여 프로그래밍 데이터(54)가 VBI 데이터로서 출력 비디오/그래픽 스트림(64)의 수직 블랭킹 간격(VBI) 내에 내장될 수 있도록 한다. 프로그래밍 데이터를 출력 비디오 스트림 내에 내장함으로써, 본 발명은 고가의 프로그래밍 핀을 줄이며, 실시간으로 디지털 비디오/그래픽 디바이스를 프로그래밍/리프로그래밍하는 능력을 제공한다.
도 3은 출력 스트림(64)의 예시적인 비디오 프레임(70)의 통상적인 배열 및 컨텐츠를 도시한다. 비디오 프레임(70)은 활성 비디오 데이터, 수직 블랭킹 간격(VBI)(74) 및 수평 블랭킹 간격(76)을 포함하는 활성 비디오부(72)를 포함한다. 각각의 VBI(74)는 폐쇄 캡션 데이터(closed-caption(CC) data), 텔레텍스트 데이터(teletext(TTX) data) 등과 같은 다양한 데이터를 포함한다. 본 발명에 따르면, 프로그래밍 데이터는 VBI 데이터로서 VBI(74) 내에 내장된다. 이러한 방식으로, 프로그래밍 데이터를 D1 수신 디지털 비디오/그래픽 디바이스로 전송하는 것은 다른 타입의 VBI 데이터를 디지털 인터페이스를 거쳐서 전송하는 것과 같다. 또한, 프로그래밍 데이터는 VBI(74)에 추가하여, (통상적으로 데이터를 포함하지 않는)수평 블랭킹 간격(76) 내에 내장될 수 있다.
도 4는 본 발명에 따른, 프로그래밍 데이터가 내장된 출력 스트림(64) 내의 VBI 데이터 스트림을 도시한다. 프로그래밍 데이터는 보조 데이터 헤더(ancillary data header(ANC header)), 바이트 및 워드 카운트(byte and word counts) 등을 포함하는 정규의 VBI 데이터로서 전송된다. 스트림 내의 코드 "FF FF 00"은 VBI 프로그래밍 데이터의 개시를 지시한다. IDI2 데이터 바이트는 스트림에 의해 전송된 프로그래밍 데이터 타입(예를 들면, CC, TTX)을 포함한다. 1111을 가지는 IDI2의하부의 4 비트는 프로그래밍 데이터를 지시한다. 프로그래밍 데이터는 어드레스-데이터 쌍으로서, 예를 들면 add, D1로 전송되며, 어드레스는 데이터 쌍이 저장되는 수신 디바이스 내의 레지스터의 어드레스이다.
따라서, 본 발명은 프로그래밍 이벤트를 디지털 비디오/그래픽 스트림에 용이하게 동기화시키는 방법을 제공한다.
도 5는 본 발명에 따른 제어기(50)를 도시한다. 제어기(50)는 라인 시퀀서(a line sequencer)(96) 및 구성 요소 시퀀서(a component sequencer)(98)를 포함한다. 라인 시퀀서(96)는 비디오 라인의 기본 요소의 정보를 얻어내는 상태 머신(a state machine)이다. 이것은 파이프라인(36)으로부터 유입되는 동기화 신호 H/V-Sync에 의해서 제어된다. 상태 머신은 4개의 상태, 즉 HACT(수평 활성 영역(horizontal active area)), HBLS(수평 블랭크 개시(horizontal blank start)), HBL(수평 블랭킹 간격(horizontal blanking interval)), HBLE(수평 블랭킹 종료(horizontal blanking end))를 통해서 천이된다. 라인 시퀀서(96)의 현재 상태에 따라, 상이한 제어 정보가 구성 요소 시퀀서(98)에 전송된다. 구성 요소 시퀀서(98)는 올바른 출력 포맷, 즉 RGB 또는 YUV의 올바른 멀티플렉스 순서의 생성과 출력 데이터 스트림내로의 SAV 및 EAV 정보의 삽입을 책임지는 다른 상태 머신이다. 구성 요소 시퀀서(98)로의 입력은 라인 시퀀서(96)에 의해서 제공되는 제어 정보 및 제어 레지스터(도시되지 않음) 내에서 특정된 출력 모드이다.
본 발명이 특정 실시예와 관련하여 기술되었지만, 앞선 설명을 참조하여 많은 대안, 변형 및 변경이 가능함은 본 기술 분야의 당업자에게 자명할 것이다. 따라서,본 발명은 첨부된 청구항의 사상과 범위 내에 놓이는 이러한 모든 대안과, 변형과 변경을 포함한다.
Claims (20)
- 비디오/그래픽 데이터 스트림(a video/graphics data stream) 및 프로그래밍 데이터(programming data)를 수신하고, 활성 비디오 데이터(active video data) 및 상기 프로그래밍 데이터를 포함하는 출력 스트림을 제공하도록 구성되는 데이터 포맷팅 회로(a data formatting circuit)(46)와,상기 데이터 포맷팅 회로에 동작상 결합되는, 상기 데이터 포맷팅 회로가 상기 프로그래밍 데이터를 상기 출력 스트림 내의 사전 결정된 간격 내에 내장하도록 구성되는 제어기(50)를 포함하는 데이터 포맷터(40).
- 제 1 항에 있어서,상기 사전 결정된 간격은 상기 활성 비디오 데이터 사이에 존재하는 데이터 포맷터.
- 제 1 항에 있어서,상기 사전 결정된 간격은 수직 블랭킹 간격(a vertical blanking interval(VBI))이며, 상기 프로그래밍 데이터는 VBI 데이터로서 제공되는 데이터포맷터.
- 제 1 항에 있어서,상기 사전 결정된 간격은 수평 블랭킹 간격(a horizontal blanking interval)인 데이터 포맷터.
- 제 1 항에 있어서,상기 사전 결정된 간격은 수직 블랭킹 간격(VBI) 및 수평 블랭킹 간격을 포함하는 데이터 포맷터.
- 제 1 항에 있어서,상기 프로그래밍 데이터는 어드레스-데이터 쌍(address-data pairs)을 포함하는 데이터 포맷터.
- 제 1 항에 있어서,상기 데이터 포맷팅 회로는 멀티플렉서(multiplexer)를 포함하는 데이터 포맷터.
- 비디오/그래픽 데이터를 수신하고, 상기 데이터를 처리하며, 비디오/그래픽 데이터 스트림 및 프로그래밍 데이터를 제공하도록 구성되는 처리 파이프라인(a processing pip)(36)과,상기 파이프라인에 동작상 결합되는 데이터 포맷터(40)를 포함하되,상기 데이터 포맷터는상기 비디오/그래픽 데이터 스트림 및 상기 프로그래밍 데이터를 수신하고, 활성 비디오 데이터 및 상기 프로그래밍 데이터를 포함하는 출력 스트림을 제공하도록 구성되는 데이터 포맷팅 회로(46)와,상기 데이터 포맷팅 회로에 동작상 결합되는, 상기 데이터 포맷팅 회로가 상기 프로그래밍 데이터를 상기 출력 스트림 내의 사전 결정된 간격 내에 내장하도록 구성되는 제어기(50)를 포함하는 비디오/그래픽 프로세서(20).
- 제 8 항에 있어서,상기 사전 결정된 간격은 상기 활성 비디오 데이터 사이에 존재하는 비디오/그래픽 프로세서.
- 제 8 항에 있어서,상기 사전 결정된 간격은 수직 블랭킹 간격(VBI)이며, 상기 프로그래밍 데이터는 VBI 데이터로서 제공되는 비디오/그래픽 프로세서.
- 제 8 항에 있어서,상기 사전 결정된 간격은 수평 블랭킹 간격인 비디오/그래픽 프로세서.
- 제 8 항에 있어서,상기 사전 결정된 간격은 수직 블랭킹 간격(VBI) 및 수평 블랭킹 간격을 포함하는 비디오/그래픽 프로세서.
- 제 8 항에 있어서,상기 프로그래밍 데이터는 어드레스-데이터 쌍을 포함하는 비디오/그래픽 프로세서.
- 제 8 항에 있어서,상기 데이터 포맷팅 회로는 멀티플렉서를 포함하는 비디오/그래픽 프로세서.
- 프로그래밍 데이터 및 활성 비디오 데이터를 포함하는 비디오 그래픽 데이터 스트림을 수신하는 단계와,상기 프로그래밍 데이터를, 상기 활성 비디오 데이터를 포함하는 출력 스트림 내의 사전 결정된 간격 내에 내장하는 단계와,상기 출력 스트림을 제공하는 단계를 포함하는 방법.
- 제 15 항에 있어서,상기 사전 결정된 간격은 상기 활성 비디오 데이터 사이에 존재하는 방법.
- 제 15 항에 있어서,상기 사전 결정된 간격은 수직 블랭킹 간격(VBI)이며, 상기 프로그래밍 데이터는 VBI 데이터로서 제공되는 방법.
- 제 15 항에 있어서,상기 사전 결정된 간격은 수평 블랭킹 간격인 방법.
- 제 15 항에 있어서,상기 사전 결정된 간격은 수직 블랭킹 간격(VBI) 및 수평 블랭킹 간격을 포함하는 방법.
- 제 15 항에 있어서,상기 프로그래밍 데이터는 어드레스-데이터 쌍을 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US69334500A | 2000-10-20 | 2000-10-20 | |
| US09/693,345 | 2000-10-20 | ||
| PCT/EP2001/011878 WO2002035837A2 (en) | 2000-10-20 | 2001-10-12 | D1 embedded programming interface |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20020065584A true KR20020065584A (ko) | 2002-08-13 |
Family
ID=24784270
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020027007831A KR20020065584A (ko) | 2000-10-20 | 2001-10-12 | 데이터 포맷터, 비디오/그래픽 프로세서 및 그 방법 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2004512779A (ko) |
| KR (1) | KR20020065584A (ko) |
| WO (1) | WO2002035837A2 (ko) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5914884B2 (ja) * | 2010-02-10 | 2016-05-11 | パナソニックＩｐマネジメント株式会社 | デジタルビデオ信号出力装置および表示装置、デジタルビデオ信号出力方法および受信方法 |
| KR101877775B1 (ko) * | 2012-11-26 | 2018-07-13 | 삼성전자주식회사 | 무선통신 시스템에서 기지국 간 협업 통신을 위한 간섭 제거 코드를 할당하는 방법 및 장치 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4536791A (en) * | 1980-03-31 | 1985-08-20 | Tocom, Inc. | Addressable cable television control system with video format data transmission |
| FR2729265B1 (fr) * | 1995-01-06 | 1997-04-04 | Thomson Consumer Electronics | Systeme televisuel de generation et d'exploitation de donnees et ensemble recepteur permettant d'afficher de telles donnees et des images video |
-
2001
- 2001-10-12 WO PCT/EP2001/011878 patent/WO2002035837A2/en not_active Application Discontinuation
- 2001-10-12 KR KR1020027007831A patent/KR20020065584A/ko not_active Application Discontinuation
- 2001-10-12 JP JP2002538674A patent/JP2004512779A/ja not_active Withdrawn
Also Published As
| Publication number | Publication date |
|---|---|
| WO2002035837A3 (en) | 2002-08-01 |
| WO2002035837A2 (en) | 2002-05-02 |
| JP2004512779A (ja) | 2004-04-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Damouny | Teletext Decoders--Keeping up With The Latest Technology Advances | |
| US4800376A (en) | Multiple display system | |
| US5850266A (en) | Video port interface supporting multiple data formats | |
| JP2008268971A (ja) | 画面上の画像フレームを更新する方法及び表示システム | |
| EP0366871B1 (en) | Apparatus for processing video signal | |
| EP0154301A2 (en) | Display unit | |
| KR100677091B1 (ko) | 기능 확장이 가능한 멀티미디어기기 및 그를 이용한 기능확장방법 | |
| KR100244225B1 (ko) | 디티브이의 입력 영상 변환장치 | |
| JPWO2015133249A1 (ja) | 送信装置、送信方法、受信装置および受信方法 | |
| US5386238A (en) | Combination TV receiver and teletext processor with on-screen message capability | |
| JPH0410111B2 (ko) | ||
| KR20020065584A (ko) | 데이터 포맷터, 비디오/그래픽 프로세서 및 그 방법 | |
| EP0887768A3 (en) | A graphic processor and a graphic processing method | |
| DE102005019264B4 (de) | Speichersystem für Digital-Video und sich darauf beziehendes Verfahren zur Speicherung von Digital-Video-Daten | |
| JPS5528691A (en) | Transmission and reception system for video and data | |
| KR100343385B1 (ko) | 온 스크린 디스플레이 커서 표시방법 및 오에스디 영상표시장치 | |
| EP0967801A1 (en) | Method and apparatus for multistandard video data acquisition | |
| US6137538A (en) | Bus system for a television signal processing device | |
| US7555125B2 (en) | Systems and methods for generation of time-dependent control signals for video signals | |
| KR100250941B1 (ko) | Dvb용 위성방송 수신기에서 텔리텍스트 서비스를 위한 플로우 컨트롤장치 및 방법 | |
| KR100608047B1 (ko) | Ｐｃ와의 인터페이스가 가능한 부가 기능 처리 장치 | |
| JPS62219881A (ja) | 多機能ｔｖ受信機 | |
| US20020075294A1 (en) | Digital broadcast receiving device and digital broadcast receiving method | |
| KR100522606B1 (ko) | 부가 기능을 용이하게 수행할 수 있는 구조를 가지는 디지털 ａｖ 시스템 | |
| KR930007008B1 (ko) | 호환성을 가지는 텔렉텍스트의 인터페이스 회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| WITN | Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid |