JP2004507119A - スイッチング周波数ディザリングによるemiの低減 - Google Patents

スイッチング周波数ディザリングによるemiの低減 Download PDF

Info

Publication number
JP2004507119A
JP2004507119A JP2001524278A JP2001524278A JP2004507119A JP 2004507119 A JP2004507119 A JP 2004507119A JP 2001524278 A JP2001524278 A JP 2001524278A JP 2001524278 A JP2001524278 A JP 2001524278A JP 2004507119 A JP2004507119 A JP 2004507119A
Authority
JP
Japan
Prior art keywords
frequency
switching
switching frequency
register
selecting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001524278A
Other languages
English (en)
Other versions
JP2004507119A5 (ja
JP4629938B2 (ja
Inventor
フォンドウン,アッバス・エイ
コムストック,ルーク
ラカウス,ヘリティアナリソア
Original Assignee
デルファイ・テクノロジーズ・インコーポレーテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by デルファイ・テクノロジーズ・インコーポレーテッド filed Critical デルファイ・テクノロジーズ・インコーポレーテッド
Publication of JP2004507119A publication Critical patent/JP2004507119A/ja
Publication of JP2004507119A5 publication Critical patent/JP2004507119A5/ja
Application granted granted Critical
Publication of JP4629938B2 publication Critical patent/JP4629938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/44Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00Details of apparatus for conversion
    • H02M1/12Arrangements for reducing harmonics from ac input or output
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B15/00Suppression or limitation of noise or interference
    • H04B15/02Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H04B15/04Reducing interference from electric apparatus by means located at or near the interfering apparatus the interference being caused by substantially sinusoidal oscillations, e.g. in a receiver or in a tape-recorder
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04BTRANSMISSION
    • H04B2215/00Reducing interference at the transmission system level
    • H04B2215/064Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Control Of Direct Current Motors (AREA)
  • Dc-Dc Converters (AREA)
  • Control Of Motors That Do Not Use Commutators (AREA)
  • Noise Elimination (AREA)

Abstract

【解決手段】パルス変調制御型自動車モーターにより発生する電磁干渉の帯域幅を制御する方法が開示されている。本方法は、少なくとも1つのレジスタ(302)を含んでいる制御装置であって、作動パラメータ(304)に基づいてモーターを制御するためにモーターと信号通信する制御装置を設ける工程と、パルス変調周波数のセットから第1のパルス変調周波数(306)を選択する工程と、第1のクロック周波数を選択する工程と、第1のホッピング周波数を選択する工程と、第1のスイッチング周波数(312)を選択する工程と、少なくとも1つのレジスタ(302)を初期化する工程と、それにより、規定された少なくとも1つの数を確立する工程と、少なくとも1つのレジスタの規定された少なくとも1つの数、第1のクロック周波数、及び第1のホッピング周波数に基づいて、パルス変調のスイッチング周波数をランダムに変更する工程と、を備えている。
【選択図】図9

Description

【0001】
【従来技術】
全ての商業的電気システムは、特定の電磁干渉(EMI)制約を満たさねばならない。EMI解決策には大抵の場合かなり費用がかかる。システムの中には、費用全体の30%が大型フィルタやシールディングなどのEMI/EMC(互換性)関連であるというものもある。電動パワーステアリング(EPS)システムでは、RFノイズに大きく寄与しているのは、電流制御に使用されるパルス幅変調(PWM)作用である。PWMは、狭帯域ノイズをPWMスイッチング周波数の整数高調波毎にスパイクという形で発生させる。上記の高調波はラジオの出力に明確な信号音として現れることから、車両のラジオは狭帯域ノイズによって相当な被害を被ることになる。この発明は狭帯域ノイズを広帯域ノイズに変換し、PWMのスイッチング周波数を狭い範囲内で変化させることによりそのピーク振幅を小さくする。
【0002】
PWM高周波スパイクは、
【0003】
【数1】
Figure 2004507119
【0004】
により与えられる振幅を有し、ここにAはパルスの振幅、tはPWM「オン」タイム、TはPWMスイッチング期間、fは1/T、即ちスイッチング周波数f、の整数倍数である。スペクトルは、fだけ間隔の空いた一連のスパイクであり、図1に見られるように正弦波形状の包絡線のモジュラスにより限度を画定されている。
【0005】
【課題を解決するための手段】
パルス変調制御型の自動車モーターにより発生するする電磁干渉の帯域幅を制御する方法を開示する。本方法は、少なくとも1つのレジスタを含んでいる制御装置であって、その動作パラメータに基づいてモーターを制御するためにモーターと信号通信する制御装置を提供する工程と、第1のクロック周波数を選択する工程と、第1のスイッチング周波数を選択する工程と、少なくとも1つのレジスタを初期化し、それにより、定められた少なくとも1つの数を設定する工程と、第1のホッピング期間を選択する工程と、少なくとも1つのレジスタの定められた少なくとも1つの数、第1のクロック周波数、及び第1のホッピング周波数に基づいて、パルス変調のスイッチング周波数をランダムに変調する工程と、を備えている。
【0006】
【発明の実施の形態】
PWM周波数「ディザリング」のコンセプトは、特定のPWMスイッチング周波数fを、別のスイッチング周波数fに変更する前の設定数分のPWMスイッチング期間Tの間だけ使用し、この「ホップ」を周期的に行うことを包含している。使用される各スイッチング周波数fは、固有の高調波成分の分だけ寄与するが、絶えず使用されるわけではないので、等価振幅はずっと低くなる。最終的には、ピーク振幅がより低い連続するスペクトルという結果になる。
【0007】
ディザリング処理はシステム全体の費用を低減する。ディザリングは、追加的な構成要素を何ら必要とするわけではなく、ソフトウェアにより実現される。より大きなRFノイズの振幅を許容しながら、同時に放出のピークレベルを低下させるので、フィルタリング及びシールディングに要する費用を低減させることができる。
【0008】
PWM周波数ディザリングには多くのパラメータが関係するが、それらには、スイッチング周波数範囲、使用されるスイッチング周波数の数、ホッピング周波数、及び周波数選択のやり方などが挙げられる。理想的なケースとしては、利用できるスイッチング周波数が無限(連続分布)にあり、その間で非常に素早く変更し、その中からランダムに選択できる場合が考えられる。この場合、RFノイズは、振幅が狭帯域のピークの場合よりも低い、純粋な広帯域になる。
【0009】
都合の悪いことに、理想的な状態は実現不可能なので、システム要求と広帯域の理想との間に妥協を図らねばならない。EPSシステムは、現実的にはランダム選択をすることは不可能であり、ある一定数の個別のスイッチング周波数でしか作動できない。スイッチング周波数を非常に迅速に変えれば、スループット及び安定性の問題が発生することになる。ある範囲内で擬似ランダム数の表を生成すれば、シーケンスがサブ変調を発生させるほどには速く反復できないことを保証することにより、スイッチング周波数のランダム選択を模することができる。
【0010】
シミュレーション及び理論的な計算を使って結果を予想した。しかしながら、信頼できる結果はラジオの音声出力である。連結媒体とラジオ挙動の正確なモデルを導き出すことはできるが、人間の耳の主観的な特性はモデル化が容易ではない。従って、何れの周波数ディザリングフォーマットでも実際のメリットは最終的な産物、即ちそれがどのように聞こえるかということである。以下の結果が得られた。即ち、
1)ホッピング周波数fは最も重要な因子である。ノイズの「サウンド」はこのホッピング周波数に大きく左右される。相当にホワイトなサウンドノイズが500μs未満のホッピング期間で実現された。
2)わずか2通りのスイッチング周波数を使って、ラジオの出力の信号音を排除することができる(その間のΔfについては#3を参照)。
3)選択対象となる周波数の範囲は、ラジオのIF帯域幅、ラジオのRF周波数範囲、及び凡そのPWM基本特性により決まる。スイッチング範囲は、ラジオのRF入力に対応する高調波数を掛けると、それがIF帯域幅を上回るように、十分に大きくなければならない。例えば、PWMが20kHz付近でIF帯域幅が9kHzでRFが150kHzの場合(ヨーロッパのLWの場合)には、使用されるスイッチング周波数の範囲は9kHz×20kHz/150kHz=1.2kHzよりも大きくなければならない。これは使用できる最小値であり、最大値はシステムの安定性によって異なる。
4)使用される個々のスイッチング周波数の数が増加すれば結果は向上するが、個数が非常に多い場合には益が薄れる。
【0011】
図3は固定周波数PWMにより発生した信号音を示し、図4は、擬似ランダム的に250μs毎に選択された、16のスイッチング周波数fからのボリュームが低減された「ホワイトノイズ」を示している。ディザリング処理はシステム全体の費用を低減する。ティザリングは、追加的な構成要素を何ら必要とするわけではなく、ソフトウェアにより実現される。より大きなRFノイズの振幅を許容しながら、同時に放出のピークレベルを低下させるので、フィルタリング及びシールディングに要する費用を低減させることができる。
【0012】
固定周波数(標準)PWMでは、数式1及び図1に示すように、スイッチング周波数の整数倍数毎に高調波が発生する。ラジオ受信機及び他の電子機器は、特定の周波数に集束されるこの狭帯域ノイズに敏感である。AMラジオ局が純音を流した場合、その結果として現れるスペクトルを図5に示す。ラジオのIF帯域幅は中心が搬送波周波数fにあり、より小さなスパイク(側波帯)は両方とも9kHz帯域幅内に納まるので、ラジオは1kHz信号音をデコードする。パルス幅変調から放射された高調波がラジオ局の周波数に近いときには、ラジオはそれを全く同じ様式の可聴信号音として復調する。
【0013】
スイッチング周波数ディザリングは、パルス幅変調(PWM)の代わりの方法である。その目的は、放射されたRFエネルギーをより大きな周波数範囲(広帯域)に広げ、その結果としてのEMIをホワイトノイズと同じようにすることである。ラジオ受信機は、ノイズ帯域幅がIF帯域幅よりもずっと大きいので、このタイプのEMIに対してはそれほど敏感ではない。PWMに関しては、スイッチング期間Tには「オン」タイムと「オフ」タイムが含まれる。これら2つのタイムの合計がスイッチング期間Tとなる。電流は、オンタイムとオフタイムの比、即ちデューティレシオDを変化させることにより制御される。従って、
【0014】
【数2】
Figure 2004507119
【0015】
標準的なPWM実施例では、スイッチング期間Tは一定で、デューティレシオDのみが変化する。スイッチング周波数ディザリングは、Tを変更する処理である。これは、電流の制御スキームとは独立して行われる。例えば、一定電流はDを変化させずにTを変化させることを意味し、オンタイムとオフタイムが同時に変更されることになる。
【0016】
ディザリング実施に関係するパラメータには以下のものが含まれる。
【0017】
【表1】
Figure 2004507119
【0018】
スイッチング周波数ディザリングの理想的な実施には、大きく連続した分布からランダムに選定されたスイッチング周波数f、その中でのできる限り速いホッピング、が関わることになる。合成されたスペクトルは、ピークレベルが狭帯域のピークレベルよりも低い純帯域幅となる。
【0019】
ホッピング周波数fはできる限り高いほうがよい。唯一限定を課せられる因子はスイッチング周波数fである。最も高速で実施できるのは、別のスイッチング周波数に「ホップ」する前に、1つのスイッチング期間Tでは1つのスイッチング周波数fしか使用しない場合である。このホッピング周波数fを正確に知るためには、スイッチング周波数fをホッピング周波数fの整数倍数として特定的に選定しなければならない。EPSには、音声及び熱的な問題により18kHz<f<30kHzという拘束条件が課せられるので、高いホッピング周波数では使用できるスイッチング周波数の数が限られる。フレキシブルなホッピング周波数を使用すればこの問題は解決される。新しいスイッチング周波数fへのホップは、スイッチング期間Tの終了時しか起こりえないので、新たなスイッチング周波数fはここで開始される。一例として、ホッピング期間(T=1/f)は500μsであると仮定すると、fs1=19.5kHzでfs2=21kHzとなる。19.5kHzは9期間続き合計で462μsとなる。第10期間の間に500μsマークに達し、合計513μsでこの期間は終了する。次にパルス幅変調は524μs(11期間)に対し21kHzで起きる。ホッピング周波数は約2kHz変化することに留意されたい。これとは別に、このフレキシブルなホッピング周波数は、システムの構成要素の可聴信号音の変調処理を省く手助けもする。
【0020】
スイッチング周波数が継続的に分布(N=∞)しているのが理想的である。ある電動パワーステアリングシステム(EPS)では、周波数は数式2を満たすことができ、ここにfがスイッチング周波数でnが整数である。
【0021】
【数3】
Figure 2004507119
【0022】
18kHz未満は禁制音声範囲であり、25kHzより上は熱性能上不利である。これは、32の可能性のあるスイッチンング周波数があるが、約10から20に絞りこめば、合計周波数範囲を制限することによりシステムの安定性が改善できるということを示唆している。
【0023】
放射の対象となっている最も低い周波数帯域によって、必要とされるスイッチング周波数fの範囲が決まる。広帯域という用語は、RFスペクトルが連続し且つギャップが無い状態のことを指す。これを実現するには、PWM基本周波数のn番目の高調波が、対象となる周波数帯の(n+1)番目の高調波と重なっていなければならない。スペクトルは、上の数式の周波数fintより上では相当平坦な広帯域である。例えば、最小スイッチング周波数は18kHzで最大スイッチング周波数が21kHzであれば、スペクトルは約126kHzより上で平ら(ギャップがない)となる。従って、
【0024】
【数4】
Figure 2004507119
【0025】
である。
ディザリング処理の最後のパラメータは、スイッチング周波数が使用される順序である。理想的には、この選択はランダム式であろうが、EPS制御装置ではこれを実現できない。幸運にも、擬似ランダム選択がこれに適する。所与の順序でスイッチング周波数内をステッピングすると、一連の長さが十分でない場合には音声範囲にサブ変調が生じる。あるパターンは、反復前に(f<2000hz)少なくとも0.5msを要する。この理由により、ルックアップ表又は擬似ランダム生成が適切であるといえる。
【0026】
図6では、パルス幅変調周波数ディザリングを行うためのシステム100の関連部分は、EPS制御装置102とEPSモーター104である。制御装置102の内部には、モーター104への電流を切り替えるために使用されるパワーMOSFET(例示的に図12の500に図示)がある。ブラシレスモーター駆動(BMD)集積回路(IC)106は、電圧モードリセット方式又は電流モードリセット方式の何れかでこれらスイッチを制御する。BMDIC106の中には2つのレジスタ106a、106bがある。第1のレジスタ106aは、デューティレシオDを設定するためのもので、第2のレジスタ106bは、スイッチング期間T用である。これらのレジスタ106a、106bは、それぞれ数N、Nを保有しており、ICは、2.097MHzクロックでこの数まで「カウント」せねばならない。スイッチング期間Tの開始時には、適切なMOSFET500が、モーター104の位置及び所望の回転方向に基づいて起動される。デューティレシオレジスタ106b内の値により規定された時間量Δt=N/fclkが経過した後、これらのMOSFET500は作動停止される。クロックは、スイッチング期間レジスタ106aにより規定された時間量Δt=N/fclkが満了するまで走り続ける。この時点で、スイッチング期間Tはリセットされ、MOSFET500は再度起動される。これら2つのレジスタ106a、106bを比例的に変更することにより、スイッチング周波数fは、モーター104への電流レベルを変えることなく、変更できる。
【0027】
しかしながら、デューティレシオレジスタ106bが、MOSFET500をオフにするよう常にトリガするわけではない。時には、モーター104への電流レベルがリセットをトリガする。このモードでは、スイッチング周波数fの変更を行うと、平均(DC)電流レベルに小さな変化が生じる。これらの変化は、音声変調を引き起こし、それがモーター104から聞こえることになる。制御装置102が数個のスイッチング周波数fの間だけで変化するのであれば、ホッピング周波数fの2分の1の信号音がモーター104で聞こえることになる。数個のスイッチング周波数を使用し、その擬似ランダム選択を行うことにより、モーター104からのノイズは幾分ホワイトノイズ的になり、不快感がかなり緩和される。
【0028】
制御装置102のマイクロプロセッサは、バス102aに沿ってBMDIC106と周期的に逐次通信を行う。新しいスイッチング周波数コマンドが、ホッピング期間T、例えば500μsの終わりにBMDIC106に送られ、こうしてスイッチング周波数106aを更新する。必要であれば、デューティレシオレジスタ106bも更新される。次のスイッチング期間Tsは、新しいスイッチング周波数fとなる。
【0029】
2つの周波数ディザリング方法が提供されている。両方共に、同じスイッチング周波数fを使い、それらの間で同じホッピング周波数fでスイッチする。両方法の違いは、それぞれがシステムメモリとスループットに課す要求である。第1のディザリング方法では、メモリは、BMDIC106内へ順次ロードされるスイッチング周波数のリストを保有する。リスト中の各値は、幾つかの可能性の中からランダムに選定されたものである。作成された後、リストはソフトウェアの一部として永久的に保存される。第2のディザリング方法では、シフトレジスタ200が、モジュロ2合算関数202と組み合わせられて、図7に示すような線形のフィードバックレジスタを形成する。レジスタビットの内の4つは、XOR処理され8ビットレジスタへの入力を形成し、255記号長の擬似ランダムシーケンスを作り出す。シフトレジスタ200の中身のうち半分は、図8の表に示すように、16個の可能なスイッチング周波数fと1対1の関係に4ビット出力204を形成する。16個のスイッチング周波数レジスタコマンドは、ソフトウェアの一部である。図8では、左から4列が、シフトレジスタ200からの4ビット出力を表している。表の「HEX」と標示された行は、スイッチング周波数レジスタ106aに供給されるスイッチング周波数の16進値を示している。表の「DEC」と標示された列は、先に述べた16進値の10進法表現を示している。表の「カウンタサイクル」と標示された列は、16進値の最後の2桁の10進法表現を示している。fと標示された列は、
2.0970÷カウンタサイクル=f Mhz           (4)
となるようなスイッチング周波数を表している。
【0030】
本発明の方法の一般化されたフロー線図300を図9に示す。ボックス302で、第1のレジスタ106aが規定数の有限セットから第1の規定数Nに初期化され、第2のレジスタ106bは規定数の有限セットから第2の規定数Nに初期化される。ブロック304で、第1のクロック周波数fclkが選択され、第1のホッピング期間Tが選択され、第1のスイッチング周波数fslがスイッチング周波数の有限セットから選択される。ブロック306では、規定された第1及び第2の数NとN、第1のクロック周波数fclk、第1のスイッチング周波数fs1、及び第1のホッピング期間Tに基づいて、モーター104がパルス幅変調により第1のスイッチング周波数fs1で制御される。ブロック308では、まだホッピング期間Tが経過していなければ、モーター104は、パルス幅変調により第1のスイッチング周波数fs1で引き続き制御される。既にTが経過していればブロック308aで、既にスイッチング期間Tが経過していればブロック310で、第1及び第2のレジスタ106a、106bは、マイクロプロセッサ102からのコマンドに応えて少なくとも擬似ランダム的に第3の規定数N及び第4の規定数Nに再度初期化され、これにより、少なくとも擬似ランダム的に第1スイッチング周波数fs1が第2のスイッチング周波数fs2に変更され、従って、モーター104がパルス幅変調により第2のスイッチング周波数fs2で制御されることになる。ブロック308bでは、スイッチング期間Tの経過を待って、第1及び第2のレジスタ106a、106bが再度初期化される。新しいスイッチング周波数fs2でのモーター104のパルス幅変調制御は、ホッピング期間Tとスイッチング期間Tが再度経過するまで継続され、マイクロプロセッサからコマンドがあれば、第3の規定数Nと第4の規定数Nは、これにより少なくとも擬似ランダム的にN及びNに変更され、その結果、少なくとも擬似ランダム的に第2のスイッチング周波数fs2は第3のスイッチング周波数fs3に変更され、従って、モーター104はパルス幅変調により第3のスイッチング周波数fs3で制御されることになる。先に述べた連続擬似ランダムスイッチング周波数fsiでのモーター104のパルス幅変調は、第1及び第2レジスタ106a、106bがホッピング期間Tの終わりに規定数Nで再度初期化されるサイクル様式で継続される。
【0031】
図9のボックス306の一般化されたフロー線図を図10に示す。ボックス314では、適切なMOSFET500がスイッチング期間Tの開始時に起動される。ボックス316では、デューティレシオレジスタ106b内の値により規定された時間量Δt=N/fclkが計算される。ボックス318では、Δtの終わりに先に述べたMOSFET500が作動停止される。ボックス320では、スイッチング期間レジスタ106aにより規定された時間量Δt=N/fclkが計算される。ボックス322では、Δtの終わりにスイッチング期間がリセットされ、MOSFET500が再起動される。
【0032】
本発明の方法の別の実施例を図11の一般化されたフロー線図に示す。ボックス402では、レジスタ106a、106bが第1及び第2の規定数N及びNに初期化される。ボックス404では、MOSFET500がオンにされる。ボックス406では、数式3のtonが経過していれば、MOSFET500がボックス408でオフにされる。ボックス410及びボックス412では、既にT及びTが経過していれば、レジスタ106a、106bは、ボックス414で再度初期化される。
【0033】
本発明の有用性は図13及び図14を見れば明らかである。図13において、参照番号600及び600aにより表されているトレースは、2つの入力周波数帯域幅に対して、固定スイッチング周波数fの規則的間隔で、信号振幅に比較的突出したスパイクを示す。これは、狭帯域ノイズを表しているが、一方図14において、参照番号700及び700aで表されているトレースは、同じ入力周波数において、スイッチング周波数fをディザリングした結果として、比較的滑らかな信号振幅を示している。これは広帯域ノイズを表している。
【図面の簡単な説明】
【図1】高調波周波数でのスパイクと正弦波状包絡線のモジュラスを示す、パルス幅変調のスペクトルを表した図である。
【図2】周波数ディザリングを受けるパルス幅変調のスペクトルを表した図である。
【図3】固定周波数パルス幅変調により発生した信号音を示す図である。
【図4】擬似ランダムに250μs毎に選択された16パルス幅変調周波数からのボリュームが低減された「ホワイトノイズ」を示す図である。
【図5】純音放送のスペクトルを表した図である。
【図6】制御装置と信号通信する自動車モーターの概略図である。
【図7】擬似ランダム数発生器の論理図である。
【図8】パルス幅変調周波数の順序づけられたリストと1対1に対応している、図7の擬似ランダム数発生器の出力を示す表である。
【図9】本発明の方法の第1の一般化されたフロー線図である。
【図10】本発明の方法の第2の一般化されたフロー線図である。
【図11】本発明の方法の第3の一般化されたフロー線図である。
【図12】正弦波励起された3相負荷のパルス幅変調を行うためのシステムの一般化された概略図である。
【図13】固定周波数パルス幅変調を受けるモーター電流の狭帯域ノイズを表した図である。
【図14】パルス幅変調周波数ディザリングを受けるモーター電流の広帯域ノイズを表した図である。

Claims (7)

  1. パルス変調制御型ステアリングモーターにより発生する電磁干渉の帯域幅を制御する方法において、
    少なくとも1つのレジスタを含んでおり、作動パラメータに基づいて前記モーターを制御するために前記モーターと信号通信する制御装置を設ける工程と、
    第1のクロック周波数を選択する工程と、
    第1のホッピング周波数を選択する工程と、
    第1のスイッチング周波数を選択する工程と、
    前記少なくとも1つのレジスタを初期化して、それにより、第1に規定された少なくとも1つの数を確立する工程と、
    前記少なくとも1つのレジスタの、前記第1に規定された少なくとも1つの数と、前記第1のクロック周波数と、前記第1のホッピング周波数とに基づいて、前記パルス変調の前記スイッチング周波数をランダムに変更する工程と、を備えている、方法。
  2. 前記パルス変調の前記スイッチング周波数をランダムに変更する前記工程は、ランダムに作成されたリストから、連続するスイッチング周波数を選択する工程を含んでいる、請求項1に記載の方法。
  3. 前記パルス変調の前記スイッチング周波数をランダムに変更する前記工程は、連続するスイッチング周波数をリストからランダムに選択する工程を含んでいる、請求項1に記載の方法。
  4. 連続するスイッチング周波数をリストからランダムに選択する前記工程は、擬似ランダム数発生器により生成された数に基づいて、連続するスイッチング周波数をリストから選択する工程を含んでいる、請求項3に記載の方法。
  5. 前記擬似ランダム数発生器は、スイッチング周波数の順序付けられたリストと1対1の関係に順序付けられた数のリストを出力として生成する論理ゲートとフィードバック関係にあるシフトレジスタを備えている、請求項4に記載の方法。
  6. 前記パルス変調の前記スイッチング周波数をランダムに変更する前記工程は、
    スイッチング期間の開始時に前記モーターを制御するために前記制御装置のスイッチを起動状態にする工程と、
    第1の時間間隔を計算する工程と、
    前記第1の時間間隔の終了時に、前記制御装置のスイッチを作動停止状態にする工程と、
    第2の時間間隔を計算する工程と、
    前記第1の時間間隔の終了時に、前記スイッチング期間をリセットし、前記制御装置のスイッチを再度起動状態にする工程と、を含んでいる、請求項1に記載の方法。
  7. 前記ホッピング周波数が経過するのを許容する工程と、
    前記スイッチング周波数が経過するのを許容し、経過した後、前記少なくとも1つのレジスタを再度初期化する工程と、を備えている、請求項1に記載の方法。
JP2001524278A 1999-09-17 2000-08-02 スイッチング周波数ディザリングによるemiの低減 Expired - Fee Related JP4629938B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15469099P 1999-09-17 1999-09-17
PCT/US2000/040544 WO2001020822A1 (en) 1999-09-17 2000-08-02 Reduction of emi through switching frequency dithering

Publications (3)

Publication Number Publication Date
JP2004507119A true JP2004507119A (ja) 2004-03-04
JP2004507119A5 JP2004507119A5 (ja) 2005-04-28
JP4629938B2 JP4629938B2 (ja) 2011-02-09

Family

ID=22552354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001524278A Expired - Fee Related JP4629938B2 (ja) 1999-09-17 2000-08-02 スイッチング周波数ディザリングによるemiの低減

Country Status (4)

Country Link
EP (1) EP1216526B1 (ja)
JP (1) JP4629938B2 (ja)
DE (1) DE60040606D1 (ja)
WO (1) WO2001020822A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101390652B1 (ko) * 2006-06-15 2014-05-02 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 전자기 간섭을 감소시키는 회로 및 방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006004034A1 (de) * 2006-01-27 2007-08-09 Friedrich-Alexander-Universität Erlangen-Nürnberg Verfahren zum geberlosen Betrieb einer stromrichtergespeisten, permanenterregten Synchronmaschine mit einem Testsignal
JP4811102B2 (ja) * 2006-04-26 2011-11-09 日産自動車株式会社 電力変換装置の制御装置および制御方法
US8638053B2 (en) * 2011-10-21 2014-01-28 Allegro Microsystems, Llc Motor control circuit and method that synchronize a speed of an electric motor to an external clock signal
US10312847B2 (en) 2016-05-09 2019-06-04 Allegro Microsystems, Llc Motor control using phase current and phase voltage
EP3570432B1 (en) 2017-01-11 2020-12-23 Mitsubishi Electric Corporation Motor control device
EP4170895A4 (en) 2020-06-18 2023-08-16 Mitsubishi Electric Corporation CONTROL DEVICE FOR ALTERNATING CURRENT ELECTRIC ROTATING MACHINE AND ELECTRIC POWER STEERING DEVICE

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576501A (en) * 1980-05-13 1982-01-13 Westinghouse Electric Corp Current controlling method and device
JPH04504496A (ja) * 1989-04-07 1992-08-06 クロライド グループ パブリック リミテッド カンパニー 電気負荷制御装置
JPH07245942A (ja) * 1994-03-08 1995-09-19 Yokogawa Electric Corp ランダムスイッチング電源
JPH07264849A (ja) * 1994-03-18 1995-10-13 Nippon Steel Corp スイッチングレギュレータ
JPH07336812A (ja) * 1994-06-02 1995-12-22 Hitachi Ltd 電力変換制御装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4300081A (en) * 1980-03-14 1981-11-10 General Motors Corporation Motor voltage feedback for a servo motor control system
GB9625831D0 (en) * 1996-12-12 1997-01-29 Switched Reluctance Drives Ltd Hysteresis current controller for a reluctance machine
US6046560A (en) * 1998-03-20 2000-04-04 Trw Inc. Electric assist steering system having an improved motor current controller with gain scheduler
US6049473A (en) * 1999-02-11 2000-04-11 Delta Electronics, Inc. Harmonic-injection control technique for three-phase, discontinuous-conduction-mode, high-power-factor boost rectifiers with improved line-transient response

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS576501A (en) * 1980-05-13 1982-01-13 Westinghouse Electric Corp Current controlling method and device
JPH04504496A (ja) * 1989-04-07 1992-08-06 クロライド グループ パブリック リミテッド カンパニー 電気負荷制御装置
JPH07245942A (ja) * 1994-03-08 1995-09-19 Yokogawa Electric Corp ランダムスイッチング電源
JPH07264849A (ja) * 1994-03-18 1995-10-13 Nippon Steel Corp スイッチングレギュレータ
JPH07336812A (ja) * 1994-06-02 1995-12-22 Hitachi Ltd 電力変換制御装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101390652B1 (ko) * 2006-06-15 2014-05-02 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 전자기 간섭을 감소시키는 회로 및 방법

Also Published As

Publication number Publication date
WO2001020822A9 (en) 2002-08-08
EP1216526B1 (en) 2008-10-22
WO2001020822A1 (en) 2001-03-22
DE60040606D1 (de) 2008-12-04
JP4629938B2 (ja) 2011-02-09
EP1216526A4 (en) 2006-06-07
EP1216526A1 (en) 2002-06-26

Similar Documents

Publication Publication Date Title
US6674789B1 (en) Reduction of EMI through switching frequency dithering
US7245106B2 (en) Controller of pulse width modulation signal-driven device, and method of reducing noise of the device
US7738269B2 (en) Switching device and related operating method
ES2201937B1 (es) Procedimiento para el funcionamiento de un circuito convertidor.
JP2004274975A (ja) Pwm駆動装置
US8439126B2 (en) Electric tool
JP2007013916A (ja) 信号生成装置
WO2009123054A1 (ja) スイッチング制御装置
JP4629938B2 (ja) スイッチング周波数ディザリングによるemiの低減
JP2003324944A (ja) 電源回路
CN107204744A (zh) 使用扩展频谱减少基本及调制杂散的电路及方法
JP4490985B2 (ja) ファンモーターの制御方法およびその装置
JP6970301B2 (ja) クロックされたパワーエレクトロニクス機器の歪スペクトルを適合させるためのキャリア変調型のパルス幅変調
JPH11282565A (ja) クロック変調装置
CN109327132B (zh) 用于操控逆变器中的功率半导体的方法
JP2005176472A (ja) Pwm駆動装置
JP4565355B2 (ja) 交流信号生成装置およびその方法
US10608622B2 (en) Spectral spread for electric motor
JP2004274974A (ja) Pwm駆動装置
JP2008104287A (ja) 電気機器
JP4095903B2 (ja) Dc/dcフライバックコンバータにおけるノイズ放射を低減する方法
Comstock et al. Reduction in radio interference through pwm frequency dithering
US20060170387A1 (en) Method and control circuit for triggering an electric motor with the aid of a pulse width modulation signal
JPH07264840A (ja) 少なくとも一つのパルススイッチ変換器により電気機械負荷を制御するための方法及びその方法を実施するための装置
JP2004128852A (ja) 送信器用増幅回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070419

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091113

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20100212

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20100219

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100510

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20100528

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100907

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101014

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101112

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131119

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees