KR101390652B1 - 전자기 간섭을 감소시키는 회로 및 방법 - Google Patents

전자기 간섭을 감소시키는 회로 및 방법 Download PDF

Info

Publication number
KR101390652B1
KR101390652B1 KR1020070058757A KR20070058757A KR101390652B1 KR 101390652 B1 KR101390652 B1 KR 101390652B1 KR 1020070058757 A KR1020070058757 A KR 1020070058757A KR 20070058757 A KR20070058757 A KR 20070058757A KR 101390652 B1 KR101390652 B1 KR 101390652B1
Authority
KR
South Korea
Prior art keywords
varying
delay line
pulse width
digital
frequency
Prior art date
Application number
KR1020070058757A
Other languages
English (en)
Other versions
KR20070119569A (ko
Inventor
웨이 텅 엔지
올리비에 트레스케이시스
Original Assignee
세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨 filed Critical 세미컨덕터 콤포넨츠 인더스트리즈 엘엘씨
Publication of KR20070119569A publication Critical patent/KR20070119569A/ko
Application granted granted Critical
Publication of KR101390652B1 publication Critical patent/KR101390652B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/539—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters with automatic control of output wave form or frequency
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/50—Analogue/digital converters with intermediate conversion to time interval
    • H03M1/502—Analogue/digital converters with intermediate conversion to time interval using tapped delay lines
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/157—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators with digital control
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/027—Generators characterised by the type of circuit or by the means used for producing pulses by the use of logic circuits, with internal or external positive feedback
    • H03K3/03—Astable circuits
    • H03K3/0315—Ring oscillators
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/84—Generating pulses having a predetermined statistical distribution of a parameter, e.g. random pulse generators
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B15/00—Suppression or limitation of noise or interference
    • H04B15/02—Reducing interference from electric apparatus by means located at or near the interfering apparatus
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/44—Circuits or arrangements for compensating for electromagnetic interference in converters or inverters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/14—Conversion in steps with each step involving the same or a different conversion means and delivering more than one bit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/60—Analogue/digital converters with intermediate conversion to frequency of pulses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B2215/00—Reducing interference at the transmission system level
    • H04B2215/064—Reduction of clock or synthesizer reference frequency harmonics
    • H04B2215/067—Reduction of clock or synthesizer reference frequency harmonics by modulation dispersion

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Dc-Dc Converters (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

자기-발진 지연 라인 디지털 펄스폭 변조기를 구비한 확산 스펙트럼 시스템 및 전자기 간섭을 완화하기 위한 방법이 개시된다. 확산 스펙트럼 시스템은 디지털 대 아날로그 변환기에 접속된 의사-랜덤 패턴 생성기를 구비하고, 디지털 대 아날로그 변환기는 선형 조정기에 접속된다. 선형 조정기는 디지털 대 아날로그 변환기로부터 기준 전압을 수신하고, 지연 라인 기반 디지털 펄스폭 변조기의 지연 소자에 대하여 입력 전압으로서 기능하는 전압을 가변시키는 주파수를 생성한다. 입력 신호를 가변시키는 주파수에 응답하여, 지연 라인 기반 디지털 펄스폭 변조기는 전환 네트워크에 입력되는 전압을 가변시키는 주파수를 생성함으로써 전환 주파수를 가변시킨다.
지연 라인, 디지털 펄스폭, 확산 스펙트럼, 변조기, 전환 네트워크

Description

전자기 간섭을 감소시키는 회로 및 방법{CIRCUIT AND METHOD FOR REDUCING ELECTROMAGNETIC INTERFERENCE}
본 발명은 첨부된 도면과 결합하여 후술되는 상세한 설명을 읽음으로써 보다 용이하게 이해될 것이며, 유사한 참조부호는 유사한 구성요소를 지정한다.
도 1은 본 발명의 실시예에 따른 디지털식 제어 전력 변환기의 블록도이다.
도 2는 본 발명의 또 다른 실시예에 따른 도 1의 디지털식 제어 전력 변환기의 일부의 블록도이다.
도 3은 본 발명의 또 다른 실시예에 따른 도 1의 디지털식 제어 전력 변환기의 또 다른 부분의 블록도이다.
도 4는 본 발명의 또 다른 실시예에 따른 도 1의 디지털식 제어 전력 변환기의 또 다른 부분의 개략도이다.
도 5는 본 발명의 또 다른 실시예에 따른 도 1의 디지털식 제어 전력 변환기의 또 다른 부분의 개략도이다.
도 6은 본 발명의 또 다른 실시예에 따른 도 1의 디지털식 제어 전력 변환기의 또 다른 부분의 개략도이다.
<도면의 주요 부분에 대한 부호의 설명>
15: 전력 변환기
16: 디지털 의사-랜덤 패턴 생성기
17: 필터 스테이지
18: D/A 변환기
19: 부하
20: 조정기
21: A/D 변환기
22: 지연 라인 DPWM
23: 디지털 보상기
38: 클록 분주기
44: 오프셋
50: 델타-시그마 변조기
52: 저역 통과 필터
98: 무효 시간 지연 회로
본 발명은 일반적으로 전자 회로에 관한 것으로, 보다 상세하게는 디지털식 제어 전력 변환기의 확산 스펙트럼 동작에 관한 것이다.
자동차, 항공기, 텔레커뮤니케이션, 소비자 전자장치 등의 시스템은 물리적, 환경적 및 전기적 스트레스에 의해 악영향을 받을 수 있는 많은 소자를 포함한다. 이들 소자는 전자 컴포넌트, 수동 회로 소자 및 상호접속 구조를 포함한다. 전기 시스템의 적절한 동작을 방해하는 스트레스의 한 종류로는 전자기 방사가 있다. 이러한 유형의 스트레스는 전자기 간섭(Electromagnetic Interference; EMI)으로서 지칭되기도 한다. EMI에 의한 영향에 부가하여, 전자 컴포넌트는 전자기 신호를 또한 방사하며, 이들 전자기 신호는 동일 시스템 내에 또는 다른 시스템 내에 있는 다른 회로 컴포넌트에 악영향을 미칠 수 있다. 소형이면서 보다 간편한 시스템의 요구가 증가됨에 따라, 시스템 제조자는 그들 시스템의 크기를 축소하였으며, 이에 의해, 방사된 EMI가 시스템에 영향을 미칠 가능성이 커지게 된다. 예를 들면, 휴대용 컴퓨터, 셀룰라 전화 같은 핸드헬드 디바이스, 개인 휴대 정보 단말기 및 전자 게임기에 사용되는 SMPS(switched mode power supply)는 전형적으로 EMI의 최악의 소스 중 하나이다. 현대의 전자 시스템 크기가 감소되었기 때문에, EMI에 민감한 컴포넌트가 전력 공급 장치에 근사하여 위치될 수 있고, 이에 의해, EMI에 기인한 오동작의 가능성이 증가하게 된다.
SMPS를 포함하는 전자 시스템에서 방사된 EMI의 영향을 완화하기 위한 수동 기술은 EMI 완충기(snubber)를 사용하는 것을 포함하였다. 그러나, 완충기는 고가이고 전자 시스템의 크기를 증가시킨다. 방사 및 전도성 EMI를 해결하기 위한 능동 기술은 SMPS의 전환 주파수를 가변하는 것에 의존한다. 이들 기술은 의사 랜덤 클록, 주파수 변조 클록, 카오스(chaotic) 피크 전류 제어, 및 델타 시그마 변조를 사용하여 가변 주파수 동작을 얻는다. 전환 스위치를 가변시킴으로써, SMPS에 의해 생성된 잡음이 주파수 영역으로 확산되고, 기본 피크가 현저하게 감소된다. 이 들 기술이 갖고 있는 결함은 이들이 단지 아날로그 피드백 제어기에서만 실현가능하다는 점이다.
따라서, 디지털 피드백 제어기를 구비한 SMPS에 적용될 수 있고, 방사 및 전도성 EMI의 영향을 완화하는 회로 및 방법이 필요하다. 부가하여, 상기 회로 및 방법이 비용 및 전력면에서 효율적이 되도록 하는 것이 바람직하다.
일반적으로, 본 발명은 디지털 회로 아키텍처 및 확산 스펙트럼 클록 생성을 사용하여 전자기 간섭을 감소시키거나 억제하는 방법 및 회로를 포함한다. 본 발명의 실시예에 따라, 디지털 의사-랜덤 패턴 생성기 및 지연-라인 디지털 펄스폭 변조기를 사용하여 회로의 전환 주파수를 가변시킴으로써, 랜덤화(randomized) 펄스폭 변조 신호로도 지칭되는 디지털 확산 스펙트럼을 생성한다. 의사-랜덤 패턴 생성기는 의사-랜덤 디지털 코드를 잡음 세이핑(shaping) 디지털 대 아날로그 변환기로 전송한다. 지연-라인 디지털 펄스폭 변조기는 지연-라인에 대하여 아날로그 공급 전압에 의해 제어되는 주파수를 갖는 시스템 클록 신호를 생성하고, 여기에서 아날로그 공급 전압의 값은 대략 평균값으로 랜덤하게 된다. 이러한 가변 클록 주파수는 일정 주파수에 비해 방사 및 전도성 EMI를 광역의 주파수 범위에 걸쳐 랜덤하게 확산시킨다. 이것은 전력 변환기 인근의 다른 회로가 겪게 되는 평균 간섭을 효과적으로 감소시킨다.
도 1은 본 발명의 실시예에 따라 EMI를 감소시키기 위한 확산 스펙트럼 시스 템을 구비한 디지털식 제어 전력 변환기(10)의 블록도이다. 도 1에는 전환 네트워크(14)에 접속된 확산 스펙트럼 시스템(12)이 도시되어 있다. 확산 스펙트럼 시스템(12)은 의사-랜덤 패턴 생성기(16), 디지털 대 아날로그 변환기(DAC; 18), 선형 조정기(20), 및 지연-라인 기반 디지털 펄스폭 변조기(DPWM; 22)를 포함한다. 보다 상세하게는, DAC(18)의 입력은 디지털 의사-랜덤 패턴 생성기(16)의 출력부에 접속되고, DAC(18)의 출력부는 선형 조정기(20)의 입력부에 접속된다. 지연-라인 기반 DPWM(22)의 입력부(24)는 선형 조정기(20)의 출력부에 접속되고, 지연-라인 기반 DPWM(22)의 입력부(26)는 전환 네트워크(14)의 출력부에 접속된다. 지연-라인 기반 DPWM(22)은, 의사-랜덤 패턴 생성기(16)의 입력부(32) 및 DAC(18)의 입력부(34)에 접속된 출력부(28)와, 전환 네트워크(14)의 입력부(36)에 접속된 출력부(30)를 구비한다.
예를 들어, 전환 네트워크(14)는, 그 전환 네트워크(14)의 입력부(36)로서 기능하는 입력부 및 필터 스테이지(17)의 입력부에 접속된 출력부을 구비한 전력 변환기(15)를 포함한다. 필터 스테이지(17)의 출력은 부하(19), 및 아날로그 대 디지털 변환기(ADC; 21)의 입력부에 접속된다. 바람직한 기준 전압으로부터 전력 변환기 출력 전압을 차감하는 것은 ADC(21) 내에서 구현된다는 것을 주목하자. 따라서, ADC(21)의 출력은 기준 전압과 출력 전압 간 차와 디지털적으로 등가를 나타낸다. ADC(21)의 출력부는 디지털 보상기(23)의 입력부에 접속되고, 디지털 보상기(23)의 출력부는 전환 네트워크(14)의 출력부(25)로서 기능한다. 전환 네트워크(14)의 구성에 본 발명이 한정되는 것은 아니다. 전환 네트워크(14)는 출력 전 압을 조정하기 위해 DPWM을 사용하는 임의의 적절한 디지털 회로 또는 제어기 아키텍처일 수 있다. 의사-랜덤 패턴 생성기(16), DAC(18), 및 지연-라인 기반 DPWM(22)의 실시예가 도 2 내지 도 4를 참조하여 각각 추가로 설명된다. 전력 변환기(15)와 필터 스테이지(17)의 실시예는 도 6을 참조하여 더 설명된다.
이제, 도 2를 참조하면, 본 발명의 실시예에 따른 의사-랜덤 패턴 생성기(16)의 블록도가 도시되어 있다. 의사-랜덤 패턴 생성기(16)는, 입력부(32)로서 기능하는 입력부를 구비한 클록 분주기 회로(38)를 포함한다. 클록 분주기 회로(38)는 OSR(Over-Sampling Ratio)을 설정한다. 예를 들면, OSR은 4096이다. 패턴 생성기(16)의 출력부는 LFSR(Linear Feedback Shift Register; 40)의 입력부에 접속되고, LFSR(40)의 출력부는 가산 회로(42)에 접속된다. 오프셋(44)은 가산 회로(42)의 또 다른 입력으로 전송된다. 가산 회로(42)의 출력 신호는 패턴 생성기(16)의 출력 신호로서 기능한다.
이제, 도 3을 참조하면, DAC(18)의 블록도가 도시되어 있다. DAC(18)는 저역 통과 필터(52)에 접속된 델타-시그마 변조기(50)를 포함하고, 잡음 세이핑 회로로서 기능한다. 델타-시그마 변조기(50)는 입력부(34)로서 기능하는 입력부를 구비하고, 선형 조정기(20)에 대한 아날로그 전압 기준을 생성한다. DAC(18)는 의사-랜덤 패턴 생성기(16)로부터 의사-랜덤 디지털 코드를 수신한다. 일 실시예에 따라, DAC(18)는 클록 분주기 회로(38)에 의해 설정된 샘플링 레이트를 갖는다. 샘플링 레이트는 하기의 수학식 1과 같이 주어진다.
fDAC=fsys/OSR
여기에서, fDAC는 샘플링 레이트이고, fsys는 시스템 클록 주파수이며, OSR은 오버-샘플링 레이트이다.
예를 들면, 델타-시그마 변조기(50)는 하기의 수학식 2로 주어지는 잡음 전달 함수(NTF(z))를 갖는 1차 델타-시그마 변조기이다.
NTF(z)=1-z-1
1차 델타-시그마 변조기에 대하여, 잡음은 9 데시벨(dB)까지 떨어지고, 따라서, 유효 레졸루션은 오버-샘플링 레이트를 두배로 증가시킬때마다 1.5 비트씩 증가하게 된다. 일-비트 델타-시그마 토폴로지를 사용함으로써, 고도의 선형 출력을 생성하고, 실질적으로 영 입력 전류(quiescent current)를 가지며(따라서 저전력 회로 구조임), 모놀리딕 집적 회로 제조 기술을 사용하여 제조될 수 있다는 이점이 있다.
이제, 도 4를 참조하면, 본 발명의 실시예에 따른 지연-라인 기반 DPWM(22)의 블록도가 도시되어 있다. DPWM(22)은 카운터(58) 및 DPWM 논리 회로(60)에 접속된 지연 라인(56)을 포함한다. 지연 라인(56)은 "n" 래치-기반 지연 소자(641, 642, 643, 644, 645, 646, 647,..., 64n; 여기에서, "n"은 정수를 나타냄)에 접속된 n 대 1 다중화기(62)를 포함한다. 지연 소자(641)는 다중화기(62)의 입력부(621)에 접속된 입력부, 및 다중화기(62)의 입력부(622)와 지연 소자(642)의 입력부에 공통으로 접속된 출력부를 구비한다. 유사하게, 지연 소자(642 - 647)는 다중화기(62)의 입력부(623 - 62n) 및 지연 소자(643 - 64n)의 입력부에 각각 접속된 출력부를 구비한다. 예를 들면, 다중화기(62)는 3-비트 선택 버스, 즉, 비트 DUTY(2:0)를 갖는 8 대 1 다중화기이다. 지연 소자(64n)의 출력부는 인버터(66)를 통해 지연 소자(641)의 입력부에 접속되고, 지연 라인(56)의 클록 출력부로서 기능한다. 지연 라인(56)의 출력부는 카운터(58)의 입력부에 접속된다. 다중화기(62)는 입력부(26)로서 기능하는 입력부 및 출력 신호(OUT)를 전송하는 출력부를 구비한다. 다중화기(62)의 크기 및 지연 소자의 수에 본 발명이 한정되는 것은 아니다.
N-비트 혼성 DPWM은 2M개의 소자를 갖는 지연-라인을 포함하여 미세한 지연을 생성하고, 그 후 2(N-M)개의 비트 카운터를 구비하여 성긴 지연 조정을 제공하며, 여기에서, N 및 M은 정수이다. 도 4에 도시된 실시예에 따라, DPWM(22)은 전환 주파수(fs)의 8배인 주파수를 갖는 클록 신호(CLK)를 제공하는 8개의 소자 지연 라인 발진기를 구비한 7-비트 DPWM이다. 지연-라인 기반 DPWM의 유형에 본 발명이 한정되는 것은 아니라는 것을 주목하자. 다른 적절한 지연 라인 DPWM은 혼성 DPWM, 분할 또는 비분할 DPWM, 자기-교정 DPWM, 또는 그들의 조합을 포함한다.
도 5를 간략히 참조하면, 지연 소자(641-64n) 같은 지연 소자의 개략도가 도시되어 있다. 지연 소자의 아키텍처에 본 발명이 한정되는 것은 아니다. 예를 들면, 지연 소자 또는 셀의 아키텍처는 전류-부족(current-starved) 인버터 아키텍처 또는 대체 논리 게이트 아키텍처를 포함할 수 있다. 본 발명은 DAC(18)의 출력을 범용의 지연 셀의 적절한 제어 단자에 접속함으로써 이들 대체 지연 셀 아키텍처에 적용될 수 있다. DC 전류를 필요로 하지 않는 단자를 사용하여 지연 셀의 지연이 제어되는 경우에는, 선형 조정기(20)는 생략될 수 있다.
다시, 도 4를 참조하면, 일 예에 따라, 카운터(58)는 3 비트 출력 신호 카운트(2:0)를 전송하기 위한 출력부를 구비한 3-비트 카운터이고, 여기에서, 카운터(58)의 출력부는 출력부(28)로서 기능한다.
DPWM 논리 회로(60)는 동일성 검사 회로(70), NOR 게이트(72), 다중화기(74), AND 게이트(76 및 78), 인버터(77), 래치(80 및 82), 및 NOR 게이트(84)를 포함한다. 동일성 검사 회로(70)는 동일성 검사기로서도 지칭되고, 다중화기(62)의 입력부(26)에 접속된 입력부 및 카운터(58)의 출력부에 접속된 입력부를 구비한다. 부가하여, 입력부(26)에 접속된 입력부는 2 대 1 다중화기(74)의 출력부에 접속된다. 동일성 검사기(70)의 출력부는 AND 게이트(76)의 입력부에 접속된다. 다중화기(74)의 하나의 입력부는 n-비트 다중화기(62)의 출력부 및 NOR 게이트(72)의 입력부에 접속된다. NOR 게이트(72)의 다른 입력부는 지연 소자(56)의 출력부 및 카운터(58)의 입력부에 접속된다. NOR 게이트(72)의 출력부는 다중화기(74)의 다 른 입력부에 접속된다. 다중화기(74)의 출력부는 AND 게이트(76)의 제2 입력부에 접속된다. AND 게이트(76)의 출력부는 인버터(77)를 통하여 AND 게이트(78)의 입력부 및 래치(80)의 입력부에 접속된다. 래치(78)의 출력부는 래치(80)의 또 다른 입력부에 접속된다. 래치(80)의 출력부는 DPWM(22)의 출력부(30)로서 기능한다. NOR 게이트(84)의 입력부는 카운터(58)의 출력부에 접속되고, NOR 게이트(84)의 출력부는 래치(82)의 입력부에 접속된다. 래치(82)는 논리 하이 신호, 즉, 논리 1을 수신하도록 접속된 입력부 및 지연 라인(56)의 출력부에 접속된 입력부를 구비한다.
하나의 소자를 통과한 지연(Δt)은 PWM 레졸루션의 하나의 LSB(Least Significant Bit)에 대응한다. 따라서, 3 비트의 총 레졸루션은 8개 소자의 지연 라인을 태핑함으로써 얻어질 수 있다. NOR 게이트(72) 및 2-1 다중화기(74)를 포함함으로써 지연 라인(56)으로부터 여분의 타이밍 정보를 추출할 수 있고, 이 정보를 사용하여 2-1 다중화기(74)의 출력부에서 4 PWM 비트의 유효 타이밍 레졸루션을 갖는 신호를 생성할 수 있다는 것을 주목하자. 예를 들면, 신호 DUTY(3)가 논리 0인 경우에, 태핑된 지연 라인 출력(3-비트)은 충분하고 2-1 다중화기(74)를 통과한다. 그러나, 신호 DUTY(3)이 논리 1로 변경되는 경우에는, 태핑된 지연 라인 출력에 Δt의 8배인 여분의 지연을 부가하는 것이 바람직하다. 이 지연은 2-1 다중화기(74)를 통과하도록 NOR 게이트(72)의 출력을 선택함으로써 부가된다. 최종 PWM 펄스는, D 플립플롭(82)에 의한 각각의 전환 주기의 초기에 설정되고 카운터(58)의 출력 신호와 지연 라인(56)의 출력 신호의 조합이 소망의 듀티 싸이클과 정합할 때 리셋되는 래치(80)에 의해 생성된다.
도 6은 본 발명의 실시예에 따라 전력 변환기(15), 필터 스테이지(17), 부하(19), ADC(21) 및 디지털 보상기(23)를 포함하는 전환 네트워크(14)의 블록도를 도시한다. 예를 들면, 전력 변환기(15)는 전환 FET(Field Effect Transistor; 94 및 96)를 각각 구동하기 위해 접속된 구동 회로(90 및 92)를 포함하는 버크(buck) 변환기이다. 보다 상세하게, 구동 회로(90)의 출력부는 전환 FET(94)의 게이트에 접속되고, 구동 회로(92)의 출력부는 전환 FET(96)의 게이트에 접속된다. 전환 FET(94 및 96)의 드레인은 함께 접속되고, 전환 FET(94)의 소스는, 예를 들면, Vcc 같은 동작 전위의 소스를 수신하도록 접속되고, 전환 FET(96)의 소스는, 예를 들면, Vss 같은 동작 전위의 소스를 수신하도록 접속된다. 무효 시간 지연 회로(98)의 출력부는 구동 회로(90)의 입력부에 접속되고, 무효 시간 지연 회로(98)의 또 다른 출력부는 구동 회로(92)의 입력부에 접속된다. 무효 시간 지연 회로(98)의 입력부는 지연 라인 DPWM(22)의 출력부(30)에 접속된다.
필터 스테이지(17)는 커패시터(106)에 접속된 인덕터(100)를 포함한다. 보다 상세하게는, 인덕터(100)의 한 단자는 트랜지스터(94 및 96)의 드레인에 접속되고, 인덕터(100)의 다른 단자는 커패시터(106)의 일 단자에 접속된다. 커패시터(106)의 다른 단자는, 예를 들면, Vss 같은 동작 전위의 소스를 수신하도록 접속된다.
부하(19)는 커패시터(106) 양단에 접속되어 있다.
ADC(21)의 입력부는 인덕터(100)를 통하여 전환 트랜지스터(94 및 96)의 드 레인에 접속된다.
ADC(21)의 출력부는 인덕터(100), 커패시터(106), 부하(19)의 공통으로 접속된 단자 및 디지털 보상기(23)의 입력부에 접속된다. 디지털 보상기(23)의 출력부는 전환 네트워크(14)의 출력부(25)로서 기능하고, 지연 라인 DPWM(22)의 입력부(26)에 접속된다.
동작시에, 확산 스펙트럼 클록 생성 기술을 사용하여, 전환 네트워크(14)의 전환 주파수를 가변시킴으로써 디지털 회로에서의 EMI를 감소시켜, 예를 들면, SMPS 같은 전환 회로에 의해 생성된 잡음이 주파수 대역에 걸쳐 확산되도록 함으로써, 특정 주파수에서 잡음의 시평균 기본 피크 진폭을 감소시킬 수 있다. 본 발명의 실시예에 따라, 클록 분주기(38)는 시스템 클록 신호(CLKSYS)를 수신하고, 감소된 주파수를 갖는 클록 신호(CLKDIV)를 LSFR(40)에 제공하며, 이 LSFR(40)은 균일하게 분산된 주파수 타겟을 생성하게 된다. 예를 들면, LSFR(40)은 512 싸이클의 의사-랜덤 시퀀스를 생성하여 균일하게 분산된 주파수 타겟을 달성하는 9-소자 선형 피드백 시프터 레지스터이다. 확산 스펙트럼 주파수(freqSS)를 나타내는 7 비트 넘버는 LSFR(40)로부터 추출된다.
가산 회로(42)는 7 비트 넘버에 오프셋을 도입하여 레벨 시프트된 7 비트 넘버를 생성한다. DAC(18)는 시프트된 오프셋 넘버를 기준 전압(VREF)으로 변환한다. 예를 들면, DAC(18)는 디지털 변조기(50) 및 저역 통과 필터(52)를 포함하는 일 비 트 델타-시그마(ΔΣ) DAC이다. 선형 조정기(20)는 기준 전압을, 지연 소자(641-64n)에 대하여 공급 전압(VDD)으로서 기능하는 출력 전압으로 변환한다. 따라서, 공급 전압은, 전환 네트워크(14)에 대하여 가변 전환 주파수(fs)를 얻기 위하여 그 기준 전압(VREF)을 가변시키는 선형 조정기(20)에 의해 제어된다. 따라서, 공급 전압(VDD)은 디지털식 제어 전력 변환기(10)의 주파수를 가변시키는 지연 라인 DPWM의 제어 신호로서 기능한다. 이러한 제어 신호는 공급 전압인 것에 한정되는 것은 아니라는 것을 주목하자.
지금까지 디지털 확산 스펙트럼을 사용하여 EMI를 감소시키기 위한 디지털 확산 스펙트럼 회로 및 벙법이 제공되었다는 것이 이해될 것이다. 본 발명의 실시예에 따라, 상기 방법은 지연 라인 DPWM 회로의 동작 파라미터를 가변시켜, 가변 주파수를 갖는 신호를 발생하는 것을 포함한다. 일 실시예에 따른 동작 파라미터는 클록 주파수이다. 이 신호는 전환 네트워크에 입력되어, 디지털식 제어 전력 변환기가 가변 전환 주파수를 갖도록 한다.
따라서, 본원 발명의 상기 회로 및 방법은 디지털 피드백 제어기를 구비한 SMPS에 적용될 수 있고, 방사 및 전도성 EMI의 영향을 완화할 수 있다.
본 명세서에서 바람직한 임의의 실시예 및 방법이 개시되었지만, 전술한 설명으로부터 본 발명의 사상 및 범위를 벗어나지 않고 그러한 실시예에 변경 및 수정이 가해질 수 있다는 것이 당업자에게는 자명할 것이다. 본 발명은 첨부된 청구범위 및 적용가능 법리 및 규칙에 필요한 정도까지만 한정하고자 한다.

Claims (6)

  1. 디지털식 제어 전력 변환기에서 전자기 간섭을 감소시키는 방법에 있어서,
    시스템 클록인 출력과 펄스폭 변조된 신호인 다른 출력을 갖는 디지털 펄스폭 변조기 회로의 클록 주파수를 랜덤하게 가변시킴으로써 확산 스펙트럼을 생성하는 단계를 포함하는, 전자기 간섭 감소 방법.
  2. 제 1 항에 있어서,
    상기 클록 주파수를 랜덤하게 가변시키는 단계는, 지연 라인의 제어 신호를 변경하는 단계, 상기 지연 라인 디지털 펄스폭 변조기 회로의 공급 전압을 변경하는 단계, 조정기의 기준 전압을 가변시키는 단계, 또는 선형 피드백 시프트 레지스터를 사용하는 단계 중 적어도 하나의 단계를 포함하고,
    상기 선형 피드백 시프트 레지스터로부터 제 1 주파수를 갖는 신호를 추출하고, 상기 제 1 주파수를 기준 전압으로 변환하는 단계; 및
    1 비트 시그마-델타 디지털 대 아날로그 변환기를 사용하여, 상기 제 1 주파수를 갖는 신호를 기준 신호로 변환하는 단계를 더 포함하는, 전자기 간섭 감소 방법.
  3. 전자기 방사에 의한 간섭을 억제하는 방법에 있어서,
    지연 라인 디지털 펄스폭 변조기의 동작 파라미터를 가변시키는 단계를 포함하고,
    상기 동작 파라미터를 가변시키는 단계는, 상기 지연 라인 디지털 펄스폭 변조기의 일부의 제어 전압을 가변시키는 단계를 포함하는, 전자기 방사에 의한 간섭 억제 방법.
  4. 제 3 항에 있어서,
    상기 제어 전압을 가변시키는 단계는, 지연 라인 기반 디지털 펄스폭 변조기의 지연 소자의 공급 전압을 변경하는 단계, 또는 클록 주파수를 가변시켜서 디지털 확산 스펙트럼을 생성하는 단계 중 하나를 포함하는, 전자기 방사에 의한 간섭 억제 방법.
  5. 삭제
  6. 전자기 간섭을 억제하는 방법에 있어서,
    지연 라인의 동작 파라미터를 가변시켜 가변 시스템 클록 주파수를 얻어서 디지털 확산 스펙트럼을 생성하고, 제어 전압을 가변시키는 단계를 포함하고,
    상기 제어 전압을 가변시키는 단계는 지연 라인 디지털 펄스폭 변조기 회로의 지연 라인 소자의 공급 전압을 변경하는 단계를 포함하고, 상기 지연 라인 디지털 펄스폭 변조기로부터의 제 1 출력 신호를 사용하여 시스템 클록 주파수를 제공하고, 상기 지연 라인 디지털 펄스폭 변조기로부터의 제 2 출력 신호를 전력 변환기에 대한 입력 신호로서 사용하는 단계를 더 포함하는, 전자기 간섭 억제 방법.
KR1020070058757A 2006-06-15 2007-06-15 전자기 간섭을 감소시키는 회로 및 방법 KR101390652B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/424,499 US7342528B2 (en) 2006-06-15 2006-06-15 Circuit and method for reducing electromagnetic interference
US11/424499 2006-06-15

Publications (2)

Publication Number Publication Date
KR20070119569A KR20070119569A (ko) 2007-12-20
KR101390652B1 true KR101390652B1 (ko) 2014-05-02

Family

ID=38861002

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070058757A KR101390652B1 (ko) 2006-06-15 2007-06-15 전자기 간섭을 감소시키는 회로 및 방법

Country Status (5)

Country Link
US (1) US7342528B2 (ko)
KR (1) KR101390652B1 (ko)
CN (1) CN101093955B (ko)
HK (1) HK1115947A1 (ko)
TW (1) TWI399016B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100856123B1 (ko) * 2006-03-20 2008-09-03 삼성전자주식회사 Ｅｍｉ 방출을 감소시킬 수 있는 데이터 처리장치와 그방법
US7652604B2 (en) * 2007-02-28 2010-01-26 Exar Corporation Programmable analog-to-digital converter for low-power DC-DC SMPS
US8130116B1 (en) * 2007-08-27 2012-03-06 Daigle Harold S Mobile telephone tracking system
US7679345B1 (en) * 2007-10-09 2010-03-16 Netlogic Microsystems, Inc. Digital linear voltage regulator
US8201012B2 (en) * 2009-04-24 2012-06-12 Evergreen Micro Devices Co., Ltd. Load adaptive EMI reduction scheme for switching mode power supply
US8289733B2 (en) * 2009-10-13 2012-10-16 Infineon Technologies Ag Adaptive frequency jitter for controller
DE102009046898A1 (de) 2009-11-20 2011-05-26 Robert Bosch Gmbh FIFO-Speichervorrichtung und Verfahren zum Speichern und Auslesen von Daten unter Verwendung eines FIFO-Speichers
US7965212B1 (en) * 2010-02-12 2011-06-21 Bae Systems Information And Electronic Systems Integration Inc. DAC circuit using summing junction delay compensation
KR101686435B1 (ko) * 2010-07-12 2016-12-14 삼성전자주식회사 휴대용 단말기에서 전자파 간섭 발생을 방지하기 위한 장치 및 방법
US8575909B2 (en) * 2010-09-17 2013-11-05 Qualcomm Incorporated Synchronously sampled single bit switch mode power supply
EP2528230B1 (en) 2011-05-27 2014-03-19 ST-Ericsson SA Signal processing
KR101291344B1 (ko) 2011-10-28 2013-07-30 숭실대학교산학협력단 스위치 모드 전원 제어장치
US8907604B2 (en) * 2012-02-07 2014-12-09 Ford Global Technologies, Llc PWM frequency pattern optimization for NVH
US8736338B2 (en) * 2012-04-11 2014-05-27 Freescale Semiconductor, Inc. High precision single edge capture and delay measurement circuit
US9847705B2 (en) 2012-08-06 2017-12-19 Peter Oaklander Regulator using smart partitioning
FR2994515B1 (fr) * 2012-08-08 2015-10-30 Abb France Procede de commande d’un contacteur electromagnetique et contacteur electromagnetique mettant en œuvre un tel procede.
CN102820772A (zh) * 2012-08-09 2012-12-12 江苏中江物联网科技有限公司 一种基于直接扩频技术的 pwm调制方法及系统
US9319341B2 (en) * 2013-10-21 2016-04-19 Stmicroelectronics International N.V. Limitation of serial link interference
CN103731024A (zh) * 2013-12-24 2014-04-16 苏州易能微电子科技有限公司 基于开关周期改变的信号抖动系统及方法
US9520780B2 (en) * 2014-02-17 2016-12-13 Trw Automotive U.S. Llc Switching mode power supply with spread spectrum oscillator
US9531349B2 (en) 2015-01-22 2016-12-27 Honeywell International Inc. System and method for controlling radiated EMI using interleaved frequency switching
US9793890B2 (en) * 2015-05-07 2017-10-17 Infineon Technologies Austria Ag System and method for a switch transistor driver
CN106932672B (zh) * 2017-03-06 2019-06-07 吴伟 一种设备辐射干扰的评估方法
EP3624321B1 (en) * 2017-05-09 2021-06-23 Mitsubishi Electric Corporation Power conversion device
DE102017124575A1 (de) * 2017-10-20 2019-04-25 Dr. Ing. H.C. F. Porsche Aktiengesellschaft Trägermodulierte Pulsweitenmodulation zur Anpassung des Verzerrungsspektrums einer getakteten Leistungselektronik
US10432088B1 (en) * 2018-06-05 2019-10-01 Dialog Semiconductor (Uk) Limited Two-stage multi-phase switching power supply with cross-domain adaptive voltage and frequency regulation
US11714127B2 (en) 2018-06-12 2023-08-01 International Business Machines Corporation On-chip spread spectrum characterization
CN108880204B (zh) * 2018-09-03 2023-06-27 顺德职业技术学院 基于fpga的混沌频率调制数字开关电源控制电路
US10903743B2 (en) 2019-01-14 2021-01-26 Texas Instruments Incorporated Methods and apparatus to adjust a transient response
CN111900959B (zh) * 2020-08-28 2021-06-15 无锡英迪芯微电子科技股份有限公司 一种基于线性反馈移位寄存器的时钟展频生成电路
TWI799742B (zh) * 2020-10-12 2023-04-21 茂達電子股份有限公司 降低電磁干擾電路
DE102020216183A1 (de) 2020-12-17 2022-06-23 Robert Bosch Gesellschaft mit beschränkter Haftung Stromrichter und Stromversorgungssystem
US11689103B2 (en) * 2021-03-25 2023-06-27 Infineon Technologies Austria Ag Power supply monitoring and switching frequency control
US11693446B2 (en) * 2021-10-20 2023-07-04 International Business Machines Corporation On-chip spread spectrum synchronization between spread spectrum sources
CN114079375B (zh) * 2021-10-28 2023-06-20 广州大学 分数阶混沌抑制辐射方法、系统、计算机设备及存储介质
US11870347B2 (en) * 2022-01-28 2024-01-09 Texas Instruments Incorporated Spread spectrum modulation of rising and falling edge delays for current mode switching converters
US20230251679A1 (en) * 2022-02-10 2023-08-10 Nxp B.V. Linear voltage regulator
JP2024034519A (ja) * 2022-08-31 2024-03-13 株式会社東芝 制御装置、スイッチングシステム及び制御方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507119A (ja) * 1999-09-17 2004-03-04 デルファイ・テクノロジーズ・インコーポレーテッド スイッチング周波数ディザリングによるｅｍｉの低減
US20040217748A1 (en) 2003-04-30 2004-11-04 Michael Andrews Emi reduction of power converters by way of controlled randomized modulation of oscillating signals
US7233637B2 (en) 2000-04-17 2007-06-19 Adaptive Networks, Inc. Wideband communication using delay line clock multiplier

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4818955A (en) * 1987-08-31 1989-04-04 Republic Electronics Company System for generating signals subject to statistically random frequency perturbations
US5318034A (en) * 1991-11-27 1994-06-07 Hitachi Medical Corp. Electrically adjustable delay circuit and ultrasonic diagnosis apparatus
US5631920A (en) * 1993-11-29 1997-05-20 Lexmark International, Inc. Spread spectrum clock generator
US5594631A (en) * 1994-04-20 1997-01-14 The Boeing Company Digital pulse width modulator for power supply control
GB2326036A (en) * 1997-06-07 1998-12-09 Motorola Ltd A pulse-width-modulated clock generator producing reduced EMI
US6014063A (en) * 1997-08-27 2000-01-11 Quiet Solutions, Inc. Method and apparatus for reducing radiated electromagnetic emissions from harmonic frequencies for electronic equipment
JP4015750B2 (ja) * 1998-05-14 2007-11-28 株式会社東芝 アクティブアレイアンテナシステム
US6249876B1 (en) * 1998-11-16 2001-06-19 Power Integrations, Inc. Frequency jittering control for varying the switching frequency of a power supply
US6687319B1 (en) * 1999-02-04 2004-02-03 Rambus Inc. Spread spectrum clocking of digital signals
DE60012299T2 (de) * 2000-03-20 2005-06-30 Motorola, Inc., Schaumburg Einstellbarer Taktgenerator mit spektraler Dispersion und Verfahren hierfür
CA2469428C (en) 2001-12-07 2012-01-31 The Regents Of The University Of Colorado, A Body Corporate Voltage controller for switching power supplies
US20030174005A1 (en) * 2002-03-14 2003-09-18 Latham Paul W. Cmos digital pulse width modulation controller
JP3883063B2 (ja) * 2002-10-31 2007-02-21 ローム株式会社 クロック生成装置
US7092265B2 (en) * 2002-11-14 2006-08-15 Fyre Storm, Inc. Switching power converter controller
DE60307974T2 (de) * 2002-12-24 2007-02-15 Fujitsu Ltd., Kawasaki Taktgenerator mit spektraler Dispersion Jittergenerator und Halbleitervorrichtung
US6960961B2 (en) * 2003-04-30 2005-11-01 Agilent Technologies, Inc. EMI reduction of oscillating signals by way of controlled randomized modulation
US6924757B2 (en) * 2003-05-21 2005-08-02 Analog Devices, Inc. Sigma-delta modulator with reduced switching rate for use in class-D amplification
US6822595B1 (en) * 2003-06-18 2004-11-23 Northrop Grumman Corporation Extended range digital-to-analog conversion
US7034609B2 (en) * 2003-11-12 2006-04-25 Texas Instruments Incorporated Switching circuits
JP4655500B2 (ja) * 2004-04-12 2011-03-23 ソニー株式会社 Ａｄ変換装置並びに物理量分布検知の半導体装置および電子機器
US7130346B2 (en) * 2004-05-14 2006-10-31 Freescale Semiconductor, Inc. Method and apparatus having a digital PWM signal generator with integral noise shaping
US7424046B2 (en) * 2004-10-15 2008-09-09 Altera Corporation Spread spectrum clock signal generation system and method
JP4350655B2 (ja) * 2005-01-27 2009-10-21 川崎マイクロエレクトロニクス株式会社 スペクトラム拡散クロックジェネレータ

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004507119A (ja) * 1999-09-17 2004-03-04 デルファイ・テクノロジーズ・インコーポレーテッド スイッチング周波数ディザリングによるｅｍｉの低減
US7233637B2 (en) 2000-04-17 2007-06-19 Adaptive Networks, Inc. Wideband communication using delay line clock multiplier
US20040217748A1 (en) 2003-04-30 2004-11-04 Michael Andrews Emi reduction of power converters by way of controlled randomized modulation of oscillating signals

Also Published As

Publication number Publication date
CN101093955A (zh) 2007-12-26
US7342528B2 (en) 2008-03-11
TW200812199A (en) 2008-03-01
KR20070119569A (ko) 2007-12-20
HK1115947A1 (en) 2008-12-12
US20070290894A1 (en) 2007-12-20
CN101093955B (zh) 2013-03-06
TWI399016B (zh) 2013-06-11

Similar Documents

Publication Publication Date Title
KR101390652B1 (ko) 전자기 간섭을 감소시키는 회로 및 방법
KR101176611B1 (ko) 자기 교정 디지털 펄스-폭 변조기(ｄｐｗｍ)
Trescases et al. An EMI reduction technique for digitally controlled SMPS
US7554372B1 (en) Digital dead-time controller for pulse width modulators
Trescases et al. A low-power mixed-signal current-mode DC-DC converter using a one-bit/spl Delta//spl Sigma/DAC
Falakshahi et al. A 14-bit, 10-Msamples/s D/A converter using multibit/spl Sigma//spl Delta/modulation
Kelly et al. High resolution DPWM in a DC-DC converter application using digital sigma-delta techniques
De Martino et al. A standard-cell-based all-digital PWM modulator with high resolution and spread-spectrum capability
US6909394B2 (en) Quantizer for a sigma delta modulator, and sigma delta modulator
Crovetti et al. Limit-cycle-free digitally controlled DC–DC converters based on dyadic digital PWM
Trescases et al. A segmented digital pulse width modulator with self-calibration for low-power SMPS
Guo et al. Digital PWM controller for high-frequency low-power DC-DC switching mode power supply
Lee et al. A 9–11-bit phase-interpolating digital pulsewidth modulator with 1000x frequency range
Cui et al. A noise-shaped randomized modulation for switched-mode DC-DC converters
Trescases et al. A low-power DC-DC converter with digital spread spectrum for reduced EMI
US6980139B2 (en) Sigma-delta-modulator
Carosa et al. Scalable digital multiphase modulator
Foley et al. A versatile digital pulsewidth modulation architecture with area-efficient FPGA implementation
Sotiriadis et al. Single-bit digital frequency synthesis via dithered nyquist-rate sinewave quantization
Alzaher et al. An all-digital low-noise switching DC–DC Buck converter based on a multi-sampling frequency delta-sigma modulation with enhanced light-load efficiency
Chavan et al. A 2.5 mW low-power dual VCO quantizer for∑-∆ modulator in 0.09 μm CMOS
Qazi et al. A high-resolution reconfigurable sigma-delta Digital-to-Analog Converter for RF pulse transmission in MRI scanners
EP2355351A1 (en) Improved RTZ pulse generator
Gisonno Design and simulations of a class D audio amplifier featuring novel digital modulations
Abdullah Limit-Cycle Free Digitally Controlled Power Converters.

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 6