JP2004363928A - デジタルアンプおよびその駆動方法 - Google Patents
デジタルアンプおよびその駆動方法 Download PDFInfo
- Publication number
- JP2004363928A JP2004363928A JP2003159751A JP2003159751A JP2004363928A JP 2004363928 A JP2004363928 A JP 2004363928A JP 2003159751 A JP2003159751 A JP 2003159751A JP 2003159751 A JP2003159751 A JP 2003159751A JP 2004363928 A JP2004363928 A JP 2004363928A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- supply voltage
- digital
- circuit
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electronic Switches (AREA)
- Amplifiers (AREA)
Abstract
【課題】ΔΣ変調ブロック１２で作成された１ビット信号に応答して、駆動回路となるＮＯＲゲ−トＧ１１，Ｇ１２およびＮＡＮＤゲ−トＧ２１，Ｇ２２が出力トランジスタＱ１〜Ｑ４を駆動し、電源回路１６からの電源電圧Ｖ１をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプにおいて、電源投入／遮断時における衝撃音の発生を抑える。
【解決手段】前記電源回路１６からの出力電源電圧Ｖ１を変化可能に構成し、制御マイコン１４は、電源投入時に、前記ゲートＧ１１〜Ｇ２２およびΔΣ変調ブロック１２が立ち上がり、出力トランジスタＱ１〜Ｑ４のスイッチング動作が安定した後に、前記出力電源電圧Ｖ１を緩やかに立ち上げる。
【選択図】 図１
【解決手段】前記電源回路１６からの出力電源電圧Ｖ１を変化可能に構成し、制御マイコン１４は、電源投入時に、前記ゲートＧ１１〜Ｇ２２およびΔΣ変調ブロック１２が立ち上がり、出力トランジスタＱ１〜Ｑ４のスイッチング動作が安定した後に、前記出力電源電圧Ｖ１を緩やかに立ち上げる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＰＤＭ（ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）信号またはＰＷＭ（ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を用いて音声信号のスイッチング増幅を行うデジタルアンプ（Ｄ級増幅器）およびその駆動方法に関し、特に電源オン時および／またはオフ時の衝撃音の発生を防止するミューティング機能を有するものに関する。
【０００２】
【従来の技術】
前記スイッチング増幅を行うデジタルアンプは、前記音声信号の再現が可能な高速なスイッチング素子が比較的容易に入手できるようになり、元来の電力効率の高さから、急速に使用されるようになってきている。このデジタルアンプでは、電源投入時や電源遮断時に、「ポツ」というような前記衝撃音が発生する。そこで、このような衝撃音の発生を回避するようにした典型的な従来技術は、図６で示される。
【０００３】
図６は、その典型的な従来技術のデジタルアンプであるミューティング機能を有するスイッチング増幅器１の電気的構成を示すブロック図である。この図６の基本構成は、実開昭６０−１１５１８号公報に記載されたものである。また、このスイッチング増幅器１では、ΔΣ変調ブロック２は、図示しないΔΣ変換回路を備えており、アナログ入力、マルチビットデジタル入力または１ビット信号から、先ず１系列の２値信号を作成し、さらに発生した２値信号を基に２系列の１ビット信号（正相信号と逆相信号）を生成して、それぞれを１ビット出力端子ｐ１１，ｐ１２から出力する例を示しているけれども、前記スイッチング素子の駆動用のデジタル信号は、ＰＷＭ信号であってもよいことは、言うまでもない。
【０００４】
電源端子ｅ１に接続される高電圧Ｖ１の電源ラインとＧＮＤラインとの間には、Ｎチャネルの出力トランジスタｑ１，ｑ２から成る直列回路と、Ｎチャネルの出力トランジスタｑ３，ｑ４から成る直列回路とから成るＨブリッジ回路が接続される。前記ΔΣ変調ブロック２の正相出力端子ｐ１１から出力される正相の１ビット信号は、ＮＯＲゲ−トｇ１１を介して前記出力トランジスタｑ１のゲートに与えられるとともに、ＮＡＮＤゲ−トｇ２１を介して前記出力トランジスタｑ４のゲートに与えられる。これに対して、前記ΔΣ変調ブロック２の逆相出力端子ｐ１２から出力される逆相の１ビット信号は、ＮＯＲゲ−トｇ１２を介して前記出力トランジスタｑ３のゲートに与えられるとともに、ＮＡＮＤゲ−トｇ２２を介して前記出力トランジスタｑ２のゲートに与えられる。こうして、出力トランジスタｑ１，ｑ４と出力トランジスタｑ３，ｑ２とが相反動作でスイッチングを行うことになる。
【０００５】
前記出力トランジスタｑ１，ｑ２の接続点は逆相の出力端となり、コイルｌ２およびコンデンサｃ２から成るローパスフィルタｆ２を介して逆相の出力端子ｐ２２に接続され、前記出力トランジスタｑ３，ｑ４の接続点は正相の出力端となり、コイルｌ１およびコンデンサｃ１から成るローパスフィルタｆ１を介して正相の出力端子ｐ２１に接続される。前記出力端子ｐ２１，ｐ２２間には、スピ−カなどの負荷３が接続される。
【０００６】
一方、前記ＮＡＮＤゲ−トｇ２１，ｇ２２のもう１つの入力端には、制御マイコン４のミュート出力端子ｐ３１から出力されるミュート信号が入力されており、このミュート信号はインバータ５で反転された後、前記ＮＯＲゲ−トｇ１１，ｇ１２のもう１つの入力端に入力される。
【０００７】
これによって、前記ミュート信号がアクティブのローレベルである間は、前記１ビット信号に拘わらず、ＮＡＮＤゲ−トｇ１１，ｇ１２の出力はハイレベルとなって出力トランジスタｑ２，ｑ４はオンし、ＮＯＲゲ−トｇ２１，ｇ２２の出力はローレベルとなって出力トランジスタｑ１，ｑ３はオフし、正相出力および逆相出力は共にＧＮＤラレベルとなる。
【０００８】
これに対して、前記ミュート信号が非アクティブのハイレベルとなると、ＮＡＮＤゲ−トｇ２１，ｇ２２の出力は前記１ビット信号に追従し、出力トランジスタｑ２，ｑ４は１ビット信号に対応したスイッチング動作を行い、ＮＯＲゲ−トｇ１１，ｇ１２の出力も前記１ビット信号に追従し、出力トランジスタｑ１，ｑ３も１ビット信号に対応したスイッチング動作を行い、正相出力と逆相出力との間で、負荷３をプッシュプル駆動する。
【０００９】
そして、注目すべきは、このスイッチング増幅器１では、前記衝撃音の発生を抑えるために、出力ライン（この図６では、ローパスフィルタｆ２と逆相の出力端子ｐ２２との間）に、リレースイッチ６が設けられている。このリレースイッチ６は、前記制御マイコン４の出力端子ｐ３２からのリレーコントロール信号が与えられるリレーコイル７とリレー８を構成する。制御マイコン４は、電源投入／遮断時に、前記ミュート信号をアクティブにしてミュート動作を行わせるとともに、前記リレーコントロール信号もアクティブとしてリレースイッチ６をオフし、前記衝撃音の発生を抑える。これに対して、定常の増幅動作時には、前記ミュート信号を非アクティブにしてスイッチング動作を行わせるとともに、前記リレーコントロール信号も非アクティブとしてリレースイッチ６をオンし、増幅信号の出力を許容している。
【００１０】
なお、本発明に関連する他の先行技術として、特開２００２−２０８８２４号公報が存在するが、説明の都合上、後述する。
【００１１】
【特許文献１】
実開昭６０−１１５１８号公報（公開日：昭和６０年１月２６日）
【００１２】
【特許文献２】
特開２００２−２０８８２４号公報（公開日：平成１４年１２月２４日）
【００１３】
【発明が解決しようとする課題】
しかしながら、近年、機器の小型化の要求が高まると、従来の方法を採用した図６のミューティング回路では、次のような問題が生じる。すなわち、図６の回路では、前記小型化の要求に伴い、該スイッチング増幅器１を実装する基板も小型化されるが、リレー８の基板上に占める面積が無視できなくなってきた。また、リレー８のメカニカルな信頼性を考慮すれば、より信頼性の高い遮断用の部品が求められるようになり、これがコストアップの要因にもなっていた。
【００１４】
本発明の目的は、ノイズの発生を確実に回避することができ、かつ基板の面積増大およびコストアップを伴わないデジタルアンプおよびその駆動方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明のデジタルアンプは、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプにおいて、前記直流電源は、その出力電源電圧が変化可能に構成され、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆき、ノイズの発生を抑制するノイズ抑制手段を含むことを特徴とする。
【００１６】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、ノイズ抑制手段は、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００１７】
したがって、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００１８】
また、本発明のデジタルアンプは、入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止した状態で前記駆動回路の電源を立ち上げ、続いて該デジタル変調回路の電源を立ち上げ、前記ミュート回路によるデジタル信号の伝送を許容した後、前記直流電源からの出力電源電圧を立ち上げてゆくことを特徴とする。
【００１９】
上記の構成によれば、デジタル変調回路は、アナログ入力、マルチビットデジタル入力、１ビット信号またはＰＷＭ信号から、１ビット信号やＰＷＭ信号の前記増幅すべきデジタル信号を作成し、駆動回路を介してスイッチング素子に与える。この際、ミュート回路によって、前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送が許容／禁止されるようになっている。そして、前記ノイズ抑制手段は、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止した状態で前記駆動回路の電源を立ち上げ、続いて該デジタル変調回路の電源を立ち上げ、前記ミュート回路によるデジタル信号の伝送を許容した後、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００２０】
こうして、前記電源投入時におけるノイズの抑制を、具体的に実現することができる。
【００２１】
さらにまた、本発明のデジタルアンプは、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプにおいて、前記直流電源は、その出力電源電圧が変化可能に構成され、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記駆動回路によるスイッチング素子のスイッチング動作を停止させ、ノイズの発生を抑制するノイズ抑制手段を含むことを特徴とする。
【００２２】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、ノイズ抑制手段は、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００２３】
したがって、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００２４】
また、本発明のデジタルアンプは、入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止し、前記デジタル変調回路の電源を遮断し、前記駆動回路のみの電源を維持する待機動作に移ることを特徴とする。
【００２５】
上記の構成によれば、デジタル変調回路は、アナログ入力、マルチビットデジタル入力、１ビット信号またはＰＷＭ信号から、１ビット信号やＰＷＭ信号の前記増幅すべきデジタル信号を作成し、駆動回路を介してスイッチング素子に与える。この際、ミュート回路によって、前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送が許容／禁止されるようになっている。そして、前記ノイズ抑制手段は、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止し、前記デジタル変調回路の電源を遮断し、前記駆動回路のみの電源を維持する待機動作に移る。
【００２６】
こうして、前記電源遮断時におけるノイズの抑制を、具体的に実現することができる。
【００２７】
さらにまた、本発明のデジタルアンプでは、前記直流電源は、入力電源電圧を所望とする出力電源電圧に応じたデューティでスイッチングするスイッチング回路と、そのスイッチング出力を平滑化して出力する平滑回路とを備えて構成されることを特徴とする。
【００２８】
上記の構成によれば、前記ノイズ抑制手段は、デューティを調整することで、前記直流電源が任意の出力電源電圧を作成して、前記スイッチング素子に供給させることができ、前記ノイズの抑制の可能な出力電源電圧の緩やかな立ち上げおよび／または立ち下げを実現することができる。
【００２９】
また、本発明のデジタルアンプの駆動方法は、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプの駆動方法において、前記直流電源の出力電源電圧を変化可能に構成し、電源投入時には、前記駆動回路によるスイッチング素子のスイッチング動作を開始させ、前記スイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆくことで、ノイズの発生を抑制することを特徴とする。
【００３０】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００３１】
したがって、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００３２】
さらにまた、本発明のデジタルアンプの駆動方法は、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプの駆動方法において、前記直流電源の出力電源電圧を変化可能に構成し、電源遮断時には、前記直流電源からの出力電源電圧を立ち下げてゆき、前記出力電源電圧の立ち下がり後に、前記駆動回路によるスイッチング素子のスイッチング動作を停止させることで、ノイズの発生を抑制することを特徴とする。
【００３３】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、前記出力電源電圧の立ち下がり後に、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００３４】
したがって、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００３５】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図３に基づいて説明すれば、以下のとおりである。
【００３６】
図１は、本発明の実施の一形態のデジタルアンプであるミューティング機能を有するスイッチング増幅器１１の電気的構成を示すブロック図である。このスイッチング増幅器１１では、ΔΣ変調ブロック１２は、図示しないΔΣ変換回路を備えており、アナログ入力、マルチビットデジタル入力または１ビット信号から、先ず１系列の２値信号を作成し、さらに、発生した２値信号を基に２系列の１ビット信号（正相信号と逆相信号）を生成して、それぞれを１ビット出力端子Ｐ１１，ｐ１２から出力する例を示しているけれども、前記スイッチング素子の駆動用のデジタル信号は、ＰＷＭ信号であってもよいことは、言うまでもない。
【００３７】
電源端子Ｅ１に接続される高電圧Ｖ１の電源ラインとＧＮＤラインとの間には、Ｎチャネルの出力トランジスタＱ１，Ｑ２から成る直列回路と、Ｎチャネルの出力トランジスタＱ３，Ｑ４から成る直列回路とから成るＨブリッジ回路が接続される。前記ΔΣ変調ブロック１２の正相出力端子Ｐ１１から出力される正相の１ビット信号は、ＮＯＲゲ−トＧ１１を介して前記出力トランジスタＱ１のゲートに与えられるとともに、ＮＡＮＤゲ−トＧ２１を介して前記出力トランジスタＱ４のゲートに与えられる。これに対して、前記ΔΣ変調ブロック１２の逆相出力端子Ｐ１２から出力される逆相の１ビット信号は、ＮＯＲゲ−トＧ１２を介して前記出力トランジスタＱ３のゲートに与えられるとともに、ＮＡＮＤゲ−トＧ２２を介して前記出力トランジスタＱ２のゲートに与えられ、こうして出力トランジスタＱ１，Ｑ４と出力トランジスタＱ２，Ｑ３とが相反動作でスイッチングを行うことになる。
【００３８】
前記出力トランジスタＱ１，Ｑ２の接続点は逆相の出力端となり、コイルＬ２およびコンデンサＣ２から成るローパスフィルタＦ２を介して逆相の出力端子Ｐ２２に接続され、前記出力トランジスタＱ３，Ｑ４の接続点は正相の出力端となり、コイルＬ１およびコンデンサＣ１から成るローパスフィルタＦ１を介して正相の出力端子Ｐ２１に接続される。前記出力端子Ｐ２１，Ｐ２２間には、スピ−カやヘッドホンのような電気音響変換器によって構成される負荷１３が接続される。
【００３９】
一方、前記ＮＡＮＤゲ−トＧ２１，Ｇ２２のもう１つの入力端には、該スイッチング増幅器１１全体を制御する制御マイコン１４のミュート出力端子Ｐ３１から出力されるミュート信号が入力されており、このミュート信号はインバータ１５で反転された後、前記ＮＯＲゲ−トＧ１１，Ｇ１２のもう１つの入力端に入力される。
【００４０】
これによって、前記ミュート信号がアクティブのローレベルである間は、前記１ビット信号に拘わらず、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルとなって出力トランジスタＱ２，Ｑ４はオンし、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルとなって出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなる。
【００４１】
これに対して、前記ミュート信号が非アクティブのハイレベルとなると、ＮＡＮＤゲ−トＧ２１，Ｇ２２の出力は前記１ビット信号に追従し、出力トランジスタＱ２，Ｑ４は１ビット信号に対応したスイッチングを行い、ＮＯＲゲ−トＧ１１，Ｇ１２の出力も前記１ビット信号に追従し、出力トランジスタＱ１，Ｑ３も１ビット信号に対応したスイッチングを行い、正相出力と逆相出力との間で、負荷１３をプッシュプル駆動する。
【００４２】
以上の構成は、前述の図６で示すスイッチング増幅器１と同様である。注目すべきは、このスイッチング増幅器１１では、制御マイコン１４は、電源投入時／遮断時に、前記ミュート信号をアクティブにしてミュート動作を行わせるとともに、電源回路１６を制御して、各回路の電源投入／遮断タイミングを制御することで、前記衝撃音の発生を抑えることである。このため、前記Ｈブリッジ回路への電源端子Ｅ１とは別に、ΔΣ変調ブロック１２のための電源端子Ｅ２、制御マイコン１４のための電源端子Ｅ３、前記ＮＯＲゲ−トＧ１１，Ｇ１２およびインバータ１５のための電源端子Ｅ４、ならびに前記ＮＡＮＤゲ−トＧ２１，Ｇ２２のための電源端子Ｅ５が設けられている。
【００４３】
このスイッチング増幅器１１は、たとえば携帯型のミニディスクプレーヤなどを想定しており、前記電源端子Ｅ１へは前述のように高電圧Ｖ１、たとえば乾電池や充電池の最大値で３Ｖが印加され、前記電源端子Ｅ２，Ｅ３へは最も低い電圧Ｖ２，Ｖ３、たとえば１．５Ｖが印加され、前記電源端子Ｅ４，Ｅ５へはトランジスタＱ１〜Ｑ４を駆動することができる電圧Ｖ４，Ｖ５、たとえば３Ｖが印加される。
【００４４】
一般的に、上述のＨブリッジ回路のような電源ライン間に２つのトランジスタが直列に接続され、相反制御する出力ブリッジ回路では、２つのトランジスタが共にオンしてしまい、貫通電流が生じる。そで、ボリウム調整値に対応して、制御マイコン１４が電源回路１６の電源電圧Ｖ１を、上述のように可変とすることで、出力ブリッジ回路での消費電流も可変となり、電源電圧Ｖ１下げたときに消費電流もそれに応じて下がり、よって出力ブリッジ回路での消費電力も下げることができる。一方、出力ブリッジ回路に貫通電流を流さないようにデッドタイムを形成する回路（タイミング回路、レベルシフタ等）を設けることも考えられるが、これらの回路での消費電力が発生する。したがって、電源電圧Ｖ１が上記電圧程度であれば、可変電圧電源を使用することが有効である。
【００４５】
前記電源回路１６における前記電源電圧Ｖ１を作成する回路は、この図１で示すように、スイッチ制御回路１７、および予め定める電源電圧Ｖ０の電源ラインとＧＮＤとの間に直列に接続されるＮチャネルのトランジスタＱ５，Ｑ６から成るスイッチング回路と、コイルＬ３およびコンデンサＣ３から成り、スイッチング出力を平滑化して出力するローパスフィルタＦ３とを備えて構成される。したがって、後述するように、前記スイッチ制御回路１７が、前記制御マイコン１４からの制御出力に応答して、スイッチングデューティを可変することで、前記電源電圧Ｖ１を所望とする電圧にすることができる。
【００４６】
前記各電源電圧Ｖ１〜Ｖ５は、上述のように前記制御マイコン１４からの制御出力に応答して電源回路１６によって作成され、前記各電源端子Ｅ１〜Ｅ５にそれぞれ供給される。本発明では、上述のように前記電源電圧Ｖ１は可変であり、これに対応してトランジスタＱ１〜Ｑ４のゲート駆動電圧となる電源電圧Ｖ４，Ｖ５も可変に構成され、トランジスタＱ１〜Ｑ４が安定動作できる最小のゲート電圧で駆動し、これらの回路の消費電力が一層削減されてもよい。制御マイコン１４への電源電圧Ｖ３は、常時供給される。
【００４７】
図２および図３は、上述のように構成されるスイッチング増幅器１１の動作を説明するためのタイミングチャートであり、図２は電源投入時を示し、図３は電源遮断時を示す。
【００４８】
先ず、制御マイコン１４は、初期設定としてミュート信号をローレベルとし、ＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５のみを投入しておく。このとき、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルに固定、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルに固定となっている。このため、出力トランジスタＱ２，Ｑ４はオンし、出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなっている。こうして、トランジスタＱ１〜Ｑ４はスイッチングしていないので、必要最小限の消費電流（１μＡ以下）で待機している。
【００４９】
時刻ｔ１において電源が投入されると、ΔΣ変調ブロック１２のための電源電圧Ｖ２が立ち上がりを開始し、該ΔΣ変調ブロック１２は動作を開始し、１ビット信号の出力が開始され、前記電源電圧Ｖ２が立ち上がった時刻ｔ２から、正常な１ビット信号が出力される。この間、前記ミュート信号はアクティブのローレベルのままであり、したがって前記１ビット信号に拘わらず、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルとなって出力トランジスタＱ２，Ｑ４はオンし、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルとなって出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなっている。
【００５０】
前記ΔΣ変調ブロック１２が充分安定して動作し始めた後、たとえば前記時刻ｔ１から１秒程度の時間Ｗ１が経過した後の時刻ｔ３において、ミュート信号が非アクティブのハイレベルになってミュートが解除されると、前記ＮＡＮＤゲ−トＧ２１，Ｇ２２の出力は前記１ビット信号に追従し、出力トランジスタＱ２，Ｑ４は１ビット信号に対応したスイッチングを行い、ＮＯＲゲ−トＧ１１，Ｇ１２の出力も前記１ビット信号に追従し、出力トランジスタＱ１，Ｑ３も１ビット信号に対応したスイッチングを行う。しかしながら、前記Ｈブリッジ回路の電源電圧Ｖ１は立ち上がっておらず、したがって該Ｈブリッジ回路からもスイッチングパルスは出力されず、負荷１３へのアナログ音声信号は出力されない状態となっている。
【００５１】
前記ＮＯＲゲ−トＧ１１，Ｇ１２およびＮＡＮＤゲ−トＧ２１，Ｇ２２が充分安定して動作し始めた後、たとえば前記時刻ｔ３から１秒程度の時間Ｗ２が経過した後の時刻ｔ４において、電源回路１６から電源電圧Ｖ１が緩やかに立ち上がると、Ｈブリッジ回路からの出力もゆっくり立ち上がりながらスイッチング動作し始め、ローパスフィルタＦ１，Ｆ２からポツ音などの衝撃音が発生することなく、音声出力し始めることができる。
【００５２】
一方、電源遮断時は、時刻ｔ１１において、電源電圧Ｖ１を緩やかに立ち下げると、Ｈブリッジ回路からのスイッチングパルスが縮小してゆき、時刻ｔ１２で前記スイッチングパルス、したがって音声信号は出力されなくなる。前記電源電圧Ｖ１が立ち下がって充分時間が経過した後、たとえば前記時刻ｔ１１から１秒程度の時間Ｗ３が経過した後の時刻ｔ１３において、前記ミュート信号がアクティブのローレベルに切換わると、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルとなって出力トランジスタＱ２，Ｑ４はオンし、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルとなって出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなって、衝撃音なくミュート動作が開始される。
【００５３】
その後、時間Ｗ４が経過した後の時刻ｔ１４で、前記電源電圧Ｖ２が遮断されてΔΣ変調ブロック１２が停止する。こうして、前記電源遮断時における衝撃音の抑制を実現することができる。以降の待機中は、前述の初期設定のとおり、ミュート信号をアクティブのローレベルとし、電源は制御マイコン１４の電源電圧Ｖ２ならびにＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５が投入される。したがって、出力トランジスタＱ２，Ｑ４はオンし、出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなり、トランジスタＱ１〜Ｑ４はスイッチングしていないので、必要最小限の消費電流（１μＡ以下）で待機している。
【００５４】
図４および図５は、それぞれ上述の図２および図３のフローチャートである。ステップＳ１では、制御マイコン１４は、初期設定としてミュート信号をローレベルとし、ＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５のみを投入する。ステップＳ２では、ΔΣ変調ブロック１２の電源が投入され、前記時間Ｗ１の経過後のステップＳ３では、ミュート信号が非アクティブのハイレベルに切換えられる。その後、前記時間Ｗ２が経過すると、ステップＳ４で電源回路１６から電源電圧Ｖ１が緩やかに立ち上げられ、処理を終了する。
【００５５】
これに対して、電源遮断時は、ステップＳ１１で電源電圧Ｖ１の立ち下げを開始し、前記時間Ｗ３が経過したステップＳ１２において、ミュート信号がアクティブのローレベルに切換わる。さらに時間Ｗ４が経過したステップＳ１３において、前記電源電圧Ｖ２が遮断されてΔΣ変調ブロック１２が停止した後、ステップＳ１４で、ミュート信号をアクティブのローレベルとし、制御マイコン１４の電源電圧Ｖ２ならびにＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５を投入した待機中の初期設定を行い、処理を終了する。
【００５６】
以上のように本発明のスイッチング増幅器１１では、出力トランジスタＱ１〜Ｑ４に電源供給を行う電源回路１６の出力電源電圧Ｖ１を変化可能に構成し、制御マイコン１４は、電源投入時には、前記出力トランジスタＱ１〜Ｑ４のスイッチング動作の安定後に、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち上げる。具体的には、制御マイコン１４からのミュート信号によってＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２がΔΣ変調ブロック１２から出力トランジスタＱ１〜Ｑ４へのデジタル信号の伝送を禁止した状態で前記ＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２の電源電圧Ｖ４，Ｖ５を立ち上げ、続いてΔΣ変調ブロック１２の電源電圧Ｖ２を立ち上げ、ミュート解除の後、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち上げる。
【００５７】
また、電源遮断時には、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち下げた後、前記出力トランジスタＱ１〜Ｑ４のスイッチング動作を停止させる。具体的には、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち下げた後、前記ミュート信号によってＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２がΔΣ変調ブロック１２から出力トランジスタＱ１〜Ｑ４へのデジタル信号の伝送を禁止し、前記ΔΣ変調ブロック１２の電源電圧Ｖ２を遮断し、前記ＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２のみの電源電圧Ｖ４，Ｖ５を維持する待機動作に移る。
【００５８】
これによって、１ビットの音声信号の伝達経路に影響を与えることなく、電源投入時および電源遮断時の衝撃音を回避することができる。また、図２〜図５で示すように、各回路への電源投入のシーケンスを工夫することで前記衝撃音の発生を抑えるので、図６で示すスイッチング増幅器１におけるリレー８が不要になり、そのような遮断回路用の部品や、その部品を基板に実装するための面積を確保する必要がなくなり、スイッチング増幅器の小型化および低コスト化を容易に図ることができるとともに、リレー８のようなメカニカルな部品が不要となるので、動作上の信頼性を向上させることもできる。さらにまた、ソフトスタート（立ち上げ）とソフトストップ（立ち下げ）とを単一の手段で実現することができる。
【００５９】
なお、本発明に類似した先行技術として、前記特開２００２−２０８８２４号公報の「スイッチング増幅器およびその駆動方法」が挙げられる。この先行技術は、従来、ΔΣ変調部のミュートを解除した後にスイッチ回路に電源供給を行っており、負帰還がゼロでΔΣ変調部の出力が不定になり、素子破壊を招くことになるのに対して、ミューティング期間内に、先ずΔΣ変調部を立ち上げ、出力がゼロのままでスイッチ回路を立ち上げることで、出力が不定にならず、素子破壊を防止するようにしたものである。
【００６０】
したがって、従来のΔΣ変調部のミュートを解除した後にスイッチ回路に電源供給を行う点が本発明に類似しているけれども、本発明は、スイッチ回路となる出力トランジスタＱ１〜Ｑ４の電源電圧Ｖ１を緩やかに立ち上げてゆくことを特徴としており、従来の構成では前記衝撃音が発生してしまう。
【００６１】
【発明の効果】
本発明のデジタルアンプは、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源投入時に、ノイズ抑制手段が、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００６２】
それゆえ、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００６３】
また、本発明のデジタルアンプは、以上のように、入力信号から増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止した状態で前記駆動回路の電源を立ち上げ、続いて該デジタル変調回路の電源を立ち上げ、前記ミュート回路によるデジタル信号の伝送を許容した後、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００６４】
それゆえ、前記電源投入時におけるノイズの抑制を、具体的に実現することができる。
【００６５】
さらにまた、本発明のデジタルアンプは、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源遮断時に、ノイズ抑制手段が、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００６６】
それゆえ、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００６７】
また、本発明のデジタルアンプは、以上のように、入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止し、前記デジタル変調回路の電源を遮断し、前記駆動回路のみの電源を維持する待機動作に移る。
【００６８】
それゆえ、前記電源遮断時におけるノイズの抑制を、具体的に実現することができる。
【００６９】
さらにまた、本発明のデジタルアンプは、以上のように、前記直流電源を、入力電源電圧を所望とする出力電源電圧に応じたデューティでスイッチングするスイッチング回路と、そのスイッチング出力を平滑化して出力する平滑回路とを備えて構成する。
【００７０】
それゆえ、前記ノイズ抑制手段は、デューティを調整することで、前記直流電源が任意の出力電源電圧を作成して、前記スイッチング素子に供給させることができ、前記ノイズの抑制の可能な出力電源電圧の緩やかな立ち上げおよび／または立ち下げを具体的に実現することができる。
【００７１】
また、本発明のデジタルアンプの駆動方法は、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００７２】
それゆえ、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００７３】
さらにまた、本発明のデジタルアンプの駆動方法は、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、前記出力電源電圧の立ち下がり後に、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００７４】
それゆえ、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のデジタルアンプであるミューティング機能を有するスイッチング増幅器の電気的構成を示すブロック図である。
【図２】図１で示すスイッチング増幅器における電源投入時の動作を説明するためのタイミングチャートである
【図３】図１で示すスイッチング増幅器における電源遮断時の動作を説明するためのタイミングチャートである
【図４】図１で示すスイッチング増幅器における電源投入時の動作を説明するためのフローチャートである
【図５】図１で示すスイッチング増幅器における電源遮断時の動作を説明するためのフローチャートである
【図６】典型的な従来技術のデジタルアンプであるミューティング機能を有するスイッチング増幅器の電気的構成を示すブロック図である。
【符号の説明】
１１ スイッチング増幅器（デジタルアンプ）
１２ ΔΣ変調ブロック（デジタル変調回路）
１３ 負荷
１４ 制御マイコン（ノイズ抑制手段、ミュート回路）
１５ インバータ（駆動回路）
１６ 電源回路（直流電源）
１７ スイッチ制御回路（スイッチング回路）
Ｃ１〜Ｃ３ コンデンサ
Ｆ１，Ｆ２ ローパスフィルタ
Ｆ３ ローパスフィルタ（平滑回路）
Ｌ１〜Ｌ３ コイル
Ｇ１１，Ｇ１２ ＮＯＲゲ−ト（駆動回路）
Ｇ２１，Ｇ２２ ＮＡＮＤゲ−ト（駆動回路）
Ｑ１〜Ｑ４ 出力トランジスタ（スイッチング素子）
Ｑ５，Ｑ６ トランジスタ（スイッチング回路）
【発明の属する技術分野】
本発明は、ＰＤＭ（ｐｕｌｓｅ Ｄｅｎｓｉｔｙ Ｍｏｄｕｌａｔｉｏｎ）信号またはＰＷＭ（ｐｕｌｓｅ Ｗｉｄｔｈ Ｍｏｄｕｌａｔｉｏｎ）信号を用いて音声信号のスイッチング増幅を行うデジタルアンプ（Ｄ級増幅器）およびその駆動方法に関し、特に電源オン時および／またはオフ時の衝撃音の発生を防止するミューティング機能を有するものに関する。
【０００２】
【従来の技術】
前記スイッチング増幅を行うデジタルアンプは、前記音声信号の再現が可能な高速なスイッチング素子が比較的容易に入手できるようになり、元来の電力効率の高さから、急速に使用されるようになってきている。このデジタルアンプでは、電源投入時や電源遮断時に、「ポツ」というような前記衝撃音が発生する。そこで、このような衝撃音の発生を回避するようにした典型的な従来技術は、図６で示される。
【０００３】
図６は、その典型的な従来技術のデジタルアンプであるミューティング機能を有するスイッチング増幅器１の電気的構成を示すブロック図である。この図６の基本構成は、実開昭６０−１１５１８号公報に記載されたものである。また、このスイッチング増幅器１では、ΔΣ変調ブロック２は、図示しないΔΣ変換回路を備えており、アナログ入力、マルチビットデジタル入力または１ビット信号から、先ず１系列の２値信号を作成し、さらに発生した２値信号を基に２系列の１ビット信号（正相信号と逆相信号）を生成して、それぞれを１ビット出力端子ｐ１１，ｐ１２から出力する例を示しているけれども、前記スイッチング素子の駆動用のデジタル信号は、ＰＷＭ信号であってもよいことは、言うまでもない。
【０００４】
電源端子ｅ１に接続される高電圧Ｖ１の電源ラインとＧＮＤラインとの間には、Ｎチャネルの出力トランジスタｑ１，ｑ２から成る直列回路と、Ｎチャネルの出力トランジスタｑ３，ｑ４から成る直列回路とから成るＨブリッジ回路が接続される。前記ΔΣ変調ブロック２の正相出力端子ｐ１１から出力される正相の１ビット信号は、ＮＯＲゲ−トｇ１１を介して前記出力トランジスタｑ１のゲートに与えられるとともに、ＮＡＮＤゲ−トｇ２１を介して前記出力トランジスタｑ４のゲートに与えられる。これに対して、前記ΔΣ変調ブロック２の逆相出力端子ｐ１２から出力される逆相の１ビット信号は、ＮＯＲゲ−トｇ１２を介して前記出力トランジスタｑ３のゲートに与えられるとともに、ＮＡＮＤゲ−トｇ２２を介して前記出力トランジスタｑ２のゲートに与えられる。こうして、出力トランジスタｑ１，ｑ４と出力トランジスタｑ３，ｑ２とが相反動作でスイッチングを行うことになる。
【０００５】
前記出力トランジスタｑ１，ｑ２の接続点は逆相の出力端となり、コイルｌ２およびコンデンサｃ２から成るローパスフィルタｆ２を介して逆相の出力端子ｐ２２に接続され、前記出力トランジスタｑ３，ｑ４の接続点は正相の出力端となり、コイルｌ１およびコンデンサｃ１から成るローパスフィルタｆ１を介して正相の出力端子ｐ２１に接続される。前記出力端子ｐ２１，ｐ２２間には、スピ−カなどの負荷３が接続される。
【０００６】
一方、前記ＮＡＮＤゲ−トｇ２１，ｇ２２のもう１つの入力端には、制御マイコン４のミュート出力端子ｐ３１から出力されるミュート信号が入力されており、このミュート信号はインバータ５で反転された後、前記ＮＯＲゲ−トｇ１１，ｇ１２のもう１つの入力端に入力される。
【０００７】
これによって、前記ミュート信号がアクティブのローレベルである間は、前記１ビット信号に拘わらず、ＮＡＮＤゲ−トｇ１１，ｇ１２の出力はハイレベルとなって出力トランジスタｑ２，ｑ４はオンし、ＮＯＲゲ−トｇ２１，ｇ２２の出力はローレベルとなって出力トランジスタｑ１，ｑ３はオフし、正相出力および逆相出力は共にＧＮＤラレベルとなる。
【０００８】
これに対して、前記ミュート信号が非アクティブのハイレベルとなると、ＮＡＮＤゲ−トｇ２１，ｇ２２の出力は前記１ビット信号に追従し、出力トランジスタｑ２，ｑ４は１ビット信号に対応したスイッチング動作を行い、ＮＯＲゲ−トｇ１１，ｇ１２の出力も前記１ビット信号に追従し、出力トランジスタｑ１，ｑ３も１ビット信号に対応したスイッチング動作を行い、正相出力と逆相出力との間で、負荷３をプッシュプル駆動する。
【０００９】
そして、注目すべきは、このスイッチング増幅器１では、前記衝撃音の発生を抑えるために、出力ライン（この図６では、ローパスフィルタｆ２と逆相の出力端子ｐ２２との間）に、リレースイッチ６が設けられている。このリレースイッチ６は、前記制御マイコン４の出力端子ｐ３２からのリレーコントロール信号が与えられるリレーコイル７とリレー８を構成する。制御マイコン４は、電源投入／遮断時に、前記ミュート信号をアクティブにしてミュート動作を行わせるとともに、前記リレーコントロール信号もアクティブとしてリレースイッチ６をオフし、前記衝撃音の発生を抑える。これに対して、定常の増幅動作時には、前記ミュート信号を非アクティブにしてスイッチング動作を行わせるとともに、前記リレーコントロール信号も非アクティブとしてリレースイッチ６をオンし、増幅信号の出力を許容している。
【００１０】
なお、本発明に関連する他の先行技術として、特開２００２−２０８８２４号公報が存在するが、説明の都合上、後述する。
【００１１】
【特許文献１】
実開昭６０−１１５１８号公報（公開日：昭和６０年１月２６日）
【００１２】
【特許文献２】
特開２００２−２０８８２４号公報（公開日：平成１４年１２月２４日）
【００１３】
【発明が解決しようとする課題】
しかしながら、近年、機器の小型化の要求が高まると、従来の方法を採用した図６のミューティング回路では、次のような問題が生じる。すなわち、図６の回路では、前記小型化の要求に伴い、該スイッチング増幅器１を実装する基板も小型化されるが、リレー８の基板上に占める面積が無視できなくなってきた。また、リレー８のメカニカルな信頼性を考慮すれば、より信頼性の高い遮断用の部品が求められるようになり、これがコストアップの要因にもなっていた。
【００１４】
本発明の目的は、ノイズの発生を確実に回避することができ、かつ基板の面積増大およびコストアップを伴わないデジタルアンプおよびその駆動方法を提供することである。
【００１５】
【課題を解決するための手段】
本発明のデジタルアンプは、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプにおいて、前記直流電源は、その出力電源電圧が変化可能に構成され、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆき、ノイズの発生を抑制するノイズ抑制手段を含むことを特徴とする。
【００１６】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、ノイズ抑制手段は、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００１７】
したがって、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００１８】
また、本発明のデジタルアンプは、入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止した状態で前記駆動回路の電源を立ち上げ、続いて該デジタル変調回路の電源を立ち上げ、前記ミュート回路によるデジタル信号の伝送を許容した後、前記直流電源からの出力電源電圧を立ち上げてゆくことを特徴とする。
【００１９】
上記の構成によれば、デジタル変調回路は、アナログ入力、マルチビットデジタル入力、１ビット信号またはＰＷＭ信号から、１ビット信号やＰＷＭ信号の前記増幅すべきデジタル信号を作成し、駆動回路を介してスイッチング素子に与える。この際、ミュート回路によって、前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送が許容／禁止されるようになっている。そして、前記ノイズ抑制手段は、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止した状態で前記駆動回路の電源を立ち上げ、続いて該デジタル変調回路の電源を立ち上げ、前記ミュート回路によるデジタル信号の伝送を許容した後、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００２０】
こうして、前記電源投入時におけるノイズの抑制を、具体的に実現することができる。
【００２１】
さらにまた、本発明のデジタルアンプは、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプにおいて、前記直流電源は、その出力電源電圧が変化可能に構成され、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記駆動回路によるスイッチング素子のスイッチング動作を停止させ、ノイズの発生を抑制するノイズ抑制手段を含むことを特徴とする。
【００２２】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、ノイズ抑制手段は、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００２３】
したがって、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００２４】
また、本発明のデジタルアンプは、入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止し、前記デジタル変調回路の電源を遮断し、前記駆動回路のみの電源を維持する待機動作に移ることを特徴とする。
【００２５】
上記の構成によれば、デジタル変調回路は、アナログ入力、マルチビットデジタル入力、１ビット信号またはＰＷＭ信号から、１ビット信号やＰＷＭ信号の前記増幅すべきデジタル信号を作成し、駆動回路を介してスイッチング素子に与える。この際、ミュート回路によって、前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送が許容／禁止されるようになっている。そして、前記ノイズ抑制手段は、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止し、前記デジタル変調回路の電源を遮断し、前記駆動回路のみの電源を維持する待機動作に移る。
【００２６】
こうして、前記電源遮断時におけるノイズの抑制を、具体的に実現することができる。
【００２７】
さらにまた、本発明のデジタルアンプでは、前記直流電源は、入力電源電圧を所望とする出力電源電圧に応じたデューティでスイッチングするスイッチング回路と、そのスイッチング出力を平滑化して出力する平滑回路とを備えて構成されることを特徴とする。
【００２８】
上記の構成によれば、前記ノイズ抑制手段は、デューティを調整することで、前記直流電源が任意の出力電源電圧を作成して、前記スイッチング素子に供給させることができ、前記ノイズの抑制の可能な出力電源電圧の緩やかな立ち上げおよび／または立ち下げを実現することができる。
【００２９】
また、本発明のデジタルアンプの駆動方法は、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプの駆動方法において、前記直流電源の出力電源電圧を変化可能に構成し、電源投入時には、前記駆動回路によるスイッチング素子のスイッチング動作を開始させ、前記スイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆくことで、ノイズの発生を抑制することを特徴とする。
【００３０】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００３１】
したがって、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００３２】
さらにまた、本発明のデジタルアンプの駆動方法は、増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプの駆動方法において、前記直流電源の出力電源電圧を変化可能に構成し、電源遮断時には、前記直流電源からの出力電源電圧を立ち下げてゆき、前記出力電源電圧の立ち下がり後に、前記駆動回路によるスイッチング素子のスイッチング動作を停止させることで、ノイズの発生を抑制することを特徴とする。
【００３３】
上記の構成によれば、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、前記出力電源電圧の立ち下がり後に、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００３４】
したがって、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００３５】
【発明の実施の形態】
本発明の実施の一形態について、図１〜図３に基づいて説明すれば、以下のとおりである。
【００３６】
図１は、本発明の実施の一形態のデジタルアンプであるミューティング機能を有するスイッチング増幅器１１の電気的構成を示すブロック図である。このスイッチング増幅器１１では、ΔΣ変調ブロック１２は、図示しないΔΣ変換回路を備えており、アナログ入力、マルチビットデジタル入力または１ビット信号から、先ず１系列の２値信号を作成し、さらに、発生した２値信号を基に２系列の１ビット信号（正相信号と逆相信号）を生成して、それぞれを１ビット出力端子Ｐ１１，ｐ１２から出力する例を示しているけれども、前記スイッチング素子の駆動用のデジタル信号は、ＰＷＭ信号であってもよいことは、言うまでもない。
【００３７】
電源端子Ｅ１に接続される高電圧Ｖ１の電源ラインとＧＮＤラインとの間には、Ｎチャネルの出力トランジスタＱ１，Ｑ２から成る直列回路と、Ｎチャネルの出力トランジスタＱ３，Ｑ４から成る直列回路とから成るＨブリッジ回路が接続される。前記ΔΣ変調ブロック１２の正相出力端子Ｐ１１から出力される正相の１ビット信号は、ＮＯＲゲ−トＧ１１を介して前記出力トランジスタＱ１のゲートに与えられるとともに、ＮＡＮＤゲ−トＧ２１を介して前記出力トランジスタＱ４のゲートに与えられる。これに対して、前記ΔΣ変調ブロック１２の逆相出力端子Ｐ１２から出力される逆相の１ビット信号は、ＮＯＲゲ−トＧ１２を介して前記出力トランジスタＱ３のゲートに与えられるとともに、ＮＡＮＤゲ−トＧ２２を介して前記出力トランジスタＱ２のゲートに与えられ、こうして出力トランジスタＱ１，Ｑ４と出力トランジスタＱ２，Ｑ３とが相反動作でスイッチングを行うことになる。
【００３８】
前記出力トランジスタＱ１，Ｑ２の接続点は逆相の出力端となり、コイルＬ２およびコンデンサＣ２から成るローパスフィルタＦ２を介して逆相の出力端子Ｐ２２に接続され、前記出力トランジスタＱ３，Ｑ４の接続点は正相の出力端となり、コイルＬ１およびコンデンサＣ１から成るローパスフィルタＦ１を介して正相の出力端子Ｐ２１に接続される。前記出力端子Ｐ２１，Ｐ２２間には、スピ−カやヘッドホンのような電気音響変換器によって構成される負荷１３が接続される。
【００３９】
一方、前記ＮＡＮＤゲ−トＧ２１，Ｇ２２のもう１つの入力端には、該スイッチング増幅器１１全体を制御する制御マイコン１４のミュート出力端子Ｐ３１から出力されるミュート信号が入力されており、このミュート信号はインバータ１５で反転された後、前記ＮＯＲゲ−トＧ１１，Ｇ１２のもう１つの入力端に入力される。
【００４０】
これによって、前記ミュート信号がアクティブのローレベルである間は、前記１ビット信号に拘わらず、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルとなって出力トランジスタＱ２，Ｑ４はオンし、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルとなって出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなる。
【００４１】
これに対して、前記ミュート信号が非アクティブのハイレベルとなると、ＮＡＮＤゲ−トＧ２１，Ｇ２２の出力は前記１ビット信号に追従し、出力トランジスタＱ２，Ｑ４は１ビット信号に対応したスイッチングを行い、ＮＯＲゲ−トＧ１１，Ｇ１２の出力も前記１ビット信号に追従し、出力トランジスタＱ１，Ｑ３も１ビット信号に対応したスイッチングを行い、正相出力と逆相出力との間で、負荷１３をプッシュプル駆動する。
【００４２】
以上の構成は、前述の図６で示すスイッチング増幅器１と同様である。注目すべきは、このスイッチング増幅器１１では、制御マイコン１４は、電源投入時／遮断時に、前記ミュート信号をアクティブにしてミュート動作を行わせるとともに、電源回路１６を制御して、各回路の電源投入／遮断タイミングを制御することで、前記衝撃音の発生を抑えることである。このため、前記Ｈブリッジ回路への電源端子Ｅ１とは別に、ΔΣ変調ブロック１２のための電源端子Ｅ２、制御マイコン１４のための電源端子Ｅ３、前記ＮＯＲゲ−トＧ１１，Ｇ１２およびインバータ１５のための電源端子Ｅ４、ならびに前記ＮＡＮＤゲ−トＧ２１，Ｇ２２のための電源端子Ｅ５が設けられている。
【００４３】
このスイッチング増幅器１１は、たとえば携帯型のミニディスクプレーヤなどを想定しており、前記電源端子Ｅ１へは前述のように高電圧Ｖ１、たとえば乾電池や充電池の最大値で３Ｖが印加され、前記電源端子Ｅ２，Ｅ３へは最も低い電圧Ｖ２，Ｖ３、たとえば１．５Ｖが印加され、前記電源端子Ｅ４，Ｅ５へはトランジスタＱ１〜Ｑ４を駆動することができる電圧Ｖ４，Ｖ５、たとえば３Ｖが印加される。
【００４４】
一般的に、上述のＨブリッジ回路のような電源ライン間に２つのトランジスタが直列に接続され、相反制御する出力ブリッジ回路では、２つのトランジスタが共にオンしてしまい、貫通電流が生じる。そで、ボリウム調整値に対応して、制御マイコン１４が電源回路１６の電源電圧Ｖ１を、上述のように可変とすることで、出力ブリッジ回路での消費電流も可変となり、電源電圧Ｖ１下げたときに消費電流もそれに応じて下がり、よって出力ブリッジ回路での消費電力も下げることができる。一方、出力ブリッジ回路に貫通電流を流さないようにデッドタイムを形成する回路（タイミング回路、レベルシフタ等）を設けることも考えられるが、これらの回路での消費電力が発生する。したがって、電源電圧Ｖ１が上記電圧程度であれば、可変電圧電源を使用することが有効である。
【００４５】
前記電源回路１６における前記電源電圧Ｖ１を作成する回路は、この図１で示すように、スイッチ制御回路１７、および予め定める電源電圧Ｖ０の電源ラインとＧＮＤとの間に直列に接続されるＮチャネルのトランジスタＱ５，Ｑ６から成るスイッチング回路と、コイルＬ３およびコンデンサＣ３から成り、スイッチング出力を平滑化して出力するローパスフィルタＦ３とを備えて構成される。したがって、後述するように、前記スイッチ制御回路１７が、前記制御マイコン１４からの制御出力に応答して、スイッチングデューティを可変することで、前記電源電圧Ｖ１を所望とする電圧にすることができる。
【００４６】
前記各電源電圧Ｖ１〜Ｖ５は、上述のように前記制御マイコン１４からの制御出力に応答して電源回路１６によって作成され、前記各電源端子Ｅ１〜Ｅ５にそれぞれ供給される。本発明では、上述のように前記電源電圧Ｖ１は可変であり、これに対応してトランジスタＱ１〜Ｑ４のゲート駆動電圧となる電源電圧Ｖ４，Ｖ５も可変に構成され、トランジスタＱ１〜Ｑ４が安定動作できる最小のゲート電圧で駆動し、これらの回路の消費電力が一層削減されてもよい。制御マイコン１４への電源電圧Ｖ３は、常時供給される。
【００４７】
図２および図３は、上述のように構成されるスイッチング増幅器１１の動作を説明するためのタイミングチャートであり、図２は電源投入時を示し、図３は電源遮断時を示す。
【００４８】
先ず、制御マイコン１４は、初期設定としてミュート信号をローレベルとし、ＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５のみを投入しておく。このとき、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルに固定、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルに固定となっている。このため、出力トランジスタＱ２，Ｑ４はオンし、出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなっている。こうして、トランジスタＱ１〜Ｑ４はスイッチングしていないので、必要最小限の消費電流（１μＡ以下）で待機している。
【００４９】
時刻ｔ１において電源が投入されると、ΔΣ変調ブロック１２のための電源電圧Ｖ２が立ち上がりを開始し、該ΔΣ変調ブロック１２は動作を開始し、１ビット信号の出力が開始され、前記電源電圧Ｖ２が立ち上がった時刻ｔ２から、正常な１ビット信号が出力される。この間、前記ミュート信号はアクティブのローレベルのままであり、したがって前記１ビット信号に拘わらず、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルとなって出力トランジスタＱ２，Ｑ４はオンし、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルとなって出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなっている。
【００５０】
前記ΔΣ変調ブロック１２が充分安定して動作し始めた後、たとえば前記時刻ｔ１から１秒程度の時間Ｗ１が経過した後の時刻ｔ３において、ミュート信号が非アクティブのハイレベルになってミュートが解除されると、前記ＮＡＮＤゲ−トＧ２１，Ｇ２２の出力は前記１ビット信号に追従し、出力トランジスタＱ２，Ｑ４は１ビット信号に対応したスイッチングを行い、ＮＯＲゲ−トＧ１１，Ｇ１２の出力も前記１ビット信号に追従し、出力トランジスタＱ１，Ｑ３も１ビット信号に対応したスイッチングを行う。しかしながら、前記Ｈブリッジ回路の電源電圧Ｖ１は立ち上がっておらず、したがって該Ｈブリッジ回路からもスイッチングパルスは出力されず、負荷１３へのアナログ音声信号は出力されない状態となっている。
【００５１】
前記ＮＯＲゲ−トＧ１１，Ｇ１２およびＮＡＮＤゲ−トＧ２１，Ｇ２２が充分安定して動作し始めた後、たとえば前記時刻ｔ３から１秒程度の時間Ｗ２が経過した後の時刻ｔ４において、電源回路１６から電源電圧Ｖ１が緩やかに立ち上がると、Ｈブリッジ回路からの出力もゆっくり立ち上がりながらスイッチング動作し始め、ローパスフィルタＦ１，Ｆ２からポツ音などの衝撃音が発生することなく、音声出力し始めることができる。
【００５２】
一方、電源遮断時は、時刻ｔ１１において、電源電圧Ｖ１を緩やかに立ち下げると、Ｈブリッジ回路からのスイッチングパルスが縮小してゆき、時刻ｔ１２で前記スイッチングパルス、したがって音声信号は出力されなくなる。前記電源電圧Ｖ１が立ち下がって充分時間が経過した後、たとえば前記時刻ｔ１１から１秒程度の時間Ｗ３が経過した後の時刻ｔ１３において、前記ミュート信号がアクティブのローレベルに切換わると、ＮＡＮＤゲ−トＧ１１，Ｇ１２の出力はハイレベルとなって出力トランジスタＱ２，Ｑ４はオンし、ＮＯＲゲ−トＧ２１，Ｇ２２の出力はローレベルとなって出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなって、衝撃音なくミュート動作が開始される。
【００５３】
その後、時間Ｗ４が経過した後の時刻ｔ１４で、前記電源電圧Ｖ２が遮断されてΔΣ変調ブロック１２が停止する。こうして、前記電源遮断時における衝撃音の抑制を実現することができる。以降の待機中は、前述の初期設定のとおり、ミュート信号をアクティブのローレベルとし、電源は制御マイコン１４の電源電圧Ｖ２ならびにＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５が投入される。したがって、出力トランジスタＱ２，Ｑ４はオンし、出力トランジスタＱ１，Ｑ３はオフし、正相出力および逆相出力は共にＧＮＤレベルとなり、トランジスタＱ１〜Ｑ４はスイッチングしていないので、必要最小限の消費電流（１μＡ以下）で待機している。
【００５４】
図４および図５は、それぞれ上述の図２および図３のフローチャートである。ステップＳ１では、制御マイコン１４は、初期設定としてミュート信号をローレベルとし、ＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５のみを投入する。ステップＳ２では、ΔΣ変調ブロック１２の電源が投入され、前記時間Ｗ１の経過後のステップＳ３では、ミュート信号が非アクティブのハイレベルに切換えられる。その後、前記時間Ｗ２が経過すると、ステップＳ４で電源回路１６から電源電圧Ｖ１が緩やかに立ち上げられ、処理を終了する。
【００５５】
これに対して、電源遮断時は、ステップＳ１１で電源電圧Ｖ１の立ち下げを開始し、前記時間Ｗ３が経過したステップＳ１２において、ミュート信号がアクティブのローレベルに切換わる。さらに時間Ｗ４が経過したステップＳ１３において、前記電源電圧Ｖ２が遮断されてΔΣ変調ブロック１２が停止した後、ステップＳ１４で、ミュート信号をアクティブのローレベルとし、制御マイコン１４の電源電圧Ｖ２ならびにＮＯＲゲ−トＧ２１，Ｇ２２およびインバータ１５の電源電圧Ｖ４ならびにＮＡＮＤゲ−トＧ１１，Ｇ１２の電源電圧Ｖ５を投入した待機中の初期設定を行い、処理を終了する。
【００５６】
以上のように本発明のスイッチング増幅器１１では、出力トランジスタＱ１〜Ｑ４に電源供給を行う電源回路１６の出力電源電圧Ｖ１を変化可能に構成し、制御マイコン１４は、電源投入時には、前記出力トランジスタＱ１〜Ｑ４のスイッチング動作の安定後に、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち上げる。具体的には、制御マイコン１４からのミュート信号によってＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２がΔΣ変調ブロック１２から出力トランジスタＱ１〜Ｑ４へのデジタル信号の伝送を禁止した状態で前記ＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２の電源電圧Ｖ４，Ｖ５を立ち上げ、続いてΔΣ変調ブロック１２の電源電圧Ｖ２を立ち上げ、ミュート解除の後、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち上げる。
【００５７】
また、電源遮断時には、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち下げた後、前記出力トランジスタＱ１〜Ｑ４のスイッチング動作を停止させる。具体的には、前記電源回路１６からの出力電源電圧Ｖ１を緩やかに立ち下げた後、前記ミュート信号によってＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２がΔΣ変調ブロック１２から出力トランジスタＱ１〜Ｑ４へのデジタル信号の伝送を禁止し、前記ΔΣ変調ブロック１２の電源電圧Ｖ２を遮断し、前記ＮＡＮＤゲ−トＧ１１，Ｇ１２およびＮＯＲゲ−トＧ２１，Ｇ２２のみの電源電圧Ｖ４，Ｖ５を維持する待機動作に移る。
【００５８】
これによって、１ビットの音声信号の伝達経路に影響を与えることなく、電源投入時および電源遮断時の衝撃音を回避することができる。また、図２〜図５で示すように、各回路への電源投入のシーケンスを工夫することで前記衝撃音の発生を抑えるので、図６で示すスイッチング増幅器１におけるリレー８が不要になり、そのような遮断回路用の部品や、その部品を基板に実装するための面積を確保する必要がなくなり、スイッチング増幅器の小型化および低コスト化を容易に図ることができるとともに、リレー８のようなメカニカルな部品が不要となるので、動作上の信頼性を向上させることもできる。さらにまた、ソフトスタート（立ち上げ）とソフトストップ（立ち下げ）とを単一の手段で実現することができる。
【００５９】
なお、本発明に類似した先行技術として、前記特開２００２−２０８８２４号公報の「スイッチング増幅器およびその駆動方法」が挙げられる。この先行技術は、従来、ΔΣ変調部のミュートを解除した後にスイッチ回路に電源供給を行っており、負帰還がゼロでΔΣ変調部の出力が不定になり、素子破壊を招くことになるのに対して、ミューティング期間内に、先ずΔΣ変調部を立ち上げ、出力がゼロのままでスイッチ回路を立ち上げることで、出力が不定にならず、素子破壊を防止するようにしたものである。
【００６０】
したがって、従来のΔΣ変調部のミュートを解除した後にスイッチ回路に電源供給を行う点が本発明に類似しているけれども、本発明は、スイッチ回路となる出力トランジスタＱ１〜Ｑ４の電源電圧Ｖ１を緩やかに立ち上げてゆくことを特徴としており、従来の構成では前記衝撃音が発生してしまう。
【００６１】
【発明の効果】
本発明のデジタルアンプは、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源投入時に、ノイズ抑制手段が、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００６２】
それゆえ、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００６３】
また、本発明のデジタルアンプは、以上のように、入力信号から増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止した状態で前記駆動回路の電源を立ち上げ、続いて該デジタル変調回路の電源を立ち上げ、前記ミュート回路によるデジタル信号の伝送を許容した後、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００６４】
それゆえ、前記電源投入時におけるノイズの抑制を、具体的に実現することができる。
【００６５】
さらにまた、本発明のデジタルアンプは、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプにおいて、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源遮断時に、ノイズ抑制手段が、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００６６】
それゆえ、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００６７】
また、本発明のデジタルアンプは、以上のように、入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、前記ノイズ抑制手段は、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止し、前記デジタル変調回路の電源を遮断し、前記駆動回路のみの電源を維持する待機動作に移る。
【００６８】
それゆえ、前記電源遮断時におけるノイズの抑制を、具体的に実現することができる。
【００６９】
さらにまた、本発明のデジタルアンプは、以上のように、前記直流電源を、入力電源電圧を所望とする出力電源電圧に応じたデューティでスイッチングするスイッチング回路と、そのスイッチング出力を平滑化して出力する平滑回路とを備えて構成する。
【００７０】
それゆえ、前記ノイズ抑制手段は、デューティを調整することで、前記直流電源が任意の出力電源電圧を作成して、前記スイッチング素子に供給させることができ、前記ノイズの抑制の可能な出力電源電圧の緩やかな立ち上げおよび／または立ち下げを具体的に実現することができる。
【００７１】
また、本発明のデジタルアンプの駆動方法は、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆく。
【００７２】
それゆえ、前記電源投入時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源投入のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【００７３】
さらにまた、本発明のデジタルアンプの駆動方法は、以上のように、音声信号等のデジタル信号の振幅増幅を行うデジタルアンプを駆動するにあたって、スイッチング素子に電源供給を行う直流電源の出力電源電圧を変化可能に構成し、電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、前記出力電源電圧の立ち下がり後に、前記駆動回路によるスイッチング素子のスイッチング動作を停止させる。
【００７４】
それゆえ、前記電源遮断時に、ノイズ、具体的には前記音声信号の場合にはポツ音等の衝撃音の発生を確実に回避することができる。また、各回路への電源遮断のシーケンスを工夫することで前記ノイズの発生を抑えるので、基板面積の増大によるコストアップも抑えることができる。
【図面の簡単な説明】
【図１】本発明の実施の一形態のデジタルアンプであるミューティング機能を有するスイッチング増幅器の電気的構成を示すブロック図である。
【図２】図１で示すスイッチング増幅器における電源投入時の動作を説明するためのタイミングチャートである
【図３】図１で示すスイッチング増幅器における電源遮断時の動作を説明するためのタイミングチャートである
【図４】図１で示すスイッチング増幅器における電源投入時の動作を説明するためのフローチャートである
【図５】図１で示すスイッチング増幅器における電源遮断時の動作を説明するためのフローチャートである
【図６】典型的な従来技術のデジタルアンプであるミューティング機能を有するスイッチング増幅器の電気的構成を示すブロック図である。
【符号の説明】
１１ スイッチング増幅器（デジタルアンプ）
１２ ΔΣ変調ブロック（デジタル変調回路）
１３ 負荷
１４ 制御マイコン（ノイズ抑制手段、ミュート回路）
１５ インバータ（駆動回路）
１６ 電源回路（直流電源）
１７ スイッチ制御回路（スイッチング回路）
Ｃ１〜Ｃ３ コンデンサ
Ｆ１，Ｆ２ ローパスフィルタ
Ｆ３ ローパスフィルタ（平滑回路）
Ｌ１〜Ｌ３ コイル
Ｇ１１，Ｇ１２ ＮＯＲゲ−ト（駆動回路）
Ｇ２１，Ｇ２２ ＮＡＮＤゲ−ト（駆動回路）
Ｑ１〜Ｑ４ 出力トランジスタ（スイッチング素子）
Ｑ５，Ｑ６ トランジスタ（スイッチング回路）
Claims (7)
- 増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプにおいて、
前記直流電源は、その出力電源電圧が変化可能に構成され、
電源投入時に、前記駆動回路によるスイッチング素子のスイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆき、ノイズの発生を抑制するノイズ抑制手段を含むことを特徴とするデジタルアンプ。 - 入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、
前記ノイズ抑制手段は、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止した状態で前記駆動回路の電源を立ち上げ、続いて該デジタル変調回路の電源を立ち上げてゆき、前記ミュート回路によるデジタル信号の伝送を許容した後、前記直流電源からの出力電源電圧を立ち上げることを特徴とする請求項１記載のデジタルアンプ。 - 増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプにおいて、
前記直流電源は、その出力電源電圧が変化可能に構成され、
電源遮断時に、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記駆動回路によるスイッチング素子のスイッチング動作を停止させ、ノイズの発生を抑制するノイズ抑制手段を含むことを特徴とするデジタルアンプ。 - 入力信号から前記増幅すべきデジタル信号を作成するデジタル変調回路と、作成された前記デジタル信号による前記スイッチング素子の駆動を許容／禁止するミュート回路とをさらに備え、
前記ノイズ抑制手段は、前記直流電源からの出力電源電圧を立ち下げてゆき、立ち下がった後、前記ミュート回路によって前記デジタル変調回路からスイッチング素子へのデジタル信号の伝送を禁止し、前記デジタル変調回路の電源を遮断し、前記駆動回路のみの電源を維持する待機動作に移ることを特徴とする請求項３記載のデジタルアンプ。 - 前記直流電源は、入力電源電圧を所望とする出力電源電圧に応じたデューティでスイッチングするスイッチング回路と、そのスイッチング出力を平滑化して出力する平滑回路とを備えて構成されることを特徴とする請求項１〜４の何れか１項に記載のデジタルアンプ。
- 増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプの駆動方法において、
前記直流電源の出力電源電圧を変化可能に構成し、
電源投入時には、前記駆動回路によるスイッチング素子のスイッチング動作を開始させ、
前記スイッチング動作の安定後に、前記直流電源からの出力電源電圧を立ち上げてゆくことで、ノイズの発生を抑制することを特徴とするデジタルアンプの駆動方法。 - 増幅すべきデジタル信号に応答して、駆動回路がスイッチング素子を駆動し、直流電源からの電源電圧をスイッチングさせることで振幅増幅を行うようにしたデジタルアンプの駆動方法において、
前記直流電源の出力電源電圧を変化可能に構成し、
電源遮断時には、前記直流電源からの出力電源電圧を立ち下げてゆき、
前記出力電源電圧の立ち下がり後に、前記駆動回路によるスイッチング素子のスイッチング動作を停止させることで、ノイズの発生を抑制することを特徴とするデジタルアンプの駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159751A JP4105040B2 (ja) | 2003-06-04 | 2003-06-04 | デジタルアンプおよびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003159751A JP4105040B2 (ja) | 2003-06-04 | 2003-06-04 | デジタルアンプおよびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363928A true JP2004363928A (ja) | 2004-12-24 |
| JP4105040B2 JP4105040B2 (ja) | 2008-06-18 |
Family
ID=34052732
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003159751A Expired - Fee Related JP4105040B2 (ja) | 2003-06-04 | 2003-06-04 | デジタルアンプおよびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4105040B2 (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258876A (ja) * | 2006-03-22 | 2007-10-04 | Yamaha Corp | パワーアンプ及びパワーアンプシステム |
| JP2008028736A (ja) * | 2006-07-21 | 2008-02-07 | Hitachi Kokusai Denki Engineering:Kk | スピーカ駆動回路 |
| US8280074B2 (en) | 2007-08-07 | 2012-10-02 | Semiconductor Components Industries, Llc | Audio signal processing apparatus |
| JP2016122449A (ja) * | 2010-02-16 | 2016-07-07 | ダイナミックス インコーポレイテッド | 動的磁気ストライプ通信装置の駆動回路のためのシステム及び方法 |
-
2003
- 2003-06-04 JP JP2003159751A patent/JP4105040B2/ja not_active Expired - Fee Related
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007258876A (ja) * | 2006-03-22 | 2007-10-04 | Yamaha Corp | パワーアンプ及びパワーアンプシステム |
| JP2008028736A (ja) * | 2006-07-21 | 2008-02-07 | Hitachi Kokusai Denki Engineering:Kk | スピーカ駆動回路 |
| US8280074B2 (en) | 2007-08-07 | 2012-10-02 | Semiconductor Components Industries, Llc | Audio signal processing apparatus |
| JP2016122449A (ja) * | 2010-02-16 | 2016-07-07 | ダイナミックス インコーポレイテッド | 動的磁気ストライプ通信装置の駆動回路のためのシステム及び方法 |
| JP2018022521A (ja) * | 2010-02-16 | 2018-02-08 | ダイナミックス インコーポレイテッド | 動的磁気ストライプ通信装置の駆動回路のためのシステム及び方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4105040B2 (ja) | 2008-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4787742B2 (ja) | 信号出力回路、それを用いたオーディオ信号出力装置、電子機器 | |
| CA2815315C (en) | Circuit and method for reducing noise in class d audio amplifiers | |
| KR100757714B1 (ko) | 디급 증폭기 | |
| KR20080012820A (ko) | 오디오 신호 증폭 회로 및 그것을 이용한 전자기기 | |
| EP2375566B1 (en) | Duplicate feedback network in class D amplifiers | |
| JP2001223538A (ja) | ミュート回路およびデジタルオーディオ増幅回路 | |
| US20210104984A1 (en) | Amplifier circuitry | |
| US7427893B2 (en) | Circuit and method for controlling the power mode a class-D amplifier | |
| JP2004072707A (ja) | パワーアンプ装置 | |
| JP2009060361A (ja) | Ｄ級増幅回路 | |
| JP4105040B2 (ja) | デジタルアンプおよびその駆動方法 | |
| US7492218B2 (en) | Digital amplifier apparatus and method of resetting a digital amplifier apparatus | |
| JP2003283256A (ja) | ノイズ抑制方法 | |
| JP5156321B2 (ja) | 音声出力装置 | |
| JP4408912B2 (ja) | Ｄ級増幅回路 | |
| JP2005348288A (ja) | デジタルアンプ | |
| JP2006229853A (ja) | 信号増幅回路およびそれを用いた電子機器 | |
| JP4043430B2 (ja) | オーディオ再生装置及びオーディオ再生方法 | |
| JPH07283662A (ja) | 電力増幅回路 | |
| JP5022840B2 (ja) | 増幅装置及びこれを用いた音響機器 | |
| JP2004135016A (ja) | オーディオ機器の出力ミュート回路 | |
| JP3916449B2 (ja) | 増幅装置 | |
| JP2009141697A (ja) | Ｄ級アンプ | |
| JP4166044B2 (ja) | ポップ音防止回路 | |
| JP4343011B2 (ja) | デジタルアンプ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070718 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070724 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070920 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070920 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080325 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080326 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110404 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120404 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130404 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |