JP2005348288A

JP2005348288A - デジタルアンプ

Info

Publication number: JP2005348288A
Application number: JP2004168156A
Authority: JP
Inventors: Daisuke Namekawa; 大介滑川; Kazuo Kashiwabara; 和男柏原
Original assignee: Alpine Electronics Inc
Current assignee: Alpine Electronics Inc
Priority date: 2004-06-07
Filing date: 2004-06-07
Publication date: 2005-12-15
Anticipated expiration: 2024-06-07
Also published as: JP4421949B2

Abstract

【課題】ポップノイズを解消もしくは有効に低減すると共に、小型化及びコストの低減化に寄与することができる「デジタルアンプ」を提供すること。
【解決手段】デジタルアンプ２０に入力されたアナログ信号ＡＳは、ＰＷＭ変換回路２１を通してデジタルパルス信号に変換され、さらに駆動回路２２を通して大電力のデジタルパルス信号に増幅された後、ＬＰＦ２３ａ，２３ｂを通してオーディオ信号成分のみが抽出されて、スピーカ３０に供給される。ＬＰＦ２３ａ，２３ｂからスピーカ３０に至る出力ラインに対し並列にスイッチング素子２４が接続され、制御部２５からの制御ＳＣ１によりそのオン／オフ動作が制御される。ＰＷＭ変換回路２１によるパルス変換に係る発振動作の開始直前の時点及び停止直前の時点からそれぞれ所定時間が経過するまでの間、スイッチング素子２４はオンして、スピーカ３０の入力端子間を電気的に短絡する。
【選択図】図４

Description

本発明は、アナログ信号をパルス信号に変換して電力増幅するデジタルアンプに関し、特に、デジタルアンプの電源投入時や電源遮断時等に発生する「プツ」という雑音、いわゆる「ポップノイズ」、を抑制するのに有用な技術に関する。

従来、オーディオ信号等のアナログ信号をパルス信号に変換して電力増幅するデジタルアンプが知られている。このデジタルアンプでは、入力されたオーディオ信号の電圧振幅の大小をいったん高速のデジタル信号に変換し、大電力のデジタルパルス信号に増幅した後、オーディオ信号成分のみを取り出してスピーカを駆動する。デジタル信号の変換方式には、デジタルパルスの幅の長短に変換する方式（パルス幅変調方式）や、デジタルパルスの密度の高低に変換する方式（パルス密度変調方式）等がある。かかるデジタルアンプは、Ｄ級アンプ又はスイッチングアンプとも呼ばれており、オン／オフのデジタル信号のみの状態で電力増幅されるため、従来のアナログアンプ方式と比べて電源の利用効率が高く、低消費電力化を実現することができる。

図１は、従来技術に係るデジタルアンプの概略構成をその増幅動作に係る各部の信号波形と共に示したものである。

図示のように、デジタルアンプ１０に入力されたアナログ信号（例えば、オーディオ信号）は、ＰＷＭ（パルス幅変調）変換部１１を通してデジタルパルス信号に変換され、さらに大電力のデジタルパルス信号に増幅された後、インダクタＬとキャパシタＣからなるローパスフィルタ（以下、「ＬＰＦ」ともいう。）１２を通してオーディオ信号成分のみが抽出されて、スピーカ１３に供給される。また、デジタルアンプ１０に入力されるアナログ信号については、図１には示していないがマイクロコンピュータ（マイコン）等からの制御に基づき、その信号入力がミュート状態（信号レベルが実質的に零（０）の状態）に設定されたり、あるいはそのミュート状態の解除が行われる。

また、デジタルアンプ１０では、その信号入力がミュート状態にある時でも、デジタルアンプ１０内の各回路には所要の電源電圧が供給されているため、下側の信号波形図に示すようにＰＷＭ変換部１１では発振を継続している。このとき、その発振信号（デジタルパルス信号）は、定常状態においては＋側（Ａで示す部分）も−側（Ｂで示す部分）も同じパルス幅（時間）を呈するため（Ａ＝Ｂ）、このパルス信号を後段のＬＰＦ１２を通して積分すると、その積分出力（スピーカ１３に供給されるべき信号）は零（０）レベルに落ち着いてミュート状態となる。

このように信号入力がミュート状態にある時でもＰＷＭ変換部１１では発振（スイッチング）動作を継続しているため、最終段のＬＰＦ１２では、ＰＷＭ変換部１１から出力されるスイッチング信号に応答して積分動作を行い続けている。この場合、ＰＷＭ変換部１１が発振を行っている期間中は特に問題は生じないが、発振を開始する時点とその発振を停止する時点において、以下に記述するような問題が発生する。

すなわち、デジタルアンプ１０の入力部から出力部に至る信号の伝達経路には少なからず遅延が存在し、また、ＬＰＦ１２はＰＷＭ変換部１１からのスイッチング信号に応答して積分動作を継続しているため、積分されるべき入力信号の前後の状態（すなわち、発振を開始する直前の無信号状態と、発振を停止した直後の無信号状態）がＬＰＦ１２の出力信号に必ず反映されてしまう。各回路の動作スピードにも依るが、少なくとも、ＰＷＭ変換部１１の発振開始時の最初の１波分と発振停止時の最後の１波分に相当するスイッチング信号については、その発振開始直前／発振停止直後の無信号状態の影響を受けて積分された波形がＬＰＦ１２から出力されてしまう。図２はその場合の信号波形の一例を示したものであり、図示の例では、＋側と−側とでレベルの異なる積分波形Ｗ（電圧レベルＸ）が示されている。

このようにデジタルアンプ１０の信号入力がミュート状態にある時でも、ＰＷＭ変換部１１の発振開始時と発振停止時においては、ＬＰＦ１２を通してスピーカ１３に供給される信号は、図１に示したようなミュート状態とはならず、図２に示したような波形Ｗ（電圧レベルＸ）を呈するため、この波形Ｗが「ポップノイズ」として聞こえてしまう。このポップノイズのレベル（Ｘ）は、ＰＷＭ変換部１１のスイッチングの電圧差に比例し、また、発振が安定しない初期の過渡状態においてパルス幅ＡとＢのデューティ比が５０％の比率を維持できないような場合（Ａ＞Ｂなど）には、発生するノイズレベルが更に増加してしまう。このノイズを観測すると、スイッチング波形の１波又は２波程度に相当する時間が経過すると零（０）レベルに収束している。よって、仮にスイッチング周波数を４００ｋＨｚとし、ノイズの発生時間を可聴周波数に相当する時間より短くした場合にはポップノイズを解消できるかのように錯覚してしまうが、現実には人間が聴き取ることができるノイズであり、十分にポップノイズとなってしまっている。これは、現在流通しているフルレンジのデジタルアンプが３５０ｋＨｚ〜６００ｋＨｚを主流としており、かつ、ポップノイズの問題が必ずつきまとっている事実からも容易に推考できるであろう。

このようなポップノイズは、原因は異なるが従来のアナログアンプにおいても発生していたため、これに対処するための一般的な方法がとられていた。その方法の一例を図３に示す。図示の方法では、デジタルアンプ１０の出力段からスピーカ１３に至る各出力ラインＬ１，Ｌ２の途中にそれぞれ直列にリレースイッチ１４ａ，１４ｂを挿入（接続）し、マイコン（図示せず）等からの制御により、アンプ１０の電源投入時等（ミュート状態の解除時）にはリレースイッチ１４ａ，１４ｂをオンにしてアンプ１０とスピーカ１３を接続し（図３（ａ）参照）、アンプ１０の電源遮断時等（ミュート状態の設定時）にはリレースイッチ１４ａ，１４ｂをオフにしてアンプ１０とスピーカ１３を切り離すようにしている（図３（ｂ）参照）。つまり、アンプ１０の出力が安定しない期間中、リレースイッチ１４ａ，１４ｂをオフにすることでアンプ１０とスピーカ１３の間を遮断するようにしている。その結果、アンプ１０においてどのようなノイズが発生しようとも、リレースイッチ１４ａ，１４ｂをオフにしておくことにより、そのノイズがスピーカ１３に波及しないようにすることができる。

上記の従来技術に関連する技術としては、例えば、特許文献１に記載されるように、デジタルアンプにおいて、ポップノイズの発生を抑制するにあたり、ミュート状態を解除するまでの待ち時間を短縮できるようにしたものがある。
特開２００３−２０４５９０号公報

上述したように従来技術に係るデジタルアンプの構成では（図３参照）、ポップノイズの発生に対処するための方法として、アンプ１０の出力段からスピーカ１３に至る各出力ラインＬ１，Ｌ２にそれぞれ直列にリレースイッチ１４ａ，１４ｂを挿入し、アンプ１０の出力が安定しない期間中、リレースイッチ１４ａ，１４ｂをオフにするよう制御していた。

しかしながら、このリレースイッチ１４ａ，１４ｂは、スピーカ１３への出力ラインＬ１，Ｌ２に直列に挿入されているため、オン状態（図３（ａ））にあるときは相当の大電流が流れ、当該スイッチが焼損するおそれがあり、これを回避するためにスピーカ１３の定格に耐え得るような大きな電流容量を有している必要があった。このことは、リレースイッチの大型化及び高コスト化につながる。また、一般に大電流を許容するリレースイッチは機械式が殆どであるため、そのオン／オフ動作を高信頼度で行える回数に部品仕様上の制限が課されていた。

また、デジタルアンプ自体は小型化（ＩＣチップ化）を実現できるにもかかわらず、リレースイッチは比較的大型であるため、デジタルアンプと共にリレースイッチを搭載するのに用いる基板の占有面積が大きくなり、全体として大型化するといった問題があった。さらに、コストの面でもデジタルアンプ自体は安価であるが、リレースイッチについては比較的高価であるため、全体としてコストが高くなるといった問題もあった。

本発明は、かかる従来技術における課題に鑑み創作されたもので、ポップノイズを解消もしくは有効に低減すると共に、小型化及びコストの低減化に寄与することができるデジタルアンプを提供することを目的とする。

上記の従来技術の課題を解決するため、本発明の一形態によれば、入力されたアナログ信号をその電圧振幅のレベルに応じたデジタルパルス信号に変換して出力するパルス変換部と、該パルス変換部から出力されたデジタルパルス信号からオーディオ信号成分のみを抽出して出力するローパスフィルタ部と、該ローパスフィルタ部から後段のスピーカに至る信号伝達経路に対し並列に接続され、オンされたときに該スピーカの入力端子間を電気的に短絡するスイッチング素子と、前記パルス変換部によるパルス変換に係る発振動作の開始直前の時点及び停止直前の時点からそれぞれ所定時間が経過するまでの間、前記スイッチング素子をオンさせる制御部とを備えたことを特徴とするデジタルアンプが提供される。

この形態に係るデジタルアンプの構成によれば、スイッチング素子をローパスフィルタ部からの信号伝達経路に対して並列に（すなわち、スピーカに対して並列に）接続し、制御部により特定のタイミングで（すなわち、発振動作の開始直前の時点及び停止直前の時点からそれぞれ所定時間が経過するまでの間）、このスイッチング素子をオンするようにしている。このとき、スピーカの入力端子間は電気的に短絡される。従って、デジタルアンプ内のスイッチング素子よりも前段においてどのようなノイズが発生しようとも、スピーカの入力端子間の「短絡」により、そのノイズ成分による電圧は零（０）レベルとなるので、そのノイズ成分がスピーカを通して出力されるのを完全に防止することができる。その結果、ポップノイズを解消することが可能となる。

また、スピーカへの信号伝達経路に対し並列にスイッチング素子を挿入しているので、このスイッチング素子に要求される電流容量は（従来と比べて）少なくて済み、小型化及び低コスト化を図ることができる。さらに、スイッチング素子の小型化により、ＭＯＳトランジスタやフォトダイオード等の半導体スイッチを用いることができるので、従来の機械式のスイッチに要求されていたオン／オフ動作に係る使用回数についての部品仕様上の制限が無くなる。加えて、スイッチング素子の小型化により、デジタルアンプを搭載するのに用いる基板の占有面積を小さくすることができ（小型化に寄与）、また、半導体スイッチは比較的安価であるため、全体として低コスト化に寄与することができる。

また、本発明の他の形態によれば、入力されたアナログ信号をその電圧振幅のレベルに応じたデジタルパルス信号に変換して出力するパルス変換部と、少なくとも、前記パルス変換部から後段のスピーカに至る信号伝達経路に対し並列に接続された第１のキャパシタと、該第１のキャパシタに並列に接続可能に設けられた第２のキャパシタと、該第２のキャパシタに直列に接続され、オンされたときに該第２のキャパシタを前記第１のキャパシタに並列接続するスイッチング素子とを有するローパスフィルタ部と、前記パルス変換部によるパルス変換に係る発振動作の開始直前の時点及び停止直前の時点からそれぞれ所定時間が経過するまでの間、前記スイッチング素子をオンさせる制御部とを備えたことを特徴とするデジタルアンプが提供される。

この形態に係るデジタルアンプの構成によれば、上記の形態に係るデジタルアンプと同様に特定のタイミングでスイッチング素子がオンとなり、このとき、第２のキャパシタが第１のキャパシタに並列に接続されて、ローパスフィルタ部の容量が増加する。つまり、そのカットオフ周波数（ｆｃ＝１／２πＬＣ）を下げることができ、高い周波数帯域のノイズを抑制することができる。このように、ローパスフィルタ部の容量を変更できるように（つまり、ローパスフィルタ部が行う積分動作の時定数を変えられるように）スイッチング素子が設けられているので、カットオフ周波数を変化させることで、可聴周波数帯域内のポップノイズを有効に低減することができる。

また、この形態に係るデジタルアンプの構成では、上記の形態に係るデジタルアンプの構成とは違い、スイッチング素子はスピーカの入力端子間を短絡するようには接続されていないので、ＤＣ成分を出力するタイプのものに適用した場合でも、そのＤＣ成分の電流により当該スイッチング素子が破壊されるといった不都合を解消することができる。

以下、本発明の実施の形態について、添付の図面を参照しながら説明する。

図４は本発明の第１の実施形態に係るデジタルアンプの構成をブロック図（部分的に回路図）の形態で示したものである。

本実施形態に係るデジタルアンプ２０は、その増幅段に係る構成として、図示のようにパルス幅変調（ＰＷＭ）変換回路２１と、駆動回路２２と、１対のローパスフィルタ（ＬＰＦ）２３ａ，２３ｂと、本発明の特徴をなすスイッチング素子２４と、マイクロコンピュータ（マイコン）等により構成された制御部２５とを有している。この制御部２５は、デジタルアンプ２０全体の動作を制御するものであり、本実施形態ではその増幅動作に関連して後述するようにＰＷＭ変換回路２１、駆動回路２２及びスイッチング素子２４を制御する。さらに制御部２５は、デジタルアンプ２０に入力される信号（この場合、アナログオーディオ信号ＡＳ）に対し、その信号入力をミュート状態に設定したり、あるいはそのミュート状態の解除を行う。

ＰＷＭ変換回路２１は、デジタルアンプ２０に入力されたアナログオーディオ信号ＡＳの電圧振幅の大小をデジタルパルスの幅の長短に変換するものであり、特に図示はしていないが、その出力信号を入力側にネガティブ・フィードバックさせて自走（発振）することによりアナログ量のオーディオ信号ＡＳを１つのパルス信号に変換し、このパルス信号（発振信号成分）をキャリア信号として、アナログオーディオ信号ＡＳに基づきパルス幅変調してパルス信号を出力する。このＰＷＭ変換回路２１で行われている発振（スイッチング）動作は制御部２５でモニタされており、従って、制御部２５では、その発振動作の開始時点及びその停止時点を認識することができる。なお、本実施形態ではＰＷＭ方式の変換回路２１を用いているが、他の変換方式として、入力されたアナログ信号をデジタルパルスの密度の高低に変換するパルス密度変調（ＰＤＭ）方式を用いてもよい。

また、駆動回路２２は、ＰＷＭ変換回路２１の出力を大電力のデジタルパルス信号に増幅するものであり、特に図示はしていないが、その出力段には、ＣＭＯＳ構成された１対のＭＯＳトランジスタ（ｐＭＯＳトランジスタ及びｎＭＯＳトランジスタ）が各出力ラインにそれぞれ対応して設けられている。この駆動回路２２では、各々のＭＯＳトランジスタ対が交互にオン／オフ動作を繰り返すことにより、ＰＷＭ変換回路２１により変調されたパルス信号をＢＴＬ形式で各出力ライン上に出力する。これによって、駆動回路２２からは互いに逆位相の関係にある１対のデジタルパルス信号が出力される。

この１対のデジタルパルス信号の伝達経路（出力ライン）上にそれぞれＬＰＦ２３ａ、ＬＰＦ２３ｂが接続されており、各ＬＰＦ２３ａ，２３ｂは、それぞれ対応する出力ラインに直列に挿入されたインダクタＬ１，Ｌ２と、当該出力ラインに並列に挿入されたキャパシタＣ１，Ｃ２とから構成されている。つまり、各ＬＰＦ２３ａ，２３ｂは、駆動回路２２から出力されたデジタルパルス信号を積分することにより、そのデジタルパルス信号からオーディオ信号成分（アナログオーディオ信号ＡＳ）のみを抽出する。

なお、本実施形態ではインダクタＬ１，Ｌ２とキャパシタＣ１，Ｃ２からなるＬＣ型のＬＰＦ２３ａ，２３ｂとしているが、ＬＰＦの構成はこれに限定されないことはもちろんであり、例えば、インダクタの代わりに抵抗素子（Ｒ成分）を用いてＲＣ型のＬＰＦとしてもよい。要は、デジタルパルス信号の伝達経路（出力ライン）に対して並列に挿入されたキャパシタを含み、積分機能を有していれば十分である。

また、スイッチング素子２４は、各ＬＰＦ２３ａ，２３ｂからその後段に接続されたスピーカ３０に至る信号伝達経路に対して並列に（つまり、各ＬＰＦ２３ａ，２３ｂの出力ライン間を短絡できるように）接続されている。スイッチング素子２４としては、図中右上に例示するように、リレースイッチ２４ａや半導体スイッチ２４ｂ等を好適に用いることができる。このスイッチング素子２４は、後述するように制御部２５から特定のタイミングで出力される制御信号ＳＣ１により、そのオン／オフ動作が制御される。すなわち、スイッチング素子２４が「オン」のときは、各ＬＰＦ２３ａ，２３ｂの出力ライン間（スピーカ３０の入力端子間）が電気的に短絡され、スイッチング素子２４が「オフ」のときは、図示のように各ＬＰＦ２３ａ，２３ｂの出力ライン間が遮断された状態となる。

図５は、本実施形態に係るデジタルアンプ２０の発振開始時及び発振停止時の動作に係る信号波形を示したものである。

図示のように、制御部２５から出力される制御信号ＳＣ１は、特定のタイミングでその信号レベルが「オン」（論理的に「ハイ」）又は「オフ」（論理的に「ロー」）に制御される。すなわち、制御信号ＳＣ１は、ＬＰＦ２３ａ，２３ｂへの入力となるスイッチング信号の発振開始の直前の時点（ｔ１）及び発振停止の直前の時点（ｔ２）からそれぞれ所定時間Ｔ₀が経過するまでの間、信号レベルが「オン」の状態を維持する。この所定時間Ｔ₀は、従来技術（図２）に鑑み、少なくとも、スイッチング信号の発振開始時の最初の１波分（又は発振停止時の最後の１波分）に相当する時間に設定されている。この所定時間Ｔ₀の期間中、スイッチング素子２４が「オン」されることにより、スピーカ３０の入力端子間が電気的に短絡される。

なお、図４に示す構成と図５に示す動作信号波形から明らかなように、スイッチング信号の発振開始直前にスイッチング素子２４を「オン」にしてスピーカ３０の入力端子間を短絡しているため、この時点でアナログオーディオ信号ＡＳが入力されていると、そのスイッチング素子２４に大電流が流れて当該素子が破壊されるおそれがある。よって、制御部２５により、スイッチング素子２４を「オン」にする時点（ｔ１）の直前に、ＰＷＭ変換回路２１への信号入力をミュート状態に設定し、以降そのミュート状態を保持し、スイッチング素子２４を「オフ」にした直後にそのミュート状態を解除するようにする。

このように、第１の実施形態に係るデジタルアンプ２０の構成によれば、スイッチング素子２４をスピーカ３０に対して並列に接続し、制御部２５から特定のタイミング（発振の開始前後と停止前後のタイミング）で出力される「オン」状態の制御信号ＳＣ１により（図５参照）、スイッチング素子２４を「オン」にしてスピーカ３０の入力端子間を電気的に短絡している。これによって、デジタルアンプ２０内のスイッチング素子２４よりも前段においてどのようなノイズが発生しようとも、スピーカ３０の入力端子間の「短絡」により、そのノイズ成分による電圧は零（０）レベルとなるので、そのノイズ成分がスピーカ３０を通して出力されるのを完全に防止することができる。つまり、ポップノイズを解消することが可能となる。図５において、破線で示すスピーカ入力信号は、ポップノイズが解消されている様子を示している。

また、従来の技術で行われていたような、リレースイッチをスピーカへの出力ラインに直列に挿入する方法では（図３参照）、スピーカ出力の最大値を想定してかなり大きな電流容量をもったリレースイッチを必要とし、そのために大型化及び高コスト化が避けられなかったが、本実施形態に係るデジタルアンプ２０では、スピーカ３０への出力ラインに対し並列にスイッチング素子２４を挿入しているので、このスイッチング素子２４に要求される電流容量は少なくて済み、小型化及び低コスト化を図ることができる。

また、スイッチング素子２４が小型化されることにより、ＭＯＳトランジスタやフォトダイオード等の半導体スイッチを用いることができるので、従来の機械式のスイッチに要求されていたオン／オフ動作に係る使用回数についての部品仕様上の制限が無くなる。

さらに、スイッチング素子２４の小型化により、デジタルアンプ２０を搭載するのに用いる基板の占有面積を小さくすることができ（小型化に寄与）、また、半導体スイッチは比較的安価であるため、アンプ２０全体として低コスト化に寄与することができる。

上述した第１の実施形態（図４）に係るデジタルアンプ２０は、その性能にも依るが、基本的には直流（ＤＣ）成分を出力しないタイプのものに好適に適用することができる。このデジタルアンプ２０では、上述したようにスイッチング素子２４を特定のタイミングでオンしてスピーカ３０の入力端子間を短絡するようにしているため、仮にＤＣ成分を出力するにしてもその出力レベルが規定のレベル以下であればそれほど重大な問題は生じないが、規定レベル以上のＤＣ成分を出力したときは、例えばスイッチング素子２４として半導体スイッチ２４ｂを用いた場合、そのＤＣ成分の電流が流れることにより半導体スイッチ２４ｂが破壊される可能性がある。以下に説明する実施形態では、かかる不都合を改善している。

図６は本発明の第２の実施形態に係るデジタルアンプの構成をブロック図（部分的に回路図）の形態で示したものである。

本実施形態に係るデジタルアンプ２０ａは、第１の実施形態（図４）に係るデジタルアンプ２０と比べて、スイッチング素子２４を設けていない点、ＬＰＦ２３ａ，２３ｂとは回路構成の異なるＬＰＦ２６ａ，２６ｂに置き換えた点で相違する。すなわち、各ＬＰＦ２６ａ，２６ｂは、それぞれＬＰＦ２３ａ，２３ｂと同じように接続されたインダクタＬ１，Ｌ２及びキャパシタＣ１，Ｃ２を有しており、更に、これらキャパシタＣ１，Ｃ２にそれぞれ並列に接続可能に設けられた付加的なキャパシタＣ３，Ｃ４と、これらキャパシタＣ３，Ｃ４にそれぞれ直列に接続されたスイッチング素子２７ａ，２７ｂとを有している。各スイッチング素子２７ａ，２７ｂは、制御部２５から特定のタイミングで出力される制御信号ＳＣ２により、それぞれオン／オフ動作が制御される。この場合、スイッチング素子２７ａ，２７ｂが「オン」のときは、各キャパシタＣ３，Ｃ４がそれぞれキャパシタＣ１，Ｃ２に並列に接続され、スイッチング素子２７ａ，２７ｂが「オフ」のときは、各キャパシタＣ３，Ｃ４がそれぞれキャパシタＣ１，Ｃ２から切り離された状態となる。また、スイッチング素子２７ａ，２７ｂとしては、第１の実施形態の場合と同様に、リレースイッチ２４ａや半導体スイッチ２４ｂ等を好適に用いることができる。他の構成及びその動作については、第１の実施形態の場合と同じであるので、その説明は省略する。

この第２の実施形態に係るデジタルアンプ２０ａにおいて、先ず、図示のようにＬＰＦ２６ａ，２６ｂにおいてキャパシタＣ３，Ｃ４が切り離されている状態を考える。この状態で、例えば、ＬＰＦ２６ａ，２６ｂの各インダクタＬ１，Ｌ２のインダクタンスをそれぞれＬ＝２２〔μＨ〕、各キャパシタＣ１，Ｃ２の容量をそれぞれＣ＝０．２２〔μＦ〕とした場合、各ＬＰＦのカットオフ周波数は、ｆｃ＝１／２πＬＣ＝３３〔ｋＨｚ〕となり、フルレンジ（２０〔Ｈｚ〕〜２０〔ｋＨｚ〕）を実現するためには、これ以上カットオフ周波数ｆｃを下げることができない。一方、ノイズの周波数成分の中で人間の耳で聞こえ易い周波数は１ｋＨｚ以上のため、ｆｃ＝３３〔ｋＨｚ〕のままでは、スピーカ３０から出力されたノイズがそのまま聞こえてしまう。

そこで、本実施形態に係るデジタルアンプ２０ａでは、ノイズ発生時（すなわち、ＰＷＭ変換回路２１において発振を開始する時点と発振を停止する時点）の前後のタイミングで制御部２５から制御信号ＳＣ２を出力してスイッチング素子２７ａ，２７ｂを「オン」にすることにより、付加的に設けたキャパシタＣ３，Ｃ４をそれぞれキャパシタＣ１，Ｃ２に並列に接続して、ＬＰＦ２６ａ，２６ｂの容量をそれぞれＣ１＋Ｃ３、Ｃ２＋Ｃ４に増加させている。この容量の増加により、各ＬＰＦのカットオフ周波数ｆｃ（＝１／２πＬＣ）を下げることができ、高い周波数帯域のノイズを抑制することが可能となる。

図７は、そのノイズの抑制を説明するための周波数特性の一例を示したものである。図示のように、同じスイッチング周波数ｆｓの場合、第１の実施形態（図４）よりも本実施形態（図６）の方が、レベルを大きく下げることができる（つまり、高い周波数帯域のノイズを効果的に抑制している）。

このように、第２の実施形態に係るデジタルアンプ２０ａの構成によれば、上述した第１の実施形態（図４）の場合と同様に特定のタイミングでスイッチング素子２７ａ，２７ｂを「オン」するようにしているので、第１の実施形態の場合と同様の効果を奏することができる。但し、本実施形態では、第１の実施形態のようにスピーカ３０の入力端子間を短絡できるようにスイッチング素子２４を接続した構成とは違い、各ＬＰＦ２６ａ，２６ｂの容量を変更できるように（つまり、各ＬＰＦ２６ａ，２６ｂが行う積分動作の時定数を変えられるように）スイッチング素子２７ａ，２７ｂを接続しているので、ポップノイズを完全に解消することはできないが、ＬＰＦのカットオフ周波数（ｆｃ）を変化させることで、可聴周波数帯域内のポップノイズを有効に低減することができる。

また、本実施形態に係るデジタルアンプ２０ａでは、スイッチング素子２７ａ，２７ｂはスピーカ３０の入力端子間を短絡するようには接続されていないので、ＤＣ成分を出力するタイプのものに適用した場合でも、そのＤＣ成分の電流により当該スイッチング素子が破壊されるといった問題は生じない。

また、付加的なキャパシタＣ３，Ｃ４は信号伝達経路（ＬＰＦ２６ａ，２６ｂからスピーカ３０に至る出力ライン）に対し直列に挿入されていないので、損失が発生せず、効率を悪化させないというメリットがある。加えて、キャパシタＣ３，Ｃ４は、デジタルアンプ２０ａの通常動作時（つまり、オーディオ信号ＡＳの出力時）はＬＰＦ２６ａ，２６ｂから切り離されているので、オーディオ出力の静特性への影響が無い。さらに、キャパシタＣ３，Ｃ４の容量を適当な値に選定することで、可聴周波数帯域内の聞こえ易い周波数全域に低域通過特性をもたせることが可能となる。

上述した第２の実施形態（図６）に係るデジタルアンプ２０ａでは、ＬＰＦのカットオフ周波数（ｆｃ）を変化させるために、各ＬＰＦ２６ａ，２６ｂのキャパシタＣ１，Ｃ２にそれぞれ付加的なキャパシタＣ３，Ｃ４を並列接続可能に設けている。この場合、当該キャパシタＣ３，Ｃ４に直列に接続されたスイッチング素子２７ａ，２７ｂをオンにしたときに、少なからずそのオン抵抗が存在し、これに起因してノイズが発生する可能性もある。そこで、スイッチング素子２７ａ，２７ｂ及びキャパシタＣ３，Ｃ４と直列に、所定のインダクタンスを有するインダクタを付加的に挿入するようにしてもよい。

また、第２の実施形態では、ＬＰＦ２６ａ，２６ｂに付加的に設けるキャパシタＣ３，Ｃ４の個数が１個の場合を例にとって説明したが、必ずしも１個に限定されず、必要に応じて２個以上のキャパシタを付加的に設けることも可能である。

従来技術に係るデジタルアンプの概略構成をその増幅動作に係る各部の信号波形と共に示す図である。図１のデジタルアンプの問題点を説明するための信号波形図である。ポップノイズの発生に対処するための従来の方法を説明するための図である。本発明の第１の実施形態に係るデジタルアンプの構成を示すブロック図（部分的に回路図）である。図４のデジタルアンプの動作（発振開始時／発振停止時）を説明するための信号波形図である。本発明の第２の実施形態に係るデジタルアンプの構成を示すブロック図（部分的に回路図）である。図６のデジタルアンプによる効果を説明するための周波数特性を示す図である。

符号の説明

２０，２０ａ…デジタルアンプ、
２１…パルス幅変調（ＰＷＭ）変換回路、
２２…駆動回路、
２３ａ，２３ｂ，２６ａ，２６ｂ…ローパスフィルタ（ＬＰＦ）、
２４，２７ａ，２７ｂ…スイッチング素子、
２４ａ…リレースイッチ、
２４ｂ…半導体スイッチ、
２５…制御部（マイコン）、
３０…スピーカ、
ＡＳ…オーディオ信号（アナログ信号）、
Ｃ１，Ｃ２，Ｃ３，Ｃ４…キャパシタ、
Ｌ１，Ｌ２…インダクタ、
ＳＣ１，ＳＣ２…制御信号。

Claims

入力されたアナログ信号をその電圧振幅のレベルに応じたデジタルパルス信号に変換して出力するパルス変換部と、
該パルス変換部から出力されたデジタルパルス信号からオーディオ信号成分のみを抽出して出力するローパスフィルタ部と、
該ローパスフィルタ部から後段のスピーカに至る信号伝達経路に対し並列に接続され、オンされたときに該スピーカの入力端子間を電気的に短絡するスイッチング素子と、
前記パルス変換部によるパルス変換に係る発振動作の開始直前の時点及び停止直前の時点からそれぞれ所定時間が経過するまでの間、前記スイッチング素子をオンさせる制御部とを備えたことを特徴とするデジタルアンプ。
入力されたアナログ信号をその電圧振幅のレベルに応じたデジタルパルス信号に変換して出力するパルス変換部と、
少なくとも、前記パルス変換部から後段のスピーカに至る信号伝達経路に対し並列に接続された第１のキャパシタと、該第１のキャパシタに並列に接続可能に設けられた第２のキャパシタと、該第２のキャパシタに直列に接続され、オンされたときに該第２のキャパシタを前記第１のキャパシタに並列接続するスイッチング素子とを有するローパスフィルタ部と、
前記パルス変換部によるパルス変換に係る発振動作の開始直前の時点及び停止直前の時点からそれぞれ所定時間が経過するまでの間、前記スイッチング素子をオンさせる制御部とを備えたことを特徴とするデジタルアンプ。
前記所定時間は、少なくとも、前記パルス変換部から出力されるパルス信号の１波分に相当する時間に設定されていることを特徴とする請求項１又は請求項２に記載のデジタルアンプ。
前記スイッチング素子は、半導体スイッチであることを特徴とする請求項１又は請求項２に記載のデジタルアンプ。