JP2004363771A - ディジタルアンプ及びこれを用いたオーディオ再生装置 - Google Patents
ディジタルアンプ及びこれを用いたオーディオ再生装置 Download PDFInfo
- Publication number
- JP2004363771A JP2004363771A JP2003157898A JP2003157898A JP2004363771A JP 2004363771 A JP2004363771 A JP 2004363771A JP 2003157898 A JP2003157898 A JP 2003157898A JP 2003157898 A JP2003157898 A JP 2003157898A JP 2004363771 A JP2004363771 A JP 2004363771A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- bit digital
- bit
- analog
- digital
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【課題】本発明は、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能なディジタルアンプを提供することを目的とする。
【解決手段】本発明に係るディジタルアンプ３は、ΔΣ変調方式を用いて入力信号を１ビットディジタル信号に変換する１ビット信号発生回路３１と、該１ビットディジタル信号を電力増幅する増幅回路３２と、増幅された１ビットディジタル信号をアナログ変換するＤ／Ａ変換回路３３と、を有して成り、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、所定の制御信号（シンセチューナ１からのチューニング検出信号）に応じて可変制御される構成としている。
【選択図】 図１
【解決手段】本発明に係るディジタルアンプ３は、ΔΣ変調方式を用いて入力信号を１ビットディジタル信号に変換する１ビット信号発生回路３１と、該１ビットディジタル信号を電力増幅する増幅回路３２と、増幅された１ビットディジタル信号をアナログ変換するＤ／Ａ変換回路３３と、を有して成り、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、所定の制御信号（シンセチューナ１からのチューニング検出信号）に応じて可変制御される構成としている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、入力された信号をディジタル増幅するディジタルアンプ、及びこれを用いたオーディオ再生装置に関するものである。
【０００２】
【従来の技術】
近年、変復調技術の進歩やパワー素子の応答性改善等を背景として、アナログアンプ（Ａ級アンプ等）より電力効率の高いディジタルアンプ（Ｄ級アンプ等）がオーディオ再生装置に搭載され始めている。特に、本願出願人は、アナログオーディオ信号や多ビットディジタルオーディオ信号を１ビットディジタルオーディオ信号に変換するΔΣ変換部と、該１ビットディジタルオーディオ信号を電力増幅（振幅変換）するスイッチング増幅部と、増幅された１ビットディジタルオーディオ信号をアナログ変換するディジタル／アナログ変換部と、を有して成る１ビットディジタルアンプを開示・提案するとともに（例えば、特許文献１を参照）、該アンプを搭載したオーディオ再生装置の実用化を果たしている。
【０００３】
なお、上記の１ビットディジタルアンプは、可聴帯域のＳ／Ｎを向上する手段（可聴帯域ノイズを低減する手段）としてΔΣ変調方式を用いており、１ビット信号生成側のノイズシェーピング作用によって、ノイズフロア（信号レベルの下部付近に存在するノイズ層）の可聴帯域ノイズを高帯域側に移動させることで、可聴帯域ノイズを低減している。従って、ΔΣ変調方式の次数を上げれば、可聴帯域ノイズの低減効果を高めることが可能であり、また、ΔΣ変調方式のサンプリング周波数を上げれば、ノイズ低減効果の及ぶ周波数帯域を広げることが可能であった（図２（ａ）、（ｂ）を参照）。
【０００４】
【特許文献１】
特開２００２−２４６８５２号公報
【特許文献２】
特開２００３−３７４８１号公報
【０００５】
【発明が解決しようとする課題】
確かに、上記構成から成る１ビットディジタルアンプであれば、アナログアンプや多ビットディジタルアンプよりも原音を忠実に再生することができる上、消費電力の低減を実現することも可能となる。
【０００６】
しかしながら、従来の１ビットディジタルアンプでは、図２（ａ）に示すように、ΔΣ変調方式を用いることで可聴帯域（一般的には〜２０［ｋＨｚ］）のノイズレベルが低減される反面、チューナの受信周波数帯域である高帯域（例えば５００［ｋＨｚ］〜数［ＭＨｚ］）のノイズ急増が招かれていた。特に、可聴帯域の高Ｓ／Ｎが指向されるハイファイオーディオに対応するためにΔΣ変調方式の次数を上げると、上記の高帯域ノイズがさらに増大される結果となっていた。また、幅広い再生帯域（例えば〜１００［ｋＨｚ］）が指向されるハイファイオーディオに対応するためにΔΣ変調方式のサンプリング周波数を上げた場合も、図２（ｂ）に示すように、ノイズフロアのピーク周波数が高域側に移動して、前記高帯域ノイズが増大される結果となっていた。
【０００７】
このように、チューナの受信周波数帯域におけるノイズレベルが増大すると、該高帯域ノイズがチューナのアンテナに輻射して、受信周波数帯域のＳ／Ｎが悪化し、受信精度低下等の不具合を生じるおそれがあった。特に、オートチューニング機能（アンテナで得られる高周波信号の周波数を掃引して受信可能なチャンネル信号を自動検索する機能）を備えたオーディオ再生装置（例えば特許文献２を参照）に従来の１ビットディジタルアンプをそのまま搭載すると、そのオートチューニング動作に際して、アンテナに輻射された前記高帯域ノイズを受信可能なチャンネル信号であると誤認するおそれがあった。
【０００８】
本発明は、上記の問題点に鑑み、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能なディジタルアンプ、及びこれを用いたオーディオ再生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るディジタルアンプは、ΔΣ変調方式を用いてアナログ信号や多ビットディジタル信号を１ビットディジタル信号に変換する１ビット変換部と、該１ビットディジタル信号を電力増幅する増幅部と、増幅された１ビットディジタル信号をアナログ変換するディジタル／アナログ変換部と、を有して成るディジタルアンプであって、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、所定の制御信号に応じて可変制御される構成としている。このような構成とすることにより、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【００１０】
また、本発明に係るオーディオ再生装置は、入力信号から所望チャンネル信号を検波するチューナと、検波されたチャンネル信号をディジタル増幅するディジタルアンプと、を有して成るオーディオ再生装置であって、前記ディジタルアンプは、ΔΣ変調方式を用いて前記チャンネル信号を１ビットディジタル信号に変換する１ビット変換部と、該１ビットディジタル信号を電力増幅する増幅部と、増幅された１ビットディジタル信号をアナログ変換するディジタル／アナログ変換部と、を有して成り、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記チューナからの制御信号に応じて可変制御される構成としている。
【００１１】
具体的に述べると、前記制御信号は、前記入力信号の検出判定信号であり、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記入力信号があるときは高くなるように、前記入力信号がないときは低くなるように、前記制御信号に応じて可変制御される構成としている。
【００１２】
より具体的に述べると、前記チューナは、前記入力信号の通常受信機能に加えて、前記入力信号の周波数を掃引して受信可能なチャンネル信号を自動検索するオートチューニング機能を備えたシンセチューナであり、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記入力信号の通常受信時は高くなるように、オートチューニング動作時は低くなるように、前記制御信号に応じて可変制御される構成としている。
【００１３】
このような構成とすることにより、前記ディジタルアンプでは、前記入力信号の通常受信時は、ΔΣ変調方式の次数及び／またはサンプリング周波数を上げて可聴帯域の高Ｓ／Ｎ化や再生帯域の広域化を優先し、オートチューニング動作時は、ΔΣ変調方式の次数及び／またはサンプリング周波数を下げてオートチューニング動作の精度向上（受信周波数帯域のノイズ低減）を優先する、といった具合に、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【００１４】
【発明の実施の形態】
図１は本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図である。本図に示すように、本実施形態のオーディオ再生装置は、シンセチューナ１と、ボリュームコントローラ２と、１ビットディジタルアンプ３と、コントロールマイコン４と、を有して成る。
【００１５】
シンセチューナ１は、アンテナ１１と、高周波信号増幅回路１２（以下、ＲＦ［Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ］回路１２と呼ぶ）と、中間周波数信号変換回路１３（以下ＩＦ［Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ］回路１３と呼ぶ）と、検波回路１４と、チューニングインジケータ１５と、を有して成り、アンテナ１１で得られるＲＦ信号から、コントロールマイコン４の制御信号に応じたチャンネル信号（本実施形態ではアナログオーディオ信号）を検波して、次段のボリュームコントローラ２に送出する。また、本実施形態のシンセチューナ１は、前記ＲＦ信号の通常受信機能に加えて、該ＲＦ信号の周波数を掃引して受信可能なチャンネル信号を自動検索するオートチューニング機能を備えている。
【００１６】
上記構成から成るシンセチューナ１において、ＩＦ回路１３のチューニング検出端子１３ａから出力されるチューニング検出信号は、前記ＲＦ信号の検出判定信号であり、シンセチューナ１の受信周波数帯域（例えば、５００［ｋＨｚ］〜数［ＭＨｚ］）に所定レベル以上の信号入力があればローレベル、なければハイレベルとなる。なお、チューニング検出信号に基づく前記ＲＦ信号の検出判定結果は、チューニングインジケータ１５によって報知される。
【００１７】
ボリュームコントローラ２は、シンセチューナ１で検波された所望のチャンネル信号をアナログ増幅して、後段の１ビットディジタルアンプ３に送出する。
【００１８】
１ビットディジタルアンプ３は、ΔΣ変調方式を用いて上記のアナログオーディオ信号を１ビットディジタルオーディオ信号に変換するΔΣ変調１ビット信号発生回路３１と、該１ビットディジタルオーディオ信号を電力増幅する増幅回路３２（一般的にはブリッジ型電力増幅回路）と、増幅された１ビットディジタルオーディオ信号をアナログ変換するディジタル／アナログ変換回路３３（以下、Ｄ／Ａ［Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ］変換回路３３と呼ぶ）と、を有して成り、ボリュームコントローラ２からのアナログオーディオ信号をディジタル増幅した後、再びアナログ出力として後段に接続される負荷（スピーカ等）へ送出する。
【００１９】
また、本実施形態の１ビットディジタルアンプ３は、状況に応じて最適な周波数帯域のノイズ低減を行う手段として、ΔΣ変調方式の次数を所定値（本実施形態では３次または７次）に設定するための第１、第２次数設定信号発生器３４、３５と、同じくΔΣ変調方式のサンプリング周波数を所定値（本実施形態では３２［ｆｓ］または６４［ｆｓ］、１［ｆｓ］＝４４．１［ｋＨｚ］）に設定するための第１、第２サンプリング発振子３６、３７と、シンセチューナ１からのチューニング検出信号に基づいて第１、第２次数設定信号発生器３４、３５のいずれか一方をΔΣ変調１ビット信号発生回路３１に接続する第１リレー３８と、同じくシンセチューナ１からのチューニング検出信号に基づいて第１、第２サンプリング発振子３６、３７のいずれか一方をΔΣ変調１ビット信号発生回路３１に接続する第２リレー３９と、を有して成る。
【００２０】
上記構成から成るオーディオ再生装置において、シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がなく、チューニング検出信号がハイレベルである場合、第１、第２リレー３８、３９は、第１次数設定信号発生器３４及び第１サンプリング発振子３６をΔΣ変調１ビット信号発生回路３１に接続し、ΔΣ変調方式の次数及びサンプリング周波数を各々低い方（３次、３２［ｆｓ］）に設定する。一方、シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がなされ、チューニング検出信号がローレベルである場合、第１、第２リレー３８、３９は、第２次数設定信号発生器３５及び第２サンプリング発振子３７をΔΣ変調１ビット信号発生回路３１に接続し、ΔΣ変調方式の次数及びサンプリング周波数を各々高い方（７次、６４［ｆｓ］）に設定する。
【００２１】
このようなリレー制御を行うことにより、ＲＦ信号の通常受信時（シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がある状態）は、ΔΣ変調方式の次数及びサンプリング周波数を上げて可聴帯域の高Ｓ／Ｎ化や再生帯域の広域化を優先し、オートチューニング動作時（シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がない状態）は、ΔΣ変調方式の次数及びサンプリング周波数を下げてオートチューニング動作の精度向上（受信周波数帯域のノイズ低減）を優先するといった具合に、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【００２２】
なお、上記の実施形態では、ΔΣ変調方式の次数とサンプリング周波数をいずれも可変制御する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、いずれか一方のみを可変制御としても構わない。
【００２３】
また、上記の実施形態では、ΔΣ変調方式の次数及びサンプリング周波数を設定する手段として、次数設定信号発生器及びサンプリング発振子を各々２個ずつ設けた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その個数を増加させても構わない。
【００２４】
【発明の効果】
上記したように、本発明に係るディジタルアンプ、及びこれを用いたオーディオ再生装置であれば、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図である。
【図２】従来のノイズフロア特性を示す図である。
【符号の説明】
１ シンセチューナ
１１ アンテナ
１２ 高周波信号増幅回路（ＲＦ回路）
１３ 中間周波数信号変換回路（ＩＦ回路）
１３ａ チューニング検出端子
１４ 検波回路
１５ チューニングインジケータ
２ ボリュームコントローラ
３ １ビットディジタルアンプ
３１ ΔΣ変調１ビット信号発生回路
３２ 増幅回路
３３ ディジタル／アナログ変換回路（Ｄ／Ａ変換回路）
３４ 第１次数設定信号発生器
３５ 第２次数設定信号発生器
３６ 第１サンプリング発振子
３７ 第２サンプリング発振子
３８ 第１リレー
３９ 第２リレー
４ コントロールマイコン
【発明の属する技術分野】
本発明は、入力された信号をディジタル増幅するディジタルアンプ、及びこれを用いたオーディオ再生装置に関するものである。
【０００２】
【従来の技術】
近年、変復調技術の進歩やパワー素子の応答性改善等を背景として、アナログアンプ（Ａ級アンプ等）より電力効率の高いディジタルアンプ（Ｄ級アンプ等）がオーディオ再生装置に搭載され始めている。特に、本願出願人は、アナログオーディオ信号や多ビットディジタルオーディオ信号を１ビットディジタルオーディオ信号に変換するΔΣ変換部と、該１ビットディジタルオーディオ信号を電力増幅（振幅変換）するスイッチング増幅部と、増幅された１ビットディジタルオーディオ信号をアナログ変換するディジタル／アナログ変換部と、を有して成る１ビットディジタルアンプを開示・提案するとともに（例えば、特許文献１を参照）、該アンプを搭載したオーディオ再生装置の実用化を果たしている。
【０００３】
なお、上記の１ビットディジタルアンプは、可聴帯域のＳ／Ｎを向上する手段（可聴帯域ノイズを低減する手段）としてΔΣ変調方式を用いており、１ビット信号生成側のノイズシェーピング作用によって、ノイズフロア（信号レベルの下部付近に存在するノイズ層）の可聴帯域ノイズを高帯域側に移動させることで、可聴帯域ノイズを低減している。従って、ΔΣ変調方式の次数を上げれば、可聴帯域ノイズの低減効果を高めることが可能であり、また、ΔΣ変調方式のサンプリング周波数を上げれば、ノイズ低減効果の及ぶ周波数帯域を広げることが可能であった（図２（ａ）、（ｂ）を参照）。
【０００４】
【特許文献１】
特開２００２−２４６８５２号公報
【特許文献２】
特開２００３−３７４８１号公報
【０００５】
【発明が解決しようとする課題】
確かに、上記構成から成る１ビットディジタルアンプであれば、アナログアンプや多ビットディジタルアンプよりも原音を忠実に再生することができる上、消費電力の低減を実現することも可能となる。
【０００６】
しかしながら、従来の１ビットディジタルアンプでは、図２（ａ）に示すように、ΔΣ変調方式を用いることで可聴帯域（一般的には〜２０［ｋＨｚ］）のノイズレベルが低減される反面、チューナの受信周波数帯域である高帯域（例えば５００［ｋＨｚ］〜数［ＭＨｚ］）のノイズ急増が招かれていた。特に、可聴帯域の高Ｓ／Ｎが指向されるハイファイオーディオに対応するためにΔΣ変調方式の次数を上げると、上記の高帯域ノイズがさらに増大される結果となっていた。また、幅広い再生帯域（例えば〜１００［ｋＨｚ］）が指向されるハイファイオーディオに対応するためにΔΣ変調方式のサンプリング周波数を上げた場合も、図２（ｂ）に示すように、ノイズフロアのピーク周波数が高域側に移動して、前記高帯域ノイズが増大される結果となっていた。
【０００７】
このように、チューナの受信周波数帯域におけるノイズレベルが増大すると、該高帯域ノイズがチューナのアンテナに輻射して、受信周波数帯域のＳ／Ｎが悪化し、受信精度低下等の不具合を生じるおそれがあった。特に、オートチューニング機能（アンテナで得られる高周波信号の周波数を掃引して受信可能なチャンネル信号を自動検索する機能）を備えたオーディオ再生装置（例えば特許文献２を参照）に従来の１ビットディジタルアンプをそのまま搭載すると、そのオートチューニング動作に際して、アンテナに輻射された前記高帯域ノイズを受信可能なチャンネル信号であると誤認するおそれがあった。
【０００８】
本発明は、上記の問題点に鑑み、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能なディジタルアンプ、及びこれを用いたオーディオ再生装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るディジタルアンプは、ΔΣ変調方式を用いてアナログ信号や多ビットディジタル信号を１ビットディジタル信号に変換する１ビット変換部と、該１ビットディジタル信号を電力増幅する増幅部と、増幅された１ビットディジタル信号をアナログ変換するディジタル／アナログ変換部と、を有して成るディジタルアンプであって、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、所定の制御信号に応じて可変制御される構成としている。このような構成とすることにより、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【００１０】
また、本発明に係るオーディオ再生装置は、入力信号から所望チャンネル信号を検波するチューナと、検波されたチャンネル信号をディジタル増幅するディジタルアンプと、を有して成るオーディオ再生装置であって、前記ディジタルアンプは、ΔΣ変調方式を用いて前記チャンネル信号を１ビットディジタル信号に変換する１ビット変換部と、該１ビットディジタル信号を電力増幅する増幅部と、増幅された１ビットディジタル信号をアナログ変換するディジタル／アナログ変換部と、を有して成り、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記チューナからの制御信号に応じて可変制御される構成としている。
【００１１】
具体的に述べると、前記制御信号は、前記入力信号の検出判定信号であり、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記入力信号があるときは高くなるように、前記入力信号がないときは低くなるように、前記制御信号に応じて可変制御される構成としている。
【００１２】
より具体的に述べると、前記チューナは、前記入力信号の通常受信機能に加えて、前記入力信号の周波数を掃引して受信可能なチャンネル信号を自動検索するオートチューニング機能を備えたシンセチューナであり、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記入力信号の通常受信時は高くなるように、オートチューニング動作時は低くなるように、前記制御信号に応じて可変制御される構成としている。
【００１３】
このような構成とすることにより、前記ディジタルアンプでは、前記入力信号の通常受信時は、ΔΣ変調方式の次数及び／またはサンプリング周波数を上げて可聴帯域の高Ｓ／Ｎ化や再生帯域の広域化を優先し、オートチューニング動作時は、ΔΣ変調方式の次数及び／またはサンプリング周波数を下げてオートチューニング動作の精度向上（受信周波数帯域のノイズ低減）を優先する、といった具合に、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【００１４】
【発明の実施の形態】
図１は本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図である。本図に示すように、本実施形態のオーディオ再生装置は、シンセチューナ１と、ボリュームコントローラ２と、１ビットディジタルアンプ３と、コントロールマイコン４と、を有して成る。
【００１５】
シンセチューナ１は、アンテナ１１と、高周波信号増幅回路１２（以下、ＲＦ［Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ］回路１２と呼ぶ）と、中間周波数信号変換回路１３（以下ＩＦ［Ｉｎｔｅｒｍｅｄｉａｔｅ Ｆｒｅｑｕｅｎｃｙ］回路１３と呼ぶ）と、検波回路１４と、チューニングインジケータ１５と、を有して成り、アンテナ１１で得られるＲＦ信号から、コントロールマイコン４の制御信号に応じたチャンネル信号（本実施形態ではアナログオーディオ信号）を検波して、次段のボリュームコントローラ２に送出する。また、本実施形態のシンセチューナ１は、前記ＲＦ信号の通常受信機能に加えて、該ＲＦ信号の周波数を掃引して受信可能なチャンネル信号を自動検索するオートチューニング機能を備えている。
【００１６】
上記構成から成るシンセチューナ１において、ＩＦ回路１３のチューニング検出端子１３ａから出力されるチューニング検出信号は、前記ＲＦ信号の検出判定信号であり、シンセチューナ１の受信周波数帯域（例えば、５００［ｋＨｚ］〜数［ＭＨｚ］）に所定レベル以上の信号入力があればローレベル、なければハイレベルとなる。なお、チューニング検出信号に基づく前記ＲＦ信号の検出判定結果は、チューニングインジケータ１５によって報知される。
【００１７】
ボリュームコントローラ２は、シンセチューナ１で検波された所望のチャンネル信号をアナログ増幅して、後段の１ビットディジタルアンプ３に送出する。
【００１８】
１ビットディジタルアンプ３は、ΔΣ変調方式を用いて上記のアナログオーディオ信号を１ビットディジタルオーディオ信号に変換するΔΣ変調１ビット信号発生回路３１と、該１ビットディジタルオーディオ信号を電力増幅する増幅回路３２（一般的にはブリッジ型電力増幅回路）と、増幅された１ビットディジタルオーディオ信号をアナログ変換するディジタル／アナログ変換回路３３（以下、Ｄ／Ａ［Ｄｉｇｉｔａｌ／Ａｎａｌｏｇ］変換回路３３と呼ぶ）と、を有して成り、ボリュームコントローラ２からのアナログオーディオ信号をディジタル増幅した後、再びアナログ出力として後段に接続される負荷（スピーカ等）へ送出する。
【００１９】
また、本実施形態の１ビットディジタルアンプ３は、状況に応じて最適な周波数帯域のノイズ低減を行う手段として、ΔΣ変調方式の次数を所定値（本実施形態では３次または７次）に設定するための第１、第２次数設定信号発生器３４、３５と、同じくΔΣ変調方式のサンプリング周波数を所定値（本実施形態では３２［ｆｓ］または６４［ｆｓ］、１［ｆｓ］＝４４．１［ｋＨｚ］）に設定するための第１、第２サンプリング発振子３６、３７と、シンセチューナ１からのチューニング検出信号に基づいて第１、第２次数設定信号発生器３４、３５のいずれか一方をΔΣ変調１ビット信号発生回路３１に接続する第１リレー３８と、同じくシンセチューナ１からのチューニング検出信号に基づいて第１、第２サンプリング発振子３６、３７のいずれか一方をΔΣ変調１ビット信号発生回路３１に接続する第２リレー３９と、を有して成る。
【００２０】
上記構成から成るオーディオ再生装置において、シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がなく、チューニング検出信号がハイレベルである場合、第１、第２リレー３８、３９は、第１次数設定信号発生器３４及び第１サンプリング発振子３６をΔΣ変調１ビット信号発生回路３１に接続し、ΔΣ変調方式の次数及びサンプリング周波数を各々低い方（３次、３２［ｆｓ］）に設定する。一方、シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がなされ、チューニング検出信号がローレベルである場合、第１、第２リレー３８、３９は、第２次数設定信号発生器３５及び第２サンプリング発振子３７をΔΣ変調１ビット信号発生回路３１に接続し、ΔΣ変調方式の次数及びサンプリング周波数を各々高い方（７次、６４［ｆｓ］）に設定する。
【００２１】
このようなリレー制御を行うことにより、ＲＦ信号の通常受信時（シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がある状態）は、ΔΣ変調方式の次数及びサンプリング周波数を上げて可聴帯域の高Ｓ／Ｎ化や再生帯域の広域化を優先し、オートチューニング動作時（シンセチューナ１の受信周波数帯域に所定レベル以上の信号入力がない状態）は、ΔΣ変調方式の次数及びサンプリング周波数を下げてオートチューニング動作の精度向上（受信周波数帯域のノイズ低減）を優先するといった具合に、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【００２２】
なお、上記の実施形態では、ΔΣ変調方式の次数とサンプリング周波数をいずれも可変制御する構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、いずれか一方のみを可変制御としても構わない。
【００２３】
また、上記の実施形態では、ΔΣ変調方式の次数及びサンプリング周波数を設定する手段として、次数設定信号発生器及びサンプリング発振子を各々２個ずつ設けた構成を例に挙げて説明を行ったが、本発明の構成はこれに限定されるものではなく、その個数を増加させても構わない。
【００２４】
【発明の効果】
上記したように、本発明に係るディジタルアンプ、及びこれを用いたオーディオ再生装置であれば、状況に応じて最適な周波数帯域のノイズ低減を行うことが可能となる。
【図面の簡単な説明】
【図１】本発明に係る１ビットディジタルアンプを搭載したオーディオ再生装置の一実施形態を示すブロック図である。
【図２】従来のノイズフロア特性を示す図である。
【符号の説明】
１ シンセチューナ
１１ アンテナ
１２ 高周波信号増幅回路（ＲＦ回路）
１３ 中間周波数信号変換回路（ＩＦ回路）
１３ａ チューニング検出端子
１４ 検波回路
１５ チューニングインジケータ
２ ボリュームコントローラ
３ １ビットディジタルアンプ
３１ ΔΣ変調１ビット信号発生回路
３２ 増幅回路
３３ ディジタル／アナログ変換回路（Ｄ／Ａ変換回路）
３４ 第１次数設定信号発生器
３５ 第２次数設定信号発生器
３６ 第１サンプリング発振子
３７ 第２サンプリング発振子
３８ 第１リレー
３９ 第２リレー
４ コントロールマイコン
Claims (4)
- ΔΣ変調方式を用いてアナログ信号や多ビットディジタル信号を１ビットディジタル信号に変換する１ビット変換部と、該１ビットディジタル信号を電力増幅する増幅部と、増幅された１ビットディジタル信号をアナログ変換するディジタル／アナログ変換部と、を有して成るディジタルアンプであって、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、所定の制御信号に応じて可変制御されることを特徴とするディジタルアンプ。
- 入力信号から所望のチャンネル信号を検波するチューナと、検波されたチャンネル信号をディジタル増幅するディジタルアンプと、を有して成るオーディオ再生装置であって、前記ディジタルアンプは、ΔΣ変調方式を用いて前記チャンネル信号を１ビットディジタル信号に変換する１ビット変換部と、該１ビットディジタル信号を電力増幅する増幅部と、増幅された１ビットディジタル信号をアナログ変換するディジタル／アナログ変換部と、を有して成り、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記チューナからの制御信号に応じて可変制御されることを特徴とするオーディオ再生装置。
- 前記制御信号は、前記入力信号の検出判定信号であり、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記入力信号があるときは高くなるように、前記入力信号がないときは低くなるように、前記制御信号に応じて可変制御されることを特徴とする請求項２に記載のオーディオ再生装置。
- 前記チューナは、前記入力信号の通常受信機能に加えて、前記入力信号の周波数を掃引して受信可能なチャンネル信号を自動検索するオートチューニング機能を備えたシンセチューナであり、前記ΔΣ変調方式の次数及び／またはサンプリング周波数は、前記入力信号の通常受信時は高くなるように、オートチューニング動作時は低くなるように、前記制御信号に応じて可変制御されることを特徴とする請求項３に記載のオーディオ再生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157898A JP4197988B2 (ja) | 2003-06-03 | 2003-06-03 | オーディオ再生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003157898A JP4197988B2 (ja) | 2003-06-03 | 2003-06-03 | オーディオ再生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004363771A true JP2004363771A (ja) | 2004-12-24 |
| JP4197988B2 JP4197988B2 (ja) | 2008-12-17 |
Family
ID=34051476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003157898A Expired - Fee Related JP4197988B2 (ja) | 2003-06-03 | 2003-06-03 | オーディオ再生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4197988B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026585A1 (fr) | 2006-08-29 | 2008-03-06 | Panasonic Corporation | Amplificateur numérique |
| WO2008041447A1 (fr) * | 2006-10-04 | 2008-04-10 | Panasonic Corporation | Circuit convertisseur d'impulsions, circuit intégré à semi-conducteur et dispositif électronique |
| JP4871398B2 (ja) * | 2007-02-01 | 2012-02-08 | ジェイエム エレクトロニクス リミテッド エルエルシー | スイッチング型増幅器のサンプリング周波数を増加する方法とシステム |
-
2003
- 2003-06-03 JP JP2003157898A patent/JP4197988B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2008026585A1 (fr) | 2006-08-29 | 2008-03-06 | Panasonic Corporation | Amplificateur numérique |
| US8189655B2 (en) | 2006-08-29 | 2012-05-29 | Panasonic Corporation | Digital amplifier |
| WO2008041447A1 (fr) * | 2006-10-04 | 2008-04-10 | Panasonic Corporation | Circuit convertisseur d'impulsions, circuit intégré à semi-conducteur et dispositif électronique |
| JP4871398B2 (ja) * | 2007-02-01 | 2012-02-08 | ジェイエム エレクトロニクス リミテッド エルエルシー | スイッチング型増幅器のサンプリング周波数を増加する方法とシステム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4197988B2 (ja) | 2008-12-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP1542359B1 (en) | Signal compression/expansion device and mobile communication terminal | |
| JP5131201B2 (ja) | 電力増幅器 | |
| KR101465378B1 (ko) | 보청기 및 출력 스테이지 구동 방법 | |
| US8923788B1 (en) | Circuit and method for adjusting a digitally controlled oscillator | |
| JP2730868B2 (ja) | オーディオシステムおよび明瞭度増加方法 | |
| WO2006087870A1 (ja) | オーディオ信号増幅回路およびそれを用いた電子機器 | |
| JP4018207B2 (ja) | オーディオ機器のひずみを自動的に制限するための方法およびこの方法を実施するための回路装置 | |
| JP2005223717A (ja) | オーディオアンプ | |
| JP2004104194A5 (ja) | ||
| US20120195443A1 (en) | Method and apparatus for outputting audio signal | |
| JP4387435B2 (ja) | 自動利得制御装置 | |
| JP2004363771A (ja) | ディジタルアンプ及びこれを用いたオーディオ再生装置 | |
| JP4714184B2 (ja) | 無線信号増幅装置 | |
| EP2781020B1 (en) | Digital class-d amplifier and digital signal processing method | |
| JP3914743B2 (ja) | ノイズ減少及び音質が改善された分割バンド可聴周波数圧縮／伸張システムを有する無線マイクロホン | |
| JP3875138B2 (ja) | １ビット信号増幅器およびその制御方法、ならびにそれを搭載したオーディオ機器 | |
| JP2007028056A (ja) | オーディオ再生装置 | |
| JPH09214259A (ja) | Ｄ級電力増幅器 | |
| JP4461631B2 (ja) | スイッチングアンプ装置 | |
| JPH05226943A (ja) | パワーアンプ装置 | |
| US9203359B2 (en) | Amplifier and audio device provided with amplifier | |
| JP2001053631A (ja) | 群遅延補償回路 | |
| JP2002158550A (ja) | デジタルパワーアンプ | |
| JP2791879B2 (ja) | Ｃｗ受信音質補償方式 | |
| JP4239678B2 (ja) | アンプ装置、及び音声信号出力処理方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070821 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071002 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071128 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080624 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080716 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A132 Effective date: 20080819 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080901 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080930 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080930 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111010 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121010 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131010 Year of fee payment: 5 |
|
| LAPS | Cancellation because of no payment of annual fees |