JP2004356260A - 撮像素子及びその製造方法 - Google Patents
撮像素子及びその製造方法 Download PDFInfo
- Publication number
- JP2004356260A JP2004356260A JP2003150368A JP2003150368A JP2004356260A JP 2004356260 A JP2004356260 A JP 2004356260A JP 2003150368 A JP2003150368 A JP 2003150368A JP 2003150368 A JP2003150368 A JP 2003150368A JP 2004356260 A JP2004356260 A JP 2004356260A
- Authority
- JP
- Japan
- Prior art keywords
- light
- light receiving
- impurity
- unit
- charge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 26
- 239000012535 impurity Substances 0.000 claims abstract description 92
- 238000002347 injection Methods 0.000 claims abstract description 46
- 239000007924 injection Substances 0.000 claims abstract description 46
- 238000003384 imaging method Methods 0.000 claims description 28
- 239000000758 substrate Substances 0.000 claims description 15
- 238000000034 method Methods 0.000 claims description 14
- 239000004065 semiconductor Substances 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims 1
- 239000000243 solution Substances 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 238000002513 implantation Methods 0.000 description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 229910052814 silicon oxide Inorganic materials 0.000 description 5
- 230000004888 barrier function Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 230000007257 malfunction Effects 0.000 description 3
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000012447 hatching Effects 0.000 description 2
- 238000010438 heat treatment Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000005304 joining Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000003870 refractory metal Substances 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F1/00—Room units for air-conditioning, e.g. separate or self-contained units or units receiving primary air from a central station
- F24F1/06—Separate outdoor units, e.g. outdoor unit to be linked to a separate room comprising a compressor and a heat exchanger
- F24F1/26—Refrigerant piping
- F24F1/34—Protection means thereof, e.g. covers for refrigerant pipes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
- H01L27/14843—Interline transfer
-
- F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
- F24—HEATING; RANGES; VENTILATING
- F24F—AIR-CONDITIONING; AIR-HUMIDIFICATION; VENTILATION; USE OF AIR CURRENTS FOR SCREENING
- F24F1/00—Room units for air-conditioning, e.g. separate or self-contained units or units receiving primary air from a central station
- F24F1/06—Separate outdoor units, e.g. outdoor unit to be linked to a separate room comprising a compressor and a heat exchanger
- F24F1/26—Refrigerant piping
- F24F1/32—Refrigerant piping for connecting the separate outdoor units to indoor units
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14806—Structural or functional details thereof
- H01L27/14812—Special geometry or disposition of pixel-elements, address lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L31/0248—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies
- H01L31/0352—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions
- H01L31/035272—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by their semiconductor bodies characterised by their shape or by the shapes, relative sizes or disposition of the semiconductor regions characterised by at least one potential jump barrier or surface barrier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Mechanical Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Combustion & Propulsion (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
【課題】必要な容量を確保した受光部を有して正確に動作する小型の撮像素子を提供する。
【解決手段】本発明の撮像素子は、一導電型の半導体基板に、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とを、少なくとも設けて成る撮像素子において、上記受光部の受光面の内、上記電荷読み出し部側の境界線より離れた位置に在り、上記電荷読み出し部のしきい値を特定する第１不純物が注入されていない非注入領域と、少なくとも、上記受光部の受光面内の非注入領域以外の領域、上記電荷転送部、及び、上記電荷読み出し部に形成された上記第１不純物から成る層とを備えたことを特徴とする。
【選択図】 図１
【解決手段】本発明の撮像素子は、一導電型の半導体基板に、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とを、少なくとも設けて成る撮像素子において、上記受光部の受光面の内、上記電荷読み出し部側の境界線より離れた位置に在り、上記電荷読み出し部のしきい値を特定する第１不純物が注入されていない非注入領域と、少なくとも、上記受光部の受光面内の非注入領域以外の領域、上記電荷転送部、及び、上記電荷読み出し部に形成された上記第１不純物から成る層とを備えたことを特徴とする。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＣＤ（電荷結合素子）型の固体撮像素子を構成する撮像素子及びその製造方法に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】
従来より、ＣＣＤ（電荷結合素子）型の固体撮像素子が種々提案されている。ＣＣＤ型の固体撮像素子は、１枚の基板上に多数の撮像素子を、例えばライン状又はマトリクス状に形成したものである。
【０００３】
図４は、従来の撮像素子２００の構造を示す図である。受光部１３は、入射した光を強度に応じた量の電荷に変換する。Ｐ型ウェル層１２は、受光部１３に過剰な光が入射した時に生じる過剰な電荷をＮ型半導体基板１１に吐き出す、いわゆる縦型オーバーフロードレインとして機能する。電荷読み出し部（トランスファーゲート部とも呼ばれる）２３は、上記受光部１３において発生した電荷を読み出す。ＣＣＤ層（電荷転送部又はＣＣＤレジスタとも呼ばれる）１５は、上記電荷読み出し部２３により読み出された受光部１３の電荷を図示しない出力回路へと出力する。ＣＣＤ下バリア層１４は、Ｎ型半導体基板１１とＣＣＤ層１５との電荷のやり取りを防止する。表面Ｐ＋層１６は、隣接する撮像素子分離用のＰ＋不純物層１６ａを含み、受光部１３の暗電流を抑制する。不純物層１７に注入されるＰ型不純物の量により、上記電荷読み出し部２３のしきい値が制御される。
【０００４】
撮像素子２００の製造手順を簡単に説明する。まず、Ｎ型半導体基板１１にＰ型ウェル層１２を形成した後、当該Ｐ型ウェル層１２内にＮ型不純物から成るＣＣＤ層１５、Ｐ型不純物で成るＣＣＤ下バリア層１４、隣接する撮像素子分離用のＰ＋不純物層１６ａを形成した後、電荷読み出し部２３のしきい値を制御するＰ型不純物層１７を、ボロン放射により形成する。上記ボロン放射によるＰ型不純物の注入は、基板１１上の撮像素子を形成する全領域に対して行う。
【０００５】
上記処理の後、シリコン酸化膜１８、シリコン窒化膜１９、ゲート電極２０、及び、上記ゲート電極２０を覆うシリコン酸化膜２１を形成する。この他、図示しない第２ゲート電極の形成も行う。この後、ゲート電極２０及び図示していない第２ゲート電極により画定される矩形領域に、Ｎ型不純物の注入を行い受光部１３を形成する。同様にゲート電極によるセルフアライメントを利用して表面Ｐ＋層１６を形成する。なお、この際、表面Ｐ＋層１６は、先に形成した隣接する撮像素子分離用のＰ＋不純物層１６ａと結合する。当該表面Ｐ＋層１６は、多数の撮像素子が並ぶ領域の外において接地され、受光部１３の表面をＧＮＤ電位にする。ドライエッチングにより遮光用金属膜２２を形成することにより撮像素子２００が完成する。
【０００６】
多数の撮像素子２００を１枚の基板上に形成してなる固体撮像素子（いわゆるＣＣＤチップ）により画像の読み取りを行い、読み取った画像をディスプレイに表示する場合において、動作不良の撮像素子の箇所は、上記ディスプレイに表示する再生画像において白抜けの画素となって現れるため好ましくない。上記従来の撮像素子２００では、受光部１３を形成するためにＮ型不純物の注入を行うが、先に注入されているＰ型不純物層１７の働きにより、実際に光電変換を行うＮ型不純物の量が少なくなってしまい、このことが動作不良の原因の一つになっていた。
【０００７】
上記問題を解決するため、撮像素子２００を製造する段階で、しきい値制御用不純物層１７をゲート電極２０下の電荷読み出し部２３として機能する箇所だけに形成することが提案されている（特許文献１を参照）。
【０００８】
【特許文献１】
特開平１−２８１７６４号公報
【０００９】
【発明が解決しようとする課題】
しかし、上記不純物層１７をゲート電極２０下の電荷読み出し部２３として機能する箇所だけに形成する場合、不純物注入箇所にレジストマスクを用意する必要上、ゲート電極をある程度大きめ（長め）に設定しなければならない。撮像素子の微細化が求められている状況下において、製造精度によるマスクのずれ等を考慮してゲート電極を大きめ（長め）にすることは、受光部１３の容量の減少を招くことになり好ましくない。
【００１０】
本発明は、必要な容量を確保した受光部を有して正確に動作する小型の撮像素子、及び、その製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の第１の撮像素子は、一導電型の半導体基板に、少なくとも、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とで成る撮像素子において、上記受光部の受光面の内、上記電荷読み出し部側の境界線より離れた位置に在り、上記電荷読み出し部のしきい値を特定する第１不純物が注入されていない非注入領域と、少なくとも、上記受光部の受光面内の非注入領域以外の注入領域、上記電荷転送部、及び、上記電荷読み出し部に形成された上記第１不純物から成る層とを備えたことを特徴とする。
【００１２】
本発明の第２の撮像素子は、上記第１の撮像素子において、上記第１不純物から成る層を、上記受光部の受光面内の非注入領域以外の注入領域、及び、上記受光部以外の受光部外領域に備えることを特徴とする。
【００１３】
本発明の第３の撮像素子は、上記第１又は第２の撮像素子において、上記受光部は、上記第１不純物の非注入領域を含む領域に対して、第１不純物とは異なる導電型の第２不純物を、非注入領域が受光部として正常に機能するのに必要な量だけ注入して形成したものであることを特徴とする。
【００１４】
本発明の第１の撮像素子の製造方法は、一導電型の半導体基板上に、少なくとも、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とで成る撮像素子の製造方法であって、上記電荷読み出し部のしきい値を特定する第１不純物から成る層を、上記受光部の受光面内の上記電荷読み出し部側の境界線より離れた位置に在る上記第１不純物の注入を禁止した非注入領域以外の注入領域、及び、電荷読み出し部に、少なくとも形成する工程を含むことを特徴とする。
【００１５】
本発明の第２の撮像素子の製造方法は、上記第１の撮像素子の製造方法において、上記第１不純物から成る層を形成する工程において、上記受光部の受光面内の上記非注入領域以外の注入領域、及び、上記受光部以外の受光部外領域に上記第１不純物から成る層を形成することを特徴とする。
【００１６】
本発明の第３の撮像素子の製造方法は、上記第１又は第２の撮像素子の製造方法において、更に、上記受光部を形成する工程として、上記第１不純物の非注入領域及び注入領域に対して、第１不純物とは異なる導電型の第２不純物を、非注入領域が受光部として正常に機能するのに必要な量だけ注入する工程を含むことを特徴とする。
【００１７】
【発明の実施の形態】
（１）発明の概要
本願発明者は、多数の撮像素子を１枚の基板上に形成してなる固体撮像素子により画像の読み取りを行い、読み取った画像をディスプレイに表示する場合において、撮像素子の動作不良により上記ディスプレイに表示される再生画像に白点で表される画素欠陥について、その発生原因について調べた結果、受光部の不純物量が必要以上に多くなると画素欠陥の発生数も増加することに気づいた。即ち、上記従来技術の欄において説明した撮像素子２００（図４を参照）において、Ｎ型不純物の注入量を多くして受光部１３の容量を確保しようとすると、逆に品質の劣化を招くことになることがわかった。
【００１８】
一方で、発明が解決しようとする課題の欄で説明した通り、特許文献１に示すように、ゲート電極下の電荷読み出し部２３として機能する箇所だけに少量注入することとすれば、ゲート電極の大型化、及び、Ｎ型不純物層の拡散によるＣＣＤ層１５及び受光部１３の容量変化による品質のバラツキ等を招くことになる。
【００１９】
本発明の撮像素子は、受光部の受光面の内、電荷読み出し部側の境界線から離れた位置に、上記電荷読み出し部のしきい値制御用のＰ型不純物を注入させない非注入領域Ａ（図１を参照）を設け、残りの全ての領域にＰ型不純物の注入を行った。ここで、上記残りの全ての領域とは、撮像素子を形成する領域であって、受光部の非注入領域Ａ以外の注入領域、及び、受光部以外の受光部外領域のことを指す。なお、上記非注入領域Ａ、注入領域及び受光部外領域については、後に図３を用いた実施の形態の説明の欄でより具体的に説明する。当該構成を採用することにより、受光部を構成する際、上記非注入領域Ａを介して受光部が正確に動作する必要な量だけのＮ型不純物の注入が可能になり、ゲート電極の大型化を伴うことなく、必要な容量の受光部１３の形成ができると共に、品質劣化を招くような過剰な不純物の注入を防止することができる。
【００２０】
（２）実施の形態
以下、添付の図面を参照しつつ、実施の形態に係る撮像素子１００の構成について説明する。なお、上記従来技術の欄において説明した撮像素子２００と同じ構成物には同じ参照番号を付して表す。
【００２１】
図１は、撮像素子１００の構成を示す図である。受光部１３は、Ｎ型不純物層であり、受光面に入射した光を強度に応じた量の電荷に変換する。Ｐ型ウェル層１２は、受光部１３の受光面に過剰な光が入射した時に生じる過剰な電荷をＮ型半導体基板１１に吐き出す、いわゆる縦型オーバーフロードレインとして機能する。電荷読み出し部（トランスファーゲート部とも呼ばれる）２３は、受光部１３で発生した電荷を読み出す。ＣＣＤ層（電荷転送部又はＣＣＤレジスタとも呼ばれる）１５は、電荷読み出し部２３により受光部１３から読み出された電荷を、図示しない出力回路へと出力する。ＣＣＤ下バリア層１４は、ＣＣＤ層１５とＮ型半導体基板１１との電荷のやり取りを防止する。表面Ｐ＋層１６は、隣接する撮像素子分離用のＰ＋不純物層１６ａを含み、受光部１３の暗電流を抑制する。Ｐ型不純物層２４に注入されたＰ型不純物の量により上記電荷読み出し部２３のしきい値が制御される。
【００２２】
図示するように、撮像素子１００では、受光部１３の受光面の内、電荷読み出し部２３側の境界線から離れた位置、即ち受光部１３の略中央部分にＰ型不純物の非注入領域Ａを設けたことを特徴とする。当該非注入領域Ａを設けたことにより、受光部１３を形成する際に、上記非注入領域Ａが受光部として正確に動作し得るのに必要な量だけの不純物の注入が可能になり、ゲート電極の大型化を伴うことなく、必要な容量の受光部１３の形成ができると共に、品質劣化を招くような過剰な不純物の注入を防止することができる。
【００２３】
また、ゲート電極２０下の電荷読み出し部２３として機能する箇所のみにＰ型不純物を少量注入する必要が無いため、製造工程において微細なレジストを用意する必要がなくなり、製造が容易になる。上記少量注入したＰ型不純物を覆うようにゲート電極を設計する必要がなくなるため、ゲート電極の小型化を図ることができる。
【００２４】
図２（ａ）〜（ｅ）は、上記構成の撮像素子１００の製造手順を示す図である。まず、図２（ａ）に示すように、一導電型のＮ型半導体基板表面１１上に、パターニング、イオン注入、レジスト剥離、及び、熱処理を順次繰り返し施し、Ｐ型ウェル層１２、Ｐ型不純物から成るＣＣＤ下バリア層１４、Ｎ型不純物から成るＣＣＤ層１５、及び、隣接する撮像素子分離用のＰ＋不純物層１６ａを形成する。
【００２５】
次に、図２（ｂ）に示すように、イオン注入によりＰ型不純物の注入を行ってＰ型不純物層２４を形成するのであるが、この際、受光部１３の受光面の内、電荷読み出し部２３側の境界線から離れた位置に上記Ｐ型不純物の非注入領域Ａを形成するため、上記非注入領域Ａとする範囲をレジスト２５により覆っておく。
【００２６】
なお、レジスト２５は、製造途中におけるマスクのずれなどにより非注入領域Ａが受光部１３の外に出て電荷読み出し部２３に入り込まないサイズ及び位置に設定する。後に説明するように、受光部１３の形成がゲート電極を用いたセルフアライメントにより行われることから、レジスト２５のサイズ及び位置は、当該レジスト２５自体の製造精度による寸法のばらつきや配置位置のずれ、更には、ゲート電極用のマスクの製造精度による寸法のばらつきや配置位置のずれ等を考慮して設定する。これらの事項を考慮して定めたサイズのレジスト２５を採用することにより、非注入領域Ａが受光部１３の外に出て電荷読み出し部２３に入り込み不純物濃度の薄いＰ型ウェル濃度領域が生じて読み出し特性が劣化したり、隣接する撮像素子間の分離が悪くなったり、受光部１３の容量が変動することを防止する。
【００２７】
なお、非注入領域Ａは、受光部１３の受光面の内、電荷読み出し部２３側の境界線から離れた位置に確保されていれば良く、当該条件を満たし、かつ、隣接する撮像素子の機能に影響を与えない範囲ならば、受光部１３を形成する予定の領域を越えて設けても良い。例えば、非注入領域Ａを、図中、右方向に広げる場合、隣接する撮像素子分離用のＰ＋不純物層１６ａ側に重なるように形成しても良いが、電荷転送部として機能するＣＣＤ層１５を超えてはならない。隣の撮像素子（図中、撮像素子分離用のＰ＋不純物層１６ａにより分離されている右側の撮像素子）の電荷読み出し部の領域を減らすことになるからである。
【００２８】
図３（ａ）は、図２（ｂ）の状態の撮像素子１００を上から見た図であり、Ｐ型不純物の非注入領域Ａを確保するためレジスト２５により覆う領域をクロスハッチングして表す。対応する部材には同じ参照番号を付して示している。また、受光部１３の形成予定領域を点線で囲んで示す。Ｐ型不純物の注入をう領域をハッチングして示す。
【００２９】
なお、点線で囲む領域の内、クロスハッチングで表す領域（非注入領域Ａと成る領域）以外の領域がＰ型不純物の注入される領域が上記（１）発明の概要の欄で「注入領域」と呼んでいる領域である。また、ハッチングして示す領域の内、受光部１３以外の領域が上記（１）発明の概要の欄で「受光部外領域」と呼んでいる領域である。
【００３０】
図３（ｂ）は、受光部１３を区画する第１ゲート電極パターン５５を白抜きで表し、第２ゲート電極パターン５６をハッチングして表す。また、しきい値制御用のＰ型不純物の非注入領域Ａを確保するレジスト２５をクロスハッチングで表す。第１ゲート電極パターン５５は、ゲート電極２０（第１ゲート電極）のマスクパターンを示すものである。第２ゲート電極パターン５６は、図２に示さなかった第２ゲート電極のマスクパターンを示すものである。第２ゲート電極は、受光部１３からＣＣＤ層１５への電荷の読み出しと、ＣＣＤ層１５の電荷を図示しない出力回路へと出力する際に使用する電極である。
【００３１】
再び図２を参照する。次に、図２（ｃ）に示すように、ゲート絶縁膜（シリコン酸化膜）１８及びシリコン窒化膜１９を成膜し、更に燐の熱拡散やイオン注入によって低抵抗化された多結晶シリコン膜を成膜後、パターニング及びドライエッチングによりゲート電極２０を形成する。この後、ゲート電極２０の上に熱酸化によりシリコン酸化膜２１を形成する。同様にして図示しない第２ゲート電極の形成も行う。
【００３２】
次に、図２（ｄ）に示すように、ゲート電極２０及び第２ゲート電極により区画され、非注入領域Ａを含む受光面全ての領域に対してＮ型不純物の注入を行うことにより、受光部１３を形成する。この時の不純物注入は、ゲート電極２０より小さなサイズのレジスト２６を使用し、ゲート電極２０によるセルフアライメントを利用して行う。なお、Ｎ型不純物は、先に注入してあるＰ型不純物層２４による打ち消し作用を考慮せず、非注入領域Ａが受光部１３として正確に機能し得るのに必要な量、好ましくは最小限の量を注入する。これにより、動作不良を招くような受光部１３への過剰な不純物の注入を防止できる。
【００３３】
更に、図２（ｅ）に示すように、ゲート電極２０にセルフアライメントでパターニング、イオン注入、レジスト剥離、及び、熱処理を施すことにより、表面Ｐ＋層１６を形成する。この表面Ｐ＋層１６は、受光部表面をＧＮＤ電位とする為、前述の隣接する撮像素子分離用のＰ＋層１６ａと接合して画素エリアの外でＧＮＤ電位に固定される。その後、タングステン等の高融点金属膜を成膜し、パターニング及びドライエッチングにより遮光膜２２を形成する。
以上の工程により撮像素子１００が製造される。
【００３４】
【発明の効果】
本発明の第１の撮像素子は、上記受光部の非注入領域以外の注入領域、上記電荷転送部、及び、上記電荷読み出し部に、電荷読み出し部のしきい値を制御する第１不純物の層を備える。当該構成を採用することにより、受光部から電荷読み出し部にかけて第１不純物が無い箇所が無くなり、撮像素子の動作不良を防ぐことができる。また、第１の撮像素子は、第１不純物の非注入領域を有する受光部を備える。当該受光部は、第１不純物による影響を受けることなく安定した特性を示すことができる。
【００３５】
本発明の第２の撮像素子は、非注入領域以外の注入領域、及び、受光部以外の受光部外領域に対して電荷読み出し部のしきい値を制御する第１不純物の層を備える。これにより、受光部から電荷読み出し部にかけて第１不純物が無い箇所が無くなり、撮像素子の動作不良を防ぐことができる。また、第２の撮像素子は、第１不純物の非注入領域を有する受光部を備える。当該受光部は、第１不純物による影響を受けることなく安定した特性を示すことができる。
【００３６】
本発明の第３の撮像素子の受光部は、非注入領域が受光部として正常に機能するのに必要な量だけの第２不純物により形成されているため、より効果的に動作不良の発生を低減することができる。
【００３７】
本発明の第１の撮像素子の製造方法では、第１不純物の層を、上記受光部の内の上記電荷読み出し部側の境界線より離れた位置に在る上記第１不純物の注入を禁止した非注入領域以外の注入領域、及び、電荷読み出し部に、少なくとも形成することで、当該第１不純物の層を、電荷読み出し部にのみ設ける場合に比べ、微細なサイズのマスクが不要になり、容易に製造することができる。
【００３８】
本発明の第２の撮像素子の製造方法では、非注入領域以外の注入領域、及び、受光部以外の受光部外領域に第１不純物から成る層を形成するため、第１不純物の層を電荷読み出し部にのみ設ける場合に比べ、微細なサイズのレジストを用意することが不要になり、容易に製造することができる。
【００３９】
本発明の第３の撮像素子の製造方法では、非注入領域を介して、非注入領域が受光部として正常に機能するのに必要な量だけ注入することにより安定して正確に動作する撮像素子を製造することができる。
【図面の簡単な説明】
【図１】実施の形態に係る撮像素子の構成を示す図である。
【図２】（ａ）〜（ｅ）は、撮像素子の製造工程を示す図である。
【図３】（ａ）は、製造途中の撮像素子を上から見た図であり、（ｂ）は、第１及び第２のゲート電極により区画される受光部領域を示す図である。
【図４】従来の撮像素子の構成を示す図である。
【符号の説明】１１ Ｎ型半導体基板、１２ Ｐ型ウェル層、１３ 受光部、１４ ＣＣＤ下バリア層、１５ ＣＣＤ層（電荷搬送部）、１６ 表面Ｐ＋層、１７ Ｐ型不純物層、１８，２１ シリコン酸化膜、１９ シリコン窒化膜、２０ ゲート電極、２２ 遮光用金属膜、２３ 電荷読み出し部、Ａ 非注入領域。
【発明の属する技術分野】
本発明は、ＣＣＤ（電荷結合素子）型の固体撮像素子を構成する撮像素子及びその製造方法に関する。
【０００２】
【従来の技術、及び、発明が解決しようとする課題】
従来より、ＣＣＤ（電荷結合素子）型の固体撮像素子が種々提案されている。ＣＣＤ型の固体撮像素子は、１枚の基板上に多数の撮像素子を、例えばライン状又はマトリクス状に形成したものである。
【０００３】
図４は、従来の撮像素子２００の構造を示す図である。受光部１３は、入射した光を強度に応じた量の電荷に変換する。Ｐ型ウェル層１２は、受光部１３に過剰な光が入射した時に生じる過剰な電荷をＮ型半導体基板１１に吐き出す、いわゆる縦型オーバーフロードレインとして機能する。電荷読み出し部（トランスファーゲート部とも呼ばれる）２３は、上記受光部１３において発生した電荷を読み出す。ＣＣＤ層（電荷転送部又はＣＣＤレジスタとも呼ばれる）１５は、上記電荷読み出し部２３により読み出された受光部１３の電荷を図示しない出力回路へと出力する。ＣＣＤ下バリア層１４は、Ｎ型半導体基板１１とＣＣＤ層１５との電荷のやり取りを防止する。表面Ｐ＋層１６は、隣接する撮像素子分離用のＰ＋不純物層１６ａを含み、受光部１３の暗電流を抑制する。不純物層１７に注入されるＰ型不純物の量により、上記電荷読み出し部２３のしきい値が制御される。
【０００４】
撮像素子２００の製造手順を簡単に説明する。まず、Ｎ型半導体基板１１にＰ型ウェル層１２を形成した後、当該Ｐ型ウェル層１２内にＮ型不純物から成るＣＣＤ層１５、Ｐ型不純物で成るＣＣＤ下バリア層１４、隣接する撮像素子分離用のＰ＋不純物層１６ａを形成した後、電荷読み出し部２３のしきい値を制御するＰ型不純物層１７を、ボロン放射により形成する。上記ボロン放射によるＰ型不純物の注入は、基板１１上の撮像素子を形成する全領域に対して行う。
【０００５】
上記処理の後、シリコン酸化膜１８、シリコン窒化膜１９、ゲート電極２０、及び、上記ゲート電極２０を覆うシリコン酸化膜２１を形成する。この他、図示しない第２ゲート電極の形成も行う。この後、ゲート電極２０及び図示していない第２ゲート電極により画定される矩形領域に、Ｎ型不純物の注入を行い受光部１３を形成する。同様にゲート電極によるセルフアライメントを利用して表面Ｐ＋層１６を形成する。なお、この際、表面Ｐ＋層１６は、先に形成した隣接する撮像素子分離用のＰ＋不純物層１６ａと結合する。当該表面Ｐ＋層１６は、多数の撮像素子が並ぶ領域の外において接地され、受光部１３の表面をＧＮＤ電位にする。ドライエッチングにより遮光用金属膜２２を形成することにより撮像素子２００が完成する。
【０００６】
多数の撮像素子２００を１枚の基板上に形成してなる固体撮像素子（いわゆるＣＣＤチップ）により画像の読み取りを行い、読み取った画像をディスプレイに表示する場合において、動作不良の撮像素子の箇所は、上記ディスプレイに表示する再生画像において白抜けの画素となって現れるため好ましくない。上記従来の撮像素子２００では、受光部１３を形成するためにＮ型不純物の注入を行うが、先に注入されているＰ型不純物層１７の働きにより、実際に光電変換を行うＮ型不純物の量が少なくなってしまい、このことが動作不良の原因の一つになっていた。
【０００７】
上記問題を解決するため、撮像素子２００を製造する段階で、しきい値制御用不純物層１７をゲート電極２０下の電荷読み出し部２３として機能する箇所だけに形成することが提案されている（特許文献１を参照）。
【０００８】
【特許文献１】
特開平１−２８１７６４号公報
【０００９】
【発明が解決しようとする課題】
しかし、上記不純物層１７をゲート電極２０下の電荷読み出し部２３として機能する箇所だけに形成する場合、不純物注入箇所にレジストマスクを用意する必要上、ゲート電極をある程度大きめ（長め）に設定しなければならない。撮像素子の微細化が求められている状況下において、製造精度によるマスクのずれ等を考慮してゲート電極を大きめ（長め）にすることは、受光部１３の容量の減少を招くことになり好ましくない。
【００１０】
本発明は、必要な容量を確保した受光部を有して正確に動作する小型の撮像素子、及び、その製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の第１の撮像素子は、一導電型の半導体基板に、少なくとも、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とで成る撮像素子において、上記受光部の受光面の内、上記電荷読み出し部側の境界線より離れた位置に在り、上記電荷読み出し部のしきい値を特定する第１不純物が注入されていない非注入領域と、少なくとも、上記受光部の受光面内の非注入領域以外の注入領域、上記電荷転送部、及び、上記電荷読み出し部に形成された上記第１不純物から成る層とを備えたことを特徴とする。
【００１２】
本発明の第２の撮像素子は、上記第１の撮像素子において、上記第１不純物から成る層を、上記受光部の受光面内の非注入領域以外の注入領域、及び、上記受光部以外の受光部外領域に備えることを特徴とする。
【００１３】
本発明の第３の撮像素子は、上記第１又は第２の撮像素子において、上記受光部は、上記第１不純物の非注入領域を含む領域に対して、第１不純物とは異なる導電型の第２不純物を、非注入領域が受光部として正常に機能するのに必要な量だけ注入して形成したものであることを特徴とする。
【００１４】
本発明の第１の撮像素子の製造方法は、一導電型の半導体基板上に、少なくとも、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とで成る撮像素子の製造方法であって、上記電荷読み出し部のしきい値を特定する第１不純物から成る層を、上記受光部の受光面内の上記電荷読み出し部側の境界線より離れた位置に在る上記第１不純物の注入を禁止した非注入領域以外の注入領域、及び、電荷読み出し部に、少なくとも形成する工程を含むことを特徴とする。
【００１５】
本発明の第２の撮像素子の製造方法は、上記第１の撮像素子の製造方法において、上記第１不純物から成る層を形成する工程において、上記受光部の受光面内の上記非注入領域以外の注入領域、及び、上記受光部以外の受光部外領域に上記第１不純物から成る層を形成することを特徴とする。
【００１６】
本発明の第３の撮像素子の製造方法は、上記第１又は第２の撮像素子の製造方法において、更に、上記受光部を形成する工程として、上記第１不純物の非注入領域及び注入領域に対して、第１不純物とは異なる導電型の第２不純物を、非注入領域が受光部として正常に機能するのに必要な量だけ注入する工程を含むことを特徴とする。
【００１７】
【発明の実施の形態】
（１）発明の概要
本願発明者は、多数の撮像素子を１枚の基板上に形成してなる固体撮像素子により画像の読み取りを行い、読み取った画像をディスプレイに表示する場合において、撮像素子の動作不良により上記ディスプレイに表示される再生画像に白点で表される画素欠陥について、その発生原因について調べた結果、受光部の不純物量が必要以上に多くなると画素欠陥の発生数も増加することに気づいた。即ち、上記従来技術の欄において説明した撮像素子２００（図４を参照）において、Ｎ型不純物の注入量を多くして受光部１３の容量を確保しようとすると、逆に品質の劣化を招くことになることがわかった。
【００１８】
一方で、発明が解決しようとする課題の欄で説明した通り、特許文献１に示すように、ゲート電極下の電荷読み出し部２３として機能する箇所だけに少量注入することとすれば、ゲート電極の大型化、及び、Ｎ型不純物層の拡散によるＣＣＤ層１５及び受光部１３の容量変化による品質のバラツキ等を招くことになる。
【００１９】
本発明の撮像素子は、受光部の受光面の内、電荷読み出し部側の境界線から離れた位置に、上記電荷読み出し部のしきい値制御用のＰ型不純物を注入させない非注入領域Ａ（図１を参照）を設け、残りの全ての領域にＰ型不純物の注入を行った。ここで、上記残りの全ての領域とは、撮像素子を形成する領域であって、受光部の非注入領域Ａ以外の注入領域、及び、受光部以外の受光部外領域のことを指す。なお、上記非注入領域Ａ、注入領域及び受光部外領域については、後に図３を用いた実施の形態の説明の欄でより具体的に説明する。当該構成を採用することにより、受光部を構成する際、上記非注入領域Ａを介して受光部が正確に動作する必要な量だけのＮ型不純物の注入が可能になり、ゲート電極の大型化を伴うことなく、必要な容量の受光部１３の形成ができると共に、品質劣化を招くような過剰な不純物の注入を防止することができる。
【００２０】
（２）実施の形態
以下、添付の図面を参照しつつ、実施の形態に係る撮像素子１００の構成について説明する。なお、上記従来技術の欄において説明した撮像素子２００と同じ構成物には同じ参照番号を付して表す。
【００２１】
図１は、撮像素子１００の構成を示す図である。受光部１３は、Ｎ型不純物層であり、受光面に入射した光を強度に応じた量の電荷に変換する。Ｐ型ウェル層１２は、受光部１３の受光面に過剰な光が入射した時に生じる過剰な電荷をＮ型半導体基板１１に吐き出す、いわゆる縦型オーバーフロードレインとして機能する。電荷読み出し部（トランスファーゲート部とも呼ばれる）２３は、受光部１３で発生した電荷を読み出す。ＣＣＤ層（電荷転送部又はＣＣＤレジスタとも呼ばれる）１５は、電荷読み出し部２３により受光部１３から読み出された電荷を、図示しない出力回路へと出力する。ＣＣＤ下バリア層１４は、ＣＣＤ層１５とＮ型半導体基板１１との電荷のやり取りを防止する。表面Ｐ＋層１６は、隣接する撮像素子分離用のＰ＋不純物層１６ａを含み、受光部１３の暗電流を抑制する。Ｐ型不純物層２４に注入されたＰ型不純物の量により上記電荷読み出し部２３のしきい値が制御される。
【００２２】
図示するように、撮像素子１００では、受光部１３の受光面の内、電荷読み出し部２３側の境界線から離れた位置、即ち受光部１３の略中央部分にＰ型不純物の非注入領域Ａを設けたことを特徴とする。当該非注入領域Ａを設けたことにより、受光部１３を形成する際に、上記非注入領域Ａが受光部として正確に動作し得るのに必要な量だけの不純物の注入が可能になり、ゲート電極の大型化を伴うことなく、必要な容量の受光部１３の形成ができると共に、品質劣化を招くような過剰な不純物の注入を防止することができる。
【００２３】
また、ゲート電極２０下の電荷読み出し部２３として機能する箇所のみにＰ型不純物を少量注入する必要が無いため、製造工程において微細なレジストを用意する必要がなくなり、製造が容易になる。上記少量注入したＰ型不純物を覆うようにゲート電極を設計する必要がなくなるため、ゲート電極の小型化を図ることができる。
【００２４】
図２（ａ）〜（ｅ）は、上記構成の撮像素子１００の製造手順を示す図である。まず、図２（ａ）に示すように、一導電型のＮ型半導体基板表面１１上に、パターニング、イオン注入、レジスト剥離、及び、熱処理を順次繰り返し施し、Ｐ型ウェル層１２、Ｐ型不純物から成るＣＣＤ下バリア層１４、Ｎ型不純物から成るＣＣＤ層１５、及び、隣接する撮像素子分離用のＰ＋不純物層１６ａを形成する。
【００２５】
次に、図２（ｂ）に示すように、イオン注入によりＰ型不純物の注入を行ってＰ型不純物層２４を形成するのであるが、この際、受光部１３の受光面の内、電荷読み出し部２３側の境界線から離れた位置に上記Ｐ型不純物の非注入領域Ａを形成するため、上記非注入領域Ａとする範囲をレジスト２５により覆っておく。
【００２６】
なお、レジスト２５は、製造途中におけるマスクのずれなどにより非注入領域Ａが受光部１３の外に出て電荷読み出し部２３に入り込まないサイズ及び位置に設定する。後に説明するように、受光部１３の形成がゲート電極を用いたセルフアライメントにより行われることから、レジスト２５のサイズ及び位置は、当該レジスト２５自体の製造精度による寸法のばらつきや配置位置のずれ、更には、ゲート電極用のマスクの製造精度による寸法のばらつきや配置位置のずれ等を考慮して設定する。これらの事項を考慮して定めたサイズのレジスト２５を採用することにより、非注入領域Ａが受光部１３の外に出て電荷読み出し部２３に入り込み不純物濃度の薄いＰ型ウェル濃度領域が生じて読み出し特性が劣化したり、隣接する撮像素子間の分離が悪くなったり、受光部１３の容量が変動することを防止する。
【００２７】
なお、非注入領域Ａは、受光部１３の受光面の内、電荷読み出し部２３側の境界線から離れた位置に確保されていれば良く、当該条件を満たし、かつ、隣接する撮像素子の機能に影響を与えない範囲ならば、受光部１３を形成する予定の領域を越えて設けても良い。例えば、非注入領域Ａを、図中、右方向に広げる場合、隣接する撮像素子分離用のＰ＋不純物層１６ａ側に重なるように形成しても良いが、電荷転送部として機能するＣＣＤ層１５を超えてはならない。隣の撮像素子（図中、撮像素子分離用のＰ＋不純物層１６ａにより分離されている右側の撮像素子）の電荷読み出し部の領域を減らすことになるからである。
【００２８】
図３（ａ）は、図２（ｂ）の状態の撮像素子１００を上から見た図であり、Ｐ型不純物の非注入領域Ａを確保するためレジスト２５により覆う領域をクロスハッチングして表す。対応する部材には同じ参照番号を付して示している。また、受光部１３の形成予定領域を点線で囲んで示す。Ｐ型不純物の注入をう領域をハッチングして示す。
【００２９】
なお、点線で囲む領域の内、クロスハッチングで表す領域（非注入領域Ａと成る領域）以外の領域がＰ型不純物の注入される領域が上記（１）発明の概要の欄で「注入領域」と呼んでいる領域である。また、ハッチングして示す領域の内、受光部１３以外の領域が上記（１）発明の概要の欄で「受光部外領域」と呼んでいる領域である。
【００３０】
図３（ｂ）は、受光部１３を区画する第１ゲート電極パターン５５を白抜きで表し、第２ゲート電極パターン５６をハッチングして表す。また、しきい値制御用のＰ型不純物の非注入領域Ａを確保するレジスト２５をクロスハッチングで表す。第１ゲート電極パターン５５は、ゲート電極２０（第１ゲート電極）のマスクパターンを示すものである。第２ゲート電極パターン５６は、図２に示さなかった第２ゲート電極のマスクパターンを示すものである。第２ゲート電極は、受光部１３からＣＣＤ層１５への電荷の読み出しと、ＣＣＤ層１５の電荷を図示しない出力回路へと出力する際に使用する電極である。
【００３１】
再び図２を参照する。次に、図２（ｃ）に示すように、ゲート絶縁膜（シリコン酸化膜）１８及びシリコン窒化膜１９を成膜し、更に燐の熱拡散やイオン注入によって低抵抗化された多結晶シリコン膜を成膜後、パターニング及びドライエッチングによりゲート電極２０を形成する。この後、ゲート電極２０の上に熱酸化によりシリコン酸化膜２１を形成する。同様にして図示しない第２ゲート電極の形成も行う。
【００３２】
次に、図２（ｄ）に示すように、ゲート電極２０及び第２ゲート電極により区画され、非注入領域Ａを含む受光面全ての領域に対してＮ型不純物の注入を行うことにより、受光部１３を形成する。この時の不純物注入は、ゲート電極２０より小さなサイズのレジスト２６を使用し、ゲート電極２０によるセルフアライメントを利用して行う。なお、Ｎ型不純物は、先に注入してあるＰ型不純物層２４による打ち消し作用を考慮せず、非注入領域Ａが受光部１３として正確に機能し得るのに必要な量、好ましくは最小限の量を注入する。これにより、動作不良を招くような受光部１３への過剰な不純物の注入を防止できる。
【００３３】
更に、図２（ｅ）に示すように、ゲート電極２０にセルフアライメントでパターニング、イオン注入、レジスト剥離、及び、熱処理を施すことにより、表面Ｐ＋層１６を形成する。この表面Ｐ＋層１６は、受光部表面をＧＮＤ電位とする為、前述の隣接する撮像素子分離用のＰ＋層１６ａと接合して画素エリアの外でＧＮＤ電位に固定される。その後、タングステン等の高融点金属膜を成膜し、パターニング及びドライエッチングにより遮光膜２２を形成する。
以上の工程により撮像素子１００が製造される。
【００３４】
【発明の効果】
本発明の第１の撮像素子は、上記受光部の非注入領域以外の注入領域、上記電荷転送部、及び、上記電荷読み出し部に、電荷読み出し部のしきい値を制御する第１不純物の層を備える。当該構成を採用することにより、受光部から電荷読み出し部にかけて第１不純物が無い箇所が無くなり、撮像素子の動作不良を防ぐことができる。また、第１の撮像素子は、第１不純物の非注入領域を有する受光部を備える。当該受光部は、第１不純物による影響を受けることなく安定した特性を示すことができる。
【００３５】
本発明の第２の撮像素子は、非注入領域以外の注入領域、及び、受光部以外の受光部外領域に対して電荷読み出し部のしきい値を制御する第１不純物の層を備える。これにより、受光部から電荷読み出し部にかけて第１不純物が無い箇所が無くなり、撮像素子の動作不良を防ぐことができる。また、第２の撮像素子は、第１不純物の非注入領域を有する受光部を備える。当該受光部は、第１不純物による影響を受けることなく安定した特性を示すことができる。
【００３６】
本発明の第３の撮像素子の受光部は、非注入領域が受光部として正常に機能するのに必要な量だけの第２不純物により形成されているため、より効果的に動作不良の発生を低減することができる。
【００３７】
本発明の第１の撮像素子の製造方法では、第１不純物の層を、上記受光部の内の上記電荷読み出し部側の境界線より離れた位置に在る上記第１不純物の注入を禁止した非注入領域以外の注入領域、及び、電荷読み出し部に、少なくとも形成することで、当該第１不純物の層を、電荷読み出し部にのみ設ける場合に比べ、微細なサイズのマスクが不要になり、容易に製造することができる。
【００３８】
本発明の第２の撮像素子の製造方法では、非注入領域以外の注入領域、及び、受光部以外の受光部外領域に第１不純物から成る層を形成するため、第１不純物の層を電荷読み出し部にのみ設ける場合に比べ、微細なサイズのレジストを用意することが不要になり、容易に製造することができる。
【００３９】
本発明の第３の撮像素子の製造方法では、非注入領域を介して、非注入領域が受光部として正常に機能するのに必要な量だけ注入することにより安定して正確に動作する撮像素子を製造することができる。
【図面の簡単な説明】
【図１】実施の形態に係る撮像素子の構成を示す図である。
【図２】（ａ）〜（ｅ）は、撮像素子の製造工程を示す図である。
【図３】（ａ）は、製造途中の撮像素子を上から見た図であり、（ｂ）は、第１及び第２のゲート電極により区画される受光部領域を示す図である。
【図４】従来の撮像素子の構成を示す図である。
【符号の説明】１１ Ｎ型半導体基板、１２ Ｐ型ウェル層、１３ 受光部、１４ ＣＣＤ下バリア層、１５ ＣＣＤ層（電荷搬送部）、１６ 表面Ｐ＋層、１７ Ｐ型不純物層、１８，２１ シリコン酸化膜、１９ シリコン窒化膜、２０ ゲート電極、２２ 遮光用金属膜、２３ 電荷読み出し部、Ａ 非注入領域。
Claims (6)
- 一導電型の半導体基板に、少なくとも、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とを含む撮像素子において、
上記受光部の受光面の内、上記電荷読み出し部側の境界線より離れた位置に在り、上記電荷読み出し部のしきい値を特定する第１不純物が注入されていない非注入領域と、
少なくとも、上記受光部の受光面内の非注入領域以外の注入領域、上記電荷転送部、及び、上記電荷読み出し部に形成された上記第１不純物から成る層と、
を備えたことを特徴とする撮像素子。 - 上記第１不純物から成る層を、上記受光部の受光面内の非注入領域以外の注入領域、及び、上記受光部以外の受光部外領域に備えることを特徴とする請求項１に記載の撮像素子。
- 上記受光部は、上記第１不純物の非注入領域及び注入領域に対して、第１不純物とは異なる導電型の第２不純物を、非注入領域が受光部として正常に機能するのに必要な量だけ注入して形成したものであることを特徴とする請求項１又は請求項２に記載の撮像素子。
- 一導電型の半導体基板上に、受光面に入射した光を電荷に変換する受光部と、上記受光部において発生した電荷を読み出す電荷読み出し部と、上記電荷読み出し部が読み出した電荷を出力する電荷転送部とを少なくとも有する撮像素子の製造方法であって、
上記電荷読み出し部のしきい値を特定する第１不純物から成る層を、上記受光部の受光面内の上記電荷読み出し部側の境界線より離れた位置に在る上記第１不純物の注入を禁止した非注入領域以外の注入領域、及び、電荷読み出し部に、少なくとも形成する工程を含むことを特徴とする撮像素子の製造方法。 - 上記第１不純物から成る層を形成する工程において、上記受光部の受光面内の上記非注入領域以外の注入領域、及び、上記受光部以外の受光部外領域に上記第１不純物から成る層を形成することを特徴とする請求項４に記載の撮像素子の製造方法。
- 更に、上記受光部を形成する工程として、上記第１不純物の非注入領域及び注入領域に対して、第１不純物とは異なる導電型の第２不純物を、非注入領域が受光部として正常に機能するのに必要な量だけ注入する工程を含むことを特徴とする請求項４又は請求項５に記載の撮像素子の製造方法。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003150368A JP2004356260A (ja) | 2003-05-28 | 2003-05-28 | 撮像素子及びその製造方法 |
| TW093112568A TWI232583B (en) | 2003-05-28 | 2004-05-04 | Image pickup element and its manufacturing method |
| KR1020040037339A KR100555073B1 (ko) | 2003-05-28 | 2004-05-25 | 촬상소자 및 그 제조방법 |
| CNB2004100457935A CN100446262C (zh) | 2003-05-28 | 2004-05-28 | 摄像元件和它的制造方法 |
| US10/856,727 US7049643B2 (en) | 2003-05-28 | 2004-05-28 | Image pickup element and its manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003150368A JP2004356260A (ja) | 2003-05-28 | 2003-05-28 | 撮像素子及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004356260A true JP2004356260A (ja) | 2004-12-16 |
Family
ID=33447729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003150368A Pending JP2004356260A (ja) | 2003-05-28 | 2003-05-28 | 撮像素子及びその製造方法 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7049643B2 (ja) |
| JP (1) | JP2004356260A (ja) |
| KR (1) | KR100555073B1 (ja) |
| CN (1) | CN100446262C (ja) |
| TW (1) | TWI232583B (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004356260A (ja) * | 2003-05-28 | 2004-12-16 | Sharp Corp | 撮像素子及びその製造方法 |
| DE102005007358B4 (de) * | 2005-02-17 | 2008-05-08 | Austriamicrosystems Ag | Lichtempfindliches Bauelement |
| JP2007048893A (ja) * | 2005-08-09 | 2007-02-22 | Fujifilm Corp | 固体撮像素子およびその製造方法 |
| JP2012023205A (ja) * | 2010-07-14 | 2012-02-02 | Panasonic Corp | 固体撮像装置 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2586571B2 (ja) * | 1988-05-07 | 1997-03-05 | 富士通株式会社 | 固体撮像素子 |
| JP4216976B2 (ja) * | 1999-12-06 | 2009-01-28 | 富士フイルム株式会社 | 固体撮像装置およびその製造方法 |
| JP2004356260A (ja) * | 2003-05-28 | 2004-12-16 | Sharp Corp | 撮像素子及びその製造方法 |
-
2003
- 2003-05-28 JP JP2003150368A patent/JP2004356260A/ja active Pending
-
2004
- 2004-05-04 TW TW093112568A patent/TWI232583B/zh not_active IP Right Cessation
- 2004-05-25 KR KR1020040037339A patent/KR100555073B1/ko not_active IP Right Cessation
- 2004-05-28 US US10/856,727 patent/US7049643B2/en not_active Expired - Lifetime
- 2004-05-28 CN CNB2004100457935A patent/CN100446262C/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR20040103318A (ko) | 2004-12-08 |
| US7049643B2 (en) | 2006-05-23 |
| KR100555073B1 (ko) | 2006-02-24 |
| TWI232583B (en) | 2005-05-11 |
| CN100446262C (zh) | 2008-12-24 |
| US20040239787A1 (en) | 2004-12-02 |
| TW200428650A (en) | 2004-12-16 |
| CN1574382A (zh) | 2005-02-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4965112B2 (ja) | 白点及びオーバーフローの問題なくグローバル露出が可能なｃｍｏｓイメージセンサ及びその製造方法 | |
| TWI247422B (en) | Solid-state camera | |
| JP4208559B2 (ja) | 光電変換装置 | |
| US7217967B2 (en) | CMOS image sensor and method for manufacturing the same | |
| JP5531580B2 (ja) | 固体撮像装置、および、その製造方法、電子機器 | |
| TWI493696B (zh) | 在影像感測器中光偵測器之隔離 | |
| TW201106478A (en) | Solid-state imaging device, fabrication method for the same, and electronic apparatus | |
| JP4304927B2 (ja) | 固体撮像素子及びその製造方法 | |
| JP2009017055A (ja) | 光電変換装置及びその製造方法並びに撮像システム | |
| JP2011044548A (ja) | 固体撮像装置、電子機器および固体撮像装置の製造方法 | |
| JPH02168670A (ja) | 固体撮像装置およびその製造方法 | |
| JP2003234496A (ja) | 固体撮像装置およびその製造方法 | |
| JP2004273640A (ja) | 固体撮像素子及びその製造方法 | |
| JP3833027B2 (ja) | 固体撮像装置及び画像入力装置 | |
| US20140151753A1 (en) | Solid-state imaging apparatus, manufacturing method thereof, and electronic information device | |
| US20110102658A1 (en) | Ccd image sensors having multiple lateral overflow drain regions for a horizontal shift register | |
| JP2000012823A (ja) | 固体撮像装置およびその製造方法 | |
| EP1719180A1 (en) | Low dark current cmos image sensor pixel | |
| US8022452B2 (en) | Elimination of glowing artifact in digital images captured by an image sensor | |
| JP3316106B2 (ja) | 固体撮像装置およびその製造方法 | |
| JP2004356260A (ja) | 撮像素子及びその製造方法 | |
| TWI525801B (zh) | 具有經摻雜之傳輸閘極的影像感測器 | |
| JP2002353430A (ja) | 光電変換装置及び撮像装置 | |
| JP2002050753A (ja) | 固体撮像素子、その製造方法及び固体撮像装置 | |
| US20120083067A1 (en) | Method for forming photodetector isolation in imagers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050810 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080423 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090428 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090625 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090908 |