JP2002353430A - 光電変換装置及び撮像装置 - Google Patents

Abstract

(57)【要約】 【課題】 素子分離用絶縁膜にLOCOS酸化膜を用いた場
合に生じるリーク電流の発生の抑制と、フォトダイオー
ドの開口率の向上をはかる。 【解決手段】 第１導電型の半導体からなる領域を有す
る隣接する一対のフォトダイオードの間に設けられた第
２導電型の半導体からなるチャネルストップ層と、前記
チャネルストップ層の上に設けられた素子分離用絶縁膜
と、前記フォトダイオードの表面に設けられ前記素子分
離用絶縁膜より薄い絶縁膜と、を有する光電変換装置に
おいて、前記フォトダイオードと前記絶縁膜との界面
と、前記チャネルストップ層と前記素子分離用絶縁膜と
の界面が、同一レベルの平面上にあり、前記第1導電型
の半導体領域と前記チャネルストップ層とが互いに接し
ている。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は光電変換装置、およ
びそれを用いた増幅型固体撮像装置、システムに関する
ものでありディジタルカメラ、ビデオカメラ、複写機、
ファクシミリなどの撮像装置およびシステムに関する。

【０００２】

【従来の技術】光電変換素子を含む固体撮像素子を１次
元あるいは２次元に配列したイメージセンサはディジタ
ルカメラ、ビデオカメラ、複写機、ファクシミリなどに
数多く搭載されている。固体撮像素子には例えばＣＣＤ
撮像素子や増幅型固体撮像素子がある。

【０００３】これらの撮像素子は多画素化の傾向に有
り、１画素の面積の縮小にともないフォトダイオード面
積もまた減少していく傾向にある。特にMOS型固体撮像
素子では単位画素内に少なくともフォトダイオードとフ
ォトダイオードに蓄積された信号電荷を読み出す為のMO
Sトランジスタを有している。

【０００４】図１１は、従来の単位画素のフォトダイオ
ードの断面構造を示したものである。図１１に示される
ように、P型シリコン基板２００とともにフォトダイオ
ードを構成するN型半導体からなるＮ型領域２０３は素
子分離のLOCOS（Local Oxidization of Silicon）酸
化膜２０１に対して自己整合的に作られており、フォト
ダイオードの面積に相当するN型領域２０３の面積を限
界まで大きくする構造になっている。また、LOCOS酸化
膜２０１の下には予めP型チャネルストップ層２０２が
形成されている。

【０００５】しかしながら、LOCOS酸化膜２０１に対し
て自己整合的にフォトダイオードのN型領域２０３を形
成した場合は、LOCOS酸化膜２０１形成時に生じるスト
レスによる欠陥領域２０がフォトダイオードの空乏層内
に取り込まれることにより、大きなリーク電流が発生す
る。

【０００６】図１２は、別のフォトダイオードの断面構
造を示したものであり、LOCOS酸化膜２０１の下には予
めP型チャネルストップ層２０２を形成している。この
従来例では、フォトダイオードを構成するN型領域２０
３をLOCOS酸化膜２０１端から離すことで、欠陥領域２
０からフォトダイオードの空乏層２０５が欠陥領域２０
に接しにくい構造としている。

【０００７】しかしながら、空乏層２０５から欠陥領域
２０までの距離Lが必要であるほかに、LOCOS酸化膜２０
１に対して自己整合的にN型領域２０３の形成を行うこ
とができなくなるためアライメントマージンＬ’が別途
必要となり、フォトダイオードの実質的な受光領域の面
積が減る。従って画素の微細化が進むにつれてこの(L+
L’)の占める割合は大きくなり、フォトダイオードの開
口率を低減することとなる。

【０００８】一方、図１３に示す別のフォトダイオード
の断面構造は、LOCOS酸化膜２０１端に新たにチャネル
ストップ層２０２より不純物濃度の高いP++層２０４を
形成してリーク電流を減少させる構造をとっている。し
かしながら、Ｐ++層２０４を形成する工程が増えるばか
りでなく、P++層２０４は欠陥領域２０を完全に覆う必
要があるため、フォトダイオードに占めるP++層２０４
の面積が大きくなり感度が低下する。さらには、N型層
２０３とＰ++層２０４との接合部では耐圧が低下してし
まう。

【０００９】また、LOCOS酸化膜２０１の形成時に形成
されるバーズビークがフォトダイオードの開口率を向上
できない原因になっている。

【００１０】一方、巣１４の(ａ)は特開昭55-154784に
記載されているPINフォトダイオードの断面構造を示し
ている。図１４の(ｂ)は図１４の(ａ)における空乏層の
拡がりを拡大して示している。具体的には、N型高抵抗
基板２０５に、イオン注入によりリンを全面に打込み低
抵抗層２０６を形成し、次に、受光部のP+層２０８をボ
ロン拡散により、低抵抗層２０６と同等かわずかに深く
形成する。そして、次にN+型チャンネルストッパー２０
７の形成と、受光効率をあげるための窒化膜による無反
射コーティング膜２１２を形成する。２１１は酸化膜で
ある。また、図１４の(ａ)の素子に逆バイアスを印加し
た時の空乏層の拡がりが図１４の(ｂ)における２０９と
２１０である。

【００１１】しかしながら、複数のフォトダイオードを
集積化することに関する記載はない。

【００１２】

【発明が解決しようとする課題】光電変換装置、および
それを用いた増幅型個体撮像装置において、単位画素に
おける光電効果によって発生した信号電荷以外のノイ
ズ、すなわちリーク電流はできるだけ小さいことが望ま
しい。さらには、隣接画素間もできるだけ小さいことが
望ましいので、隣接画素間を狭くしても十分な素子分離
の実現が求められる。さらに、画素においてはその感度
を下げないことは勿論のことである。

【００１３】前記素子分離用絶縁膜にLOCOS酸化膜を用
いた場合には、LOCOS酸化膜により生じるストレスによ
る欠陥領域がフォトダイオードの空乏層内に取り込まれ
ることにより、リーク電流が発生していた。さらに、LO
COS酸化膜のバーズビークにより、フォトダイオードの
開口率を向上できない。

【００１４】本発明は上述の問題に鑑みて発明されたも
ので、その目的は、リーク電流の低減と、フォトダイオ
ードの開口率を向上させることができる光電変換装置を
提供することにある。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、請求項１の発明は、第1導電型の半導体からなる領
域を有する隣接する一対のフォトダイオードの間に設け
られた第2導電型の半導体からなるチャネルストップ層
と、前記チャネルストップ層の上に設けられた素子分離
用絶縁膜と、前記フォトダイオードの表面に設けられ前
記素子分離用絶縁膜より薄い絶縁膜と、を有する光電変
換装置において、前記フォトダイオードと前記絶縁膜と
の界面と、前記チャネルストップ層と前記素子分離用絶
縁膜との界面が、同一レベルの平面上にあり、前記第1
導電型の半導体領域と前記チャネルストップ層とが互い
に接していることを特徴とする。

【００１６】上記課題を解決するために、請求項６の発
明は、第１導電型の半導体からなる領域を有するフォト
ダイオードと第1導電型の半導体からなるソース・ドレ
イン領域を有するMOSトランジスタとを備えた画素が共
通の半導体基体上に複数配列された光電変換装置におい
て、前記フォトダイオードと前記MOSトランジスタとの
間に形成された第２導電型の半導体からなるチャネルス
トップ層と、前記チャネルストップ層の上に設けられた
素子分離用絶縁膜と、を有する素子分離構造を備えてお
り、前記チャネルストップ層と前記素子分離用絶縁膜と
の界面と、前記フォトダイオードの表面に設けられ前記
素子分離用絶縁膜より薄い絶縁膜と前記フォトダイオー
ドとの界面とが、同一レベルの平面上にあることを特徴
とする。

【００１７】上記課題を解決するために、請求項１８の
発明は、第１導電型の半導体からなる領域を有するフォ
トダイオードを備えた画素が複数配列された撮像領域
と、前記画素を駆動するための駆動回路と前記画素から
の信号を読み出すための読み出し回路とが形成された周
辺回路領域と、が共通の半導体基体上に設けられた光電
変換装置において、前記撮像領域の素子分離構造は、素
子間に形成された第２導電型の半導体からなるチャネル
ストップ層と、前記チャネルストップ層の上に設けられ
た素子分離用絶縁膜と、を有し、前記チャネルストップ
層と前記素子分離用絶縁膜との界面と、前記フォトダイ
オードの表面に設けられ前記素子分離用絶縁膜より薄い
絶縁膜と前記フォトダイオードとの界面とが、同一レベ
ルの平面上にある構造であり、前記周辺回路領域の素子
分離構造は、素子間に形成された第2のチャネルストッ
プ層と、前記チャネルストップ層の上に設けられ、前記
素子分離用絶縁膜の底面より深い底面を有する第2の素
子分離用絶縁膜と、を有する構造であることを特徴とす
る。

【００１８】

【発明の実施の形態】（実施形態１）図１は、本発明の
実施形態１の光電変換装置の１画素の構成を示す模式図
である。図１の(ｂ)は本実施形態の光電変換装置の平面
構造を示しており、図１の(ａ)は図１の(ｂ)のＱ−Ｑ’
における断面構造を示している。また、図１は１画素の
みを示しているが、実際の光電変換装置は、このような
構造の画素が１次元又は２次元状に多数隣接して配置さ
れている。図１において、１０１はP型基板、１０２は
第１導電型の半導体からなる領域を有するフォトダイオ
ードとしてのN型半導体からなるN型領域、１０５は隣接
する一対のフォトダイオード間に設けられた第２導電型
の半導体からなるチャネルストップ層としてのP型基板
１０１よりも濃いP+型のチャネルストップ層、１０３は
チャネルストップ層１０５の上に設けられたメサ型にパ
ターニングされた素子分離用絶縁膜、１０４はN型領域
１０２の表面に設けられた素子分離用絶縁膜１０３より
薄い絶縁膜である。

【００１９】このフォトダイオード構造を形成するため
には、始めに、後に隣接する一対のフォトダイオードの
間に設けられたことになるP+型のチャネルストップ層１
０５を、Ｐ型基板１０１の表面付近にイオン注入により
形成する。次に、CVD法によって堆積した酸化膜を異方
性エッチングによりメサ型にパターニングして素子分離
用絶縁膜１０３をチャネルストップ層１０５の上に形成
する。次に、N型領域１０２がP型基板１０１の表面付近
に、素子分離用絶縁膜１０３に対して自己整合的にイオ
ン注入される。さらにN型領域１０２の表面に熱酸化法
によって素子分離用絶縁膜１０３より薄い絶縁膜１０４
を形成する。以上の手順により、N型領域１０２と絶縁
膜１０４との界面と、チャネルストップ層１０５と素子
分離用絶縁膜１０３との界面が同一レベルの平面上に形
成できる。よって、LOCOS構造のような凹凸を形成しな
いことで、LOCOS酸化膜形成時にできる欠陥領域がフォ
トダイオードの空乏層内に取り込まれることで流れるリ
ーク電流と、LOCOS酸化膜のバーズビークがフォトダイ
オードの開口率を下げていた問題を改善した。

【００２０】さらに、本発明では、チャネルストップ層
１０５がN型領域１０２と必ず互いに接するように工夫
されている。そのためには、チャネルストップ層１０５
の上に素子分離用絶縁膜１０３を形成する際に、チャネ
ルストップ層１０５の端部が、CVD法で堆積された酸化
膜を異方性エッチングしてできた素子分離用絶縁膜１０
３の端部よりも界面方向に沿って長さAだけ外側に形成
されるようにする素子分離用絶縁膜１０３を形成する。
さらに、その素子分離用絶縁膜１０３に対してN型領域
１０２は自己整合的にイオン注入で形成するので、チャ
ネルストップ層１０５の端部は素子分離用絶縁膜１０３
の端部よりも長さAだけN型領域１０２の受光面内方に形
成され、その重なった領域が重なり幅Aとなる。

【００２１】このことに関して図２を用いてさらに詳し
く述べる。

【００２２】図２は、図１の光電変換装置における重な
り幅Aを有しない光電変換装置の模式図である。図２の
(ａ)はチャネルストップ層１０５が素子分離用絶縁膜１
０３の直下に形成された構造を示しており、図２の(ｂ)
は図２の(ａ)の素子分離用絶縁膜１０３を形成する際に
アライメントのズレが生じた構造を示している。

【００２３】N型領域１０２表面におけるリーク電流
は、空乏層が絶縁膜１０４、または素子分離用絶縁膜１
０３に接している幅に依存するので、できるだけその幅
は狭い方が良い。理想的には図２の(ａ)のようにチャネ
ルストップ層１０５の端部とN型領域１０２の端部とが
一致している状態である。この時、界面付近における空
乏層の拡がりは最も狭くなり、流れるリーク電流も小さ
くなる。しかしながらこのような構造を再現性良く形成
することはきわめて難しい。実際には図２の(ｂ)に示す
ように、チャネルストップ層１０５と素子分離用絶縁膜
１０３を形成するときに、アライメントのズレが生じる
などのプロセス的な要因で、図２の（ｂ）の領域Xが形
成される。領域Ｘでは空乏層の幅の拡がりを充分に小さ
くできないので、チャネルストップ層105がN型領域１０
２に接していない時よりも若干大きなリーク電流が流れ
てしまう。一方で、空乏層が絶縁膜１０４又は、素子分
離用絶縁膜１０３に接しないようにするためには、Ｐ+
型のチャネルストップ層１０５をN型領域１０２の表面
を覆うように配置することでも可能であるが、この方法
だとＮ型領域１０２の表面付近における感度が低下して
しまう。また、同様にＰ+型のチャネルストップ層１０
５とN型領域１０２とが受光面内方に重なれば重なるほ
ど、Ｎ型領域１０２の感度は低下する。そこで、チャネ
ルストップ層１０５とN型領域１０２とが受光面内方に
重なって形成された領域の界面方向に沿った重なり幅A
は、界面方向に沿って薄い程よく、さらにアライメント
のズレなどが生じても、互いに離れてしまい領域Ｘを形
成しないことが望まれる。したがって、重なり幅Aとし
ては、素子分離用絶縁膜１０３とチャネルストップ層１
０５の間のアライメントズレ、あるいは加工寸法の変動
が生じた場合でもチャネルストップ層１０５とＮ型領域
１０２とが必ず接するような値が求められる。また、そ
の重なり幅Ａの値は望ましくは、リーク電流の抑制とア
ライメント誤差と開口率とのバランスを考慮し0.05μm
〜0.3μmとすることが良い。

【００２４】また、本実施形態では、チャネルストップ
層１０５とN型領域１０２との重なり幅Aの導電型はチャ
ネルストップ層１０５と同一の導電型で表示されている
が、例えば、N型領域１０２の濃度がチャネルストップ
層１０５に比べて濃度が充分に濃ければ、重なり幅Aの
導電型はN型領域１０２と同一の導電型となる。その場
合は、チャネルストップ層１０５の端部はN型領域１０
２の端部と一致することになる。

【００２５】また、以後本明細書で述べる界面方向とは
Ｎ型領域１０２と絶縁膜１０４との界面を含む平面のこ
とである。

【００２６】（実施形態２）図３は、本発明の実施形態
２の光電変換装置における１画素の構成を示す模式図で
ある。図3の(ｂ)は本実施形態の光電変換装置の平面構
造を示しており、図３の(ａ)は図３の(ｂ)のR−R’にお
ける断面構造を示している。より効果的にリーク電流を
低減するために、図１の構成の中にＰ+型のチャネルス
トップ層１０５と同じ導電型で、且つ、絶縁膜１０４と
Ｎ型領域１０２との界面からの深さがチャネルストップ
層１０５よりも浅くなるようにP+層１０６をN型領域１
０２の表面全域にイオン注入により形成した光電変換装
置である。この方法によりN型領域１０２はＰ型導電型
の半導体で完全に囲まれたことになる。

【００２７】また、図３は１画素のみを示しているが、
実際の光電変換装置は、このような構造の画素が１次元
又は２次元状に多数隣接して配置されている。

【００２８】このフォトダイオード構造は、P+層１０６
を、実施形態１のフォトダイオードを形成する中で、N
型領域１０２がP型基板１０１の表面付近に素子分離用
絶縁膜１０３に対して自己整合的にイオン注入によって
形成された後に、同じく素子分離用絶縁膜１０３に対し
て自己整合的にイオン注入することで形成できる。

【００２９】本実施形態では、実施形態１における効果
に加えて、さらにP+層１０６を形成したことで、P型基
板１０１とN型領域１０２とで形成されたフォトダイオ
ードの空乏層が絶縁膜１０４に接することが無くなり、
リーク電流が発生しなくなった。

【００３０】また、本実施形態は、実施形態１と同様
に、チャネルストップ層１０５とN型領域１０２とが重
なり幅Aで重なる領域を有する構造である。

【００３１】このことに関して図４を用いてさらに詳し
く説明する。

【００３２】図４は、図３の光電変換装置における重な
り幅Aを有しない光電変換装置の模式図である。図４の
(ａ)はチャネルストップ層１０５が素子分離用絶縁膜１
０３の直下に形成された構造を示しており、図４の(ｂ)
は図４の(ａ)の素子分離用絶縁膜１０３を形成する際に
アライメントのズレが生じた構造を示している。

【００３３】図４の(ａ)のようにチャネルストップ層１
０５の端部とN型領域１０２の端部とが一致している状
態が、最もＮ型領域１０２における感度を低下させず理
想的であるが、このような構造を再現性良く形成するこ
とはきわめて難しい。実際には図４の(ｂ)に示すよう
に、チャネルストップ層１０５と素子分離用絶縁膜１０
３を形成するときに、アライメントのズレが生じるなど
のプロセス的な要因で、図４の（ｂ）の領域Xが形成さ
れる。その結果、リーク電流が流れてしまうこととな
る。一方、Ｐ+型のチャネルストップ層１０５とN型領域
１０２との重なり幅Aが大きければ大きいほど、フォト
ダイオードの感度は低下するので、重なり幅Aは界面方
向に沿って薄い程よい。したがって、重なり幅Aは、素
子分離用絶縁膜１０３とチャネルストップ層１０５を形
成する際のアライメントのズレ、あるいは加工寸法の変
動が生じた場合でもN型領域１０２とチャネルストップ
層１０５とが必ず接するような値が求められる。また、
その重なり幅Ａの値は望ましくは、リーク電流の抑制と
アライメント誤差と開口率とのバランスを考慮し0.05μ
m〜0.3μmとすることが良い。

【００３４】また、本実施形態では、N型領域１０２と
チャネルストップ層１０５との重なり幅Aの導電型はチ
ャネルストップ層１０５と同一の導電型で表示されてい
るが、例えば、N型領域１０２の濃度がチャネルストッ
プ層１０５に比べて濃度が充分に濃ければ、重なり幅A
の導電型はN型領域１０２と同一の導電型となる。その
場合は、チャネルストップ層１０５の端部はN型領域１
０２の端部と一致することになる。

【００３５】（実施形態３）図５は、本発明の実施形態
３による光電変換装置を示す模式図であり、詳しくはフ
ォトダイオードとソース・ドレイン領域を有するMOSト
ランジスタとを備えた画素が共通の半導体基体上に複数
配列された光電変換装置における単位画素領域の一部を
示している。図５の(ｂ)は単位画素領域の一部の平面構
造を示しており、図５の(ａ)は図５の(ｂ)のＢ−Ｂ’間
における断面構造を示している。一方、図５の(ｃ)、
(ｄ)、(ｅ)は図５の(ｂ)のＴ−Ｔ’の断面における領域
Ｙの断面構造を示している。

【００３６】本実施形態は、光電変換装置において、リ
ーク電流や、開口率の問題から、フォトダイオードとMO
Sトランジスタとの間の素子分離用絶縁膜にはLOCOSを用
いない分離方法で形成し、画素内における複数のMOSト
ランジスタ間の素子分離用絶縁膜にはLOCOS酸化膜４０
１を形成するものである。

【００３７】本実施形態は、第１導電型の半導体からな
る領域を有するフォトダイオードとしてＮ型半導体から
なるＮ型領域１０２と、フォトダイオードと隣接するＭ
ＯＳトランジスタとを素子分離するためにメサ型にパタ
ーニングされた素子分離用絶縁膜１０３とＰ+型のチャ
ネルストップ層１０５と、Ｎ型領域１０２の表面付近に
チャネルストップ層１０５よりも浅く形成されたP+層１
０６と、Ｎ型領域１０２の表面に素子分離用絶縁膜１０
３より薄い絶縁膜１０４と、第１導電型の半導体からな
るソース・ドレイン領域を有するＭＯＳトランジスタと
して転送ＭＯＳトランジスタ３０２と増幅ＭＯＳトラン
ジスタ３０３と、複数のMＯＳトランジスタ間に設けら
れた第２導電型の半導体からなる第２のチャネルストッ
プ層としてチャネルストップ層４０２と、第２チャネル
ストップ層の上に設けられ素子分離用絶縁膜１０３より
も深い底面を有する第２の素子分離用絶縁膜としてLOCO
S酸化膜４０１と、増幅ＭＯＳトランジスタで増幅され
た信号電荷を出力する信号線３０７で構成されている。
また、本実施形態では、複数のＭＯＳトランジスタとし
て転送ＭＯＳトランジスタ及び増幅ＭＯＳトランジスタ
を用いたが、リセットMOSトランジスタなどのように、
ソース・ドレイン領域を有するMOSトランジスタを有す
るものであってもよい。

【００３８】Ｎ型領域１０２で光電変換された信号電荷
はゲート線３０４への転送信号の印加によって転送MOS
トランジスタ３０２のドレイン領域３０９に転送され、
増幅MOSトランジスタ３０３のゲート部３０５の電位を
変化させる。増幅MOSトランジスタ３０３のドレイン領
域３０６は動作するのに適当な電圧が供給されており、
ゲート部３０５の電圧に応じた出力がソース領域３１０
に接続された信号線３０７に出力される構成となってい
る。

【００３９】本実施形態では、素子分離用絶縁膜１０３
とチャネルストップ層１０５との界面と、N型領域１０
２表面のP+層１０６と絶縁膜１４との界面は同一レベル
の平面にある。

【００４０】さらに、本実施形態では、転送MOSトラン
ジスタ３０２と増幅MOSトランジスタ３０３との間の素
子分離構造にLOCOS酸化膜４０１とチャネルストップ層
４０２とを配置した事を特徴としており、すなわちチャ
ネルストップ層４０２と増幅MOSトランジスタ３０３の
ソース領域３０６とドレイン領域３１０の間のチャネル
領域とは離れた構造となる。その結果、増幅MOSトラン
ジスタ３０３のチャネル領域のチャネル幅は最大にでき
ることから、駆動能力も最大となる。

【００４１】しかしながら、単位画素領域内においてLO
COS酸化膜４０１と素子分離用絶縁膜１０３とを併用す
ると図５の(ｂ)における領域Ｙで問題が生じる。領域Ｙ
とは素子分離用絶縁膜１０３とLOCOS酸化膜４０１との
つなぎ目の領域である。

【００４２】図５の(ｃ)のように、領域Yにおいてアラ
イメントのズレが完全にない場合でも微妙な凹部分にゲ
ート線３０４を形成する配線用のポリシリコンが残り易
くなり配線の短絡を生じる可能性がある。

【００４３】また、図５の(ｄ)のように、領域Yにおい
てアライメントのズレにより素子分離用絶縁膜１０３と
LOCOS酸化膜４０１とが離れて形成された場合、その隙
間にゲート線３０４を走らせてしまうと余計なMOSトラ
ンジスタを形成し誤作動を誘発する可能性や、面積的に
無駄が多い構成となる。

【００４４】また、図５(ｅ)のように、領域YにおいてL
OCOS酸化膜４０１と素子分離用絶縁膜１０３とが重なり
合って形成された場合、ゲート線３０４のような配線を
走らせる時に凹凸が大きくなるため、細かい配線の形成
が困難となる。

【００４５】よって、単位画素領域内において素子分離
用絶縁膜１０３とLOCOS酸化膜４０１とを併用すること
は好ましくない。

【００４６】また、本実施形態では、Ｎ型領域１０２で
光電変換されている間ゲート線３０４に負電圧を印加す
ることで、ゲート線３０４の下のＰ型基盤を比較的濃い
Ｐ型にすることで空乏層が絶縁膜１０４と接しないこと
から、リーク電流は発生しない。

【００４７】また、増幅MOSトランジスタ３０３でリー
ク電流を考慮に入れなくて良いのは、増幅MOSトランジ
スタのゲート部３０５に電圧がかかる瞬間は一瞬（受光
領域で電荷をためる事に比べて）であるため、リーク電
流の影響が少ないからである。

【００４８】（実施形態４）図６は、本発明の実施形態
４による光電変換装置を示す図であり、詳しくはフォト
ダイオードとソース・ドレイン領域を有するMOSトラン
ジスタとを備えた画素が共通の半導体基体上に複数配列
された光電変換装置における単位画素領域の一部を示し
ている。図６の(ｂ)は単位画素領域の一部の平面構造を
示しており、図６の(ａ)は図６の(ｂ)のD−D’間におけ
る断面構造を示しており、また、図６の(ｃ)は図６の
(ｂ)のE−E’間における断面構造を示している。

【００４９】図５との相違点は、実施形態３の問題に備
えて、複数MOSトランジスタ間の素子分離構造に、すな
わち転送MOSトランジスタ３０２と増幅MOSトランジスタ
３０３との素子分離構造に素子分離用絶縁膜１０３と第
２導電型の半導体からなるチャネルストップ層としてP+
型のチャネルストップ層３０８とを配置したことであ
る。

【００５０】図６の(ｃ)は、N型領域１０２と増幅MOSト
ランジスタ３０３のソース領域３１０とを素子分離する
ために素子分離用絶縁膜１０３とチャネルストップ層３
０８と配置した構成を示している。N型領域１０２表面
のP+層１０６と絶縁膜１０４との界面と、素子分離用絶
縁膜１０３とチャネルストップ層３０８との界面が同一
レベルの平面上になるように形成している。従来はフォ
トダイオードと隣接するMOSトランジスタとの間の素子
分離用絶縁膜にはLOCOS酸化膜が用いられてきたが、本
実施形態の構成にすることでリーク電流が低減されると
ともに、フォトダイオードの開口率を向上できる。ま
た、図６においては、チャネルストップ層１０５と同じ
導電型の薄いＰ+層１０６をN型領域１０２表面に形成し
た構造を示しているが、P+層１０６は無くてもよい。

【００５１】また、N型領域１０２と増幅MOSトランジス
タ３０３との間の電気的な耐圧は、N型領域１０２と増
幅ＭＯＳトランジスタ３０３との距離により決まる。N
型領域１０２及びドレイン領域３０９、ソース領域３１
０は共に素子分離用絶縁膜１０３に対して自己整合的に
形成することができるため、仮にチャネルストップ層１
０５及び３０８と素子分離用絶縁膜１０３間にアライメ
ントのズレが生じても素子間の距離は変化しないため安
定した素子分離耐圧が得られ、精度の良い微細な加工が
可能となる。

【００５２】一方、図６の(ａ)では転送ＭＯＳトランジ
スタ３０２と増幅ＭＯＳトランジスタ３０３とを素子分
離するために素子分離用絶縁膜１０３とチャネルストッ
プ層３０８とを配置した構造を示している。本実施形態
では、チャネルストップ層１０５とＮ型領域１０２との
重なり幅よりもチャネルストップ層３０８とソース・ド
レイン領域を有するＭＯＳトランジスタとソース領域と
の、或いはドレイン領域との、或いはソース領域とドメ
イン領域との間のチャネル領域との重なり幅は小さくて
も良い。さらには、重なり幅がなく離れて形成されてい
ても良い。

【００５３】それは、図６の(ａ)において、転送MOSト
ランジスタ３０２と増幅MOSトランジスタ３０３とを素
子分離する際に、チャネルストップ層３０８の端部が素
子分離用絶縁膜１０３の端部よりも界面方向に沿って外
側に形成されていると、増幅MOSトランジスタ３０３の
ゲート部３０５に電圧が印加された際に反転するチャネ
ル領域が狭くなる。すなわちチャネル幅が狭くなること
で増幅MOSトランジスタ３０３の駆動能力が低減するこ
ととなる。

【００５４】また、チャネルストップ層３０８の端部が
界面方向に沿って素子分離用絶縁膜１０３よりも内側に
形成されていると、チャネルストップ層３０８と増幅MO
Sトランジスタ３０３のソース領域との、或いはドレイ
ン領域との、或いは前記ソース領域と前記ドメイン領域
との間のチャネル領域との重なり幅はなく、離れた構成
となる。結果、増幅MOSトランジスタ３０３のチャネル
幅は最大となるので駆動能力も最大となる。

【００５５】よって、増幅MOSトランジスタ３０３の駆
動能力を低減しないためにはチャネルストップ層３０８
と増幅MOSトランジスタ３０３との重なり幅は小さい、
もしくは離れた構成が望ましい。

【００５６】また、本実施形態では、Ｎ型領域１０２で
光電変換されている間ゲート線３０４に負電圧を印加す
ることで、ゲート線３０４の下のＰ型基盤を比較的濃い
Ｐ型にすることで空乏層が絶縁膜１０４と接しないこと
から、リーク電流は発生しない。また、増幅MOSトラン
ジスタ３０３でリーク電流を考慮に入れなくて良いの
は、増幅MOSトランジスタのゲート部３０５に電圧がか
かる瞬間は一瞬（受光領域で電荷をためる事に比べて）
であるため、リーク電流の影響が少ないからである。

【００５７】（実施形態５）図７は、本発明の実施形態
５による光電変換装置を示す図である。本図はフォトダ
イオードを備えた画素が複数配列された撮像領域と、前
記画素を駆動するための駆動回路と前記画素からの信号
を読み出すための読み出し回路とが形成された周辺回路
領域と、が共通の半導体基体上に設けられた光電変換装
置を概念的に示したものである．図７の(ｂ)は本実施形
態の光電変換装置の平面構造を示しており、図７の(ａ)
は図７(ｂ)のＣ−Ｃ’における断面構造の中で配置され
ているの素子分離用絶縁膜を示している。

【００５８】本実施形態の光電変換装置のセンサチップ
基板５０１は、フォトダイオードを有する画素が複数配
列された撮像領域５０２と、センサを駆動するための周
辺回路の領域５０３〜５０６とから構成されている。さ
らに詳しく述べると、５０３はセンサを順次駆動する垂
直シフトレジスタ、５０４は水平シフトレジスタ、５０
５は、必要に応じて設けられるタイミングジェネレー
タ、５０６は、必要に応じて設けられるＡ／Ｄ変換器で
ある。実際に駆動する際にはその他にアンプ等も必要で
あるが本概念図では特に図示していない。また、本実施
例は光電変換装置のセンサチップの一例を示したもの
で、センサチップ内の構成はこの限りでない。

【００５９】本実施例では図７の(ａ)に示したように、
撮像領域５０２ではすべて素子分離用絶縁膜１０３を用
いて素子分離し、それ以外の周辺領域は、LOCOS酸化膜
４０１により素子分離することを特徴としている。

【００６０】それは、撮像領域５０２は、フォトダイオ
ードに流れ込むリーク電流および開口率を考慮して、フ
ォトダイオードと隣接する素子間の間の素子分離には、
ストレスによる欠陥領域やバーズビークを形成しない素
子分離用絶縁膜１０３を配置するが望ましい。さらに
は、実施形態３のように単位画素領域内においてLOCOS
酸化膜４０１と素子分離用絶縁膜１０３とを併用する時
の問題から、撮像領域内において素子間を素子分離する
にはすべて素子分離用絶縁膜１０３を形成することが望
ましい。一方、LOCOS酸化膜４０１は、各素子を自己整
合的に形成できるので、微細化に関して素子分離用絶縁
膜１０３よりも優れているため、リーク電流の影響も少
なく、開口率の問題も無い周辺回路領域５０３〜５０６
ではLOCOS酸化膜４０１を素子間の間に形成することが
望ましい。

【００６１】このことにより周辺回路の分離性能、集積
性が向上する一方、画素のリーク電流が低減されたＳ／
Ｎの高い光電変換装置が実現できた。

【００６２】また一方で、撮像領域５０２、周辺回路領
域５０３〜５０６をすべて素子分離用絶縁膜１０３で各
素子間を分離すれば、LOCOS酸化膜401と両方を併用する
時に比べて工程が少なくなるので、コスト面ではメリッ
トがある。

【００６３】図８は、本発明に用いられる光電変換装置
の回路構成図である。図８では、単位画素はフォトダイ
オード３１と、転送ＭＯＳトランジスタ３２と、増幅MO
Sトランジスタ３３と、増幅MOSトランジスタ３３のゲー
ト電極をリセットするリセットMOSトランジスタ３４
と、フォトダイオードを選択する選択MOSトランジスタ
３５と、で構成されている。図８では、タイミングジェ
ネレータ５０５やA／D変換器５０６は省略されている。
図８では、単位画素が３×４個配列された回路を示して
いるが、本発明はその画素数、及び単位画素の回路構成
はこれに限定されず、この発明の要旨を変えない範囲に
おいて、種々変形実施可能なことは勿論である。

【００６４】図９は、本発明の撮像装置として、前述し
た各実施形態の光電変換装置を用いた撮像装置のシステ
ムの構成図である。撮像装置は、レンズのプロテクトと
メインスイッチを兼ねるバリア１、被写体の光学像を固
体撮像素子４に結像させるレンズ２、レンズ２を通った
光量を可変するための絞り３、レンズ２で結像された被
写体を画像信号として取り込むための固体撮像素子４
（上記の各実施形態で説明した光電変換装置に相当す
る）、固体撮像素子４から出力される画像信号に各種の
補正、クランプ等の処理を行う撮像信号処理回路５、固
体撮像素子４より出力される画像信号のアナログ−ディ
ジタル変換を行うＡ／Ｄ変換器６、Ａ／Ｄ変換器６より
出力された画像データに各種の補正を行ったりデータを
圧縮する信号処理部７、固体撮像素子４及び撮像信号処
理回路５及びＡ／Ｄ変換器６及び信号処理部７に各種タ
イミング信号を出力するタイミング発生部８で構成され
る。なお、５〜８の各回路は固体撮像素子４と同一チッ
プ上に形成しても良い。また、各種演算とスチルビデオ
カメラ全体を制御する全体制御・演算部９、画像データ
を一時的に記憶するためのメモリ部１０、記録媒体に記
録又は読み出しを行うための記録媒体制御インターフェ
ース部１１、画像データの記録又は読み出しを行うため
の半導体メモリ等の着脱可能な記録媒体１２、外部コン
ピュータ等と通信するための外部インターフェース（Ｉ
／Ｆ）部１３で固体撮像システムは構成される。

【００６５】次に、図９の動作について説明する。バリ
ア１がオープンされるとメイン電源がオンされ、次にコ
ントロール系の電源がオンし、さらに、Ａ／Ｄ変換器６
などの撮像系回路の電源がオンされる。それから、露光
量を制御するために、全体制御・演算部９は絞り３を開
放にし、固体撮像素子４から出力された信号は、撮像信
号処理回路５をスルーしてＡ／Ｄ変換器６へ出力され
る。Ａ／Ｄ変換器６は、その信号をＡ／Ｄ変換して、信
号処理部７に出力する。信号処理部７は、そのデータを
基に露出の演算を全体制御・演算部９で行う。

【００６６】この測光を行った結果により明るさを判断
し、その結果に応じて全体制御・演算部９は絞りを制御
する。次に、固体撮像素子４から出力された信号をもと
に、高周波成分を取り出し被写体までの距離の演算を全
体制御・演算部９で行う。その後、レンズ２を駆動して
合焦か否かを判断し、合焦していないと判断したとき
は、再びレンズ２を駆動し測距を行う。

【００６７】そして、合焦が確認された後に本露光が始
まる。露光が終了すると、固体撮像素子４から出力され
た画像信号は、撮像信号処理回路５において補正等がさ
れ、さらにＡ／Ｄ変換器６でＡ／Ｄ変換され、信号処理
部７を通り全体制御・演算９によりメモリ部１０に蓄積
される。その後、メモリ部１０に蓄積されたデータは、
全体制御・演算部９の制御により記録媒体制御Ｉ／Ｆ部
を通り半導体メモリ等の着脱可能な記録媒体１２に記録
される。また外部Ｉ／Ｆ部１３を通り直接コンピュータ
等に入力して画像の加工を行ってもよい。

【００６８】次に、本発明に用いられるメサ型の素子分
離領域の形成方法の一例について説明する。図１０は、
メサ型にパターニングされた素子分離用絶縁膜１０３
と、重なり幅Aを有してチャネルストップ層１０５とN型
領域１０２とが接する構造の形成方法を説明するための
模式的断面図である。

【００６９】シリコンからなるP型基板１０１上に熱酸
化膜６０２を形成した後、既存のフォトリソグラフィー
技術によりレジストパターン６０３を形成し、そこに選
択的にチャネルストップ層１０５を、イオン注入技術に
より形成する（図１０の(ａ)）。

【００７０】上記レジストパターン６０３を剥離した
後、減圧CVD法によりCVD酸化膜６０５を堆積させる。こ
れに、またリソグラフィー技術によって新たにレジスト
パターン６０６を形成する。このリソグラフィー工程
は、先程のチャネルストップ層１０５を形成するための
リソグラフィー工程とは異なる工程であり、これら2層
間の整合精度には有限のアライメントのズレZが存在す
る（図１０の(ｂ)）。

【００７１】次に、選択的にCVD酸化膜６０５を反応性
イオンエッチング装置を用いて異方性エッチングを行
い、CVD酸化膜からなる素子分離用絶縁膜１０３を形成
する。この際、異方性エッチングといえども、残した素
子分離用絶縁膜１０３の側壁に、適度なテーパー角が付
くように条件を定めれば、後の膜形成およびエッチング
工程での素子分離用絶縁膜１０３側壁におけるエッチン
グ残渣等を回避できる。また、このエッチングの際に、
素子分離用絶縁膜１０３を残さない領域の熱酸化膜６０
２は完全にエッチングされる。この後、レジストパター
ン６０６を剥離する（図１０の(ｃ)）。

【００７２】さらに、素子領域に閾値コントロールのた
めのイオン注入を行うために、熱酸化により犠牲酸化膜
６０８を形成してから、イオン注入を行う。この工程は
同時に素子分離用絶縁膜１０３のデンシファイ工程を兼
ねている。デンシファイ工程とは、CVDフィールド酸化
膜である素子分離用絶縁膜１０３を密な膜にするために
熱を加えることである（図１０の(ｄ)）。

【００７３】続いて、犠牲酸化膜６０８を、HF溶液を用
いたウェットエッチング法により剥離する。このとき素
子分離用絶縁膜１０３の寸法は幅、高さともに縮小す
る。この後、熱酸化により素子分離用絶縁膜１０３より
薄い熱酸化膜である絶縁膜１０４を形成する（図１０の
(ｅ)）。前記素子分離用絶縁膜１０３とチャネルストッ
プ層１０５との間のアライメントのズレZがあっても、
素子分離用絶縁膜１０３の端部が、チャネルストップ層
１０５の端部よりも、界面方向に沿って長さAだけ短く
形成されるように、レジストパターン６０６の位置と寸
法が定められている。

【００７４】しかる後、絶縁膜１０４を介して、P型基
板１０１上の素子領域内に選択的にMOSトランジスタの
ゲート電極となるゲート線３０４やドレイン領域３０
９、およびN型領域１０２を形成する（図１０の
(ｆ)）。

【００７５】上記半導体装置の製造方法によれば、素子
分離用絶縁膜１０３とチャネルストップ層１０５との間
にアライメントのズレZが存在しても、素子分離用絶縁
膜１０３の下に常にチャネルストップ層１０５が形成さ
れるとともに、N型領域１０２とチャネルストップ層１
０５とは必ず重なり幅Aを有して接する構造となる。

【００７６】また、上記半導体装置の製造方法によれ
ば、素子分離用絶縁膜１０３とチャネルストップ層１０
５との界面と、N型領域１０２と絶縁膜１０４との界面
が、同一レベルの平面上に形成されることとなる。

【００７７】また、ここでいう同一レベルの平面とは、
素子分離用絶縁膜１０３の下界面がLOCOS酸化膜のよう
に極端に下方向に突出しない構造であり、実際にはN型
領域１０２と絶縁膜１０４との界面は、製造工程におけ
るエッチング作用により若干、素子分離用絶縁膜１０３
の下界面よりも深く形成されることもあるが、これも同
一レベルの平面という範疇に含む。具体的な数値として
は、素子分離用絶縁膜１０３の下界面と絶縁膜１０４の
下界面との深さの差が１６．７ｎｍ程度であれば同一レ
ベルの平面とする。本数値は現状どの程度N型領域１０
２と絶縁膜１０４との界面が下がるかを考慮した値であ
る。

【００７８】

【発明の効果】以上述べたようにこの発明によれば、フ
ォトダイオードのリーク電流を低減できるとともに、フ
ォトダイオードの開口率を向上した光電変換装置及び固
体撮像装置を提供することができる。

【図面の簡単な説明】

【図１】本発明の光電変換装置の断面図及び平面図

【図２】素子分離用絶縁膜とチャネルストップ層との内
包関係を示した断面図

【図３】本発明の光電変換装置の別実施形態の断面図及
び平面図

【図４】素子分離用絶縁膜とチャネルストップ層との内
包関係を示した断面図

【図５】本発明の光電変換装置の別実施形態の断面図及
び平面図

【図６】本発明の光電変換装置の別実施形態の断面図及
び平面図

【図７】本発明の光電変換装置の別実施形態の断面図及
び平面図

【図８】本発明の光電変換装置を用いたの回路構成図

【図９】本発明の光電変換装置を用いた固体撮像システ
ムの構成図

【図１０】本発明の光電変換装置の構成手順

【図１１】従来の増幅型MOSセンサにおける単位セル内
のフォトダイオードの断面構造

【図１２】従来の増幅型MOSセンサにおける単位セル内
のフォトダイオードの断面構造

【図１３】従来の増幅型MOSセンサにおける単位セル内
のフォトダイオードの断面構造

【図１４】従来のPINフォトダイオード

【符号の説明】

１ バリア ２ レンズ ３ 絞り ４ 固体撮像素子 ５ 撮像信号処理回路 ６ Ａ／Ｄ変換器 ７ 信号処理部 ８ タイミング発生部 ９ 全体制御・演算部 １０ メモリ部 １１ 記録媒体制御インターフェース（Ｉ／Ｆ）部 １２ 記録媒体 １３ 外部インターフェース（Ｉ／Ｆ）部 ２０ 欠陥領域 ３１ フォトダイオード ３２ 転送MOSトランジスタ ３３ 増幅MOSトランジスタ ３４ リセットMOSトランジスタ ３５ 選択MOSトランジスタ １０１ P型基板 １０２ N型領域 １０３ 素子分離用絶縁膜 １０４ 絶縁膜 １０５ チャネルストップ層 １０６ 薄いP+層 ２００ P型シリコン基板 ２０１ LOCOS酸化膜 ２０２ チャネルストップ層 ２０３ N型領域 ２０４ P++層 ２０５ N型高抵抗基板 ２０６ 表面の低抵抗層 ２０７ N+型チャンネルストッパー ２０８ 受光部のP+層 ２０９ 表面付近の空乏層の拡がり ２１０ 受光部分の拡がり ２１１ 熱酸化膜 ２１２ 受光部の無反射コーティング膜 ３０２ 転送MOSトランジスタ ３０３ 増幅MOSトランジスタ ３０４ ゲート線 ３０５ 増幅MOSトランジスタのゲート部 ３０６ 増幅MOSトランジスタのドレイン領域 ３０７ 信号線 ３０８ チャネルストップ層 ３０９ 転送ＭＯＳトランジスタのドレイン領域 ３１０ 増幅ＭＯＳトランジスタのソース領域 ４０１ ＬＯＣＯＳ酸化膜 ４０２ ＬＯＣＯＳ酸化膜下のチャネルストップ層 ５０１ センサチップ基板 ５０２ 画素部分を構成する領域 ５０３ 垂直シフトレジスタ ５０４ 水平シフトレジスタ ５０５ タイミングジェネレータ ５０６ A／D変換装置 ６０２ 熱酸化膜 ６０３ レジストパターン ６０５ ＣＶＤ酸化膜 ６０６ レジストパターン ６０８ 犠牲酸化膜

───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4M118 AA01 AA02 AA05 AB01 BA06 BA14 CA03 CA04 CA05 EA16 FA06 FA26 5C024 AX01 BX01 CX32 CX41 CY47 GX03 GY31 HX01 HX23 5F049 MA02 MB02 NA05 NB05 PA10 PA14 QA04 QA14 SS03

Claims (22)

【特許請求の範囲】
1. 【請求項１】 第1導電型の半導体からなる領域を有す
   る隣接する一対のフォトダイオードの間に設けられた第
   2導電型の半導体からなるチャネルストップ層と、前記
   チャネルストップ層の上に設けられた素子分離用絶縁膜
   と、前記フォトダイオードの表面に設けられ前記素子分
   離用絶縁膜より薄い絶縁膜と、を有する光電変換装置に
   おいて、 前記フォトダイオードと前記絶縁膜との界面と、前記チ
   ャネルストップ層と前記素子分離用絶縁膜との界面が、
   同一レベルの平面上にあり、 前記第1導電型の半導体領域と前記チャネルストップ層
   とが互いに接していることを特徴とする光電変換装置。
2. 【請求項２】 前記領域と前記絶縁膜との間に、前記チ
   ャネルストップ層より薄い第2導電型の半導体層が形成
   されている請求項１記載の光電変換装置。
3. 【請求項３】 前記領域と前記チャネルストップ層とは
   界面方向に沿って0.05μｍ〜0.3μｍの重なり幅を有す
   る請求項１記載の光電変換装置。
4. 【請求項４】 前記チャネルストップ層の端部が、前記
   素子分離用絶縁膜の端部より、前記フォトダイオードの
   受光面内方にある請求項１記載の光電変換装置。
5. 【請求項５】 前記素子分離用絶縁膜は、メサ型にパタ
   ーニングされた絶縁膜である請求項１記載の光電変換装
   置。
6. 【請求項６】 第1導電型の半導体からなる領域を有す
   るフォトダイオードと第1導電型の半導体からなるソー
   ス・ドレイン領域を有するMOSトランジスタとを備えた
   画素が共通の半導体基体上に複数配列された光電変換装
   置において、 前記フォトダイオードと前記MOSトランジスタとの間に
   形成された第2導電型の半導体からなるチャネルストッ
   プ層と、前記チャネルストップ層の上に設けられた素子
   分離用絶縁膜と、を有する素子分離構造を備えており、 前記チャネルストップ層と前記素子分離用絶縁膜との界
   面と、前記フォトダイオードの表面に設けられ前記素子
   分離用絶縁膜より薄い絶縁膜と前記フォトダイオードと
   の界面とが、同一レベルの平面上にあることを特徴とす
   る光電変換装置。
7. 【請求項７】 前記領域と前記絶縁膜との間に、前記チ
   ャネルストップ層より薄い第2導電型の半導体層が形成
   されている請求項６記載の光電変換装置。
8. 【請求項８】 前記領域と前記チャネルストップ層とは
   界面方向に沿って0.05μｍ〜0.3μｍの重なり幅を有す
   る請求項６記載の光電変換装置。
9. 【請求項９】 前記チャネルストップ層の端部が、前記
   素子分離用絶縁膜の端部より、前記フォトダイオードの
   受光面内方にある請求項６記載の光電変換装置。
10. 【請求項１０】 前記素子分離構造は、前記フォトダイ
    オードと同じ画素を構成する前記MOSトランジスタと、
    該フォトダイオードとの間に形成されている請求項６記
    載の光電変換装置。
11. 【請求項１１】 前記チャネルストップ層と前記ソース
    ・ドレイン領域を有するMOSトランジスタのソース領域
    との、或いはドレイン領域との、或いは前記ソース領域
    と前記ドレイン領域との間のチャネル領域との重なり幅
    は、前記領域と前記チャネルストップ層との重なり幅よ
    り小さい請求項６記載の光電変換装置。
12. 【請求項１２】 前記チャネルストップ層と前記ソース
    ・ドレイン領域を有するMOSトランジスタのソース領域
    との、或いはドレイン領域との、或いは前記ソース領域
    と前記ドレイン領域との間のチャネル領域との重なり幅
    はなく、離れて形成されている請求項６記載の光電変換
    装置。
13. 【請求項１３】 前記MOSトランジスタは、前記フォト
    ダイオードからの信号を増幅する増幅MOSトランジス
    タ、或いは前記フォトダイオードの受光領域をリセット
    するリセットMOSトランジスタ、或いは前記増幅MOSトラ
    ンジスタのゲート電極をリセットするリセットMOSトラ
    ンジスタ、或いは画素を選択する選択MOSトランジスタ
    のうち、少なくともいずれか一種である請求項６記載の
    光電変換装置。
14. 【請求項１４】 複数の前記ＭＯＳトランジスタ間の素
    子分離構造は、前記チャネルストップ層と前記素子分離
    用絶縁膜とを有し、前記チャネルストップ層と前記素子
    分離用絶縁膜との界面と、前記薄い絶縁膜と前記フォト
    ダイオードとの界面とが、同一レベルの平面上にある請
    求項６記載の光電変換装置。
15. 【請求項１５】 前記素子分離用絶縁膜は、メサ型にパ
    ターニングされた絶縁膜である請求項６記載の光電変換
    装置。
16. 【請求項１６】 複数の前記MOSトランジスタ間の素子
    分離構造は、該複数のMOSトランジスタ間に設けられた
    第2導電型の半導体からなる第2のチャネルストップ層
    と、前記第2のチャネルストップ層の上に設けられ、前
    記素子分離用絶縁膜の底面より深い底面を有する第2の
    素子分離用絶縁膜と、を有する請求項６に記載の光電変
    換装置。
17. 【請求項１７】 前記第２の素子分離用絶縁膜は、選択
    酸化法により形成された酸化シリコン膜である請求項１
    ６記載の光電変換装置。
18. 【請求項１８】 第1導電型の半導体からなる領域を有
    するフォトダイオードを備えた画素が複数配列された撮
    像領域と、前記画素を駆動するための駆動回路と前記画
    素からの信号を読み出すための読み出し回路とが形成さ
    れた周辺回路領域と、が共通の半導体基体上に設けられ
    た光電変換装置において、 前記撮像領域の素子分離構造は、 素子間に形成された第2導電型の半導体からなるチャネ
    ルストップ層と、前記チャネルストップ層の上に設けら
    れた素子分離用絶縁膜と、を有し、 前記チャネルストップ層と前記素子分離用絶縁膜との界
    面と、前記フォトダイオードの表面に設けられ前記素子
    分離用絶縁膜より薄い絶縁膜と前記フォトダイオードと
    の界面とが、同一レベルの平面上にある構造であり、 前記周辺回路領域の素子分離構造は、 素子間に形成された第2のチャネルストップ層と、前記
    チャネルストップ層の上に設けられ、前記素子分離用絶
    縁膜の底面より深い底面を有する第2の素子分離用絶縁
    膜と、を有する構造であることを特徴とする光電変換装
    置。
19. 【請求項１９】 前記素子分離用絶縁膜は、メサ型にパ
    ターニングされた絶縁膜である請求項１８記載の光電変
    換装置。
20. 【請求項２０】 前記第２の素子分離用絶縁膜は、選択
    酸化法により形成された酸化シリコン膜である請求項１
    ８記載の光電変換装置。
21. 【請求項２１】 前記周辺回路領域とは、前記画素を順
    次駆動する垂直シフトレジスタと、Ａ／Ｄ変換器と、水
    平シフトレジスタと、タイミングジェネレータとを有す
    る請求項１８記載の光電変換装置。
22. 【請求項２２】 撮像装置において、 請求項１、６又は１８に記載の光電変換装置と、 前記光電変換装置に画像を結像するレンズと、 前記光電変換装置からの画像信号を記憶する記憶手段
    と、 を有することを特徴とする撮像装置。