JP2004355984A - ヒータ制御回路 - Google Patents

ヒータ制御回路 Download PDF

Info

Publication number
JP2004355984A
JP2004355984A JP2003153458A JP2003153458A JP2004355984A JP 2004355984 A JP2004355984 A JP 2004355984A JP 2003153458 A JP2003153458 A JP 2003153458A JP 2003153458 A JP2003153458 A JP 2003153458A JP 2004355984 A JP2004355984 A JP 2004355984A
Authority
JP
Japan
Prior art keywords
heater
control circuit
heater control
relay
forced
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003153458A
Other languages
English (en)
Inventor
Toshiaki Kamishiro
敏昭 神代
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2003153458A priority Critical patent/JP2004355984A/ja
Publication of JP2004355984A publication Critical patent/JP2004355984A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixing For Electrophotography (AREA)
  • Control Of Resistance Heating (AREA)

Abstract

【課題】安全対策性能をより高めたヒータ制御回路を得る。
【解決手段】ヒータ制御回路1は、ヒータ温度異常を検知し強制的に供給電源をOFFにするヒータ制御回路であり、例えば、ヒータリレー強制OFF解除回路10と位相制御発生回路11とを含み構成される。さらに、リレーのON期間をカウントするカウンタと、OFF状態を保持するメモリ機能部とを有し、カウントしたカウンタ値とシステム側がセットした強制OFF用のレジスタ値とを比較して、ソフト暴走時のヒータ制御の安全性を高めている。ソフト暴走有無の検知は比較が一致するか否かにより行い、カウンタはヒータリレーのON期間を供給電源のゼロクロス信号をカウントして取得し、このカウントしたカウンタ値とシステム側がセットした強制OFF用レジスタ値とを比較し、一致すれば強制OFF機能を解除することで、ソフト暴走時のヒータ制御の安全性をさらに高めることができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、ヒータ制御回路に関し、例えば、プリンタ、コピー、FAX、複合機などへ適用される定着部のヒータ制御の安全性を高めたヒータ制御回路に関する。
【0002】
【従来の技術】
図8は、従来のヒータ制御回路の構成例であり、定着部のヒータを制御する従来の回路構成例を示したものである。本従来例において、ヒータの温度監視は、CPUがサーミスタの出力をA/D変換器などに入力させた出力結果を基に行われている。
【0003】
従来の画像形成装置は、該装置の定着ヒータの温度監視を安価かつ確実に行い、定着ヒータの加熱による異常発生を未然に防ぐようにすることを課題としている。本課題において、温度過昇状態の検出用にコンパレータを使用し、サーミスタからのサーミスタ入力電圧と基準電圧とがコンパレータに入力される。DtypeF/Fには、コンパレータの出力とそのデータをラッチするためのクロックが入力される。DtypeF/Fのプリセット端子には、MPUからのリセット信号が入力され、リセット解除後は、DtypeF/Fの出力がHレベルとなり、DtypeF/Fの出力がLレベルとなって、パワーリレーで定着ヒータがONできる状態となる、としている(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平11−30927号公報
【0005】
本従来技術によれば、サーミスタの入力信号と異常検知と判断する電圧レベルを抵抗分割回路にて作成し、その入力比較をコンパレータにて異常か正常かをハード的に検知している。さらに、ゼロクロス信号で高温異常を保持する機能を持っており、温度が下がって異常検知がコンパレータ出力で解除されてもリレーはOFFのままであり、ソフト暴走などでリレーのON/OFFの繰り返し異常動作が発生してもこの回路にて防止する利点がある。
【0006】
【発明が解決しようとする課題】
しかしながら、上記の従来技術は、高温異常などが発生した場合、即座にヒータをOFFさせて安全性を確保する必要があることから、ハード的に図8のような構成を用いて2重に保護を要する問題点を有している。
【0007】
ヒータ異常加熱を検知し、強制OFFした状態を保持する回路を持っているが、強制OFFはソフトによる解除が可能であり、ソフト暴走時で解除される可能性に対しての2重3重の保護が考慮されていない。また、ノイズに弱い回路構成であるため、動作中での誤動作に結びつく可能性がある。
【0008】
この異常検知を解除する方法は、ソフトによるポート設定で構成されている。この為、ソフト暴走時に強制OFF回路が機能しても、暴走による解除が働く可能性が残されており、さらなる安全性を求めるにもこの解除が暴走に耐え得る仕掛けが必要である。
【0009】
従来の一般的なヒータ制御回路では、サーミスタコンパレータによりヒータ温度異常を検知し、ヒータトライアック制御信号出力をOFFする構成になっている。このため、温度が下がって正常に戻るとONし、内部の位相制御発生回路から再度ON出力期間を持った信号が出力される。それ故、外部の異常でリレー信号が定常的に出力されてしまうと、ヒータが再度点灯してしまう問題点を伴う。
【0010】
本発明は、安全対策性能をより高めたヒータ制御回路を提供することを目的とする。
【0011】
【課題を解決するための手段】
かかる目的を達成するため、本発明のヒータ制御回路は、ヒータ温度異常を検知し強制的に供給電源をOFFにするヒータ制御回路であり、供給電源のON/OFFを切り替えるリレーと、リレーのON期間をカウントするカウンタと、OFF状態を保持するメモリ機能部とを有し、カウントしたカウンタ値と本ヒータ制御回路を制御するシステム側がセットした強制OFF用のレジスタ値とを比較して、ソフト暴走時のヒータ制御の安全性を高めたことを特徴としている。
【0012】
また、上記ソフト暴走有無の検知は比較の結果が一致するか否かにより行い、カウンタはヒータリレーのON期間を供給電源のゼロクロス信号をカウントして取得し、このカウントしたカウンタ値とシステム側がセットした強制OFF用レジスタ値とを比較し、一致すれば強制OFF機能を解除することで、ソフト暴走時のヒータ制御の安全性をさらに高めるとよい。
【0013】
さらに、強制OFF機能が動作した場合、ヒータトライアック制御信号用の位相制御発生回路にセットされるデータを含めて、一旦全消灯データにリセットし、リセットする電源は、例えば、プリンタ、コピー、FAX、複合機などを制御する、定着部のヒータ制御回路へ適用するとよい。
【0014】
【発明の実施の形態】
次に、添付図面を参照して本発明によるヒータ制御回路の実施の形態を詳細に説明する。図1から図7を参照すると、本発明のヒータ制御回路の、第1の実施例、第2の実施例、および第3の実施例の実施形態が示されている。
【0015】
(第1の実施例)
以下に本発明の第1の実施例を示す。
図1は,本発明のヒータ制御回路の、第1の実施例の構成例を示す回路図である。また、図2は、動作例を示すフローチャートであり、図3は、上記制御回路のタイミングチャートを示したものである。
【0016】
本発明のヒータ制御回路の、第1の実施例の構成例を示す図1において、ヒータリレー強制OFF解除回路10と位相制御発生回路11とを含み、第1の実施例のヒータ制御回路1は構成される。本構成のヒータ制御回路1へは、イ)パワーオンリセット信号、ロ)サーミスタコンパレータ入力信号、ハ)ゼロクロス信号、ニ)ヒータリレー制御ON/OFFの各信号が、夫々の入力信号として入力される。
【0017】
また、出力信号としては、(a)ヒータリレー制御信号、(b)ヒータトライアック制御信号、(c)ヒータリレー強制OFF信号モニタ、(d)サーミスタコンパレータ入力信号モニタの、各信号が出力される。
なお、(c)ヒータリレー強制OFF信号モニタ信号は、信号の“0”レベルが強制OFF状態であることを示す。また、(d)サーミスタコンパレータ入力信号モニタは、“0”レベルが正常信号であり、“1”レベルが高温検知信号である。
【0018】
図1のヒータ制御回路1からは、外部のヒータリレーを制御するヒータリレー制御信号(a)及びヒータトライアックを制御するヒータトライアック制御信号(b)の各信号が出力される。
電源ON時のパワーオンリセット信号により,ヒータリレー強制OFF解除回路10がリセットされ、ヒータ強制OFF解除信号は“H”となり、ヒータリレー制御が可能な状態となる(ステップS1)。
【0019】
記録動作をスタートする際に、ソフトにてヒータリレー信号(a)をONにする。次に、ヒータトライアック制御信号(b)に、位相制御発生回路11からヒータ位相制御信号を出力し、ヒータを最適温度まで加熱させ、一連の記録動作を行う。
【0020】
ヒータが異常加熱した時には、外部のコンパレータが異常を検知し、ヒータ制御回路1に高温検知の信号“H”が入力される。この場合、ヒータトライアック制御信号(b)は、そのままOFF制御となり、ヒータの加熱がSTOPされる。
【0021】
さらに、ヒータリレー強制OFF回路10にて、次のゼロクロス信号の立ち上がりで異常を検知し、ヒータリレーを強制OFFさせる。このフェールセーフ機能が動作することにより、安全性が保たれる。
【0022】
ヒータ加熱をSTOPさせることで温度が降下し、サーミスタコンパレータの出力が正常“L”になると、ヒータトライアック制御信号(b)はenableとなり、まだ位相制御信号が出力されている場合は、その信号が出力される。しかしながら、先ほどヒータリレー強制OFFが動作しているので、ヒータリレー制御信号(a)はOFF状態のままである。
【0023】
次に、ソフトによる、このヒータリレー強制OFF解除方法の1例を説明する。図2に、その制御フローを示す。また、図3は、タイミングチャートを示している。
ヒータリレー強制OFF解除回路10内に設けられた、ヒータリレーのON期間をカウントするカウンタは、ヒータ強制OFF機能が動作するとカウントをstopする。
【0024】
システム側は、そのカウンタ値(relay_count_r )をリードし(ステップS2)、同回路内のヒータリレー強制OFFレジスタに、そのデータを書き込む(relay_count_w )(ステップS3)。カウンタ値と書き込まれた値が一致すれば(ステップS4/YES)、ソフトが正常に動作していると判断し、ヒータ強制OFF信号を解除する(ステップS5)。これにより、その後のヒータリレー制御が可能となる。
【0025】
(第2の実施例)
図4は第2の実施例の構成例であり、図3はそのタイミングチャートを示したものである。また、図5は、第2の実施例の制御シーケンスを示したものである。
【0026】
ヒータリレー強制OFF解除回路内に設けられたゼロクロス信号をカウントするカウンタは、ヒータ強制OFF機能が動作するとカウントをstopする。
【0027】
システム側は、そのカウンタ値(zerox_count_r )をリードし、同回路内のヒータリレー強制OFFレジスタにそのデータを書き込む(zerox_count_w )(ステップS13)。この書き込まれた値がカウンタ値と一致すれば(ステップS14/YES)、ソフトが正常に動作していると判断し、ヒータ強制OFF信号を解除する(ステップS15)。これにより、その後のヒータリレー制御が可能となる。
【0028】
(第3の実施例)
図6は第3の実施例の構成例であり、図7はそのタイミングチャートを示したものである。
【0029】
第1の実施例および第2の実施例において、ヒータ強制OFF機能が動作した場合(ステップS11)、ヒータトライアック制御信号用の位相制御発生回路にセットされるデータも全消灯データにリセットされる(ステップS12、S13)。ヒータ強制OFF機能解除を行うと(ステップS14/YES、S15)、位相制御データのシステム側からの書き込みが有効になる。
【0030】
(実施例の効果)
第1の実施例により、ソフト暴走時のヒータ制御の安全性をさらに高めることが可能となり、定着ヒータの異常加熱による異常発生を未然に防止することが可能である。
【0031】
第2の実施例により、第1の実施例と同様のソフト暴走時の、ヒータ制御の安全性をさらに高める効果が得られる。
【0032】
第3の実施例により、第1および第2の実施例に対し、さらに安全性を高めることが可能となる。
【0033】
上記の各実施例によれば、ソフトによる強制OFF解除は、あらかじめ決められたシーケンスに基づいて解除できる構成としている。この為、上掲の従来の問題点は存在しない。
【0034】
【発明の効果】
以上の説明より明らかなように、本発明のヒータ制御回路は、ヒータリレーのON期間をカウントするカウンタを有し、そのカウンタ値とシステム側がセットした強制OFF用レジスタ値を比較し、一致すれば強制OFF機能を解除することで、ソフト暴走時のヒータ制御の安全性を担保している。これにより、ソフト暴走時のヒータ制御の安全性を高めることが可能となり、定着ヒータの異常加熱による異常発生を未然に防止することを可能とする。
【図面の簡単な説明】
【図1】本発明のヒータ制御回路の、第1の実施例を示す回路構成図である。
【図2】第1の実施例の、ヒータ制御回路の動作手順例を示すフローチャートである。
【図3】第1および第2の実施例の、ヒータ制御回路の動作タイミングチャートを示す。
【図4】第2の実施例の、ヒータ制御回路の回路構成図である。
【図5】第2の実施例の、ヒータ制御回路の動作手順例を示すフローチャートである。
【図6】第3の実施例の、ヒータ制御回路の回路構成図である。
【図7】第3の実施例の、ヒータ制御回路の動作タイミングチャートを示す。
【図8】従来のヒータ制御回路の構成例を示す回路図である。
【符号の説明】
1 ヒータ制御回路
10 ヒータリレー強制OFF解除回路
11 位相制御発生回路

Claims (5)

  1. ヒータ温度異常を検知し強制的に供給電源をOFFにするヒータ制御回路であり、
    前記供給電源のON/OFFを切り替えるリレーと、
    前記リレーのON期間をカウントするカウンタと、
    前記OFF状態を保持するメモリ機能部とを有し、
    前記カウントしたカウンタ値と、当該ヒータ制御回路を制御するシステム側がセットした強制OFF用のレジスタ値とを比較し、該比較の結果に基き前記リレーの切換を制御することにより、ソフト暴走時のヒータ制御の安全性を高めたことを特徴とするヒータ制御回路。
  2. 前記ソフト暴走有無の検知は、前記比較の結果が一致するか否かにより行うことを特徴とする請求項1に記載のヒータ制御回路。
  3. 前記カウンタは、前記ヒータリレーのON期間を、前記供給電源のゼロクロス信号をカウントして取得し、該カウントしたカウンタ値と前記システム側がセットした強制OFF用レジスタ値とを比較し、一致すれば前記強制OFF機能を解除することで、ソフト暴走時のヒータ制御の安全性をさらに高めたことを特徴とする請求項1または2に記載のヒータ制御回路。
  4. 前記強制OFF機能が動作した場合、ヒータ制御回路の位相を制御する制御用信号の位相制御発生回路にセットされるデータを含めて、一旦全消灯データにリセットすることを特徴とする請求項1から3の何れかに記載のヒータ制御回路。
  5. 前記リセットする電源は、例えば、プリンタ、コピー、FAX、複合機などを制御する、定着部のヒータ制御回路へ適用されることを特徴とする請求項4に記載のヒータ制御回路。
JP2003153458A 2003-05-29 2003-05-29 ヒータ制御回路 Pending JP2004355984A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003153458A JP2004355984A (ja) 2003-05-29 2003-05-29 ヒータ制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003153458A JP2004355984A (ja) 2003-05-29 2003-05-29 ヒータ制御回路

Publications (1)

Publication Number Publication Date
JP2004355984A true JP2004355984A (ja) 2004-12-16

Family

ID=34048406

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003153458A Pending JP2004355984A (ja) 2003-05-29 2003-05-29 ヒータ制御回路

Country Status (1)

Country Link
JP (1) JP2004355984A (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08303287A (ja) * 1995-05-10 1996-11-19 Fujitsu Ten Ltd 電子燃料噴射制御装置のフェールセーフモードからの復帰方法及び車両用電子燃料噴射制御装置
JPH1130927A (ja) * 1997-07-10 1999-02-02 Ricoh Co Ltd 画像形成装置
JP2000137501A (ja) * 1998-11-02 2000-05-16 Unisia Jecs Corp Ramの診断装置
JP2002222017A (ja) * 2001-01-24 2002-08-09 Canon Inc 温度制御装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08303287A (ja) * 1995-05-10 1996-11-19 Fujitsu Ten Ltd 電子燃料噴射制御装置のフェールセーフモードからの復帰方法及び車両用電子燃料噴射制御装置
JPH1130927A (ja) * 1997-07-10 1999-02-02 Ricoh Co Ltd 画像形成装置
JP2000137501A (ja) * 1998-11-02 2000-05-16 Unisia Jecs Corp Ramの診断装置
JP2002222017A (ja) * 2001-01-24 2002-08-09 Canon Inc 温度制御装置

Similar Documents

Publication Publication Date Title
US11006013B2 (en) Image processing apparatus, having second processor to verify boot program has been altered, method of controlling the same, and storage medium
KR20190009260A (ko) 정보 처리장치 및 정보 처리장치의 제어방법
US11418671B2 (en) Information processing apparatus, and method of controlling the same
US20220021788A1 (en) Information processing apparatus, information processing method, and storage medium
JP3638199B2 (ja) 画像形成装置
JP2004355984A (ja) ヒータ制御回路
US20180131269A1 (en) Power supply apparatus and method of controlling power supply apparatus
JP2960792B2 (ja) サーマルヘッド異常加熱防止装置
JP5651965B2 (ja) 画像形成装置、画像形成方法およびプログラム
JP2004077595A (ja) ヒータ制御回路及び画像形成装置
JP6541750B2 (ja) 電子機器、電子機器の制御部への電力制御方法
JP2004139008A (ja) 省電力センサ検出装置
JP2011008310A (ja) データ処理装置、省電力制御方法、省電力制御プログラム及び記録媒体
JP2000098798A (ja) 熱定着装置のフェールセーフ装置
JP2005091935A (ja) 定着装置
JP7215262B2 (ja) 情報処理装置およびプログラム
JPH08262923A (ja) 記録装置
JP3249680B2 (ja) 画像記録装置
JP2011060178A (ja) 電子機器、画像形成装置、電源制御装置および電源制御方法
JP6242433B2 (ja) 電子機器、電子機器の制御部への電力制御方法
JP2003057991A (ja) 画像形成装置およびその異常処理方法
JP2020042424A (ja) 情報処理装置および制御方法
JP2004240148A (ja) 画像形成装置の熱定着装置
JP4378195B2 (ja) 画像形成装置
JP2013250312A (ja) 異常検知装置、画像形成装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050916

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070131

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070220

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070626