JP2004355469A - 電子タグ用インレット - Google Patents
電子タグ用インレット Download PDFInfo
- Publication number
- JP2004355469A JP2004355469A JP2003154302A JP2003154302A JP2004355469A JP 2004355469 A JP2004355469 A JP 2004355469A JP 2003154302 A JP2003154302 A JP 2003154302A JP 2003154302 A JP2003154302 A JP 2003154302A JP 2004355469 A JP2004355469 A JP 2004355469A
- Authority
- JP
- Japan
- Prior art keywords
- antenna
- semiconductor chip
- inlet
- electronic tag
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Abstract
【課題】非接触型電子タグ用インレットの薄型化、高信頼化を図る。
【解決手段】電子タグ用インレットは、ポリイミド樹脂フィルムからなる長方形の絶縁フィルムの一面に接着したＣｕ膜からなるアンテナ１４と、このアンテナ１４に接続された半導体チップ５とを備えている。アンテナ１４に形成された「Ｌ」字状のスリット１５のコーナー部には、アンテナ１４を構成するＣｕ膜を取り除いて絶縁フィルムを露出させた矩形の切り欠き１６が設けられている。また、この切り欠き１６の内側には、アンテナ１４と一体に構成され、先端がスリット１５のコーナー部方向に延在する４本のリードパターン１７が形成されている。半導体チップ５のＡｕバンプ（９ａ、９ｂ、９ｃ、９ｄ）は、Ａｕ−Ｓｎ共晶合金層を介してリードパターン１７に接続されている。
【選択図】 図２９
【解決手段】電子タグ用インレットは、ポリイミド樹脂フィルムからなる長方形の絶縁フィルムの一面に接着したＣｕ膜からなるアンテナ１４と、このアンテナ１４に接続された半導体チップ５とを備えている。アンテナ１４に形成された「Ｌ」字状のスリット１５のコーナー部には、アンテナ１４を構成するＣｕ膜を取り除いて絶縁フィルムを露出させた矩形の切り欠き１６が設けられている。また、この切り欠き１６の内側には、アンテナ１４と一体に構成され、先端がスリット１５のコーナー部方向に延在する４本のリードパターン１７が形成されている。半導体チップ５のＡｕバンプ（９ａ、９ｂ、９ｃ、９ｄ）は、Ａｕ−Ｓｎ共晶合金層を介してリードパターン１７に接続されている。
【選択図】 図２９
Description
【０００１】
【発明の属する技術分野】
本発明は、非接触型電子タグ用インレットに関し、特に、電子タグ用インレットの薄型化、高信頼化に適用して有効な技術に関する。
【０００２】
【従来の技術】
非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグである。
【０００３】
特開平１０−１３２９６号公報（特許文献１）には、この種の非接触型電子タグの一例が開示されている。この電子タグは、マイクロ波受信用のアンテナをリードフレームで構成し、このリードフレーム上に実装した半導体チップを樹脂封止した構成になっている。
【０００４】
【特許文献１】
特開平１０−１３２９６号公報
【０００５】
【発明が解決しようとする課題】
電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【０００６】
しかしながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が複雑であることから、その製造コストが高く、これが電子タグの普及を妨げる一因となっている。
【０００７】
そこで、本発明者は、構造を単純化した安価な電子タグ用インレットの開発を進めている。このインレットは、リードフレームで構成したアンテナに半導体チップを実装し、アンテナと半導体チップをＡｕワイヤで電気的に接続すると共に、半導体チップとＡｕワイヤをポッティング樹脂で封止した構造になっている。
【０００８】
しかしながら、上記インレットは、リードフレームで構成したアンテナと半導体チップをＡｕワイヤで接続しているため、半導体チップとＡｕワイヤをポッティング樹脂で封止すると、インレット全体の厚さが０．６ｍｍ前後まで厚くなってしまい、電子タグ用インレットに求められる薄型化を実現できないという問題や、アンテナ部の屈曲変形に対して十分な柔軟性が得られ難いという問題が生じている。
【０００９】
本発明の目的は、電子タグ用インレットの薄型化、高信頼化を実現することができる技術を提供することにある。
【００１０】
本発明の他の目的は、薄型で柔軟性が高く、しかも低価格な電子タグ用インレットを実現することができる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の電子タグ用インレットは、絶縁フィルムと、前記絶縁フィルムの一面に形成された導体層からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えているものである。
【００１４】
本発明の電子タグ用インレットは、前記アンテナの一部に、前記絶縁フィルムが露出する切り欠きが設けられ、前記切り欠きの内側に、一端が前記アンテナに接続され、他端が前記切り欠きの内側に延在する前記導体膜からなる複数個のリードパターンが形成され、前記複数個のバンプ電極は、それぞれのバンプ電極の対応する位置に形成された前記リードパターンの表面に接続されているものである。
【００１５】
また、上記電子タグ用インレットの製造方法は、（ａ）導体層からなる複数のアンテナが互いに分離された状態で形成された長尺の絶縁フィルムを用意する工程と、（ｂ）前記絶縁フィルムに形成された前記複数のアンテナのそれぞれに半導体チップを接続する工程と、（ｃ）前記複数のアンテナのそれぞれに接続された前記半導体チップを樹脂封止する工程と、（ｄ）前記（ａ）工程、（ｂ）工程および（ｃ）工程によって製造された電子タグ用インレットの良否を検査する工程とを含み、前記長尺の絶縁フィルムをリールに巻き取った状態で前記（ａ）工程から前記（ｄ）工程まで搬送するようにしたものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１は、本実施形態の電子タグ用インレットを示す平面図（表面側）、図２は、図１の一部を拡大して示す平面図、図３は、本実施形態の電子タグ用インレットを示す側面図、図４は、本実施形態の電子タグ用インレットを示す平面図（裏面側）、図５は、図４の一部を拡大して示す平面図である。
【００１８】
本実施形態の電子タグ用インレット（以下、単にインレットという）１は、マイクロ波受信用のアンテナを備えた非接触型電子タグの主要部を構成するものである。このインレット１は、細長い長方形の絶縁フィルム２の一面に接着されたＣｕ箔からなるアンテナ３と、表面および側面がポッティング樹脂４で封止された状態でアンテナ３に接続された半導体チップ５とを備えている。絶縁フィルム２の一面（アンテナ３が形成された面）には、アンテナ３や半導体チップ５を保護するためのカバーフィルム６が必要に応じてラミネートされる。
【００１９】
上記絶縁フィルム２の長辺方向に沿ったアンテナ３の長さは、例えば５６ｍｍであり、周波数２．４５ＧＨｚのマイクロ波を効率よく受信できるように最適化されている。また、アンテナ３の幅は３ｍｍであり、インレット１の小型化と強度の確保とが両立できるように最適化されている。
【００２０】
アンテナ３のほぼ中央部には、その一端がアンテナ３の外縁に達する「Ｌ」字状のスリット７が形成されており、このスリット７の中途部には、ポッティング樹脂４で封止された半導体チップ５が実装されている。
【００２１】
図６および図７は、上記スリット７が形成されたアンテナ３の中央部付近を拡大して示す平面図であり、図６はインレット１の表面側、図７は裏面側をそれぞれ示している。なお、これらの図では、半導体チップ５を封止するポッティング樹脂４およびカバーフィルム６の図示は、省略してある。
【００２２】
図示のように、スリット７の中途部には、絶縁フィルム２の一部を打ち抜いて形成したデバイスホール８が形成されており、前記半導体チップ５は、このデバイスホール８の中央部に配置されている。デバイスホール８の寸法は、例えば縦×横＝０．８ｍｍ×０．８ｍｍであり、半導体チップ５の寸法は、縦×横＝０．４８ｍｍ×０．４８ｍｍである。
【００２３】
図６に示すように、半導体チップ５の主面上には、例えば４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。また、これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのそれぞれには、アンテナ３と一体に形成され、その一端がデバイスホール８の内側に延在するリード１０が接続されている。
【００２４】
上記４本のリード１０のうち、２本のリード１０は、スリット７によって２分割されたアンテナ３の一方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ａ、９ｃと電気的に接続されている。また、残り２本のリード１０は、アンテナ３の他方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ｂ、９ｄと電気的に接続されている。
【００２５】
図８は、上記半導体チップ５の主面に形成された４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトを示す平面図、図９は、Ａｕバンプ９ａの近傍の拡大断面図、図１０は、Ａｕバンプ９ｃの近傍の拡大断面図、図１１は、半導体チップ５に形成された回路のブロック図である。
【００２６】
半導体チップ５は、厚さ＝０．１５ｍｍ程度の単結晶シリコン基板からなり、その主面には、図１１に示すような整流・送信、クロック抽出、セレクタ、カウンタ、ＲＯＭなどからなる回路が形成されている。ＲＯＭは、１２８ビットの記憶容量を有しており、バーコードなどの記憶媒体に比べて大容量のデータを記憶することができる。また、ＲＯＭに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点がある。
【００２７】
上記回路が形成された半導体チップ５の主面上には、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、図８の二点鎖線で示す一対の仮想的な対角線上に位置し、かつこれらの対角線の交点（半導体チップ５の主面の中心）からの距離がほぼ等しくなるようにレイアウトされている。これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、例えば周知の電解メッキ法を用いて形成されたもので、その高さは、例えば１５μｍ程度である。
【００２８】
なお、これらＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトは、図８に示したレイアウトに限られるものではないが、チップ接続時の加重に対してバランスを取りやすいレイアウトであることが好ましく、例えば平面レイアウトにおいてＡｕバンプの接線によって形成される多角形が、チップの中心を囲む様に配置するのが好ましい。
【００２９】
上記４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのうち、例えばＡｕバンプ９ａは、前記図１１に示す回路の入力端子を構成し、Ａｕバンプ９ｂは、ＧＮＤ端子を構成している。また、残り２個のＡｕバンプ９ｃ、９ｄは、上記回路には続されていないダミーのバンプを構成している。
【００３０】
図９に示すように、回路の入力端子を構成するＡｕバンプ９ａは、半導体チップ５の主面を覆うパッシベーション膜２０とポリイミド樹脂２１とをエッチングして露出させた最上層メタル配線２２の上に形成されている。また、Ａｕバンプ９ａと最上層メタル配線２２との間には、両者の密着力を高めるためのバリアメタル膜２３が形成されている。パッシベーション膜２０は、例えば酸化シリコン膜と窒化シリコン膜との積層膜で構成され、最上層メタル配線２２は、例えばＡｌ合金膜で構成されている。また、バリアメタル膜２３は、例えばＡｌ合金膜に対する密着力が高いＴｉ膜と、Ａｕバンプ９ａに対する密着力が高いＰｄ膜との積層膜で構成されている。図示は省略するが、回路のＧＮＤ端子を構成するＡｕバンプ９ｂと最上層メタル配線２２との接続部も、上記と同様の構成になっている。一方、図１０に示すように、ダミーのバンプを構成するＡｕバンプ９ｃ（および９ｄ）は、上記最上層メタル配線２２と同一配線層に形成されたメタル層２４に接続されているが、このメタル層２４は、前記回路に接続されていない。
【００３１】
このように、本実施の形態のインレット１は、絶縁フィルム２の一面に形成したアンテナ３の一部に、その一端がアンテナ３の外縁に達するスリット７を設け、このスリット７によって２分割されたアンテナ３の一方に半導体チップ５の入力端子（Ａｕバンプ９ａ）を接続し、他方に半導体チップ５のＧＮＤ端子（Ａｕバンプ９ｂ）を接続する。この構成により、アンテナ３の実効的な長さを長くすることができるので、必要なアンテナ長を確保しつつ、インレット１の小型化を図ることができる。
【００３２】
また、本実施の形態のインレット１は、半導体チップ５の主面上に、回路の端子を構成するＡｕバンプ９ａ、９ｂとダミーのＡｕバンプ９ｃ、９ｄとを設け、これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄをアンテナ３のリード１０に接続する。この構成により、回路に接続された２個のＡｕバンプ９ａ、９ｂのみをリード１０に接続する場合に比べて、Ａｕバンプとリード１０の実効的な接触面積が大きくなるので、Ａｕバンプとリード１０の接着強度、すなわち両者の接続信頼性が向上する。また、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄを図８に示したようなレイアウトで半導体チップ５の主面上に配置することにより、Ａｕバンプ９ａ、９ｂ、９ｃ、９ｄにリード１０を接続した際に、半導体チップ５が絶縁フィルム２に対して傾くことがない。これにより、半導体チップ５をポッティング樹脂４で確実に封止することができるので、インレット１の製造歩留まりが向上する。
【００３３】
次に、上記のように構成されたインレット１の製造方法を図１２〜図２０を用いて説明する。
【００３４】
図１２は、インレット１の製造に用いる絶縁フィルム２を示す平面図、図１３は、図１２の一部を拡大して示す平面図である。
【００３５】
図に示すように、絶縁フィルム２は、リール２５に巻き取られた状態でインレット１の製造工程に搬入される。この絶縁フィルム２の一面には、あらかじめ多数のアンテナ３が所定の間隔で形成されている。これらのアンテナ３を形成するには、例えば絶縁フィルム２の一面に厚さ１８μｍ程度のＣｕ箔を接着し、このＣｕ箔をアンテナ３の形状にエッチングする。このとき、それぞれのアンテナ３に、前述したスリット７およびリード１０を形成する。その後、リード１０の表面にＳｎ（錫）メッキを施す。絶縁フィルムおよびアンテナをさらに薄く形成するには、例えば厚さ３８μｍ程度の絶縁フィルム表面に、第１のＣｕ膜をスパッタリング法により形成し、前記第１のＣｕ膜をシード層として電解メッキ法により、前記第１のＣｕ膜よりも厚い第２のＣｕ膜を形成し、これら第１および第２のＣｕ膜をパターニングすればよい。
【００３６】
上記絶縁フィルム２は、フィルムキャリアテープの規格に従ったもので、例えば幅５０μｍまたは７０ｍｍ、厚さ７５μｍのポリイミド樹脂フィルムからなり、その一部には、前記図６、図７に示したデバイスホール８が形成されている。また、絶縁フィルム２の両側部には、絶縁フィルム２を搬送するためのスプロケットホール２６が所定の間隔で形成されている。デバイスホール８およびスプロケットホール２６は、絶縁フィルム２の一部をパンチで打ち抜くことによって形成される。
【００３７】
次に、図１４に示すように、ボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム２を移動させながら、アンテナ３に半導体チップ５を接続する。
【００３８】
アンテナ３に半導体チップ５を接続するには、図１５（図１４の要部拡大図）に示すように、１００℃程度に加熱したボンディングステージ３１の上に半導体チップ５を搭載し、この半導体チップ５の真上に絶縁フィルム２のデバイスホール８を位置決めした後、デバイスホール８の内側に突出したリード１０の上面に４００℃程度に加熱したボンディングツール３２を押し当て、Ａｕバンプ（９ａ〜９ｄ）とリード１０を接触させる。このとき、ボンディングツール３２に所定の荷重を２秒程度印加することにより、リード１０の表面に形成されたＳｎメッキとＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ−Ｓｎ共晶合金層が形成され、Ａｕバンプ（９ａ〜９ｄ）とリード１０が互いに接着する。
【００３９】
次に、ボンディングステージ３１の上に新たな半導体チップ５を搭載し、続いて絶縁フィルム２をアンテナ３の１ピッチ分だけ移動させた後、上記と同様の操作を行うことによって、この半導体チップ５をアンテナ３に接続する。以後、上記と同様の操作を繰り返すことによって、絶縁フィルム２に形成された全てのアンテナ３に半導体チップ５を接続する。半導体チップ５とアンテナ３の接続作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の樹脂封止工程に搬送される。
【００４０】
なお、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接続信頼性を向上させるためには、図１６に示すように、４本のリード１０をアンテナ３の長辺方向と直交する方向に延在させた方がよい。図１７に示すように、４本のリード１０をアンテナ３の長辺方向と平行に延在させた場合は、完成したインレット１を折り曲げたときに、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接合部に強い引っ張り応力が働くので、両者の接続信頼性が低下する虞れがある。
【００４１】
半導体チップ５の樹脂封止工程では、図１８および図１９に示すように、デバイスホール８の内側に実装された半導体チップ５の上面および側面にディスペンサ３３などを使ってポッティング樹脂４を供給し、その後、ポッティング樹脂４を加熱炉内でベークする。図示は省略するが、この樹脂封止工程においても、絶縁フィルム２を移動させながら、ポッティング樹脂４の供給およびベーク処理を行う。そして、樹脂封止作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の検査工程に搬送され、半導体チップ５とアンテナ３の接続状態や外観の良否の検査が行われる。絶縁フィルム２に形成された多数のアンテナ３は、互いに電気的に分離された状態になっているので、個々のアンテナ３と半導体チップ５の導通試験は、容易に実施することができる。その後、絶縁フィルム２の一面（アンテナ３が形成された面）にカバーフィルム６（図３参照）をラミネートすることにより、インレット１の製造工程が完了する。
【００４２】
上記のようにして製造されたインレット１は、図２０に示すように、リール２５に巻き取られた状態で梱包され、顧客先に出荷される。
【００４３】
上記インレット１を購入した顧客は、絶縁フィルム２を切断することによって、前記図１〜図５に示すような個片化されたインレット１を得た後、このインレット１と他の部材とを組み合わせて電子タグを作製する。例えば図２１は、インレット１の裏面に両面接着テープなどを貼り付けて電子タグを作製し、これを伝票３４などの物品の表面に貼り付けた例を示している。
【００４４】
上記した本実施の形態によれば、フレキシブルな絶縁フィルム２の一面に貼り付けた薄いＣｕ箔によってアンテナ３を構成しているので、Ｃｕを基材とするアンテナを有するインレットに比較して、薄型であり、かつ柔軟性に富むインレット１を実現することができる。また、アンテナ３と一体に形成されたリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を直接接続しているので、ボンディングワイヤを使ってアンテナ３と半導体チップ５を接続する方式に比べると、ワイヤのループがない分、インレット１の厚さを薄くすることができる。
また、多数のアンテナ３を所定の間隔で形成した絶縁フィルム２を使用することにより、インレット１の製造、すなわちアンテナ３と半導体チップ５の接続、半導体チップ５の樹脂封止および検査とその後の出荷を一貫して行うことができる。
【００４５】
また、半導体チップ５を絶縁フィルムのデバイスホール８内に配置し、デバイスホール８の内側でリード１０と半導体チップ５の端子を接続しているので、リード１０と端子の接続部の外観検査が容易であると共に、ポッティング樹脂４の充填によるリード１０と端子の接続部の保護も容易である。
【００４６】
前記実施の形態では、デバイスホール８を形成した絶縁フィルム２を使用してインレット１を製造したが、例えば図２２に示すように、デバイスホール８を有しない絶縁フィルム１２の一面に前述した方法でアンテナ３およびリード１０を一体形成し、このリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を接続してもよい。この場合は、リード１０と端子（Ａｕバンプ９ａ、９ｂ）を接続した後、図２３に示すように、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の隙間にアンダーフィル樹脂１３を充填する。
【００４７】
上記のような絶縁フィルム１２を使用する場合は、デバイスホール８を形成した絶縁フィルム２を使用する場合に比べてリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続を確実に行うことができるので、両者の接続信頼性が向上し、ダミーバンプ（９ｃ、９ｄ）を省略することも可能である。但し、絶縁フィルム１２の裏面側からリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続部を視認できないので、外観検査方法に工夫が必要となる。また、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の極めて狭い隙間にアンダーフィル樹脂１３を確実に充填するための工夫が必要となる。
【００４８】
前記実施の形態では、ポリイミド樹脂からなる絶縁フィルム２に貼り付けたＣｕ箔を使ってアンテナ３を構成したが、例えば絶縁フィルム２の一面に貼り付けたＡｌ（アルミニウム）箔を使ってアンテナ３を構成したり、絶縁フィルム２をポリイミド樹脂よりも安価な樹脂（例えばポリエチレンテレフタレートなど）で構成したりすることにより、インレット１の材料コストを低減することができる。アンテナ３をＡｌ箔で構成した場合、半導体チップ５のＡｕバンプ（９ａ〜９ｄ）とアンテナ３との接続は、例えば超音波と加熱を併用したＡｕ／Ａｌ接合の形成によって行うことが好ましい。
【００４９】
（実施の形態２）
前記実施の形態１では、デバイスホール８を形成した絶縁フィルム２を使用してインレット１を製造したが、本実施の形態では、前記図２２、図２３に示したようなデバイスホールを有しない絶縁フィルム１２を使ったＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）型インレットの製造方法の一例を説明する。
【００５０】
図２４は、ＣＯＦ型インレットの製造に用いる絶縁フィルム１２の一部を示す平面図である。絶縁フィルム１２は、例えば厚さ３８μｍ程度の薄いポリイミド樹脂フィルムからなり、その一面には、スリット１５を設けた多数のアンテナ１４が所定の間隔で形成されている。アンテナ１４は、Ｃｕを主成分とする金属膜で構成される。
【００５１】
上記アンテナ１４を形成するには、まず絶縁フィルム１２の表面にスパッタリング法で０．１μｍ以下の薄いＣｕ膜を形成した後、このＣｕ膜の表面に電解メッキ法で膜厚９μｍ程度のＣｕ膜を成長させる。次に、フォトリソグラフィ技術を使ってこれらのＣｕ膜をアンテナ１４の形状にパターニングした後、その表面に無電解メッキ法で膜厚０．４６μｍ程度のＳｎ膜を形成する。
【００５２】
上記のような方法でアンテナ１４を形成した絶縁フィルム１２は、Ｃｕ箔を接着してアンテナを形成した前記実施の形態１の絶縁フィルム２に比べると、アンテナ１４を構成するＣｕ膜の膜厚が薄く、しかも絶縁フィルム１２の表面にＣｕ膜を形成する際に接着剤を使用しないので、薄く、可撓性に富んでおり、折り曲げ強度が非常に高いという特長がある。
【００５３】
図２５は、上記アンテナ１４の中央部付近を拡大して示す平面図である。アンテナ１４のほぼ中央部には、その一端がアンテナ１４の外縁に達する「Ｌ」字状のスリット１５が設けられており、このスリット１５のコーナー部には、アンテナ１４を構成するＣｕ膜を取り除いて絶縁フィルム１２を露出させた矩形の切り欠き１６が設けられている。また、この切り欠き１６の内側には、アンテナ１４と一体に構成され、先端がスリット１５のコーナー部方向に延在する４本のリードパターン１７が形成されている。これら４本のリードパターン１７の面積は、互いに同一である。スリット１５、切り欠き１６およびリードパターン１７は、前述したＣｕ膜をアンテナ１４の形状にパターニングする際に同時に形成される。
【００５４】
上記のような絶縁フィルム１２を使用したＣＯＦ型インレットの製造は、図２６に示すようなフローに従って行われる。
【００５５】
まず、Ａｕバンプウエハをダイシングすることによって得た半導体チップ５と、上記のようなアンテナ１４が形成された絶縁フィルム１２とを用意する。半導体チップ５は、前記実施の形態１で用いたものと同じもの（図８〜図１１参照）である。また、絶縁フィルム１２は、前記実施の形態１と同様、リールに巻かれた状態で製造ラインに搬入される。
【００５６】
次に、図２７に示すように、ボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム１２を移動させながら、アンテナ１４と半導体チップ５の接続（リードボンディング）を行う。
【００５７】
具体的には、図２８に示すように、４５０℃程度に加熱したボンディングステージ３１の上に半導体チップ５を搭載し、この半導体チップ５の真上にアンテナ１４のリードパターン１７を位置決めした後、１００℃程度に加熱したボンディングツール３２を絶縁フィルム１２の上面に押し当て、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７とを接触させる。このとき、ボンディングツール３２に所定の荷重を２秒程度印加することにより、リードパターン１７の表面に形成されたＳｎメッキとＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ−Ｓｎ共晶合金層が形成され、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７とが接着する。
【００５８】
図２９は、半導体チップ５のＡｕバンプ（９ａ〜９ｄ）とリードパターン１７との重なり状態を示す平面図である。本実施の形態では、アンテナ１４の一部に切り欠き１６を形成し、この切り欠き１６の内側に延在する４本のリードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続するようにしたので、以下に述べる理由によって、アンテナ１４と半導体チップ５との接続信頼性が高くなるという効果が得られる。
【００５９】
すなわち、アンテナ１４のスリット１５のコーナー部に切り欠き１６およびリードパターン１７を形成しない場合は、例えば図３０に示すように、スリット１５を跨ぐアンテナ１４の４箇所に半導体チップ５のＡｕバンプ（９ａ〜９ｄ）を接続することになる。ところが、このようにした場合は、Ａｕバンプ（９ａ〜９ｄ）の位置によって、その周囲に形成されるＣｕ膜のパターンが異なるため、熱拡散抵抗が異なる（図３０に示す例では、Ａｕバンプ９ａ、９ｃが接続される側の周囲の熱拡散経路は、Ａｕバンプ９ｂ、９ｄが接続される側の熱拡散経路よりも狭い）ため、ボンディングの際、熱拡散経路が広い側（Ａｕバンプ９ｂ、９ｄが接続される側）は、熱拡散経路が狭い側（Ａｕバンプ９ａ、９ｃが接続される側）よりも熱の拡散経路における熱抵抗が小さく、熱の拡散量が多くなる。
【００６０】
その結果、熱拡散経路が広い側でアンテナ１４の表面温度が低下し、Ａｕバンプ（９ｂ、９ｄ）とアンテナ１４との界面でＡｕ−Ｓｎ共晶合金層の形成が不十分となるために、Ａｕバンプ（９ｂ、９ｄ）とアンテナ１４との接着力が低下してしまう。また、例えば図３１に示すような箇所でアンテナ１４とＡｕバンプ（９ａ〜９ｄ）とを接続した場合は熱拡散経路が広い側でアンテナ１４と接する３個のＡｕバンプ（９ｂ、９ｃ、９ｄ）は、熱拡散経路が狭い側でアンテナ１４と接する１個のＡｕバンプ９ａに比べてアンテナ１４との接着強度が低下することになる。
【００６１】
しかし、熱拡散経路が広い側でアンテナ１４の表面温度が低下することを予め見越してボンディングステージ３１やボンディングツール３２の温度を高くすると、前記実施の形態１で用いた絶縁フィルム２のようなデバイスホール８を有しない絶縁フィルム１２の場合は、チップ搭載領域の絶縁フィルム１２が高温に曝されて熱変形し、不良品となってしまう。
【００６２】
これに対し、チップ搭載領域のアンテナ１４に前記のような切り欠き１６およびリードパターン１７を形成し、このリードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続するようにした場合は、リードパターン１７からの熱拡散経路が、切り欠きによって狭められているため、ボンディングの際にリードパターン１７からアンテナ１４へ向かう熱の拡散量が少なくなる。また、各リードパターンからの熱拡散経路が、切り欠きによってほぼ一様に狭められているため、４個のＡｕバンプ（９ａ〜９ｄ）のそれぞれとリードパターン１７との接合部は、ほぼ同じ温度になる。
【００６３】
リードパターン１７からアンテナ１４へ向かう熱の拡散量は、リードパターン１７の面積が小さいほど少なくなるが、小さすぎるとＡｕバンプ（９ａ〜９ｄ）との接触面積も小さくなるので、両者の接合強度が低下する。従って、熱拡散量の抑制と接触面積の確保とを両立させるには、リードパターン１７の幅をＡｕバンプ（９ａ〜９ｄ）の直径よりも僅かに大きい寸法（Ａｕバンプの直径＋両者の合わせ余裕寸法）に設定すればよい。
【００６４】
このように、チップ搭載領域のアンテナ１４に切り欠き１６およびリードパターン１７を形成し、リードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続することにより、ボンディングの際、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７との接合部の温度低下を抑制することができると共に、４個のＡｕバンプ（９ａ〜９ｄ）のそれぞれとリードパターン１７との接合部の温度を均一にすることができる。これにより、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７との界面に均一なＡｕ−Ｓｎ共晶合金層が形成され、両者の接合強度を高めることができるので、アンテナ１４と半導体チップ５との接続信頼性が高くなる。
【００６５】
なお、チップ搭載領域のアンテナ１４に設ける切り欠き１６およびリードパターン１７の形状は、上記したような鍬型ないしはスタグ（ｓｔａｇ）型に限定されるものではなく、４個のＡｕバンプ（９ａ〜９ｄ）と接触する部分の温度低下を防ぐと共に、温度均一性を実現することのできる形状であれば、任意の形状を採用することができる。
【００６６】
次に、図３２に示すように、半導体チップ５の下面と絶縁フィルム１２（およびアンテナ１４）との隙間にディスペンサ４０などを使ってアンダーフィル樹脂４１を充填した後、このアンダーフィル樹脂４１を加熱炉内で硬化させる。アンダーフィル樹脂４１を加熱炉内で硬化させる際は、まずアンダーフィル樹脂４１を半硬化させて絶縁フィルム１２をリール２５に巻き取り、次に、このリール２５を加熱炉内に搬入してアンダーフィル樹脂４１を完全硬化する。また、アンダーフィル樹脂４１を半硬化させた後、絶縁フィルム１２をリール２５に巻き取る工程に先立ち、アンテナ１４と半導体チップ５との接続の良否を判定する検査を行ってもよい。
【００６７】
図３３に示すように、半導体チップ５の下面に充填するアンダーフィル樹脂４１は、その最外縁部分が切り欠き１６の外側のアンテナ１４と接触していることが望ましい。すなわち、アンダーフィル樹脂４１の径は、切り欠き１６の径よりも大きいことが望ましい。これに対し、図３４に示すように、アンダーフィル樹脂４１の径が切り欠き１６の径よりも小さい場合は、切り欠き１６の内側の一部に、アンテナ１４にもアンダーフィル樹脂４１にも覆われていない絶縁フィルム１２が露出する。
【００６８】
絶縁フィルム１２は、極めて膜厚が薄いため、完成したインレットの一部に膜厚が薄い部分が存在すると、インレットを折り曲げた際、この薄い部分に応力が加わり、半導体チップ５がアンテナ１４から剥離する虞れがある。従って、前記図３２に示したように、切り欠き１６の内側の絶縁フィルム１２は、アンダーフィル樹脂４１で覆われていることが望ましい。またその際、図３５に示すように、切り欠き１６の径を半導体チップ５の径よりも小さくすることにより、切り欠き１６の内側の絶縁フィルム１２がアンダーフィル樹脂４１と半導体チップ５で覆われることになるので、半導体チップ５とアンテナ１４の接合部近傍のフィルム強度がさらに向上する。
【００６９】
従って、アンテナ１４に切り欠き１６およびリードパターン１７を形成する際には、アンダーフィル樹脂４１や半導体チップ５の寸法を考慮した上で、それらの形状や寸法を設計することが望ましい。
【００７０】
また、アンダーフィル樹脂４１は、エポキシなどの有機系樹脂で構成されているので、半導体チップ５の最表面にポリイミド樹脂などの有機系樹脂を形成しておくとよい。これにより、アンダーフィル樹脂４１と半導体チップ５との接着力が強化されるので、完成したインレットの折り曲げ強度（半導体チップ５とアンテナ１４との接続強度）が向上する。
【００７１】
上記した半導体チップ５の樹脂封止が完了すると、インレットの製造工程がほぼ終了する。このようにして製造されたＣＯＦ型インレットは、外観検査工程や最終選別工程を経た後、リールに巻き取られた状態で梱包されて顧客先に出荷され、絶縁フィルム１２から切断、分離される。
【００７２】
このように、本実施の形態によれば、薄く、小型で、しかも折り曲げ強度が非常に高いＣＯＦ型インレットを製造することができるので、熱、水分、機械的応力などが加わる劣悪な環境下での使用にも耐えられるインレットを提供することができる。
【００７３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７５】
本発明の一態様によれば、薄型で曲げ強度が高い電子タグ用インレットを低価格で実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である電子タグ用インレットを示す平面図（表面側）である。
【図２】図１の一部を拡大して示す平面図である。
【図３】本発明の一実施の形態である電子タグ用インレットを示す側面図である。
【図４】本発明の一実施の形態である電子タグ用インレットを示す平面図（裏面側）である。
【図５】図４の一部を拡大して示す平面図である。
【図６】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（表面側）である。
【図７】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（裏面側）である。
【図８】本発明の一実施の形態である電子タグ用インレットに実装された半導体チップの平面図である。
【図９】図８に示す半導体チップの主面に形成されたバンプ電極およびその近傍の断面図である。
【図１０】図８に示す半導体チップの主面に形成されたダミーバンプ電極およびその近傍の断面図である。
【図１１】図８に示す半導体チップの主面に形成された回路のブロック図である。
【図１２】本発明の一実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。
【図１３】図１２に示す絶縁フィルムの一部を拡大して示す平面図である。
【図１４】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。
【図１５】図１４に示すインナーリードボンダの要部を拡大して示す概略図である。
【図１６】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。
【図１７】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。
【図１８】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。
【図１９】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す絶縁フィルムの要部拡大平面図である。
【図２０】本発明の一実施の形態である電子タグ用インレットの製造に用いる絶縁フィルムをリールに巻き取った状態を示す側面図である。
【図２１】本発明の一実施の形態である電子タグ用インレットを用いた電子タグの使用方法を示す説明図である。
【図２２】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。
【図２３】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。
【図２４】本発明の他の実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。
【図２５】図２４に示す絶縁フィルムに形成されたアンテナの一部を拡大して示す平面図である。
【図２６】本発明の他の実施の形態である電子タグ用インレットの製造工程を示すフロー図である。
【図２７】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。
【図２８】図２７に示すインナーリードボンダの要部を拡大して示す概略図である。
【図２９】半導体チップのＡｕバンプとリードパターンとの重なり状態を示す平面図である。
【図３０】半導体チップのＡｕバンプとリードパターンとの重なり状態の比較例を示す平面図である。
【図３１】半導体チップのＡｕバンプとリードパターンとの重なり状態を比較例を示す平面図である。
【図３２】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。
【図３３】アンテナの一部に形成された切り欠きの寸法と、半導体チップを封止する樹脂の寸法との関係の一例を示す平面図である。
【図３４】アンテナの一部に形成された切り欠きの寸法と、半導体チップを封止する樹脂の寸法との関係の他の例を示す平面図である。
【図３５】アンテナの一部に形成された切り欠きの寸法と、半導体チップの寸法と、半導体チップを封止する樹脂の寸法との関係の一例を示す平面図である。
【符号の説明】
１ 電子タグ用インレット
２ 絶縁フィルム
３ アンテナ
４ ポッティング樹脂
５ 半導体チップ
６ カバーフィルム
７ スリット
８ デバイスホール
９ａ、９ｂ Ａｕバンプ
９ｃ、９ｄ ダミーバンプ
１０ リード
１２ 絶縁フィルム
１３ アンダーフィル樹脂
１４ アンテナ
１５ スリット
１６ 切り欠き
１７ リードパターン
２０ パッシベーション膜
２１ ポリイミド樹脂
２２ 最上層メタル配線
２３ バリアメタル膜
２４ メタル層
２５ リール
２６ スプロケットホール
３０ インナーリードボンダ
３１ ボンディングステージ
３２ ボンディングツール
３３ ディスペンサ
３４ 伝票
４０ ディスペンサ
４１ アンダーフィル樹脂
【発明の属する技術分野】
本発明は、非接触型電子タグ用インレットに関し、特に、電子タグ用インレットの薄型化、高信頼化に適用して有効な技術に関する。
【０００２】
【従来の技術】
非接触型の電子タグは、半導体チップ内のメモリ回路に所望のデータを記憶させ、マイクロ波を使ってこのデータを読み取るようにしたタグである。
【０００３】
特開平１０−１３２９６号公報（特許文献１）には、この種の非接触型電子タグの一例が開示されている。この電子タグは、マイクロ波受信用のアンテナをリードフレームで構成し、このリードフレーム上に実装した半導体チップを樹脂封止した構成になっている。
【０００４】
【特許文献１】
特開平１０−１３２９６号公報
【０００５】
【発明が解決しようとする課題】
電子タグは、半導体チップ内のメモリ回路にデータを記憶させるため、バーコードを利用したタグなどに比べて大容量のデータを記憶できる利点がある。また、メモリ回路に記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点もある。
【０００６】
しかしながら、この種の電子タグは、バーコードを利用したタグなどに比べて構造が複雑であることから、その製造コストが高く、これが電子タグの普及を妨げる一因となっている。
【０００７】
そこで、本発明者は、構造を単純化した安価な電子タグ用インレットの開発を進めている。このインレットは、リードフレームで構成したアンテナに半導体チップを実装し、アンテナと半導体チップをＡｕワイヤで電気的に接続すると共に、半導体チップとＡｕワイヤをポッティング樹脂で封止した構造になっている。
【０００８】
しかしながら、上記インレットは、リードフレームで構成したアンテナと半導体チップをＡｕワイヤで接続しているため、半導体チップとＡｕワイヤをポッティング樹脂で封止すると、インレット全体の厚さが０．６ｍｍ前後まで厚くなってしまい、電子タグ用インレットに求められる薄型化を実現できないという問題や、アンテナ部の屈曲変形に対して十分な柔軟性が得られ難いという問題が生じている。
【０００９】
本発明の目的は、電子タグ用インレットの薄型化、高信頼化を実現することができる技術を提供することにある。
【００１０】
本発明の他の目的は、薄型で柔軟性が高く、しかも低価格な電子タグ用インレットを実現することができる技術を提供することにある。
【００１１】
本発明の前記ならびにその他の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【００１２】
【課題を解決するための手段】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１３】
本発明の電子タグ用インレットは、絶縁フィルムと、前記絶縁フィルムの一面に形成された導体層からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えているものである。
【００１４】
本発明の電子タグ用インレットは、前記アンテナの一部に、前記絶縁フィルムが露出する切り欠きが設けられ、前記切り欠きの内側に、一端が前記アンテナに接続され、他端が前記切り欠きの内側に延在する前記導体膜からなる複数個のリードパターンが形成され、前記複数個のバンプ電極は、それぞれのバンプ電極の対応する位置に形成された前記リードパターンの表面に接続されているものである。
【００１５】
また、上記電子タグ用インレットの製造方法は、（ａ）導体層からなる複数のアンテナが互いに分離された状態で形成された長尺の絶縁フィルムを用意する工程と、（ｂ）前記絶縁フィルムに形成された前記複数のアンテナのそれぞれに半導体チップを接続する工程と、（ｃ）前記複数のアンテナのそれぞれに接続された前記半導体チップを樹脂封止する工程と、（ｄ）前記（ａ）工程、（ｂ）工程および（ｃ）工程によって製造された電子タグ用インレットの良否を検査する工程とを含み、前記長尺の絶縁フィルムをリールに巻き取った状態で前記（ａ）工程から前記（ｄ）工程まで搬送するようにしたものである。
【００１６】
【発明の実施の形態】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の部材には原則として同一の符号を付し、その繰り返しの説明は省略する。
【００１７】
（実施の形態１）
図１は、本実施形態の電子タグ用インレットを示す平面図（表面側）、図２は、図１の一部を拡大して示す平面図、図３は、本実施形態の電子タグ用インレットを示す側面図、図４は、本実施形態の電子タグ用インレットを示す平面図（裏面側）、図５は、図４の一部を拡大して示す平面図である。
【００１８】
本実施形態の電子タグ用インレット（以下、単にインレットという）１は、マイクロ波受信用のアンテナを備えた非接触型電子タグの主要部を構成するものである。このインレット１は、細長い長方形の絶縁フィルム２の一面に接着されたＣｕ箔からなるアンテナ３と、表面および側面がポッティング樹脂４で封止された状態でアンテナ３に接続された半導体チップ５とを備えている。絶縁フィルム２の一面（アンテナ３が形成された面）には、アンテナ３や半導体チップ５を保護するためのカバーフィルム６が必要に応じてラミネートされる。
【００１９】
上記絶縁フィルム２の長辺方向に沿ったアンテナ３の長さは、例えば５６ｍｍであり、周波数２．４５ＧＨｚのマイクロ波を効率よく受信できるように最適化されている。また、アンテナ３の幅は３ｍｍであり、インレット１の小型化と強度の確保とが両立できるように最適化されている。
【００２０】
アンテナ３のほぼ中央部には、その一端がアンテナ３の外縁に達する「Ｌ」字状のスリット７が形成されており、このスリット７の中途部には、ポッティング樹脂４で封止された半導体チップ５が実装されている。
【００２１】
図６および図７は、上記スリット７が形成されたアンテナ３の中央部付近を拡大して示す平面図であり、図６はインレット１の表面側、図７は裏面側をそれぞれ示している。なお、これらの図では、半導体チップ５を封止するポッティング樹脂４およびカバーフィルム６の図示は、省略してある。
【００２２】
図示のように、スリット７の中途部には、絶縁フィルム２の一部を打ち抜いて形成したデバイスホール８が形成されており、前記半導体チップ５は、このデバイスホール８の中央部に配置されている。デバイスホール８の寸法は、例えば縦×横＝０．８ｍｍ×０．８ｍｍであり、半導体チップ５の寸法は、縦×横＝０．４８ｍｍ×０．４８ｍｍである。
【００２３】
図６に示すように、半導体チップ５の主面上には、例えば４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。また、これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのそれぞれには、アンテナ３と一体に形成され、その一端がデバイスホール８の内側に延在するリード１０が接続されている。
【００２４】
上記４本のリード１０のうち、２本のリード１０は、スリット７によって２分割されたアンテナ３の一方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ａ、９ｃと電気的に接続されている。また、残り２本のリード１０は、アンテナ３の他方からデバイスホール８の内側に延在し、半導体チップ５のＡｕバンプ９ｂ、９ｄと電気的に接続されている。
【００２５】
図８は、上記半導体チップ５の主面に形成された４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトを示す平面図、図９は、Ａｕバンプ９ａの近傍の拡大断面図、図１０は、Ａｕバンプ９ｃの近傍の拡大断面図、図１１は、半導体チップ５に形成された回路のブロック図である。
【００２６】
半導体チップ５は、厚さ＝０．１５ｍｍ程度の単結晶シリコン基板からなり、その主面には、図１１に示すような整流・送信、クロック抽出、セレクタ、カウンタ、ＲＯＭなどからなる回路が形成されている。ＲＯＭは、１２８ビットの記憶容量を有しており、バーコードなどの記憶媒体に比べて大容量のデータを記憶することができる。また、ＲＯＭに記憶させたデータは、バーコードに記憶させたデータに比べて不正な改竄が困難であるという利点がある。
【００２７】
上記回路が形成された半導体チップ５の主面上には、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄが形成されている。これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、図８の二点鎖線で示す一対の仮想的な対角線上に位置し、かつこれらの対角線の交点（半導体チップ５の主面の中心）からの距離がほぼ等しくなるようにレイアウトされている。これらのＡｕバンプ９ａ、９ｂ、９ｃ、９ｄは、例えば周知の電解メッキ法を用いて形成されたもので、その高さは、例えば１５μｍ程度である。
【００２８】
なお、これらＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのレイアウトは、図８に示したレイアウトに限られるものではないが、チップ接続時の加重に対してバランスを取りやすいレイアウトであることが好ましく、例えば平面レイアウトにおいてＡｕバンプの接線によって形成される多角形が、チップの中心を囲む様に配置するのが好ましい。
【００２９】
上記４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄのうち、例えばＡｕバンプ９ａは、前記図１１に示す回路の入力端子を構成し、Ａｕバンプ９ｂは、ＧＮＤ端子を構成している。また、残り２個のＡｕバンプ９ｃ、９ｄは、上記回路には続されていないダミーのバンプを構成している。
【００３０】
図９に示すように、回路の入力端子を構成するＡｕバンプ９ａは、半導体チップ５の主面を覆うパッシベーション膜２０とポリイミド樹脂２１とをエッチングして露出させた最上層メタル配線２２の上に形成されている。また、Ａｕバンプ９ａと最上層メタル配線２２との間には、両者の密着力を高めるためのバリアメタル膜２３が形成されている。パッシベーション膜２０は、例えば酸化シリコン膜と窒化シリコン膜との積層膜で構成され、最上層メタル配線２２は、例えばＡｌ合金膜で構成されている。また、バリアメタル膜２３は、例えばＡｌ合金膜に対する密着力が高いＴｉ膜と、Ａｕバンプ９ａに対する密着力が高いＰｄ膜との積層膜で構成されている。図示は省略するが、回路のＧＮＤ端子を構成するＡｕバンプ９ｂと最上層メタル配線２２との接続部も、上記と同様の構成になっている。一方、図１０に示すように、ダミーのバンプを構成するＡｕバンプ９ｃ（および９ｄ）は、上記最上層メタル配線２２と同一配線層に形成されたメタル層２４に接続されているが、このメタル層２４は、前記回路に接続されていない。
【００３１】
このように、本実施の形態のインレット１は、絶縁フィルム２の一面に形成したアンテナ３の一部に、その一端がアンテナ３の外縁に達するスリット７を設け、このスリット７によって２分割されたアンテナ３の一方に半導体チップ５の入力端子（Ａｕバンプ９ａ）を接続し、他方に半導体チップ５のＧＮＤ端子（Ａｕバンプ９ｂ）を接続する。この構成により、アンテナ３の実効的な長さを長くすることができるので、必要なアンテナ長を確保しつつ、インレット１の小型化を図ることができる。
【００３２】
また、本実施の形態のインレット１は、半導体チップ５の主面上に、回路の端子を構成するＡｕバンプ９ａ、９ｂとダミーのＡｕバンプ９ｃ、９ｄとを設け、これら４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄをアンテナ３のリード１０に接続する。この構成により、回路に接続された２個のＡｕバンプ９ａ、９ｂのみをリード１０に接続する場合に比べて、Ａｕバンプとリード１０の実効的な接触面積が大きくなるので、Ａｕバンプとリード１０の接着強度、すなわち両者の接続信頼性が向上する。また、４個のＡｕバンプ９ａ、９ｂ、９ｃ、９ｄを図８に示したようなレイアウトで半導体チップ５の主面上に配置することにより、Ａｕバンプ９ａ、９ｂ、９ｃ、９ｄにリード１０を接続した際に、半導体チップ５が絶縁フィルム２に対して傾くことがない。これにより、半導体チップ５をポッティング樹脂４で確実に封止することができるので、インレット１の製造歩留まりが向上する。
【００３３】
次に、上記のように構成されたインレット１の製造方法を図１２〜図２０を用いて説明する。
【００３４】
図１２は、インレット１の製造に用いる絶縁フィルム２を示す平面図、図１３は、図１２の一部を拡大して示す平面図である。
【００３５】
図に示すように、絶縁フィルム２は、リール２５に巻き取られた状態でインレット１の製造工程に搬入される。この絶縁フィルム２の一面には、あらかじめ多数のアンテナ３が所定の間隔で形成されている。これらのアンテナ３を形成するには、例えば絶縁フィルム２の一面に厚さ１８μｍ程度のＣｕ箔を接着し、このＣｕ箔をアンテナ３の形状にエッチングする。このとき、それぞれのアンテナ３に、前述したスリット７およびリード１０を形成する。その後、リード１０の表面にＳｎ（錫）メッキを施す。絶縁フィルムおよびアンテナをさらに薄く形成するには、例えば厚さ３８μｍ程度の絶縁フィルム表面に、第１のＣｕ膜をスパッタリング法により形成し、前記第１のＣｕ膜をシード層として電解メッキ法により、前記第１のＣｕ膜よりも厚い第２のＣｕ膜を形成し、これら第１および第２のＣｕ膜をパターニングすればよい。
【００３６】
上記絶縁フィルム２は、フィルムキャリアテープの規格に従ったもので、例えば幅５０μｍまたは７０ｍｍ、厚さ７５μｍのポリイミド樹脂フィルムからなり、その一部には、前記図６、図７に示したデバイスホール８が形成されている。また、絶縁フィルム２の両側部には、絶縁フィルム２を搬送するためのスプロケットホール２６が所定の間隔で形成されている。デバイスホール８およびスプロケットホール２６は、絶縁フィルム２の一部をパンチで打ち抜くことによって形成される。
【００３７】
次に、図１４に示すように、ボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム２を移動させながら、アンテナ３に半導体チップ５を接続する。
【００３８】
アンテナ３に半導体チップ５を接続するには、図１５（図１４の要部拡大図）に示すように、１００℃程度に加熱したボンディングステージ３１の上に半導体チップ５を搭載し、この半導体チップ５の真上に絶縁フィルム２のデバイスホール８を位置決めした後、デバイスホール８の内側に突出したリード１０の上面に４００℃程度に加熱したボンディングツール３２を押し当て、Ａｕバンプ（９ａ〜９ｄ）とリード１０を接触させる。このとき、ボンディングツール３２に所定の荷重を２秒程度印加することにより、リード１０の表面に形成されたＳｎメッキとＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ−Ｓｎ共晶合金層が形成され、Ａｕバンプ（９ａ〜９ｄ）とリード１０が互いに接着する。
【００３９】
次に、ボンディングステージ３１の上に新たな半導体チップ５を搭載し、続いて絶縁フィルム２をアンテナ３の１ピッチ分だけ移動させた後、上記と同様の操作を行うことによって、この半導体チップ５をアンテナ３に接続する。以後、上記と同様の操作を繰り返すことによって、絶縁フィルム２に形成された全てのアンテナ３に半導体チップ５を接続する。半導体チップ５とアンテナ３の接続作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の樹脂封止工程に搬送される。
【００４０】
なお、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接続信頼性を向上させるためには、図１６に示すように、４本のリード１０をアンテナ３の長辺方向と直交する方向に延在させた方がよい。図１７に示すように、４本のリード１０をアンテナ３の長辺方向と平行に延在させた場合は、完成したインレット１を折り曲げたときに、Ａｕバンプ（９ａ〜９ｄ）とリード１０の接合部に強い引っ張り応力が働くので、両者の接続信頼性が低下する虞れがある。
【００４１】
半導体チップ５の樹脂封止工程では、図１８および図１９に示すように、デバイスホール８の内側に実装された半導体チップ５の上面および側面にディスペンサ３３などを使ってポッティング樹脂４を供給し、その後、ポッティング樹脂４を加熱炉内でベークする。図示は省略するが、この樹脂封止工程においても、絶縁フィルム２を移動させながら、ポッティング樹脂４の供給およびベーク処理を行う。そして、樹脂封止作業が完了した絶縁フィルム２は、リール２５に巻き取られた状態で次の検査工程に搬送され、半導体チップ５とアンテナ３の接続状態や外観の良否の検査が行われる。絶縁フィルム２に形成された多数のアンテナ３は、互いに電気的に分離された状態になっているので、個々のアンテナ３と半導体チップ５の導通試験は、容易に実施することができる。その後、絶縁フィルム２の一面（アンテナ３が形成された面）にカバーフィルム６（図３参照）をラミネートすることにより、インレット１の製造工程が完了する。
【００４２】
上記のようにして製造されたインレット１は、図２０に示すように、リール２５に巻き取られた状態で梱包され、顧客先に出荷される。
【００４３】
上記インレット１を購入した顧客は、絶縁フィルム２を切断することによって、前記図１〜図５に示すような個片化されたインレット１を得た後、このインレット１と他の部材とを組み合わせて電子タグを作製する。例えば図２１は、インレット１の裏面に両面接着テープなどを貼り付けて電子タグを作製し、これを伝票３４などの物品の表面に貼り付けた例を示している。
【００４４】
上記した本実施の形態によれば、フレキシブルな絶縁フィルム２の一面に貼り付けた薄いＣｕ箔によってアンテナ３を構成しているので、Ｃｕを基材とするアンテナを有するインレットに比較して、薄型であり、かつ柔軟性に富むインレット１を実現することができる。また、アンテナ３と一体に形成されたリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を直接接続しているので、ボンディングワイヤを使ってアンテナ３と半導体チップ５を接続する方式に比べると、ワイヤのループがない分、インレット１の厚さを薄くすることができる。
また、多数のアンテナ３を所定の間隔で形成した絶縁フィルム２を使用することにより、インレット１の製造、すなわちアンテナ３と半導体チップ５の接続、半導体チップ５の樹脂封止および検査とその後の出荷を一貫して行うことができる。
【００４５】
また、半導体チップ５を絶縁フィルムのデバイスホール８内に配置し、デバイスホール８の内側でリード１０と半導体チップ５の端子を接続しているので、リード１０と端子の接続部の外観検査が容易であると共に、ポッティング樹脂４の充填によるリード１０と端子の接続部の保護も容易である。
【００４６】
前記実施の形態では、デバイスホール８を形成した絶縁フィルム２を使用してインレット１を製造したが、例えば図２２に示すように、デバイスホール８を有しない絶縁フィルム１２の一面に前述した方法でアンテナ３およびリード１０を一体形成し、このリード１０に半導体チップ５の端子（Ａｕバンプ９ａ、９ｂ）を接続してもよい。この場合は、リード１０と端子（Ａｕバンプ９ａ、９ｂ）を接続した後、図２３に示すように、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の隙間にアンダーフィル樹脂１３を充填する。
【００４７】
上記のような絶縁フィルム１２を使用する場合は、デバイスホール８を形成した絶縁フィルム２を使用する場合に比べてリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続を確実に行うことができるので、両者の接続信頼性が向上し、ダミーバンプ（９ｃ、９ｄ）を省略することも可能である。但し、絶縁フィルム１２の裏面側からリード１０と端子（Ａｕバンプ９ａ、９ｂ）の接続部を視認できないので、外観検査方法に工夫が必要となる。また、リード１０と端子（Ａｕバンプ９ａ、９ｂ）の極めて狭い隙間にアンダーフィル樹脂１３を確実に充填するための工夫が必要となる。
【００４８】
前記実施の形態では、ポリイミド樹脂からなる絶縁フィルム２に貼り付けたＣｕ箔を使ってアンテナ３を構成したが、例えば絶縁フィルム２の一面に貼り付けたＡｌ（アルミニウム）箔を使ってアンテナ３を構成したり、絶縁フィルム２をポリイミド樹脂よりも安価な樹脂（例えばポリエチレンテレフタレートなど）で構成したりすることにより、インレット１の材料コストを低減することができる。アンテナ３をＡｌ箔で構成した場合、半導体チップ５のＡｕバンプ（９ａ〜９ｄ）とアンテナ３との接続は、例えば超音波と加熱を併用したＡｕ／Ａｌ接合の形成によって行うことが好ましい。
【００４９】
（実施の形態２）
前記実施の形態１では、デバイスホール８を形成した絶縁フィルム２を使用してインレット１を製造したが、本実施の形態では、前記図２２、図２３に示したようなデバイスホールを有しない絶縁フィルム１２を使ったＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ）型インレットの製造方法の一例を説明する。
【００５０】
図２４は、ＣＯＦ型インレットの製造に用いる絶縁フィルム１２の一部を示す平面図である。絶縁フィルム１２は、例えば厚さ３８μｍ程度の薄いポリイミド樹脂フィルムからなり、その一面には、スリット１５を設けた多数のアンテナ１４が所定の間隔で形成されている。アンテナ１４は、Ｃｕを主成分とする金属膜で構成される。
【００５１】
上記アンテナ１４を形成するには、まず絶縁フィルム１２の表面にスパッタリング法で０．１μｍ以下の薄いＣｕ膜を形成した後、このＣｕ膜の表面に電解メッキ法で膜厚９μｍ程度のＣｕ膜を成長させる。次に、フォトリソグラフィ技術を使ってこれらのＣｕ膜をアンテナ１４の形状にパターニングした後、その表面に無電解メッキ法で膜厚０．４６μｍ程度のＳｎ膜を形成する。
【００５２】
上記のような方法でアンテナ１４を形成した絶縁フィルム１２は、Ｃｕ箔を接着してアンテナを形成した前記実施の形態１の絶縁フィルム２に比べると、アンテナ１４を構成するＣｕ膜の膜厚が薄く、しかも絶縁フィルム１２の表面にＣｕ膜を形成する際に接着剤を使用しないので、薄く、可撓性に富んでおり、折り曲げ強度が非常に高いという特長がある。
【００５３】
図２５は、上記アンテナ１４の中央部付近を拡大して示す平面図である。アンテナ１４のほぼ中央部には、その一端がアンテナ１４の外縁に達する「Ｌ」字状のスリット１５が設けられており、このスリット１５のコーナー部には、アンテナ１４を構成するＣｕ膜を取り除いて絶縁フィルム１２を露出させた矩形の切り欠き１６が設けられている。また、この切り欠き１６の内側には、アンテナ１４と一体に構成され、先端がスリット１５のコーナー部方向に延在する４本のリードパターン１７が形成されている。これら４本のリードパターン１７の面積は、互いに同一である。スリット１５、切り欠き１６およびリードパターン１７は、前述したＣｕ膜をアンテナ１４の形状にパターニングする際に同時に形成される。
【００５４】
上記のような絶縁フィルム１２を使用したＣＯＦ型インレットの製造は、図２６に示すようなフローに従って行われる。
【００５５】
まず、Ａｕバンプウエハをダイシングすることによって得た半導体チップ５と、上記のようなアンテナ１４が形成された絶縁フィルム１２とを用意する。半導体チップ５は、前記実施の形態１で用いたものと同じもの（図８〜図１１参照）である。また、絶縁フィルム１２は、前記実施の形態１と同様、リールに巻かれた状態で製造ラインに搬入される。
【００５６】
次に、図２７に示すように、ボンディングステージ３１とボンディングツール３２とを備えたインナーリードボンダ３０にリール２５を装着し、ボンディングステージ３１の上面に沿って絶縁フィルム１２を移動させながら、アンテナ１４と半導体チップ５の接続（リードボンディング）を行う。
【００５７】
具体的には、図２８に示すように、４５０℃程度に加熱したボンディングステージ３１の上に半導体チップ５を搭載し、この半導体チップ５の真上にアンテナ１４のリードパターン１７を位置決めした後、１００℃程度に加熱したボンディングツール３２を絶縁フィルム１２の上面に押し当て、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７とを接触させる。このとき、ボンディングツール３２に所定の荷重を２秒程度印加することにより、リードパターン１７の表面に形成されたＳｎメッキとＡｕバンプ（９ａ〜９ｄ）との界面にＡｕ−Ｓｎ共晶合金層が形成され、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７とが接着する。
【００５８】
図２９は、半導体チップ５のＡｕバンプ（９ａ〜９ｄ）とリードパターン１７との重なり状態を示す平面図である。本実施の形態では、アンテナ１４の一部に切り欠き１６を形成し、この切り欠き１６の内側に延在する４本のリードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続するようにしたので、以下に述べる理由によって、アンテナ１４と半導体チップ５との接続信頼性が高くなるという効果が得られる。
【００５９】
すなわち、アンテナ１４のスリット１５のコーナー部に切り欠き１６およびリードパターン１７を形成しない場合は、例えば図３０に示すように、スリット１５を跨ぐアンテナ１４の４箇所に半導体チップ５のＡｕバンプ（９ａ〜９ｄ）を接続することになる。ところが、このようにした場合は、Ａｕバンプ（９ａ〜９ｄ）の位置によって、その周囲に形成されるＣｕ膜のパターンが異なるため、熱拡散抵抗が異なる（図３０に示す例では、Ａｕバンプ９ａ、９ｃが接続される側の周囲の熱拡散経路は、Ａｕバンプ９ｂ、９ｄが接続される側の熱拡散経路よりも狭い）ため、ボンディングの際、熱拡散経路が広い側（Ａｕバンプ９ｂ、９ｄが接続される側）は、熱拡散経路が狭い側（Ａｕバンプ９ａ、９ｃが接続される側）よりも熱の拡散経路における熱抵抗が小さく、熱の拡散量が多くなる。
【００６０】
その結果、熱拡散経路が広い側でアンテナ１４の表面温度が低下し、Ａｕバンプ（９ｂ、９ｄ）とアンテナ１４との界面でＡｕ−Ｓｎ共晶合金層の形成が不十分となるために、Ａｕバンプ（９ｂ、９ｄ）とアンテナ１４との接着力が低下してしまう。また、例えば図３１に示すような箇所でアンテナ１４とＡｕバンプ（９ａ〜９ｄ）とを接続した場合は熱拡散経路が広い側でアンテナ１４と接する３個のＡｕバンプ（９ｂ、９ｃ、９ｄ）は、熱拡散経路が狭い側でアンテナ１４と接する１個のＡｕバンプ９ａに比べてアンテナ１４との接着強度が低下することになる。
【００６１】
しかし、熱拡散経路が広い側でアンテナ１４の表面温度が低下することを予め見越してボンディングステージ３１やボンディングツール３２の温度を高くすると、前記実施の形態１で用いた絶縁フィルム２のようなデバイスホール８を有しない絶縁フィルム１２の場合は、チップ搭載領域の絶縁フィルム１２が高温に曝されて熱変形し、不良品となってしまう。
【００６２】
これに対し、チップ搭載領域のアンテナ１４に前記のような切り欠き１６およびリードパターン１７を形成し、このリードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続するようにした場合は、リードパターン１７からの熱拡散経路が、切り欠きによって狭められているため、ボンディングの際にリードパターン１７からアンテナ１４へ向かう熱の拡散量が少なくなる。また、各リードパターンからの熱拡散経路が、切り欠きによってほぼ一様に狭められているため、４個のＡｕバンプ（９ａ〜９ｄ）のそれぞれとリードパターン１７との接合部は、ほぼ同じ温度になる。
【００６３】
リードパターン１７からアンテナ１４へ向かう熱の拡散量は、リードパターン１７の面積が小さいほど少なくなるが、小さすぎるとＡｕバンプ（９ａ〜９ｄ）との接触面積も小さくなるので、両者の接合強度が低下する。従って、熱拡散量の抑制と接触面積の確保とを両立させるには、リードパターン１７の幅をＡｕバンプ（９ａ〜９ｄ）の直径よりも僅かに大きい寸法（Ａｕバンプの直径＋両者の合わせ余裕寸法）に設定すればよい。
【００６４】
このように、チップ搭載領域のアンテナ１４に切り欠き１６およびリードパターン１７を形成し、リードパターン１７とＡｕバンプ（９ａ〜９ｄ）とを接続することにより、ボンディングの際、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７との接合部の温度低下を抑制することができると共に、４個のＡｕバンプ（９ａ〜９ｄ）のそれぞれとリードパターン１７との接合部の温度を均一にすることができる。これにより、Ａｕバンプ（９ａ〜９ｄ）とリードパターン１７との界面に均一なＡｕ−Ｓｎ共晶合金層が形成され、両者の接合強度を高めることができるので、アンテナ１４と半導体チップ５との接続信頼性が高くなる。
【００６５】
なお、チップ搭載領域のアンテナ１４に設ける切り欠き１６およびリードパターン１７の形状は、上記したような鍬型ないしはスタグ（ｓｔａｇ）型に限定されるものではなく、４個のＡｕバンプ（９ａ〜９ｄ）と接触する部分の温度低下を防ぐと共に、温度均一性を実現することのできる形状であれば、任意の形状を採用することができる。
【００６６】
次に、図３２に示すように、半導体チップ５の下面と絶縁フィルム１２（およびアンテナ１４）との隙間にディスペンサ４０などを使ってアンダーフィル樹脂４１を充填した後、このアンダーフィル樹脂４１を加熱炉内で硬化させる。アンダーフィル樹脂４１を加熱炉内で硬化させる際は、まずアンダーフィル樹脂４１を半硬化させて絶縁フィルム１２をリール２５に巻き取り、次に、このリール２５を加熱炉内に搬入してアンダーフィル樹脂４１を完全硬化する。また、アンダーフィル樹脂４１を半硬化させた後、絶縁フィルム１２をリール２５に巻き取る工程に先立ち、アンテナ１４と半導体チップ５との接続の良否を判定する検査を行ってもよい。
【００６７】
図３３に示すように、半導体チップ５の下面に充填するアンダーフィル樹脂４１は、その最外縁部分が切り欠き１６の外側のアンテナ１４と接触していることが望ましい。すなわち、アンダーフィル樹脂４１の径は、切り欠き１６の径よりも大きいことが望ましい。これに対し、図３４に示すように、アンダーフィル樹脂４１の径が切り欠き１６の径よりも小さい場合は、切り欠き１６の内側の一部に、アンテナ１４にもアンダーフィル樹脂４１にも覆われていない絶縁フィルム１２が露出する。
【００６８】
絶縁フィルム１２は、極めて膜厚が薄いため、完成したインレットの一部に膜厚が薄い部分が存在すると、インレットを折り曲げた際、この薄い部分に応力が加わり、半導体チップ５がアンテナ１４から剥離する虞れがある。従って、前記図３２に示したように、切り欠き１６の内側の絶縁フィルム１２は、アンダーフィル樹脂４１で覆われていることが望ましい。またその際、図３５に示すように、切り欠き１６の径を半導体チップ５の径よりも小さくすることにより、切り欠き１６の内側の絶縁フィルム１２がアンダーフィル樹脂４１と半導体チップ５で覆われることになるので、半導体チップ５とアンテナ１４の接合部近傍のフィルム強度がさらに向上する。
【００６９】
従って、アンテナ１４に切り欠き１６およびリードパターン１７を形成する際には、アンダーフィル樹脂４１や半導体チップ５の寸法を考慮した上で、それらの形状や寸法を設計することが望ましい。
【００７０】
また、アンダーフィル樹脂４１は、エポキシなどの有機系樹脂で構成されているので、半導体チップ５の最表面にポリイミド樹脂などの有機系樹脂を形成しておくとよい。これにより、アンダーフィル樹脂４１と半導体チップ５との接着力が強化されるので、完成したインレットの折り曲げ強度（半導体チップ５とアンテナ１４との接続強度）が向上する。
【００７１】
上記した半導体チップ５の樹脂封止が完了すると、インレットの製造工程がほぼ終了する。このようにして製造されたＣＯＦ型インレットは、外観検査工程や最終選別工程を経た後、リールに巻き取られた状態で梱包されて顧客先に出荷され、絶縁フィルム１２から切断、分離される。
【００７２】
このように、本実施の形態によれば、薄く、小型で、しかも折り曲げ強度が非常に高いＣＯＦ型インレットを製造することができるので、熱、水分、機械的応力などが加わる劣悪な環境下での使用にも耐えられるインレットを提供することができる。
【００７３】
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【００７４】
【発明の効果】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００７５】
本発明の一態様によれば、薄型で曲げ強度が高い電子タグ用インレットを低価格で実現することができる。
【図面の簡単な説明】
【図１】本発明の一実施の形態である電子タグ用インレットを示す平面図（表面側）である。
【図２】図１の一部を拡大して示す平面図である。
【図３】本発明の一実施の形態である電子タグ用インレットを示す側面図である。
【図４】本発明の一実施の形態である電子タグ用インレットを示す平面図（裏面側）である。
【図５】図４の一部を拡大して示す平面図である。
【図６】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（表面側）である。
【図７】本発明の一実施の形態である電子タグ用インレットの要部拡大平面図（裏面側）である。
【図８】本発明の一実施の形態である電子タグ用インレットに実装された半導体チップの平面図である。
【図９】図８に示す半導体チップの主面に形成されたバンプ電極およびその近傍の断面図である。
【図１０】図８に示す半導体チップの主面に形成されたダミーバンプ電極およびその近傍の断面図である。
【図１１】図８に示す半導体チップの主面に形成された回路のブロック図である。
【図１２】本発明の一実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。
【図１３】図１２に示す絶縁フィルムの一部を拡大して示す平面図である。
【図１４】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。
【図１５】図１４に示すインナーリードボンダの要部を拡大して示す概略図である。
【図１６】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。
【図１７】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大平面図である。
【図１８】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。
【図１９】本発明の一実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す絶縁フィルムの要部拡大平面図である。
【図２０】本発明の一実施の形態である電子タグ用インレットの製造に用いる絶縁フィルムをリールに巻き取った状態を示す側面図である。
【図２１】本発明の一実施の形態である電子タグ用インレットを用いた電子タグの使用方法を示す説明図である。
【図２２】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。
【図２３】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示す絶縁フィルムの要部拡大断面図である。
【図２４】本発明の他の実施の形態である電子タグ用インレットの製造に用いる長尺の絶縁フィルムの一部を示す平面図である。
【図２５】図２４に示す絶縁フィルムに形成されたアンテナの一部を拡大して示す平面図である。
【図２６】本発明の他の実施の形態である電子タグ用インレットの製造工程を示すフロー図である。
【図２７】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップとアンテナの接続工程）を示すインナーリードボンダの概略図である。
【図２８】図２７に示すインナーリードボンダの要部を拡大して示す概略図である。
【図２９】半導体チップのＡｕバンプとリードパターンとの重なり状態を示す平面図である。
【図３０】半導体チップのＡｕバンプとリードパターンとの重なり状態の比較例を示す平面図である。
【図３１】半導体チップのＡｕバンプとリードパターンとの重なり状態を比較例を示す平面図である。
【図３２】本発明の他の実施の形態である電子タグ用インレットの製造工程の一部（半導体チップの樹脂封止工程）を示す概略図である。
【図３３】アンテナの一部に形成された切り欠きの寸法と、半導体チップを封止する樹脂の寸法との関係の一例を示す平面図である。
【図３４】アンテナの一部に形成された切り欠きの寸法と、半導体チップを封止する樹脂の寸法との関係の他の例を示す平面図である。
【図３５】アンテナの一部に形成された切り欠きの寸法と、半導体チップの寸法と、半導体チップを封止する樹脂の寸法との関係の一例を示す平面図である。
【符号の説明】
１ 電子タグ用インレット
２ 絶縁フィルム
３ アンテナ
４ ポッティング樹脂
５ 半導体チップ
６ カバーフィルム
７ スリット
８ デバイスホール
９ａ、９ｂ Ａｕバンプ
９ｃ、９ｄ ダミーバンプ
１０ リード
１２ 絶縁フィルム
１３ アンダーフィル樹脂
１４ アンテナ
１５ スリット
１６ 切り欠き
１７ リードパターン
２０ パッシベーション膜
２１ ポリイミド樹脂
２２ 最上層メタル配線
２３ バリアメタル膜
２４ メタル層
２５ リール
２６ スプロケットホール
３０ インナーリードボンダ
３１ ボンディングステージ
３２ ボンディングツール
３３ ディスペンサ
３４ 伝票
４０ ディスペンサ
４１ アンダーフィル樹脂
Claims (8)
- 絶縁フィルムと、前記絶縁フィルムの一面に形成された導体膜からなるアンテナと、前記アンテナの一部に形成され、一端が前記アンテナの外縁に延在するスリットと、複数個のバンプ電極を介して前記アンテナに電気的に接続された半導体チップと、前記半導体チップを封止する樹脂とを備えた電子タグ用インレットであって、
前記アンテナの一部には、前記絶縁フィルムが露出する切り欠きが設けられ、前記切り欠きの内側には、一端が前記アンテナに接続され、他端が前記切り欠きの内側に延在する前記導体膜からなる複数個のリードパターンが形成され、
前記複数個のバンプ電極は、それぞれのバンプ電極の対応する位置に形成された前記リードパターンの表面に接続されていることを特徴とする電子タグ用インレット。 - 前記導体膜は、前記絶縁フィルムの一面に成膜された銅膜と前記銅膜の表面に形成された錫のメッキ層とからなり、前記バンプ電極は、金バンプであることを特徴とする請求項１記載の電子タグ用インレット。
- 前記複数個のバンプ電極は、前記半導体チップに形成された回路の入力端子を構成するバンプ電極と、前記回路のＧＮＤ端子を構成するバンプ電極と、前記回路に電気的に接続されていないダミーバンプ電極とからなることを特徴とする請求項１記載の電子タグ用インレット。
- 前記複数個のリードパターンの面積は、互いに同一であることを特徴とする請求項１記載の電子タグ用インレット。
- 前記複数個のリードパターンの幅は、前記バンプ電極の直径よりも大きいことを特徴とする請求項１記載の電子タグ用インレット。
- 前記半導体チップの表面には、有機系樹脂膜が形成されていることを特徴とする請求項１記載の電子タグ用インレット。
- 前記半導体チップを封止する樹脂は、その最外縁部分が前記切り欠きの外側の前記アンテナと接触していることを特徴とする請求項１記載の電子タグ用インレット。
- 前記半導体チップの径は、前記切り欠きの径よりも大きいことを特徴とする請求項７記載の電子タグ用インレット。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003154302A JP4322558B2 (ja) | 2003-05-30 | 2003-05-30 | 電子タグ用インレットの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003154302A JP4322558B2 (ja) | 2003-05-30 | 2003-05-30 | 電子タグ用インレットの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2004355469A true JP2004355469A (ja) | 2004-12-16 |
| JP2004355469A5 JP2004355469A5 (ja) | 2006-07-20 |
| JP4322558B2 JP4322558B2 (ja) | 2009-09-02 |
Family
ID=34048999
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003154302A Expired - Fee Related JP4322558B2 (ja) | 2003-05-30 | 2003-05-30 | 電子タグ用インレットの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4322558B2 (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006185039A (ja) * | 2004-12-27 | 2006-07-13 | Renesas Technology Corp | 電子タグ用インレットの製造方法および電子タグ用インレット |
| JP2006252050A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | Ｉｃカードモジュール |
| JP2007004323A (ja) * | 2005-06-22 | 2007-01-11 | Hitachi Ltd | 無線ｉｃタグ及びアンテナの製造方法 |
| JP2007122690A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2007148672A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | Ｉｃモジュールおよび非接触ｉｃカード |
| JP2007287062A (ja) * | 2006-04-20 | 2007-11-01 | Dainippon Printing Co Ltd | 非接触ｉｃタグと非接触ｉｃタグのｉｃチップ装着検査方法 |
| JP2008066363A (ja) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | 非接触ｉｃ媒体およびその製造方法 |
| JP2008171932A (ja) * | 2007-01-10 | 2008-07-24 | Kyocera Chemical Corp | 電子部品の実装方法および電子部品モジュールの製造方法 |
| US7704790B2 (en) | 2005-06-17 | 2010-04-27 | Renesas Technology Corp. | Method of manufacturing a carrier member for electronic components |
| JP2012053831A (ja) * | 2010-09-03 | 2012-03-15 | Murata Mfg Co Ltd | Ｒｆｉｃチップの実装構造 |
| JP2012146330A (ja) * | 2005-09-29 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2016096232A (ja) * | 2014-11-14 | 2016-05-26 | ローム株式会社 | 半導体集積回路装置およびその製造方法、および電子機器 |
-
2003
- 2003-05-30 JP JP2003154302A patent/JP4322558B2/ja not_active Expired - Fee Related
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006185039A (ja) * | 2004-12-27 | 2006-07-13 | Renesas Technology Corp | 電子タグ用インレットの製造方法および電子タグ用インレット |
| JP4712373B2 (ja) * | 2004-12-27 | 2011-06-29 | ルネサスエレクトロニクス株式会社 | 電子タグ用インレットの製造方法および電子タグ用インレット |
| JP2006252050A (ja) * | 2005-03-09 | 2006-09-21 | Matsushita Electric Ind Co Ltd | Ｉｃカードモジュール |
| US7704790B2 (en) | 2005-06-17 | 2010-04-27 | Renesas Technology Corp. | Method of manufacturing a carrier member for electronic components |
| JP2007004323A (ja) * | 2005-06-22 | 2007-01-11 | Hitachi Ltd | 無線ｉｃタグ及びアンテナの製造方法 |
| JP2007122690A (ja) * | 2005-09-29 | 2007-05-17 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| JP2012146330A (ja) * | 2005-09-29 | 2012-08-02 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
| KR101298950B1 (ko) * | 2005-09-29 | 2013-08-23 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
| JP2007148672A (ja) * | 2005-11-25 | 2007-06-14 | Matsushita Electric Ind Co Ltd | Ｉｃモジュールおよび非接触ｉｃカード |
| JP2007287062A (ja) * | 2006-04-20 | 2007-11-01 | Dainippon Printing Co Ltd | 非接触ｉｃタグと非接触ｉｃタグのｉｃチップ装着検査方法 |
| JP2008066363A (ja) * | 2006-09-05 | 2008-03-21 | Nec Tokin Corp | 非接触ｉｃ媒体およびその製造方法 |
| JP2008171932A (ja) * | 2007-01-10 | 2008-07-24 | Kyocera Chemical Corp | 電子部品の実装方法および電子部品モジュールの製造方法 |
| JP2012053831A (ja) * | 2010-09-03 | 2012-03-15 | Murata Mfg Co Ltd | Ｒｆｉｃチップの実装構造 |
| US8546927B2 (en) | 2010-09-03 | 2013-10-01 | Murata Manufacturing Co., Ltd. | RFIC chip mounting structure |
| JP2016096232A (ja) * | 2014-11-14 | 2016-05-26 | ローム株式会社 | 半導体集積回路装置およびその製造方法、および電子機器 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4322558B2 (ja) | 2009-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4109039B2 (ja) | 電子タグ用インレットおよびその製造方法 | |
| EP0498446B1 (en) | Multichip packaged semiconductor device and method for manufacturing the same | |
| US8999759B2 (en) | Method for fabricating packaging structure having embedded semiconductor element | |
| US6593648B2 (en) | Semiconductor device and method of making the same, circuit board and electronic equipment | |
| CN105814687B (zh) | 半导体封装及其安装结构 | |
| JPH06224246A (ja) | 半導体素子用高多端子化パッケージ | |
| US20030085463A1 (en) | Semiconductor package device for use with multiple integrated circuits in a stacked configuration and method fo formation and testing | |
| JP4322558B2 (ja) | 電子タグ用インレットの製造方法 | |
| US9536798B2 (en) | Package structure and the method to fabricate thereof | |
| US10020248B2 (en) | Tape for electronic devices with reinforced lead crack | |
| US7176058B2 (en) | Chip scale package and method of fabricating the same | |
| CN111477595B (zh) | 散热封装结构和散热封装结构的制作方法 | |
| JP2008140400A (ja) | 電子タグおよびその製造方法 | |
| JP2004054491A (ja) | 電子タグの製造方法 | |
| US7154171B1 (en) | Stacking structure for semiconductor devices using a folded over flexible substrate and method therefor | |
| US9318354B2 (en) | Semiconductor package and fabrication method thereof | |
| KR100479477B1 (ko) | 칩 온 필름용 캐리어 테이프 및 칩 온 필름 장치 | |
| US20120314377A1 (en) | Packaging structure embedded with electronic elements and method of fabricating the same | |
| JP2006196734A (ja) | 半導体装置及びその製造方法 | |
| KR100533761B1 (ko) | 반도체패키지 | |
| JPH08172142A (ja) | 半導体パッケージ及びその製造方法並びに半導体装置 | |
| JPH09270435A (ja) | 半導体装置の製造方法 | |
| JP2001094031A (ja) | 無線周波数タグ及びその製造方法 | |
| JP2011233672A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2000332143A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060529 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060529 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090423 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090603 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120612 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130612 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140612 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |