JP2004348992A - 表示装置の製造方法 - Google Patents

表示装置の製造方法 Download PDF

Info

Publication number
JP2004348992A
JP2004348992A JP2003141606A JP2003141606A JP2004348992A JP 2004348992 A JP2004348992 A JP 2004348992A JP 2003141606 A JP2003141606 A JP 2003141606A JP 2003141606 A JP2003141606 A JP 2003141606A JP 2004348992 A JP2004348992 A JP 2004348992A
Authority
JP
Japan
Prior art keywords
spacer
electron beam
display panel
substrate
cathode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003141606A
Other languages
English (en)
Inventor
Satoshi Okanami
聡 岡南
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003141606A priority Critical patent/JP2004348992A/ja
Publication of JP2004348992A publication Critical patent/JP2004348992A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Manufacture Of Electron Tubes, Discharge Lamp Vessels, Lead-In Wires, And The Like (AREA)

Abstract

【課題】カソード基板とアノード基板との貼り合わせにより表示パネルを組み立てた状態でも、スペーサの表面を洗浄することができる表示装置の製造方法を提供する。
【解決手段】カソード電極を有するカソード基板とアノード電極を有するアノード基板とを、薄板状のスペーサを介して貼り合わせて表示パネルを得る基板貼り合わせ工程F42と、表示パネルの内部を真空にするための排気工程F43とを順に行った後のバーンイン工程F44において、カソード電極上のエミッタから電子ビームを発生させるとともに、この電子ビームをスペーサの表面に照射することにより、当該スペーサを洗浄し、スペーサの表面に付着している汚れ、異物、吸着ガスなどを取り除く。
【選択図】 図3

Description

【0001】
【発明の属する技術分野】
本発明は、表示装置の製造方法に係り、特に、2枚のパネル基板を貼り合わせた表示パネルを備える平面型表示装置の製造方法に関する。
【0002】
【従来の技術】
真空中におかれた金属等の導体あるいは半導体の表面に、ある閾値以上の電界を与えると、トンネル効果によって電子が障壁を通過し、常温時においても真空中に電子が放出される。この現象は電界放出(Field Emission)と呼ばれ、これによって電子を放出する素子は電界放出型素子(Field Emission Device)と呼ばれている。近年では、電界放出型の電子放出素子をエミッタとして用いたFED(Field Emission Display)が注目されている。FEDは、多数の電子放出素子がカソード基板上に半導体加工技術等を駆使して形成された表示パネルを備えるフラットディスプレイ装置(平面型の表示装置)である。このFEDでは、電気的に選択(アドレッシング)された電子放出素子から電界の集中によって電子を放出させるとともに、この電子をアノード基板側の蛍光体に衝突させて、蛍光体の励起・発光により画像を表示している。
【0003】
FEDの表示パネルは、その構造上、カソード基板とアノード基板とを微小なギャップを介して対向状態に配置し、その間のギャップ空間部を真空状態に封止している。そのため、カソード基板やアノード基板が大気圧に耐えられるよう、それらの基板の間にスペーサを介装し、このスペーサで両基板を支持している。FEDに用いられるスペーサとしては、長尺の薄板状に形成されたものが知られている。スペーサはアノード基板に組み付けられる。スペーサの寸法は、例えば、高さ寸法が1〜2mmで、厚み寸法が0.05〜0.1mmといった具合に非常にアスペクト比が高いものとなる。したがって、アノード基板上にはスペーサを起立状態に支持するために、例えば、微小な突起が形成されている。アノード基板へのスペーサの組み付け技術に関しては、例えば、下記特許文献1に記載された技術が知られている。
【0004】
【特許文献1】
特開2000−156181号公報
【0005】
【発明が解決しようとする課題】
ところで、FEDの動作時には、表示パネルに所定の電圧が加えられる。すなわち、スペーサを介して対向するアノード基板とカソード基板の各電極(アノード電極−カソード電極)間に、アノード電圧と呼ばれる定格電圧(以下、HVとも記す)が加えられる。このとき、スペーサの表面に汚れや異物、吸着ガスなどが付着していると、これに起因してスペーサ表面で放電(沿面放電)が起こりやすくなる。そのため、放電によってFEDの表示パネルの耐圧特性が劣化する恐れがある。この点に関しては、スペーサ単体でウェット洗浄等により異物を除去することは容易であるものの、FEDの表示パネルの製造プロセスで発生するダスト等がスペーサに付着したままの状態でカソード基板とアノード基板との貼り合わせにより表示パネルが組み立てられることもある。そうした場合は、スペーサ単体での洗浄が不可能になってしまう。
【0006】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、カソード基板とアノード基板との貼り合わせにより表示パネルを組み立てた状態でも、スペーサの表面を洗浄することができる表示装置の製造方法を提供することにある。
【0007】
【課題を解決するための手段】
本発明に係る表示装置の製造方法は、カソード電極を有するカソード基板とアノード電極を有するアノード基板とを、薄板状のスペーサを介して貼り合わせた表示パネルを備える表示装置の製造方法であって、カソード電極上のエミッタから電子ビームを発生させるとともに、この電子ビームをスペーサの表面に照射することにより、当該スペーサを洗浄する洗浄処理を含むものである。
【0008】
この表示装置の製造方法においては、カソード基板とアノード基板との貼り合わせにより表示パネルを組み立てた状態で、カソード電極上のエミッタから電子ビームを発生させるとともに、この電子ビームをスペーサの表面に照射することにより、スペーサの表面から汚れや異物、吸着ガスなどが取り除かれる。
【0009】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【0010】
図1は本発明の方法が適用される表示装置の一例としてFEDの表示パネルの構成を示す断面図であり、図2はその表示パネルの構成を示す斜視図である。図1及び図2においては、平板状のカソード基板(カソードパネル)1と、同じく平板状のアノード基板(アノードパネル)2とを、所定の間隙を介して対向状態に配置するとともに、それら2つの基板1,2の間に長方形の枠体3を介装して一体的に組み付けることにより、画像表示のための一つのパネル構体(表示パネル)が構成されている。
【0011】
カソード基板1上には複数の電子放出部が形成されている。これら複数の電子放出部は、カソード基板1の有効領域(実際に表示部分として機能する領域)に2次元マトリックス状に多数形成されている。各々の電子放出部は、カソード基板1のベースとなる絶縁性の支持基板(例えば、ガラス基板)4と、この支持基板4上に積層状態で順に形成されたカソード電極5、絶縁層6及びゲート電極7と、ゲート電極7及び絶縁層6に形成されたゲートホール8と、このゲートホール8の底部でカソード電極5上に形成された電子放出素子9とによって構成されている。電子放出素子9は、電子放出源となるエミッタとして機能する。
【0012】
カソード電極5は、複数のカソードラインを形成するようにストライプ状に形成されている。ゲート電極7は、各々のカソードラインと交差(直交)する複数のゲートラインを形成するようにストライプ状に形成されている。ゲートホール8は、ゲート電極7に形成された第1の開口部8Aと、この第1の開口部8Aに連通する状態で絶縁層6に形成された第2の開口部8Bとから構成されている。電子放出素子9は、本発明におけるエミッタに相当するもので、モリブデン(Mo)等の高融点金属を円錐状に形成した、いわゆるスピント型のエミッタ構造を有する。この電子放出素子9は、先ず、絶縁層6及びゲート電極7にそれぞれ開口部8A,8Bを形成した状態でゲート電極7上に例えばアルミニウムの斜め蒸着によって剥離層(不図示)を形成し、次いで、エミッタ材料となる高融点金属(Mo等)を垂直に蒸着することでホール開口径を徐々に縮めてゲートホール8の底部にエミッタ材料を円錐状に堆積させ、その後、不要なエミッタ材料を剥離層と一緒に取り除くことにより得られる。
【0013】
一方、アノード基板2は、ベースとなる透明基板12と、この透明基板12上に形成された蛍光体層13及びブラックマトリックス14と、これら蛍光体層13及びブラックマトリックス14を覆う状態で透明基板12上に形成されたアノード電極15とを備えて構成されている。蛍光体層13は、赤色発光用の蛍光体層13Rと、緑色発光用の蛍光体層13Gと、青色発光用の蛍光体層13Bとから構成されている。ブラックマトリックス14は、各色発光用の蛍光体層13R,13G,13Bの間に形成されている。アノード電極15は、カソード基板1の電子放出素子と対向するように、アノード基板2の有効領域の全域に積層状態で形成されている。
【0014】
これらのカソード基板1とアノード基板2とは、それぞれの外周部(周縁部)で枠体3を介して接合されている。また、カソード基板1の無効領域(有効領域の外側の領域で、実際に表示部分として機能しない領域)には真空排気用の貫通孔16が設けられている。貫通孔16には、真空排気後に封じ切られるチップ管17が接続されている。ただし、図1は表示装置の組み立て完了状態を示しているため、チップ管17は既に封じ切られた状態となっている。また、図1及び図2においては、各々の基板1,2間のギャップ部分に介装される真空耐圧用のスペーサの表示を省略している。
【0015】
上記構成のパネル構造を有する表示装置においては、カソード電極5に相対的な負電圧が走査回路18から印加され、ゲート電極7には相対的な正電圧が制御回路19から印加され、アノード電極15にはゲート電極7よりも更に高い正電圧が加速電源20から印加される。かかる表示装置において、実際に画像の表示を行う場合は、カソード電極5に走査回路18から走査信号を入力し、ゲート電極7に制御回路19からビデオ信号を入力する。
【0016】
これにより、カソード電極5とゲート電極7との間に電圧が印加され、これによって電子放出素子9の先鋭部に電界が集中することにより、量子トンネル効果によって電子がエネルギー障壁を突き抜けて電子放出素子9から真空中へと放出される。こうして放出された電子はアノード電極15に引き付けられてアノード基板2側に移動し、透明基板12上の蛍光体層13(13R,13G,13B)に衝突する。その結果、蛍光体層13が電子の衝突により励起されて発光するため、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる。
【0017】
図3は本発明の方法が適用される表示装置(FED)の製造工程の一例を示すフローチャートである。図3において、カソード基板作成工程F11では、カソード電極5の形成(成膜、パターニング)、絶縁層6の形成(成膜)、ゲート電極7の形成(成膜、パターニング)、ゲートホール8の形成(孔開け)、電子放出素子9の形成などにより、カソード基板1を作成する。次いで、カソード基板検査工程F12では、カソード基板作成工程F11で作成されたカソード基板1に外観上或いは特性上の欠陥がないかどうかを検査する。
【0018】
一方、アノード基板作成工程F21では、ブラックマトリックス14の形成、蛍光体層13の形成、アノード電極15の形成(成膜)などにより、アノード基板2を作成する。次いで、アノード基板検査工程F22では、アノード基板作成工程F21で作成されたアノード基板2に外見上或いは特性上の欠陥がないかどうかを検査する。
【0019】
また、スペーサ作成工程F31では、板状のスペーサ材料(例えば、セラミックス)からの切り出しや表面研磨などにより、長尺で薄板状のスペーサを作成する。次いで、スペーサ検査工程F32では、スペーサ作成工程F31で作成されたスペーサに外観上の欠陥がないかどうかを検査する。続いて、スペーサ洗浄工程F33では、スペーサ検査工程F32で検査合格(良品)とされたスペーサの洗浄処理(例えば、ウェット洗浄)を行う。
【0020】
その後、スペーサ組み付け工程F41では、図4に示すように、アノード基板2に複数のスペーサ21,…を組み付ける。アノード基板2のスペーサ取付部位には予めアノード基板作成工程S21でスペーサ支持用の微小な突起が複数形成されている。そして、スペーサ組み付け工程F41では、上記複数の突起の間にスペーサ21の長辺側の一端部を差し込むようにしてアノード基板2上にスペーサ21を組み付ける。このとき、各々のスペーサ21は、アノード基板2の一辺部(通常は長辺部)に沿って互いに平行になるように組み付けられる。
【0021】
続いて、基板貼り合わせ工程F42では、カソード基板1とアノード基板2とをスペーサ21を介して貼り合わせる。この基板貼り合わせ工程31においては、カソード基板検査工程F21で検査合格とされたカソード基板1と、アノード基板検査工程F22で検査合格とされかつスペーサ組み付け工程F41でスペーサ21が組み付けられたアノード基板2とを、図5に示すように、互いに対向させた状態で、相対的な位置を合わせつつ貼り合わせる。その際、例えば、アノード基板2の外周部には長方形の枠体3が取り付けられ、この枠体3の部分でカソード基板1とアノード基板2がフリットシールにより接合される。これにより、カソード基板1とアノード基板2とをスペーサ21を介して貼り合わせた構成の表示パネルが得られる。この時点で表示パネルの組み立てがほぼ完了する。
【0022】
続いて、排気工程F43では、上述のようにカソード基板1とアノード基板2とを貼り合わせて得られる表示パネルの内部(基板ギャップ空間)を真空にするための排気処理を行う。この排気処理によって表示パネルの内部が真空状態とされた時点で、チップ管17(図1参照)が封じ切られる。また、表示パネルの各電極と当該表示パネルを駆動する駆動用回路とを電気的に接続するためのTAB(Tape Automated Bonding)処理を行う。
【0023】
その後、バーンイン工程F44では、3つの処理ステップによってFEDのバーンインが行われる。このバーンイン工程F44は、例えば、組み立てが完了した表示パネルのスクリーニングとカソードエージングを目的に行われるものである。バーンイン工程F44で3つの処理ステップを実行する際の順番は任意に変更可能である。ここでは、好ましい例として、以下の処理手順でバーンインを行うものとする。
【0024】
先ず、第1の処理ステップでは、カソード電極5とアノード電極15との間に定格電圧(HV)よりも低い一定の電圧を印加した状態で、それらの電極5,15間に所定の電流を所定の時間(長時間)にわたって流す。これにより、カソード電極5上の電子放出素子(エミッタ)9の電子放出性能を高めて、その機能を活性化することができる。例えば、定格電圧が10kV、1ライン表示あたりカソード電極5からアノード電極15に流れる定格電流が2mAである表示パネルを想定する。この場合、第1の処理ステップを例えば図6(A)に示すように、アノード電極15の印加電圧;800V、電流;1ライン表示あたり2mA、処理時間:4時間に設定する。この条件で表示パネルの画面上を上から下に向かって順に電子ビームでライン走査することにより、赤,緑,青の各色の蛍光体層13R,13G,13Bを同時に発光させて、画面全体が一様に白色となるように表示(全白表示)させる。
【0025】
次いで、第2の処理ステップでは、カソード電極5とアノード電極15との間に定格電圧(HV)より若干低い電圧、たとえば定格電圧(HV)の60〜90%程度の電圧を印加することにより、高圧印加に対する良品/不良品の選別(スクリーニング)を行う。処理条件の一例としては、図6(B)に示すように、印加電圧を50V/minの電圧勾配で2時間10分かけて500V〜7kVまで上昇させた後、7kVで1時間保持する。この条件で表示パネルの画面上を上から下に向かって順に電子ビームでライン走査することにより、赤,緑,青の各色の蛍光体層13R,13G,13Bを同時に発光させて、画面全体が一様に白色となるように表示(全白表示)させる。
【0026】
続いて、第3の処理ステップでは、カソード電極5上の電子放出素子9から電子ビームを発生させるとともに、この電子ビームをスペーサ21の表面に照射することにより、スペーサ21を洗浄する。処理条件としては、例えば、図6(C)に示すように、電流を1ラインあたり2mA流した状態で、アノード電極15に印加する電圧を50V/minの電圧勾配で2時間10分かけて500V〜7kVまで上昇させた後、7kVで2時間保持する。この条件で表示パネルの画面上を上から下に向かって順に電子ビームでライン走査することにより、赤,緑,青の各色の蛍光体層13R,13G,13Bをほぼ同時に発光させて、画面全体が一様に白色となるように表示(全白表示)させる。
【0027】
ここで、上述のようにカソード電極5とアノード電極15との間で、アノード電極15に印加する電圧を、例えば定格電圧;10kVに対して、これよりも低い電圧(図例500V〜7kV)に設定することにより、電子ビームのビーム径を通常動作時よりも拡大させることができる。アノード電極15に印加する電圧を定格電圧よりも低くすると、カソード電極5上の電子放出素子9から放出される電子ビームを引き寄せる力(電子ビームの収束)が弱まるため、通常動作時よりも電子ビームの束が外側に広がる。これにより、通常動作時よりも電子ビームが大きく広がった状態でアノード電極15側に移動する。
【0028】
したがって、アノード電極15に定格電圧を印加した場合は、図7(A)に示すように、カソード基板1の電子放出素子9から放出された電子ビームEBがスペーサ21に当たることなく、スペーサ21の表面とほぼ平行の軌道でアノード基板2に到達するもの、アノード電極15に定格電圧よりも低い電圧を印加して電子ビームのビーム径を通常動作時よりも拡大させた場合は、図7(B)に示すように、アノード基板2側に向かう電子ビームEBがビーム径の拡大によってスペーサ21の表面に照射されるようになる。
【0029】
このようにしてスペーサ21に電子ビームが照射されると、その照射部分でスペーサ21の表面が電子ビームの照射エネルギーによって物理的に叩かれる。そのため、スペーサ21の表面に汚れ、異物、吸着ガスなどが付着していた場合は、これらが電子ビームの照射によって取り除かれる。したがって、電子ビームの照射によってスペーサ21の表面を清浄化することができる。
【0030】
この場合、電子放出素子9からの電子ビームの放出によって電極(5,15)間に流れる電流の量を多くすると、それに応じてスペーサ21表面でのクリーニング効果が上がるものの、この電流を過度に多くすると、これに伴うダメージによってFEDの特性低下を招くことも懸念される。そのため、電極間に流す電流の量に関しては、FEDの特性低下を招かない範囲内で、所望のクリーニング効果が得るように適宜設定することが望ましい。
【0031】
また、アノード電極15への印加電圧を第1の電圧(好ましくは定格電圧の5%程度の出電圧:図例ではV1=500V)とそれよりも高い第2の電圧(好ましくは定格電圧の60〜90%程度の電圧:図例ではV2=7kV)との間で徐々に(連続的に)変化させることにより、スペーサ21の高さ方向で電子ビームの照射位置を徐々にずらすことができる。すなわち、アノード電極15への印加電圧を第1の電圧と第2の電圧との間で徐々に上げていくと、印加電圧が相対的に低い図8(A)に示す電子ビームEBの広がり具合と、印加電圧が相対的に高い図8(B)に示す電子ビームEBの広がり具合との比較から明らかなように、印加電圧の変化(上昇)に伴って電子ビームの広がり度合い(ビーム径)が徐々に縮小する。これにより、スペーサ21の表面を電子ビームEBによってスペーサ高さ方向にスキャンすることができる。そのため、スペーサ21の表面に付着している汚れ、異物、吸着ガスなどをスペーサ高さ方向(基板厚み方向)で広範囲に取り除くことができる。
【0032】
その後、後工程F45では、表示パネルと各種回路を搭載したプリント配線基板とを電気的に接続する処理などを行ってFEDを完成させる。
【0033】
このように本実施形態に係る表示装置の製造方法では、カソード基板1とアノード基板2とをスペーサ21を介して貼り合わせる基板貼り合わせ工程F42後のバーイン工程F44で、カソード電極5上の電子放出素子9から電子ビームを発生させるとともに、この電子ビームをスペーサ21の表面に照射することにより、スペーサ21を洗浄するようにしたので、表示パネルを組み立てた状態であっても、電子ビームの照射によってスペーサ21を洗浄し、そこに付着している汚れや異物、吸着ガスなどを取り除くことができる。
【0034】
なお、上記実施形態においては、電子ビームのビーム径を拡大することにおり、電子ビームをスペーサ21の表面に照射するものとしたが、これ以外にも、例えば、電子ビームの軌道を曲げることにより、電子ビームをスペーサ21の表面に照射するものであってもよい。この場合、電子ビームを曲げるための具体的手段としては、表示パネルの外部から永久磁石、電磁石等の磁界発生手段を用いて磁界を加えるといった手法を採用することができる。この場合も、磁界発生手段の位置を変えたり、これが発生する磁界の強度を変えたりすることにより、上記同様にスペーサ21の表面で電子ビームの照射位置をずらし、そこに付着している汚れ、異物、吸着ガスなどを広範囲に取り除くことができる。
【0035】
また、上記実施形態においては、スペーサ洗浄工程F33とスペーサ組み付け工程F41との間にスペーサ洗浄工程F33を設けるものとしたが、排気工程F43での排気処理中に電子ビームの照射によってスペーサ21の表面を洗浄するようにしてもよい。この場合、電子ビームの照射によってスペーサ21の表面から離脱させたガスを、チップ管17を通して表示パネルの外部に排気させることができる。
【0036】
また、上記実施形態においては、カソード基板1のエミッタ構造として、スピント型のエミッタ構造を示したが、これ以外にも、例えば、複数のカーボンナノチューブを用いて形成される平面型のエミッタ構造など、他のエミッタ構造を採用したものでもよい。
【0037】
【発明の効果】
以上説明したように本発明によれば、カソード基板とアノード基板との貼り合わせにより表示パネルを組み立てた状態でも、カソード電極上のエミッタ部分から電子ビームを発生させるとともに、この電子ビームをスペーサの表面に照射することにより、スペーサの表面を洗浄し、そこに付着している汚れ、異物、吸着ガスなどを取り除くことができる。これにより、表示装置の耐圧特性を向上させることが可能となる。
【図面の簡単な説明】
【図1】本発明の方法が適用される表示装置の一例としてFEDの表示パネルの構成を示す断面図である。
【図2】本発明の方法が適用される表示装置の一例としてFEDの表示パネルの構成を示す斜視図である。
【図3】本発明の方法が適用される表示装置(FED)の製造工程の一例を示すフローチャートである。
【図4】スペーサ組み付け工程を説明する図である。
【図5】基板貼り合わせ工程を説明する図である。
【図6】バーンイン工程の処理条件の一例を示す図である。
【図7】電子ビームの放出状態の一例を示す模式図である。
【図8】印加電圧の高低による電子ビームの広がり具合の違いを示す模式図である。
【符号の説明】
1…カソード基板、2…アノード基板、5…カソード電極、9…電子放出素子(エミッタ)、15…アノード電極、21…スペーサ、EB…電子ビーム

Claims (8)

  1. カソード電極を有するカソード基板とアノード電極を有するアノード基板とを、薄板状のスペーサを介して貼り合わせた表示パネルを備える表示装置の製造方法であって、
    前記カソード電極上のエミッタから電子ビームを発生させるとともに、この電子ビームを前記スペーサの表面に照射することにより、当該スペーサを洗浄する洗浄処理を含む
    ことを特徴とする表示装置の製造方法。
  2. 前記洗浄処理を前記表示パネル組み立て後の排気工程で行う
    ことを特徴とする請求項1記載の表示装置の製造方法。
  3. 前記洗浄処理を前記表示パネル組み立て後のバーンイン工程で行う
    ことを特徴とする請求項1記載の表示装置の製造方法。
  4. 前記電子ビームのビーム径を通常動作時よりも拡大させることにより、当該電子ビームを前記スペーサの表面に照射する
    ことを特徴とする請求項1記載の表示装置の製造方法。
  5. 前記電子ビームの軌道を曲げることにより、当該電子ビームを前記スペーサの表面に照射する
    ことを特徴とする請求項1記載の表示装置の製造方法。
  6. 前記アノード電極に定格電圧よりも低い所定の電圧を印加することにより、前記電子ビームのビーム径を通常動作時よりも拡大させる
    ことを特徴とする請求項4記載の表示装置の製造方法。
  7. 前記表示パネルの外部から磁界を加えることにより、前記電子ビームの軌道を曲げる
    ことを特徴とする請求項5記載の表示装置の製造方法。
  8. 前記アノード電極に印加する前記所定の電圧を、第1の電圧とそれよりも高い第2の電圧との間で徐々に変化させる
    ことを特徴とする請求項6記載の表示装置の製造方法。
JP2003141606A 2003-05-20 2003-05-20 表示装置の製造方法 Pending JP2004348992A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003141606A JP2004348992A (ja) 2003-05-20 2003-05-20 表示装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003141606A JP2004348992A (ja) 2003-05-20 2003-05-20 表示装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004348992A true JP2004348992A (ja) 2004-12-09

Family

ID=33529918

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003141606A Pending JP2004348992A (ja) 2003-05-20 2003-05-20 表示装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004348992A (ja)

Similar Documents

Publication Publication Date Title
JP4192681B2 (ja) 表示装置及びその製造方法
JP2002075255A (ja) 蛍光表示管
US7233301B2 (en) Flat panel display and method of manufacturing the same
JP3630036B2 (ja) 薄膜型電子源、およびそれを用いた表示装置
JP2005197214A (ja) ダミー電極を備えた電子放出素子及びその製造方法
JP2004348992A (ja) 表示装置の製造方法
JP2009057256A (ja) ガラス基板の接合方法及びガラス基板を用いた表示装置
JP3044609B2 (ja) 表示装置
JP2727224B2 (ja) 画像表示装置の製造方法
JP4264538B2 (ja) 表示装置の製造方法
JP2005197050A (ja) 画像表示装置およびその製造方法
JP2004348990A (ja) 表示装置の製造方法
JP2005251475A (ja) 画像表示装置
JP3872750B2 (ja) 平面ディスプレイおよび駆動回路
KR100730678B1 (ko) 화상 표시 장치의 제조 방법 및 제조 장치
US20060194502A1 (en) Manufacturing method of image display device and manufacturing apparatus of image display device
US7530875B2 (en) In situ cleaning process for field effect device spacers
JP2006185723A (ja) 画像表示装置
US20050130546A1 (en) Manufacturing method and manufacturing apparatus for image display device
JP2006073496A (ja) 電界放出型冷陰極装置の製造方法
JP2006012578A (ja) 表示装置の製造方法
JP2002358915A (ja) 画像表示装置
WO2006025175A1 (ja) 表示装置
JP2003045333A (ja) 画像形成装置の製造方法
JP2006092797A (ja) 基板処理方法および基板処理装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060330

A977 Report on retrieval

Effective date: 20081211

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20081216

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Effective date: 20090414

Free format text: JAPANESE INTERMEDIATE CODE: A02