JP4264538B2

JP4264538B2 - 表示装置の製造方法

Info

Publication number: JP4264538B2
Application number: JP2003141605A
Authority: JP
Inventors: 和彦溝越
Original assignee: Sony Corp
Current assignee: Sony Corp
Priority date: 2003-05-20
Filing date: 2003-05-20
Publication date: 2009-05-20
Anticipated expiration: 2023-05-20
Also published as: JP2004348991A

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置の製造方法に係り、特に、２枚のパネル基板を貼り合わせた表示パネルを備える平面型表示装置の製造方法に関する。
【０００２】
【従来の技術】
真空中におかれた金属等の導体あるいは半導体の表面に、ある閾値以上の電界を与えると、トンネル効果によって電子が障壁を通過し、常温時においても真空中に電子が放出される。この現象は電界放出(Field Emission)と呼ばれ、これによって電子を放出する素子は電界放出型素子(Field Emission Device)と呼ばれている。近年では、電界放出型の電子放出素子をエミッタとして用いたＦＥＤ(Field Emission Display)が注目されている。ＦＥＤは、多数の電子放出素子がカソード基板上に半導体加工技術等を駆使して形成された表示パネルを備えるフラットディスプレイ装置（平面型の表示装置）である。このＦＥＤでは、電気的に選択（アドレッシング）された電子放出素子から電界の集中によって電子を放出させるとともに、この電子をアノード基板側の蛍光体に衝突させて、蛍光体の励起・発光により画像を表示している。
【０００３】
ＦＥＤの表示パネルは、その構造上、カソード基板とアノード基板とを微小なギャップを介して対向状態に配置し、その間のギャップ空間部を真空状態に封止している。そのため、カソード基板やアノード基板が大気圧に耐えられるよう、それらの基板の間にスペーサを介装し、このスペーサで両基板を支持している。ＦＥＤに用いられるスペーサとしては、長尺の薄板状に形成されたものが知られている。スペーサはアノード基板に組み付けられる。スペーサの寸法は、例えば、高さ寸法が１〜２ｍｍで、厚み寸法が０．０５〜０．１ｍｍといった具合に非常にアスペクト比が高いものとなる。したがって、アノード基板上にはスペーサを起立状態に支持するために、例えば、微小な突起が形成されている。アノード基板へのスペーサの組み付け技術に関しては、例えば、板状のスペーサを採用したものでは下記特許文献１に記載された技術が知られており、柱状のスペーサを採用したものでは下記特許文献２に記載された技術が知られている。また、下記特許文献２には、円柱のスペーサ材料をアノード基板又はカソード基板に接合した状態で、当該スペーサ材料を所定の高さに切断する技術が記載されている。
【０００４】
【特許文献１】
特開２０００−１５６１８１号公報
【特許文献２】
特開平１０−１８８７８７号公報
【０００５】
【発明が解決しようとする課題】
ところで、板状のスペーサは、これを実際に製造してからアノード基板に組み付けるまでに、例えば、スペーサの検査や洗浄などの工程を経る。そうした場合、検査や洗浄のためにスペーサをハンドリングすると、そのハンドリング部分（ハンドリング用治具との接触部）でスペーサの表面に傷や汚れ、異物付着などの物理的欠陥部が発生し、そうした物理的欠陥部が表示装置（ＦＥＤ）の耐圧特性を劣化させる要因となる。すなわち、スペーサを挟んで対向するカソード電極とアノード電極との間に、カソード側から放出される電子ビームを加速するために所定の動作電圧（例えば、数ｋＶ）を加えると、上述したスペーサの物理的欠陥部で放電が起こりやすくなるため、耐圧特性の劣化を招く恐れがある。
【０００６】
本発明は、上記課題を解決するためになされたもので、その目的とするところは、表示パネルの内部に組み込まれるスペーサの表面に極力、物理的欠陥部（傷、汚れなど）を残さないようにすることができる表示装置の製造方法を提供することにある。
【０００７】
【課題を解決するための手段】
本発明に係る表示装置の製造方法は、第１のパネル基板と第２のパネル基板との間に介装される板状のスペーサの長手方向の一端又は両端に予め余剰部を設けておき、この余剰部を用いてスペーサを取り扱うとともに、第２のパネル基板にスペーサを組み付ける前又は組み付けた後にスペーサから余剰部を切除するものである。
【０００８】
この表示装置の製造方法においては、したがって、第２のパネル基板にスペーサを組み付ける前又は組み付けた後にスペーサから余剰部を切除することにより、上記スペーサのハンドリングや洗浄による傷、汚れなどの付着箇所が余剰部と一緒に取り除かれることになる。そのため、表示パネルの内部に組み込んだ状態のスペーサには傷や汚れなどの付着箇所が残らない。
【０００９】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しつつ詳細に説明する。
【００１０】
図１は本発明の方法が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す断面図であり、図２はその表示パネルの構成を示す斜視図である。図１及び図２においては、平板状のカソード基板（カソードパネル）１と、同じく平板状のアノード基板（アノードパネル）２とを、所定の間隙を介して対向状態に配置するとともに、それら２つの基板１，２の間に長方形の枠体３を介装して一体的に組み付けることにより、画像表示のための一つのパネル構体（表示パネル）が構成されている。このうち、カソード基板１は本発明における第１のパネル基板に相当し、アノード基板２は本発明における第２のパネル基板に相当する。
【００１１】
カソード基板１上には複数の電子放出部が形成されている。これら複数の電子放出部は、カソード基板１の有効領域（実際に表示部分として機能する領域）に２次元マトリックス状に多数形成されている。各々の電子放出部は、カソード基板１のベースとなる絶縁性の支持基板（例えば、ガラス基板）４と、この支持基板４上に積層状態で順に形成されたカソード電極５、絶縁層６及びゲート電極７と、ゲート電極７及び絶縁層６に形成されたゲートホール８と、このゲートホール８の底部に形成された電子放出素子９とによって構成されている。
【００１２】
カソード電極５は、複数のカソードラインを形成するようにストライプ状に形成されている。ゲート電極７は、各々のカソードラインと交差（直交）する複数のゲートラインを形成するようにストライプ状に形成されている。ゲートホール８は、ゲート電極７に形成された第１の開口部８Ａと、この第１の開口部８Ａに連通する状態で絶縁層６に形成された第２の開口部８Ｂとから構成されている。電子放出素子９は、電子の放出源（エミッタ）となるもので、モリブデン（Ｍｏ）等の高融点金属を円錐状に形成した、いわゆるスピント型のエミッタ構造を有する。この電子放出素子９は、先ず、絶縁層６及びゲート電極７にそれぞれ開口部８Ａ，８Ｂを形成した状態でゲート電極７上に例えばアルミニウムの斜め蒸着によって剥離層（不図示）を形成し、次いで、エミッタ材料となる高融点金属（Ｍｏ等）を垂直に蒸着することでホール開口径を徐々に縮めてゲートホール８の底部にエミッタ材料を円錐状に堆積させ、その後、不要なエミッタ材料を剥離層と一緒に取り除くことにより得られる。
【００１３】
アノード基板２は、ベースとなる透明基板１２と、この透明基板１２上に形成された蛍光体層１３及びブラックマトリックス１４と、これら蛍光体層１３及びブラックマトリックス１４を覆う状態で透明基板１２上に形成されたアノード電極１５とを備えて構成されている。蛍光体層１３は、赤色発光用の蛍光体層１３Ｒと、緑色発光用の蛍光体層１３Ｇと、青色発光用の蛍光体層１３Ｂとから構成されている。ブラックマトリックス１４は、各色発光用の蛍光体層１３Ｒ，１３Ｇ，１３Ｂの間に形成されている。アノード電極１５は、カソード基板１の電子放出素子と対向するように、アノード基板２の有効領域の全域に積層状態で形成されている。
【００１４】
これらのカソード基板１とアノード基板２とは、それぞれの外周部（周縁部）で枠体３を介して接合されている。また、カソード基板１の無効領域（有効領域の外側の領域で、実際に表示部分として機能しない領域）には真空排気用の貫通孔１６が設けられている。貫通孔１６には、真空排気後に封じ切られるチップ管１７が接続されている。ただし、図１は表示装置の組み立て完了状態を示しているため、チップ管１７は既に封じ切られた状態となっている。また、図１及び図２においては、各々の基板１，２間のギャップ部分に介装される真空耐圧用のスペーサの表示を省略している。
【００１５】
上記構成のパネル構造を有する表示装置においては、カソード電極５に相対的な負電圧が走査回路１８から印加され、ゲート電極７には相対的な正電圧が制御回路１９から印加され、アノード電極１５にはゲート電極７よりも更に高い正電圧が加速電源２０から印加される。かかる表示装置において、実際に画像の表示を行う場合は、カソード電極５に走査回路１８から走査信号を入力し、ゲート電極７に制御回路１９からビデオ信号を入力する。
【００１６】
これにより、カソード電極５とゲート電極７との間に電圧が印加され、これによって電子放出素子９の先鋭部に電界が集中することにより、量子トンネル効果によって電子がエネルギー障壁を突き抜けて電子放出素子９から真空中へと放出される。こうして放出された電子はアノード電極１５に引き付けられてアノード基板２側に移動し、透明基板１２上の蛍光体層１３（１３Ｒ，１３Ｇ，１３Ｂ）に衝突する。その結果、蛍光体層１３が電子の衝突により励起されて発光するため、この発光位置を画素単位で制御することにより、表示パネル上に所望の画像を表示することができる。
【００１７】
図３は本発明の表示装置（ＦＥＤ）の製造方法を適用した場合の製造工程の一例を示すフローチャートである。図３において、カソード基板作成工程Ｆ１１では、カソード電極５の形成（成膜、パターニング）、絶縁層６の形成（成膜）、ゲート電極７の形成（成膜、パターニング）、ゲートホール８の形成（孔開け）、電子放出素子９の形成などにより、カソード基板１を作成する。次いで、カソード基板検査工程Ｆ１２では、カソード基板作成工程Ｆ１１で作成されたカソード基板１に外観上或いは特性上の欠陥がないかどうかを検査する。
【００１８】
一方、アノード基板作成工程Ｆ２１では、ブラックマトリックス１４の形成、蛍光体層１３の形成、アノード電極１５の形成（成膜）などにより、アノード基板２を作成する。次いで、アノード基板検査工程Ｆ２２では、アノード基板作成工程Ｆ２１で作成されたアノード基板２に外見上或いは特性上の欠陥がないかどうかを検査する。
【００１９】
また、スペーサ作成工程Ｆ３１では、板状のスペーサ材料（例えば、セラミックス）からの切り出しや表面研磨などにより、長尺で薄板状のスペーサを作成する。このスペーサ作成工程Ｆ３１で作成されるスペーサの外観図を図４（Ａ）〜（Ｃ）に示す。なお、図中の符号Ｐは、後述する余剰部を切除する際の切り離し位置を示す。
【００２０】
図４（Ａ）においては、スペーサ２１は、正面から見ると、ほぼ横長の長方形に形成されている。また、スペーサ２１の長手方向の両端には切欠による段付き部分が形成され、この段付き部分を境にそれぞれ余剰部２２，２２が一体構造で設けられている。各々の余剰部２２は、もともとＦＥＤの表示パネル内でスペーサ機能を果たすために設けられた部分ではなく、ＦＥＤの製造工程でスペーサ２１の取り扱いを容易にするためのダミー（スペーサ無効エリア）として設けられたものである。よって、スペーサ２１の長手方向で、スペーサ機能を果たす部分（以下、スペーサ機能部とも記す）２１Ａは、スペーサ両端の余剰部２２，２２を除いた正面視長方形の部分（スペーサ有効エリア）となる。
【００２１】
図４（Ｂ）においては、スペーサ機能部２１Ａと余剰部２２との境界位置を示す段付き部分に、スペーサ２１の短手方向に沿ってブレイクライン（切り込み線）ＢＬが形成されている。このブレイクラインＢＬは、スペーサ２１の一面又は両面に、スペーサ２１の厚み寸法よりも深さの浅い細溝によって直線状に形成されている。
【００２２】
図４（Ｃ）においては、スペーサ２１が長手方向にわたって一様の幅で形成されるとともに、その長手方向でスペーサ機能部２１Ａと余剰部２２との境界に上記同様の形態でブレイクラインＢＬが形成されている。
【００２３】
その後、スペーサ検査工程Ｆ３２では、スペーサ作成工程Ｆ３１で作成されたスペーサ２１に外観上の欠陥がないかどうかを検査する。続いて、スペーサ洗浄工程Ｆ３３では、スペーサ検査工程Ｆ３２で検査合格（良品）とされたスペーサ２１の洗浄処理（例えば、ウェット洗浄）を行う。
【００２４】
上記スペーサ検査工程Ｆ３２及びスペーサ洗浄工程Ｆ３３では、上述のようにスペーサ２１の両端に設けられた余剰部２２，２２を用いてスペーサ２１を取り扱う。具体的には、例えば、スペーサ検査工程Ｆ３２でスペーサ２１の外観検査を行う場合は、スペーサ２１の両端に設けた余剰部２２をハンドリング治具でハンドリング（把持）する。これにより、スペーサ機能部２１Ａがハンドリングによって傷つくことがなくなる。
【００２５】
また、スペーサ洗浄工程Ｆ３３でスペーサ２１を洗浄する場合は、図５（Ａ），（Ｂ）に示すような洗浄治具２３を用いる。この洗浄治具２３は、長方形の枠型に形成された治具本体２４と、一対のスペーサ押さえ２５，２５とからなるもので、治具本体２４の内周側で相対向する２辺部にはそれぞれ複数列にわたってスペーサ受け溝２６が形成されている。洗浄治具２３にスペーサ２１をセットする際には、スペーサ両端の余剰部２２，２２をハンドリングし、この状態で治具本体２４のスペーサ受け溝２６に余剰部２２を入れ込む。これにより、スペーサ２１は、スペーサ機能部２１Ａが非接触の状態で治具本体２４に支持される。さらに、一対のスペーサ押さえ２５，２５をスペーサ受け溝２６の部分に被せることにより、治具本体２４からのスペーサ２１の脱落が防止される。このように洗浄治具２３にスペーサ２１をセットしたら、洗浄治具２３と一緒にスペーサ２１を洗浄槽（不図示）に投入してウェット洗浄する。これにより、洗浄後にスペーサ機能部２１Ａに汚れ、異物などが付着したまま残ることが皆無となる。
【００２６】
その後、スペーサ切除工程Ｆ３４では、スペーサ２１の両端に設けられている余剰部２２，２２を切除する。上記図４（Ａ）に示すスペーサ２１の場合は、レーザーカッターを用いて図中矢印で示す位置Ｐをレーザ照射で切断することにより、スペーサ２１の両端からそれぞれ余剰部２２，２２を切り離す。また、上記図４（Ｂ），（Ｃ）に示すスペーサ２１の場合は、ブレイクラインＢＬの形成部位に局所的な応力（例えば、曲げ応力、剪断応力など）を加えることにより、スペーサ２１の両端でそれぞれ余剰部２２，２２を折るように切除する。このブレイクラインＢＬを設けたものでは、特に大掛かりな設備を用いることなく、余剰部２２，２２を機械的に容易に切除することができる。
【００２７】
このようにスペーサ２１から余剰部２２を切除することにより、スペーサのハンドリングや洗浄による傷、汚れなどの付着箇所が余剰部２２と一緒に取り除かれるため、実質的にスペーサ機能部２１Ａだけをスペーサ２１として残すことができる。
【００２８】
また、スペーサ洗浄工程Ｆ３３とスペーサ組み付け工程Ｆ４１との間にスペーサ切除工程Ｆ３４を設け、このスペーサ切除工程Ｆ３４でスペーサ２１から余剰部２２を切除することにより、洗浄処理（ウェット洗浄）によってスペーサ機能部２１Ａ全体が清浄化されたスペーサ２１を得ることができる。また、例えば、余剰部２２を応力の印加によって切除するときに細かい微粒子が飛散する場合などでは、アノード基板２への微粒子の付着を回避することができる。
【００２９】
その後、スペーサ組み付け工程Ｆ４１では、図６に示すように、アノード基板２に複数のスペーサ２１，…を組み付ける。アノード基板２のスペーサ取付部位には予めアノード基板作成工程Ｓ２１でスペーサ支持用の微小な突起が複数形成されている。そして、スペーサ組み付け工程Ｆ４１では、上記複数の突起の間にスペーサ２１の長辺側の一端部を差し込むようにしてアノード基板２上にスペーサ２１を組み付ける。このとき、各々のスペーサ２１の長手方向は、アノード基板２の基板面に沿う方向となる。また、各々のスペーサ２１は、アノード基板２の一辺部（通常は長辺部）に沿って互いに平行になるように組み付けられる。
【００３０】
なお、図３の工程フローでは、スペーサ切除工程Ｆ３４とスペーサ組み付け工程Ｆ４１を別工程として示しているが、スペーサ組み付け工程Ｆ４１の中で余剰部２０の切除を行ってもよい。具体的には、スペーサ組み付け工程Ｆ４１において、例えば真空吸着方式のスペーサ保持具（不図示）によりスペーサ２１を保持した状態で、応力の印加等によりスペーサ２１の両端から余剰部２２を切除するものとしてもよい。この場合は、実際にスペーサ２１がアノード基板２に組み付けられる直前に余剰部２２が切除されるため、そこに至るまでの工程で余剰部２２をスペーサのハンドリングや支持等に利用することができる。そのため、スペーサ機能部２１Ａにおける物理的欠陥部（傷、汚れ、異物付着など）の発生を極力防止することができる。
【００３１】
続いて、基板貼り合わせ工程Ｆ４２では、カソード基板１とアノード基板２とをスペーサ２１を介して貼り合わせる。この基板貼り合わせ工程３１においては、カソード基板検査工程Ｆ２１で検査合格とされたカソード基板１と、アノード基板検査工程Ｆ２２で検査合格とされかつスペーサ組み付け工程Ｆ４１でスペーサ２１が組み付けられたアノード基板２とを、図７に示すように、互いに対向させた状態で、相対的な位置を合わせつつ貼り合わせる。その際、例えば、アノード基板２の外周部には長方形の枠体３が取り付けられ、この枠体３の部分でカソード基板１とアノード基板２がフリットシールにより接合される。
【００３２】
続いて、後工程Ｆ４３では、上述のようにカソード基板１とアノード基板２とを貼り合わせて得られる表示パネルの内部を真空にするための排気処理や、チップ管１７（図１参照）を封じ切るための処理、表示制御用回路１８，１９，２０（図１参照）との電気的接続のためのＴＡＢ(Tape Automated Bonding)処理などが行われる。
【００３３】
このように本実施形態に係る表示装置の製造方法では、スペーサ作成段階（Ｆ３１）でスペーサの長手方向の両端に予めダミーとなる余剰部２２，２２を設け、この余剰部２２，２２を用いてスペーサ検査工程Ｆ３２やスペーサ洗浄工程Ｆ３３でスペーサ２１を取り扱うことにより、スペーサ２１のハンドリングや洗浄による傷、汚れなどの付着箇所を余剰部２２，２２に集約（制限）することができる。また、アノード基板２にスペーサ２１を組み付ける前に余剰部２２，２２を切除することにより、スペーサ２１のハンドリングや洗浄による傷、汚れなどの付着箇所を余剰部２２，２２と一緒に取り除くことができる。その結果、カソード基板１とアノード基板２とをスペーサ３を介して貼り合わせて表示パネルを構成したときに、スペーサ２１の表面に傷や汚れなどの付着箇所が残ることがなくなる。
【００３４】
なお、上記実施形態においては、スペーサ２１の両端にそれぞれ余剰部２２，２２を設けるものとしたが、これ以外にも、図８（Ａ）〜（Ｃ）に示すように、スペーサ２１の一端に余剰部２２を設けるようにしてもよい。この場合、スペーサ２１の取り扱い方法として、例えば、図９に示すように、一対の開閉式のグリッパ２７を用い、このグリッパ２７で余剰部２２を挟み込むことで、スペーサ機能部２１Ａに触れないようにスペーサ２１を横向き又は縦向きに保持するものとすればよい。
【００３５】
また、上記実施形態においては、アノード基板２にスペーサ２１を組み付ける前に余剰部２２を切除するものとしたが、例えば上記図４（Ａ），（Ｂ）及び図８（Ａ），（Ｂ）に示すスペーサ２１を用いた場合は、余剰部２２をアノード基板２から離間させた状態でスペーサ２１をアノード基板２に組み付けることができる。そのため、この場合は、アノード基板２にスペーサ２１を組み付けた後でも、スペーサ２１から余剰部２２を切除することが可能である。
【００３６】
【発明の効果】
以上説明したように本発明によれば、スペーサの長手方向の一端又は両端に余剰部を設け、この余剰部を用いてスペーサを取り扱うことにより、スペーサのハンドリングや洗浄による傷、汚れなどの付着箇所が余剰部に集約され、かつスペーサからの余剰部の切除によって取り除かれるため、表示パネルの内部に組み込まれた状態のスペーサに上記付着箇所が残ることがなくなる。その結果、スペーサの物理的欠陥部による放電の発生とこれに伴う不要電子の放出を有効に防止することができる。
【図面の簡単な説明】
【図１】本発明の方法が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す断面図である。
【図２】本発明の方法が適用される表示装置の一例としてＦＥＤの表示パネルの構成を示す斜視図である。
【図３】本発明の表示装置（ＦＥＤ）の製造方法を適用した場合の製造工程の一例を示すフローチャートである。
【図４】本発明の製造方法で用いられるスペーサの構造例を示す図である。
【図５】スペーサ洗浄工程で用いられる洗浄治具の構成を示す図である。
【図６】スペーサ組み付け工程を説明する図である。
【図７】基板貼り合わせ工程を説明する図である。
【図８】本発明の製造方法で用いられるスペーサの他の構造例を示す図である。
【図９】グリッパによるスペーサの保持状態を示す図である。
【符号の説明】
１…カソード基板、２…アノード基板、２１…スペーサ、２２…余剰部、２３…洗浄治具、ＢＬ…ブレイクライン

Claims

第１のパネル基板と第２のパネル基板との間に介装される板状のスペーサの長手方向の一端又は両端に予め余剰部を設けておき、この余剰部を用いて前記スペーサを取り扱うとともに、
前記第２のパネル基板に前記スペーサを組み付ける前又は組み付けた後に前記スペーサから前記余剰部を切除する
ことを特徴とする表示装置の製造方法。
前記第２のパネル基板に前記スペーサを組み付ける前でかつ前記スペーサを洗浄した後に、当該スペーサから前記余剰部を切除する
ことを特徴とする請求項１記載の表示装置の製造方法。
前記スペーサの作成段階で、前記余剰部との境界位置にブレイクラインを形成しておく
ことを特徴とする請求項１記載の表示装置の製造方法。
前記第２のパネル基板に前記スペーサを組み付ける際に用いられるスペーサ保持治具により前記スペーサを保持した状態で、当該スペーサから前記余剰部を切除する
ことを特徴とする請求項２記載の表示装置の製造方法。