JP2004326301A - 貨幣取扱装置 - Google Patents

Abstract

【課題】外部から受け入れた貨幣の有効性を確認する貨幣識別部と、貨幣識別部によって有効と判定された貨幣を収納する着脱可能な貨幣収納部と、を含む貨幣取扱装置において、装置のインテリジェント化を図りつつ、故障信頼性の低下を防ぐ。
【解決手段】貨幣識別部が有する貨幣識別部制御回路と、貨幣収納部が有する貨幣収納部制御回路との間の電源及び情報の授受を２本の電源兼信号線を介して行う。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、スロットマシンその他の遊技機あるいは自動販売機等に用いられる貨幣取扱装置に関する。
【０００２】
【従来の技術】
従来、遊技機などの貨幣挿入口から送り込まれる貨幣の有効性を判別する貨幣判別部と、この貨幣識別部が有効と判別し送出してくる貨幣を収納するための貨幣収納装置とを具備する貨幣取扱装置が知られている。
【０００３】
この貨幣取扱装置においては、貨幣取扱装置本体から貨幣収納部を簡単に取り外すことができる。そして、貨幣収納部に貨幣がたまった場合には貨幣収納部のみを取り出して貨幣収納部ごと貨幣を運搬することができる。
【０００４】
また、貨幣収納部には、その搬送中等に内部の貨幣が容易に取り出されることのないように、貨幣収納部の貨幣取り出し口に設置されたふたが自動的に施錠されるものがある（特許文献１参照。）。このような貨幣収納部を具備する貨幣取扱装置は、貨幣収納部の貨幣取り出し口のふたを施開錠するための動力源としてモータやソレノイドを用いる。そして、貨幣収納部の機能のための動力源を直接貨幣収納部に設置する場合には、動力源に対し電源を供給する必要があり、この電源は貨幣取扱装置本体と貨幣収納部とに設けられた接続端子を通じて供給される。
【０００５】
また、貨幣取扱装置においては、貨幣収納部の搬送途中に内部の貨幣が紛失したりすることを後で確認できるようするため、どの種類の貨幣がどれだけの数量収納されているのかといった貨幣識別部からの情報を貨幣収納部に記憶させる場合がある。このような貨幣収納部に収納される貨幣の種類の情報は、通常、貨幣取扱装置本体側の貨幣識別部が貨幣の判別により取得するものであり、そして、貨幣収納部に内蔵された不揮発性のメモリ等に記憶される。従って、このような情報の信号は、貨幣取扱装置本体と貨幣収納部とに設けられた接続端子を介して貨幣識別部から貨幣収納部へと供給される。また、記憶された情報は貨幣収納部に設けられた接続端子を通じて、例えば、貨幣回収の場所に設置されたコンピュータ等により読み出されるものである。
【０００６】
このように、貨幣取扱装置の高機能化の要望に応じて、貨幣収納部自体が情報記憶機能やモータを具備してインテリジェント化するのに従い、通常貨幣取扱装置本体側との間で電源や信号の送受信を行うために必要な接続用端子の数は増加して来ている。
【０００７】
【特許文献１】
特開平８−１２３９９１号公報
【０００８】
【発明が解決しようとする課題】
しかしこの一方で、接続端子の増加は、装置全体の信頼性の低下につながりかねないという問題がある。例えば、貨幣取扱装置が取り付けられる遊技機や自動販売機等は、いずれかの端子が故障すれば、貨幣収納部のふたが開かなくなったりというように、貨幣取扱装置全体が使用不能となり、ひいては、遊技機や自動販売機自体までもが使用不能となるものである。これらは信頼性分析の観点からは冗長のない直列システム系を構成するものである。この場合、システム全体の信頼度は、一般的に個々の端子の信頼度に対し乗数として求められ、個々の端子の信頼度が等しい場合には、端子１個当たりの信頼度の個数分の累乗となる。したがって、端子の数の増加は装置全体の信頼度に大きな影響を与える。
【０００９】
ここで、貨幣収納部は、内蔵される貨幣を容易に取り出せない一種の可搬金庫として機能させるべく堅剛な材料で構成され相当の重量を有するものであり、操作者がこれを貨幣取扱装置本体に装着する時に、勢いをつけたり、相当な力で押し込んだりする場合が多い。また、遊技機等においては、貨幣収納部にたまったメダルや現金を頻繁に回収するため、貨幣収納部の端子接点の寿命を他の電子部品等の信頼性と同様に維持することは容易でない。このように、貨幣収納部の接続端子は貨幣取扱装置における信頼性の観点からはボトルネックとなりがちである。
【００１０】
本発明の目的は、貨幣取扱装置のインテリジェント化を図りつつも、貨幣取扱装置の故障信頼性の低下を防ぐことにある。
【００１１】
【課題を解決するための手段】
本発明は、以上のような問題点に鑑みてなされたものであり、貨幣識別部が有する貨幣識別制御回路と、貨幣収納部が有する貨幣収納制御回路との間の電源及び情報の授受を２本の電力兼信号線を介して行うものである。
【００１２】
より具体的には、本発明は、以下のようなものを提供する。
【００１３】
（１） 外部から受け入れた貨幣の有効性を判定する貨幣識別部と、この貨幣識別部によって判定された貨幣を収納する着脱可能な貨幣収納部と、を含む貨幣取扱装置であって、前記貨幣識別部は、前記貨幣収納部に対して電力の供給を行うとともにこの貨幣収納部に対して前記貨幣収納部が収納する貨幣情報信号の送信を行う貨幣識別制御回路を含み、この貨幣識別制御回路は前記貨幣収納部との間で２本の電力兼信号線を介して接続されていることを特徴とする貨幣取扱装置。
【００１４】
（１）の発明によれば、貨幣識別制御回路が前記貨幣収納部に対し電力の供給及び情報信号の送信を行う電力兼信号線は２本にまとめられる。そして貨幣取扱装置の貨幣収納部はこの２本の電力兼信号線を介して電源及び貨幣情報信号を受けることができる。従って、貨幣取扱装置の貨幣収納部において貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要となる線は２組で済む。このことにより、信頼性に一定の限界を有する部品の使用個数を抑えることにより、貨幣取扱装置全体の故障信頼性低下を抑えることができる。
【００１５】
ここで、「貨幣」とは、商品交換の媒介物を意味し、特に本明細書においては遊技を行うための可搬の媒体である。従って、「貨幣」には、政府等の発行する紙幣や硬貨のみならず、例えば、特定の遊技場のみで通用するメダルも含まれる。
【００１６】
また、「２本」の電力兼信号線とは、電源及び信号の供給が２本の電気配線により行われることを意味し、例えば、このうちの１本が筐体接地信号として、特別な接続端子やリード線等を用いることなく貨幣収納部筐体と貨幣識別部筐体の接触により電気的に接続され、残る１本だけが接続端子やリード線を用いて接続されるようなものも含むものである。
【００１７】
また、（１）の発明からは、外部から受け入れた貨幣の有効性を確認する貨幣識別部と、当該貨幣識別部によって有効と判定された貨幣を収納する着脱可能な貨幣収納部と、を含む貨幣取扱装置であって、前記貨幣識別部は、前記貨幣収納部に対して電力の供給を行うとともに当該貨幣収納部に対して前記貨幣収納部が収納する貨幣情報信号の送信を行う貨幣識別制御回路を含み、当該貨幣識別部は前記貨幣識別制御回路との間で接続する２本の電力兼信号線を介して電力及び貨幣情報信号を受ける貨幣収納制御回路を含む、貨幣取扱装置、といった事項も導かれる。
【００１８】
（２） ２本の前記電力兼信号線は、前記貨幣識別部、前記貨幣識別部のそれぞれに設けられた２組の接続端子を介して接続可能である（１）記載の貨幣取扱装置。
【００１９】
（２）の発明によれば、貨幣取扱装置の貨幣収納部において貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要となる電力兼信号線は２組で済むことから、必要とされる接続端子も２組で済むこととなる。従って、信頼性に一定の限界を有する接続端子の使用個数を抑えることにより、貨幣取扱装置全体の故障信頼性低下を抑えることができる。
【００２０】
ここで「２組」とあるのは、上記（１）の「２本」と同様、１組の接続端子を接地して、残りの接続は貨幣収納部筐体と貨幣識別部筐体同士の接触を利用する場合も含むものである。
【００２１】
（３） 前記貨幣識別制御回路は、貨幣情報信号をパルス信号として出力する識別側通信制御部と、パルス信号に応じて電源の供給停止を行う電源供給変換部と、を含み、前記貨幣収納部は、前記電力兼信号線を介して供給される電源を貨幣収納部に供給する電源供給部と、前記電力兼信号線を介して供給される貨幣情報信号を抽出する収納側受信部と、貨幣情報信号を受信する収納側通信制御部と、を含む、（１）または（２）記載の貨幣取扱装置。
【００２２】
（３）の発明によれば、貨幣取扱装置の貨幣収納部において貨幣識別部から送信される情報は、供給される電源電圧の供給停止パルスとして送信される。従って、貨幣取扱装置の貨幣収納部において貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要となる線は、電力兼信号線として共用としつつも、貨幣収納部における単純な回路構成により、電源成分と信号成分とに容易に分離することが可能となる。
【００２３】
（４） 前記貨幣収納部は、さらに、前記収納側通信制御部がパルス信号として出力する収納部情報信号に応じ、前記電力兼信号線から電流の引き込みを行う電流引き込み部を含み、前記貨幣識別制御回路は、さらに、前記電力兼信号線の電位が、前記電流引き込み部の引き込みによるパルス信号を検出する識別側受信部を含む（３）記載の貨幣取扱装置。
【００２４】
（４）の発明によれば、貨幣収納制御部が電力兼信号線から電流の引き込みを行い電力兼信号線の電圧を変化させることにより、貨幣収納部から貨幣識別部への方向の信号の送信を行うことができる。このことにより、貨幣取扱装置の貨幣収納部と貨幣識別部の間の電力兼信号線の数は２本に抑えつつ、貨幣識別部から貨幣収納部への電源供給、及び貨幣識別部と貨幣収納部との間の双方向通信を電力兼信号線によって行うことが可能となる。従って、貨幣収納部に高機能な電子回路を設置した場合にも、その接続端子の数を２組に抑え、貨幣取扱装置全体の故障信頼性を維持することができる。
【００２５】
（５） 前記識別側通信制御部が出力する貨幣情報信号は、リターン・トゥ・ゼロ（ＲＺ）符号形式に変調された信号である（４）記載の貨幣取扱装置。
【００２６】
（５）の発明によれば、識別側通信制御部が出力する貨幣情報信号にＲＺ符号形式を用いることにより、１又は０の値をとり得る貨幣情報信号が仮に連続した０の値を有した場合であっても、電力兼信号線における電源供給が長時間停止することがない。従って、貨幣収納制御回路においては、安定した電源電圧を得ることが可能となる。
【００２７】
ここで、「ノン・リターン・トゥ・ゼロ（ＮＲＺ）」はデータ通信用の符号伝送方式のひとつであり、信号パルスのレベルが，”１”ならＨレベル，”０”ならＬレベルにあり，単位タイムスロット幅の間に変化しない、非ゼロ復帰符号形式を意味する。これに対して，「リターン・トゥ・ゼロ（ＲＺ）」は１タイムスロットの間でパルスが基準レベルに戻るゼロ復帰符号形式を意味するものである。
【００２８】
（６） 前記識別側通信制御部は、前記貨幣情報信号を、前記電源供給変換部に対し出力する前にノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式からリターン・トゥ・ゼロ（ＲＺ）符号形式に変調する識別側信号変調手段を含む（５）記載の貨幣取扱装置。
【００２９】
（６）の発明によれば、識別側通信制御部は貨幣情報信号をＲＺ符号形式に変調する識別側信号変調手段を含む。従って、変調を行うための特別の回路を設けることなく、信号をＲＺ符号形式に変調することができる。このことにより、安価に貨幣収納制御回路に安定した電源電圧を供給することができる。
【００３０】
（７） 前記収納側通信制御部は、前記収納側受信回路から入力した貨幣情報信号を、リターン・トゥ・ゼロ（ＲＺ）符号形式からノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式に復調する収納側信号復調手段を含む（５）記載の貨幣取扱装置。
【００３１】
（７）の発明によれば、収納側通信制御部は貨幣情報信号をＲＺ符号形式からＮＲＺに復調する識別側信号復調手段を含む。従って、特別の回路を別途に設けることなく、信号をＮＲＺ符号形式に復調することができる。このことにより、安価に貨幣収納制御回路に安定した電源電圧及び貨幣情報を供給することができる。
【００３２】
（８） 前記収納側通信制御部が出力する収納部情報信号は、リターン・トゥ・ゼロ（ＲＺ）符号形式に変調された信号である（４）記載の貨幣取扱装置。
【００３３】
（８）の発明によれば、収納側通信制御部が出力する信号にＲＺ符号形式を用いることにより、１又は０の値をとる信号が仮に連続した０の値を有しても、電力兼信号線における電源供給が長時間ローレベル（Ｌレベル）になることがない。従って、貨幣収納制御回路において、安定した電源電圧を得ることが可能となる。
【００３４】
（９） 前記収納側通信制御部は、収納部情報信号を、電源引き込み部に対し出力する前にノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式からリターン・トゥ・ゼロ（ＲＺ）符号形式に変調する収納側信号変調手段を含む（８）記載の貨幣取扱装置。
【００３５】
（９）の発明によれば、収納側通信制御部は信号をＲＺ符号形式に変調する収納側信号変調手段を含む。従って、変調を行うための特別の回路を設けることなく、信号をＲＺ符号形式に変調することができる。このことにより、安価な構成で貨幣収納制御回路に安定した電源電圧を供給することができる。
【００３６】
（１０） 前記収納側通信制御部は、前記収納側受信回路から入力した貨幣情報信号を、リターン・トゥ・ゼロ（ＲＺ）符号形式からノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式に変調する収納側信号復調手段を含む（５）記載の貨幣取扱装置。
【００３７】
（１０）の発明によれば、識別側通信制御部は、信号をＲＺ符号形式からＮＲＺに復調する識別側信号復調手段を含む。従って、特別の回路を別途に設けることなく、信号をＮＲＺ符号形式に復調することができる。このことにより、安価な構成で貨幣収納制御回路に安定した電源電圧及び貨幣情報を供給することができる。
【００３８】
（１１） 前記貨幣収納制御部は、前記接続端子と、前記電源供給部、前記電流引き込み部及び前記収納側受信部と、を仲介し、前記貨幣識別制御回路から前記電力兼信号線を介して供給される電源極性の正規化を行う、電源極性正規化回路を含む（３）から（１０）いずれか記載の貨幣取扱装置。
【００３９】
（１１）の発明によれば、貨幣収納制御部が電源極性の正規化を行うことができる。従って、仮に２本の電力兼信号線を逆に接続した場合でも貨幣収納制御回路は正常に動作することができる。このことは、特に２本の電力兼信号線を介在する接続端子が貨幣収納部の筐体に直接に取り付けられるのではなく、貨幣収納部の筐体から取り出された導線に接続するコネクタによる場合など、２組の端子を反対向きに取り付ける恐れがある場合に有効である。
【００４０】
（１２） 前記貨幣収納部は前記貨幣識別部から離脱した場合に、前記貨幣識別部とは別の収集装置と接続が可能であり、当該接続は前記貨幣識別部に設けられた２個の前記接続端子を介してなされるものであることを特徴とする（２）から（１０）いずれか記載の貨幣取扱装置。
【００４１】
（１２）の発明によれば、貨幣収納部に収納・蓄積された貨幣が回収される場合に、貨幣収納部は貨幣識別部から離脱して収集装置と接続する。そして、収集装置は貨幣収納部に電源や信号を送って貨幣収納部のふたの鍵を開錠したり、貨幣収納部に記憶された貨幣情報の信号を貨幣収納部から受信したりする。このとき、収集装置と貨幣収納部との接続は、貨幣収納部に設けられ貨幣識別部との接続に用いられた２個の接続端子を介して、２本の電源兼信号線により行われる。このように、貨幣収納部が収集装置と接続するための接続端子は、貨幣収納部が貨幣識別部と接続するための接続端子と兼用することが可能となる。したがって、貨幣収納部は収集装置と接続するための接続端子の増加なしに、貨幣取扱装置外の収集装置と接続することができる。このように、貨幣収納部が備える外部との接続端子の数を２組に抑え、貨幣取扱装置全体の故障信頼性を維持することができるのである。
【００４２】
【発明の実施の形態】
以下に、本発明の実施形態について図面に基づいて説明する。なお、本実施形態は、本発明を紙幣取扱装置に適用した実施例により説明する。
【００４３】
［紙幣取扱装置］
紙幣取扱装置１１の概略を示す図を図１に示す。
【００４４】
紙幣取扱装置１１は、紙幣の有効性を確認する紙幣識別部１３と、多数の紙幣を積み重ねて収納する紙幣収納部１５を格納する本体部１７と、から構成される。紙幣収納部１５は、紙幣取扱装置１１の本体部１７に対して着脱可能である。
【００４５】
次に、紙幣取扱装置１１から紙幣収納部１５を取り出した状態における紙幣取扱装置１１の概略を図２に示す。
【００４６】
紙幣収納部１５には、運搬する際に、紙幣収納部１５を保持するための取手２３が設置される。この取手２３は、紙幣収納部１５を紙幣取扱装置１１の本体部１７から脱着する際に紙幣収納部１５を保持するためにも用いられる。また、紙幣収納部１５は、投入された紙幣が紙幣識別部１３により有効であると判定された後に紙幣収納部１５内に挿入するための紙幣収納口２１を有する。さらに、紙幣収納部１５は、紙幣収納部１５内に収納された紙幣を取り出すためのふた２５を有する。
【００４７】
紙幣識別部１３は、紙幣取扱装置１１が設置される遊技機や自動販売機等の外部から紙幣を投入するための紙幣受入口１９を有する。また、紙幣識別部１３は紙幣識別制御回路基板２７を内蔵する。紙幣識別制御回路基板２７には、紙幣を搬送するモータを駆動制御したり、紙幣を識別するためのセンサからの信号を検出し、紙幣の真贋といった有効性の判断を行ったり、また、紙幣収納部１５に信号を送信するための紙幣識別制御回路１１０（図４参照）が実装される。
【００４８】
また、紙幣取扱装置１１の本体部１７は、接続端子３３、３５を備える。紙幣識別制御回路基板２７と、接続端子３３、３５との間は、それぞれ２本の電力兼信号線２９、３１により接続される。接続端子３３、３５はそれぞれ、導電性材料による棒状突起により構成され、本体部１７内部側に押し込まれるように移動可能となっているが、内蔵される弾性部材（図示せず）により、突起が突出する側に付勢されている。
【００４９】
次に、紙幣収納部１５を、取手２３が設置されている側面の反対側面から見た図を図３に示す。
【００５０】
紙幣収納部１５は、紙幣収納制御回路基板３９を内蔵する。紙幣収納制御回路基板３９には、紙幣収納部１５の状態を監視し、また収納した紙幣の種類の記憶を行う紙幣収納制御回路２１０（図４参照）が実装される。また、紙幣収納部１５は、接続端子４５、４７を備えており、紙幣収納制御回路基板３９と、接続端子４５、４７のそれぞれとの間は、２本の電力兼信号線４１、４３により接続されている。接続端子４５、４７はそれぞれ、導電性材料による長円状の平板である。紙幣収納部１５が本体部１７に装着される場合には、平板状の接続端子４５、４７はそれぞれ、本体部１７に設置された、突起状の接続端子３３、３５に押し当てられ電気的に接続がなされる。平板状の接続端子４５、４７が弾性部材により付勢された突起状の接続端子３３、３５（図４参照）に押し当てられることにより良好な接触を保つ。
【００５１】
このように、本体部１７側の接続端子３３と紙幣収納部１５側の接続端子４５、そして本体部１７側の接続端子３５と紙幣収納部１５側の接続端子４７は、２組のコネクタを形成する。
【００５２】
そして、この２組の接続端子の接続により、２本の電力兼信号線２９及び４１、並びに３１及び４３を介して、紙幣識別部１３側の紙幣識別制御回路基板２７と紙幣収納部１５側の紙幣収納制御回路基板３９は接続される。
【００５３】
このように、電力兼信号線を接続する接続端子の数を２組とし、ある一定の故障率を有する端子数の増加を抑えることによって、紙幣取扱装置１１全体の信頼性を高めることができる。
【００５４】
［紙幣取扱装置の動作］
紙幣取扱装置１１は、通常スロットマシン等の遊技機や両替機、そして自動販売機等の筐体内に設置され、紙幣受入口１９の部分が遊技機等の筐体の外に露出している。紙幣受入口１９から紙幣が挿入されると紙幣収納部１５は紙幣識別制御回路基板２７上に実装された紙幣識別制御回路１１０の制御によって内蔵のモータ（図示せず）を駆動し、紙幣を内部に引き込む。その際にセンサ１２２（図４参照）等の信号を紙幣識別制御回路１１０により検出し、予め記憶している真正の紙幣についての検出データとの比較を行い、紙幣の真贋といった有効性を判断する。
【００５５】
上記判断の結果、紙幣を無効なものであると判断した場合、紙幣識別部１３は挿入された紙幣を紙幣受入口１９へと送り返す。この一方で紙幣が有効なものであると判断した場合、紙幣識別部１３は挿入された紙幣を紙幣収納口２１から紙幣収納部１５へと挿入する。そして、紙幣収納部１５は、挿入された紙幣を内部に積み重ねるように収納する。
【００５６】
また、紙幣識別部１３が、有効と判断した紙幣を紙幣収納口２１から紙幣収納部１５へと送り出す際には、送り出す紙幣の種類についての情報が紙幣識別制御回路１１０（図４参照）から、紙幣収納制御回路２１０へと送信される。そして、紙幣収納部１５の紙幣収納制御回路２１０（図４参照）には、紙幣収納部１５が収納した紙幣の種類及び数が累積的に記憶されていく。
【００５７】
紙幣収納部１５に収納された紙幣が回収されるときには、紙幣収納部１５が本体部１７から取り外される。
【００５８】
紙幣収納部１５内に収納された紙幣を取り出す際に開けるふた２５は、ソレノイド２８６（図６参照）の駆動により通常は施錠されている。しかし、紙幣収納部１５の外部から接続端子４５、４７を介して、暗証番号信号が入力されると、紙幣収納部１５内の紙幣収納制御回路２１０はソレノイド２８６を駆動してふた２５の開錠を行う。
【００５９】
また、紙幣収納部１５内に収納された紙幣を回収する際には、紙幣収納制御回路２１０に記憶されている、紙幣収納部１５が収納した紙幣の種類及び数の情報を、紙幣収納部１５の外部から接続端子４５、４７を介して読み出すことができる。これにより、紙幣識別部１３により有効と判断され紙幣収納部１５内に収納された紙幣が、現実に紙幣収納部１５内に収納されているか否かの確認をすることができる。また、万が一、紙幣収納部１５を運搬中に紙幣が紛失した等の場合にも、紛失した紙幣の種類と数量が判明するのである。
【００６０】
［回路ブロック］
次に、紙幣取扱装置１１を制御する制御回路の構成を、図４のブロック図を参照して説明する。
【００６１】
＜紙幣識別部＞
紙幣識別部１３には、紙幣収納部１５への通信の制御を行う紙幣識別制御回路１１０が実装される。紙幣識別制御回路１１０は、通信データの生成等を行う識別側通信制御部１２０と、この識別側通信制御部１２０に接続する、電源供給変換部１５０により構成される。また、識別側通信制御部１２０には、紙幣受入口から受け入れた紙幣の状態を検知するための、光センサや磁気センサといったセンサ１２２が接続される。
【００６２】
識別側通信制御部１２０は、ＣＰＵ（中央処理装）やＲＯＭ、ＲＡＭ等が１個のＩＣに集積されたマイクロ・コンピュータ・ユニット（ＭＣＵ、いわゆる「マイコン」）により構成される。そして、ＣＰＵが、内蔵するＲＯＭに記憶されたプログラムに従い、ＲＡＭやＩＯポートそしてシリアルインターフェースと協働して処理を行う。このことにより、紙幣収納制御回路２１０に送信する紙幣の種類や枚数といった紙幣情報の生成及びこの紙幣情報をシリアル伝送が可能な符号化を行うシリアルフォーマット変換を行う識別側主制御手段１２１、そして、シリアルフォーマット変換された紙幣情報信号をさらにＲＺ符号形式のパルス信号に変換する識別側信号変調手段１２３の処理を行う。
【００６３】
電源供給変換部１５０は電流駆動型のオペアンプ又は電圧レベルシフタから構成され、識別側通信制御部１２０の識別側信号変調手段１２３が生成するパルス信号に応じて出力電流の供給／停止を行う。
【００６４】
電源供給変換部１５０の出力の一端は接続端子３３に接続され、出力の別の一端は、グランドレベル信号として接続端子３５に接続される。
【００６５】
＜紙幣収納部＞
紙幣取扱装置１１の紙幣収納部１５には、紙幣識別部１３からのデータを受信して、データの記録を行う紙幣収納制御回路２１０が配置される。紙幣収納制御回路２１０は、電源供給部２５０と、データ記録部２６０と、収納側受信部２７０と、ふた施開錠部２８０とを有する。
【００６６】
電源供給部２５０は、ダイオード及び三端子レギュレータ等から構成される。電源供給部２５０は、接続端子４５に接続され、電力兼信号線から供給される電源成分と信号成分の合成から電源成分のみを抽出し、収納側通信制御部２２０を含む紙幣収納制御回路２１０に安定した電源電圧を供給する。
【００６７】
収納側受信部２７０は、ダイオード及びフォトカプラ等から構成される。収納側受信部２７０は、接続端子４５に接続され、電力兼信号線から供給される電源成分と信号成分の合成から信号成分のみを抽出する。収納側受信部２７０は、具体的には電力兼信号線の電圧が所定の値以上であればハイレベル、所定の値以下であればローレベルを出力するものである。
【００６８】
収納側通信制御部２２０は、ＣＰＵ（中央処理装置）やＲＯＭ、ＲＡＭ等が１個のＩＣに集積されたマイクロ・コンピュータ・ユニット（ＭＣＵ、いわゆる「マイコン」）により構成される。収納側通信制御部２２０は、電源供給部２５０からの電源供給を受け、また、データ記録部２６０、収納側受信部２７０、ふた施開錠部２８０に接続される。
【００６９】
収納側通信制御部２２０は、内蔵するＲＯＭに記憶されたプログラムに従い、内蔵ＣＰＵがＲＡＭやＩＯポートそしてシリアルインターフェースと協働して処理を行うことにより、収納側受信部２７０から出力される後述のＲＺ符号形式のパルス信号をＮＲＺ符号形式のシリアルフォーマットの紙幣情報信号に変換する収納側信号復調手段２５５、そしてシリアルフォーマットの紙幣情報信号を受信し、データ記憶部２６０に記憶させる収納側主制御手段２２１を実現する。
【００７０】
データ記録部２６０は、ＥＥＰＲＯＭやフラッシュメモリ等の不揮発性メモリにより構成され、収納側通信制御部２２０に接続される。データ記録部２６０は収納側通信制御部２２０の収納側主制御手段２２１により出力されるデータを記憶する。また、収納側通信制御部２２０の収納側主制御手段２２１により読み出されるデータを出力する。
【００７１】
このように、紙幣識別制御回路１１０の側において、入力パルス信号に応じ電力兼信号線を介して供給する出力電流の供給／停止を行う電源供給変換部１５０を有し、また、紙幣収納制御回路２１０の側において、電力兼信号線を介して供給される合成成分から電源成分のみを抽出し、安定した電源電圧供給を行う電源供給部２５０と、電力兼信号線を介して供給される合成成分から信号成分のみを抽出する収納側受信部２７０とを有することにより、電力兼信号線はグランド基準電位線を含め２本でまかなうことができる。従って、電力兼信号線を接続する接続端子３３、４５、３５、４７も２組とすることができ、所定の故障率を有する接続端子の数量増加を防止することによって、紙幣取扱装置１１全体の信頼性を高めることができる。
【００７２】
また、紙幣収納制御回路２１０には、ソレノイド及びその駆動を制御する制御回路から構成される、ふた施開錠部２８０が接続される。ふた施開錠部２８０は収納側通信制御部２２０に接続され、収納側通信制御部２２０からの制御信号に基づいて、紙幣収納部１５のふた２５を施開錠する施錠機構（図示せず）を駆動する。これにより、紙幣収納部１５が紙幣取扱装置１１の本体部１７から取り外された状態においても、不用意にふた２５が開くことのないように施錠の制御を行なう。
【００７３】
［詳細な回路構成］
次に、紙幣取扱装置１１を制御する制御回路のより詳細な構成を、図５及び図６の回路図を参照して説明する。
【００７４】
＜紙幣識別部＞
識別側通信制御部１２０は、プログラムに従いデータの読み出し、書き込み及び演算を行うＣＰＵ（中央処理装置）１２６、プログラムを記憶するＲＯＭ１２８、演算データを記憶するＲＡＭ１２７、データを特定のシリアル形式に変換して端子に出力するシリアル出力インターフェース（以下、シリアルＯＵＴ ＩＦとも言う）１２９、外部端子とのデータの入出力を行うＩＯポートＡ１３０、ＩＯポートＢ１３１及びＩＯポートＣ１３２（以下それぞれＰＡ、ＰＢ、ＰＣとも言う）がバス１３３により結合された状態で１個のＩＣに集積されたマイクロ・コンピュータ・ユニット（ＭＣＵ、いわゆる「マイコン」）により構成される。
【００７５】
＜識別側主制御手段＞
識別側通信制御部１２０は、内蔵するＲＯＭ１２８に記憶されたプログラムに従い、ＣＰＵ１２６が、ＲＡＭ１２７やシリアル出力インターフェース１２９と協働して処理を行うことにより、紙幣収納制御回路２１０に送信する紙幣の種類や枚数といった紙幣情報の生成、紙幣情報をシリアル伝送が可能な符号化を行うシリアルフォーマット変換を行う識別側主制御手段（処理）１２１を実現する。
【００７６】
シリアル出力インターフェース（シリアルＯＵＴＩＦ）１２９はシフトレジスタ、クロック分周器から構成され、ＥＩＡ／ＴＩＡ−２３２（ＲＳ−２３２）標準規格に規定されるものと同一のタイミングによる、歩調同期式のシリアルフォーマット信号の出力を行う。
【００７７】
例えば、識別側主制御手段１２１が１６進法で「８６」となるデータを送信する場合には、ＣＰＵ１２６がシリアル出力インターフェース１２９に「８６」のデータを書き込む。すると、シリアル出力インターフェース１２９はデータを二進数に置き換えた「１００００１１０」に対し、先頭にスタートビットの０と後尾にストップビットの１を加えた「０１００００１１０１」の値をＭＳＢから順番に一定の間隔を置いて出力する。従って、シリアル出力インターフェース１２９の出力信号ＳＡの波形は、図７に示すように「ＬＨＬＬＬＬＨＨＬＨ」となる。ここで、Ｈ（ハイ）は「１」に対応する５Ｖの電圧レベル、そして、Ｌ（ロー）は「０」に対応する０Ｖのレベルである。なお、信号出力のビットレートタイミングとしては、３００ビット／Ｓから９６００ビット／Ｓであれば、簡易な回路構成によりビット誤りの少ないデータ送信が行える。さらに６００から２４００の範囲では、ビット誤りも少なくかつ、適切なデータ送信スピードが得られる。
【００７８】
＜識別側信号変調手段＞
シリアル出力インターフェース１２９の出力信号ＳＡはＩＯポートＢ１３１に入力される。ここで識別側通信制御部１２０は、内蔵するＲＯＭに記憶されたプログラムに従い、ＣＰＵ１２６がＲＡＭ１２７やＩＯポートＢ１３１及びＩＯポートＣ１３２と協働して処理を行うことにより、符号形式を、リターン・トゥ・ゼロ（ＲＺ）符号形式に変調する識別側信号変調手段（処理）１２３を実現する。
【００７９】
識別側信号変調手段１２３はＩＯポートＢ１３１に入力される信号のレベルが変化した場合にのみ、一定の短期間ＩＯポートＣ１３２にＬレベル出力を行い、その後、ＩＯポートＣ１３２にＨレベル出力を行う。
【００８０】
従って、例えば、図７に示すＳＡの波形の入力信号があった場合に対し、ＩＯポートＣ１３２への出力信号ＳＢの波形は入力信号の変化点においてのみ端子間のＬレベルパルスが出力され、他の期間ではＨレベルとなる。
【００８１】
＜電源供給変換部＞
電源供給変換部１５０は、１２Ｖの電源に接続された電流出力が可能なレベルシフタ１５１及びその出力に直列に接続された抵抗１５２により構成される。レベルシフタ１５１の入力には識別側通信制御部１２０のＩＯポートＣ１３２が接続される。抵抗１５２は約１００Ωの値であり、電力兼信号線に対する電源供給に関し適度のピーダンスを与える。
【００８２】
この構成により、例えば、図７のＳＢに示す波形の信号が入力された場合に対する電源供給変換部１５０の出力信号ＳＣの波形は、ＳＢと同様であるがＨレベルの電圧が約１２Ｖとなる。
【００８３】
電源供給変換部１５０の出力は、電力兼信号線２９、接続端子３３、４５そして再び電力兼信号線４１を経由して紙幣収納制御回路２１０へと導かれる。また、グランドレベル線も、電力兼信号線３１、接続端子３５、４７そして再び電力兼信号線４３を経由して紙幣収納制御回路２１０へ接続される。
【００８４】
＜電源供給部＞
電力兼信号線４１は、電源供給部２５０及び収納側受信部２７０に接続される。
【００８５】
電源供給部２５０では、電力兼信号線４１が、電流逆流防止用のダイオード２５１のアノードに接続され、ダイオード２５１のカソードが平滑用コンデンサ２５２を介してグランドに接続される。また、ダイオード２５１のカソードはダイオード２５３を介して三端子レギュレータ２５４の入力に接続され、三端子レギュレータ２５４の出力は抵抗２５６及びダイオード２５７を介して、電源供給部２５０の出力になると共に補助電源用バッテリー２５８の正端子に接続され構成される。
【００８６】
紙幣識別制御回路２１０から電源供給部２５０に供給される電源電圧がＨレベルすなわち約１２Ｖの時には、この電流がダイオード２５１のアノード側からカソード側へと流れ、電源供給部２５０のコンデンサ２５２を充電する。しかしこれとは逆に、電源電圧がＬレベルすなわち約０Ｖの時には、コンデンサ２５２に充電された電流が、ダイオード２５１から流れることがない。したがって、電源供給部２５０に供給される電源電圧が短時間Ｌレベルとなっても、コンデンサ２５２の電圧が急激に変化することがない。そして、この電源電圧は三端子レギュレータ２５４を通じ、例えば５Ｖの定電圧に変換されて出力される。すなわち、図７のＳＣに示すように、電源供給部２５０の入力電圧が、信号伝送のためＨレベルとＬレベルの間で変動した場合でも、出力電圧ＳＤは一定値を保ち続け安定した電源を供給する。
【００８７】
このようにして、電力兼信号線４１により供給される電源成分及び信号成分の中から電源成分のみが取り出されるようになる。
【００８８】
＜収納側受信部＞
収納側受信部２７０は、電力兼信号線４１が抵抗２７１及びダイオード２７２を介してフォトカプラ２７３のアノードに接続される。また、フォトカプラ２７３のエミッタは収納側受信部２７０の出力となると共に抵抗２７４を介してグランドに接続される。フォトカプラ２７３のカソード及びコレクタは電源供給部２５０の出力に接続される。
【００８９】
収納側受信部２７０の出力信号ＳＥの波形は、入力信号ＳＣと同様であるが、フォトカプラ２７３を経由することによって、Ｈレベルが電源供給部２５０の出力のレベルとほぼ等しくなる。これにより、信号の電圧は、収納側通信制御部２２０が入力可能なレベルに変換される。また、紙幣識別制御回路からの電力供給の有無を確認する場合にも、電力兼信号線４１の高電圧を直接に監視するのではなく、フォトカプラ２７３を経由した、収納側通信制御部２２０が入力可能な電圧レベルの信号を監視すればよい。
【００９０】
収納側通信制御部２２０は、プログラムに従いデータの読み出し、書き込み及び演算を行うＣＰＵ（中央処理装置）２２６、プログラムを記憶するＲＯＭ２２８、演算データを記憶するＲＡＭ２２７、端子から入力された特定のシリアル形式データを変換するシリアル入力インターフェース（以下、シリアルＩＮ ＩＦとも言う）２２９、外部端子とのデータの入出力を行うＩＯポートＡ２３０、ＩＯポートＢ２３１及びＩＯポートＣ２３２（以下それぞれＰＡ、ＰＢ、ＰＣとも記載する）がバス２３３により結合された状態で１個のＩＣに集積されたマイクロ・コンピュータ・ユニット（ＭＣＵ、いわゆる「マイコン」）により構成される。収納側通信制御部２２０には、紙幣収納部１５が本体部１７より取り外されたことや、ふた２５が開いたことを検知するためのスイッチ等によるセンサ２３７、２３８も接続されている。
【００９１】
＜収納側信号復調手段＞
収納側受信部２７０の出力はＩＯポートＣ２３２に入力される。ここで収納側通信制御部２２０は、内蔵するＲＯＭに記憶されたプログラムに従い、ＣＰＵ２２６がＲＡＭ２２７やＩＯポートＢ２３１及びＩＯポートＣ２３２と協働して処理を行うことにより、入力信号の符号形式を、リターン・トゥ・ゼロ（ＲＺ）符号形式から、ノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式に変換する収納側信号復調手段２２５の処理を実現する。
【００９２】
収納側信号復調手段２２５の処理はＩＯポートＣ２３２に入力される信号のレベルが、Ｌレベルとなった場合にＩＯポートＢ２３１の出力電圧レベルを反転する。
【００９３】
従って、例えば、図７に示すＳＥの波形の入力信号があった場合に対し、ＩＯポートＢ２３１への出力信号ＳＦの波形は入力信号にＬレベルのパルスがあった場合のみ反転する、そして出力信号ＳＦの波形は、結果としてＳＡの波形と同様となるのである。また、収納側信号復調手段２２５の処理では、紙幣識別制御回路からの電力供給の有無を監視することもできる。
【００９４】
＜収納側主制御手段＞
収納側通信制御部２２０は、内蔵するＲＯＭに記憶されたプログラムに従い、ＣＰＵ２２６がＲＡＭ２２７やシリアル入力インターフェース２２９と協働して処理を行うことにより、シリアルフォーマットにより伝送されてきた信号を紙幣情報といったデータとして復号する収納側主制御手段２２１の処理を実現する。
【００９５】
シリアル入力インターフェース２２９は、シフトレジスタにより構成され、ＥＩＡ／ＴＩＡ−２３２（ＲＳ−２３２）標準規格に規定されるものと同一のタイミングによる、歩調同期式のシリアルフォーマットの信号を復号する。
【００９６】
例えば、収納側信号復調手段２２５から出力された信号ＳＦが図７に示す通り「ＬＨＬＬＬＬＨＨＬＨ」の場合、先頭のスタートビットのＬと後尾のストップビットのＨを除き、ＭＳＢから順番に一定の間隔を置いて取り込み、１６進法で「８６」のデータを得る。
【００９７】
このようにして、識別側主制御手段１２１が送信した「８６」というデータが接続端子３３、４５、及び電力兼信号線２９、４１を介して、収納側主制御手段２２１に受信される。また、得られたデータは、メモリインターフェース２３５に書き込まれる。メモリＩＦ２３５は、データ記録部２６０を構成する外部メモリ２６１に対して通信を行い、書き込まれたデータを外部メモリ２６１に記憶させる。得られたデータがふた２６の施開錠の命令である場合には、収納側主制御手段２２１はＩＯポートＡ２３０への書き込みを介して、ＩＯポートＡ２３０に接続されたふた施開錠部２８０のトランジスタ２８２を制御し、ソレノイド２８６を駆動する。そしてふた２６の施開錠を行う。
【００９８】
上述のように、データはシリアル形式に変換されることにより２本の線で送信することができる。さらにシリアル形式に変換した信号がＲＺ符号形式に変換され、これに応じて、電源供給変換部１５０から出力される電源レベルが、電源供給部２５０の平滑コンデンサ２５２の時定数に対し短い時間だけＬレベルとなる信号の送信を行うことにより、電源供給部２５０の出力波形を平滑に保持したままで、電源の供給と信号の送信を兼用することが可能となる。ここで、電力兼信号線を、信号が送信されるときの電圧パルスの立ち上がり及び立ち下り時間は２０ｐＳから１０ｎＳの間であれば、電源供給部２５０出力波形の平滑性を良好に保つことができる。さらに、５０ｐＳから２ｎＳの間では平滑性がより良好となる。
【００９９】
［識別側通信制御部ＣＰＵの処理］
次に、識別側通信制御部１２０のＣＰＵ１２６がＲＯＭ１２８に記憶されたプログラムに基づいて行う識別側主制御処理を、図８のフローチャートを参照して説明する。
【０１００】
まず、ＣＰＵ１２６はステップＳ１０において、挿入される紙幣の分析処理を行う。紙幣判別の処理は、ＣＰＵ１２６がセンサ１２２のデータを読み込みＲＯＭ１２８に記憶された基準値と比較を行うこと等により行われる。
【０１０１】
次に、ＣＰＵ１２６は、上述の分析処理の結果から、挿入される紙幣が有効か否かの判断を行う（ステップＳ１１）。挿入される紙幣が有効でないと判断する場合、ＣＰＵ１２６は処理をステップＳ１０に移す。この一方で挿入される紙幣が有効であると判断する場合、ＣＰＵ１２６は処理をステップＳ１２に移す。
【０１０２】
ステップＳ１２において、ＣＰＵ１２６は、紙幣を紙幣収納部１５へと移すとともに、紙幣情報を送出する。具体的には、ＣＰＵ１２６は、分析結果による紙幣種類の情報をシリアル出力インターフェース１２９に書き込む。この後ＣＰＵ１２６は処理をステップＳ１０に移す。
【０１０３】
次に、識別側通信制御部１２０のＣＰＵ１２６がＲＯＭ１２８に記憶されたプログラムに基づいて行う識別側信号変調処理を、図９のフローチャートを参照して説明する。
【０１０４】
まず、ＣＰＵ１２６はステップＳ２０において、ＩＯポートＢ１３１の入力信号を検出する。具体的には、ＣＰＵ１２６はＩＯポートＢ１３１のデータを読み出す。
【０１０５】
次に、ＣＰＵ１２６は、ステップＳ２１において、ＩＯポートＢ１３１の入力信号レベルが前回の検出結果から変化した否かを判別する。
【０１０６】
ＩＯポートＢ１３１の入力信号レベルが前回の検出結果から変化していないと判断する場合、ＣＰＵ１２６は処理をステップＳ２０に移す。この一方で入力信号レベルが前回の検出結果から変化したと判断した場合、ＣＰＵ１２６は処理をステップＳ２２に移す。
【０１０７】
ステップＳ２２において、ＣＰＵ１２６はＩＯポートＣ１３２の出力をＬレベルにする。続いて、ＣＰＵ１２６は一定のパルス幅期間だけ、処理を待つ（ステップＳ２３）。さらに続いて、ＣＰＵ１２６はＩＯポートＣ１３２の出力をＨレベルにする（ステップＳ２４）。そして、ＣＰＵ１２６は処理をステップＳ２０に移す。
【０１０８】
この処理によって識別側通信制御部１２０は、ＩＯポートＢ１３１に入力されるシリアル通信信号が反転する場合にのみ、特定の短い期間、Ｌレベルパルスを出力する。このことによって、ＮＲＺ符号形式の信号をＲＺ符号形式の信号へと変換する処理が実行される。
【０１０９】
［収納側通信制御部ＣＰＵの処理］
次に、収納側通信制御部２２０のＣＰＵ２２６がＲＯＭ２２８に記憶されたプログラムに基づいて行う収納側信号復調処理を、図１０のフローチャートを参照して説明する。
【０１１０】
まず、ＣＰＵ２２６はステップＳ３０において、ＩＯポートＣ２３２の入力信号レベルがＬレベルか否かを判別する。本ステップにおいて、ＣＰＵ２２６がＩＯポートＣ２３２の入力信号レベルはＬレベルでないと判断した場合には、ＣＰＵ２２６は処理をステップＳ３０に移す。この一方で、ＣＰＵ２２６がＩＯポートＣ２３２の入力信号レベルはＬレベルであると判断した場合には、ＣＰＵ２２６は処理をステップＳ３１に移す。
【０１１１】
ステップＳ３１において、ＣＰＵ２２６はＩＯポートＢ２３１の出力レベルを反転する。具体的には、ＣＰＵ２２６はＩＯポートＢ２３１の出力データをバス２３３を通じて読み出し、読み出した値の論理レベルを反転する演算を行い、その後再びＩＯポートＢ２３１に書き込む。
【０１１２】
この処理によって、収納側通信制御部２２０はＩＯポートＣ２３２に入力されるＲＺ符号形式のパルス信号をＮＲＺ符号形式の信号へと変換することができる。
【０１１３】
次に、収納側通信制御部２２０のＣＰＵ２２６がＲＯＭ２２８に記憶されたプログラムに基づいて行う収納側主制御処理を、図１１のフローチャートを参照して説明する。
【０１１４】
まず、ＣＰＵ２２６はステップＳ４０において、紙幣情報を受信したか否かを判別する。具体的には、ＣＰＵ２２６は、シリアル入力インターフェース２２９の値を読み出し、予め設定された紙幣情報を示す値と等しいか比較する。ＣＰＵ２２６は、紙幣情報を受信しなかったと判断した場合には、ステップＳ４０の処理を繰り返す。この一方で、紙幣情報を受信したと判断した場合には、ＣＰＵ２２６は、処理をステップＳ４１に移す。
【０１１５】
ステップＳ４１において、ＣＰＵ２２６は、受信した紙幣情報を記録する。具体的には、ＣＰＵ２２６は、受信した紙幣情報をメモリインターフェース２３５に書き込む。このことによって、紙幣収納部１５に収納される紙幣の情報が紙幣収納制御回路２１０に記憶される。
【０１１６】
［第二の実施の形態］
次に、本発明の第二の実施の形態について説明する。第二の実施の形態にかかる紙幣取扱装置１１においては、紙幣識別部１３から紙幣収納部１５に対するデータの送信に加え、紙幣収納部１５から紙幣識別部１３に対するデータの信号送信が行われる。
【０１１７】
［回路構成］
第二の実施の形態において、紙幣取扱装置１１を制御する制御回路の構成を図１２のブロック図を参照して説明する。
【０１１８】
＜紙幣収納部＞
紙幣取扱装置１１の紙幣収納部１５には、紙幣識別部１３からのデータを受信して、データの記録を行う紙幣収納制御回路１２１０が配置される。紙幣収納制御回路１２１０は、電源供給部１２５０と、データ記録部１２６０と、収納側受信部１２７０と、ふた施開錠部１２８０とを有する点において、上述の第一の実施形態における紙幣収納制御回路２１０と同様である。しかし、第二の実施の形態における紙幣収納制御回路１２１０は、これらに加えて、収納側通信制御部１２２０が収納側信号変調手段１２２３を有し、また、電流引き込み部１３００及び電源極性正規化部１２９０を有する点が上述の第一の実施形態における紙幣収納制御回路２１０と異なる。次に、差異点である電源極性正規化部１２９０、収納側信号変調手段１２２３及び電流引き込み部１３００を中心に説明する。
【０１１９】
電源極性正規化部１２９０はダイオードブリッジにより構成される。電源極性正規化部１２９０が紙幣収納制御回路に設けられることにより、接続端子３３、３５と、接続端子４５、４７が仮に、互い違いに接続されたとしても、電源供給部１２５０や収納側受信部１２７０に入力される電圧の極性は常に同じとなる。これによって、特に接続端子形態がケーブルコネクタのように逆向きに接続する恐れのある場合であっても、回路部品が破壊されることがない。したがって、紙幣取扱装置１１の故障信頼性が向上する。
【０１２０】
また、収納側通信制御部１２２０は、ＣＰＵ（中央処理装置）やＲＯＭ、ＲＡＭ等が１個のＩＣに集積されたマイクロ・コンピュータ・ユニット（ＭＣＵ、いわゆる「マイコン」）により構成される。そして、内蔵するＲＯＭに記憶されたプログラムに従い、ＣＰＵが内蔵するＲＡＭやＩＯポートそしてシリアルインターフェースと協働して処理を行うことにより、紙幣識別制御回路１１１０に送信する情報をシリアル伝送が可能なシリアルフォーマット変換を行う収納側主制御手段１２２１の処理、そして、上述のシリアルフォーマット変換された情報信号をさらに後述のＲＺ符号形式のパルス信号に変換する収納側信号変調手段１２２３の処理を実現する。
【０１２１】
電流引き込み部１３００は収納側通信制御部１２２０の収納側信号変調手段１２２３が生成するパルス信号に応じて、電力兼信号線をグランドに短絡する。電力兼信号線は、紙幣識別制御回路１１１０の電源供給変換部１１５０により駆動されるが、この駆動出力は抵抗１１５２により、インピーダンスが付加されている。従って、電流引き込み部１３００が電力兼信号線をグランドに短絡する期間は、その間電力兼信号線の電圧はＬレベルになる。
【０１２２】
＜識別部＞
紙幣取扱装置１１の紙幣識別部１３には、紙幣収納部１５への通信の制御を行なう紙幣識別制御回路１１１０が配置される。紙幣識別制御回路１１１０は、通信データの生成等を行う識別側通信制御部１１２０と、この識別側通信制御部１１２０に接続する、電源供給変換部１１５０とを有する点が上述の第一の実施形態の紙幣識別制御回路１１０と同様である。しかし、第二の実施の形態における紙幣識別制御回路１１１０は、これらに加えて、識別側受信部１１６０を有する点において異なる。
【０１２３】
識別側通信制御部１１２０は、ＣＰＵ（中央処理装置）やＲＯＭ、ＲＡＭ等が１個のＩＣに集積されたマイクロ・コンピュータ・ユニット（ＭＣＵ、いわゆる「マイコン」）により構成される。そして、内蔵するＲＯＭに記憶されたプログラムに従い、ＣＰＵが内蔵するＲＡＭやＩＯポートそしてシリアルインターフェースと協働して処理を行うことにより、識別側受信部１１６０から出力されるＲＺ符号形式のパルス信号を、シリアルフォーマットの情報信号に変換する識別側信号復調手段の処理、そしてシリアルフォーマットの情報信号を受信する収納側主制御手段１２２１の処理を実現する。
【０１２４】
［制御回路］
本発明の第二の実施の形態における制御回路の構成を、図１３及び図１４の回路図を参照して説明する。
【０１２５】
＜収納部＞
収納側通信制御部１２２０（図１２参照）における収納側主制御手段１２２１には、シリアルフォーマット変換を行う機能が加わり、また、ＲＺ符号形式のパルス信号に変換する識別側信号変調手段１２２３（図１２参照）が加わっている。しかし、これらはいずれも本発明の第一の実施の形態における識別側通信制御部１２０の識別側主制御手段１２１の機能及び、識別側信号変調手段１２３と同様の構成及び機能を有するものである。
【０１２６】
すなわち、シリアル出力インターフェース（シリアルＯＵＴＩＦ）１２９はシフトレジスタ、クロック分周器から構成され、ＥＩＡ／ＴＩＡ−２３２（ＲＳ−２３２）標準規格に規定されるものと同一のタイミングによる、歩調同期式のシリアルフォーマット信号の出力を行う。
【０１２７】
例えば、収納側主制御手段１２２１が１６進法で「８６」となるデータを送信する場合には、ＣＰＵ１２２６がシリアル出力インターフェース１２２９に「８６」のデータを書き込む。すると、シリアル出力インターフェース１２２９はデータを二進数に置き換えた「１００００１１０」に対し、先頭にスタートビットの０と後尾にストップビットの１を加えた「０１００００１１０１」の値をＭＳＢから順番に一定の間隔を置いて出力する。従って、シリアル出力インターフェース１２９の出力信号ＳＧの波形は、図１５に示すように「ＬＨＬＬＬＬＨＨＬＨ」となる。ここで、Ｈは「１」に対応する５Ｖの電圧レベル、そして、Ｌは「０」に対応する０Ｖのレベルである。なお、信号出力のビットレートタイミングとしては、３００ビット／Ｓから９６００ビット／Ｓであれば、簡易な回路構成によりビット誤りの少ないデータ送信が行える。さらに６００から２４００の範囲では、ビット誤りも少なくかつ、適切なデータ送信スピードが得られる。
【０１２８】
シリアル出力インターフェース１２２９の出力信号ＳＧはＩＯポートＢ１２３１に入力される。ここで収納側通信制御部１２２０は、内蔵するＲＯＭ１２２８に記憶されたプログラムに従い、ＣＰＵ１２２６がＲＡＭ１２２７やＩＯポートＥ１２４１及びＩＯポートＤ１２４０と協働して処理を行うことにより、符号形式を、リターン・トゥ・ゼロ（ＲＺ）符号形式に変調する収納側信号変調手段（処理）１２２３を実現する。
【０１２９】
収納側信号変調手段１２２３はＩＯポートＥ１２４１に入力される信号のレベルが変化した場合にのみ、一定の短期間ＩＯポートＤ１２４０にＬレベル出力を行い、その後、ＩＯポートＤ１２４０にＨレベル出力を行う。
【０１３０】
従って、例えば、図１５に示すＳＧの波形の入力信号があった場合に対し、ＩＯポートＤ１２４０への出力信号ＳＨの波形は入力信号の変化点においてのみ端子間のＬレベルパルスが出力され、他の期間ではＨレベルとなる。
【０１３１】
次に、第一の実施の形態の紙幣収納制御回路２１０には存在しなかった、電流引き込み部１３００について図１４を参照して説明する。電流引き込み部１３００の入力は、抵抗１３０１を介してトランジスタ１３０２のベースに接続される。トランジスタ１３０２のエミッタはグランドに接続され、コレクタは、抵抗１３０６を介して電源極性正規化部１２９０の電流出力側の線に接続される。抵抗１３０６と並列にスピードアップコンデンサ１３０７が接続される。トランジスタ１３０２のベース−エミッタ間には飽和防止の抵抗１３０３が接続されている。そして、電流出力側の線は、電源極性正規化部１２９０のダイオード１２９１を介して電力兼信号線４１に接続される。
【０１３２】
ここでＩＯポートＤ１２４０のからの信号ＳＨがＨレベルとなると、トランジスタ１３０２はＯＮとなり、電力兼信号線４１を低抵抗でグランドレベルに接続することとなる。その結果、ダイオード１２９１及びトランジスタ１３０２を通じ電力兼信号線４１から電流が引き込まれて電力兼信号線４１の電圧が低下する。
【０１３３】
例えば、図１５のＳＨに示す波形の信号が入力された場合に対する、電力兼信号線４１の信号ＳＩの波形は、ＳＨと同様であるがＨレベルの電圧が約１２Ｖとなる。
【０１３４】
このように電源供給を紙幣収納部１５側で接断することで、第一の実施の形態の紙幣識別部１３側で電源供給を変換したのと同じ作用を生じさせる。
【０１３５】
なお、電力兼信号線４１の電位が信号ＳＩのように変化しても、電源供給部１２５０の電源出力の信号波形ＳＪは、第一の実施の形態におけると同様に安定して供給される。このようにして、電力兼信号線４１において、紙幣識別部１３から紙幣収納部１５に対して電源を供給するとともに、紙幣収納部１５から紙幣識別部１３に対して信号の送信を行う。その結果、電力兼信号線が２本であり、接続コネクタが２組のままでありながら、紙幣収納部１５から紙幣識別部１３に対して信号の送信を行うことができる。
【０１３６】
＜識別部＞
第二の実施の形態における紙幣識別制御回路１１１０には、電力兼信号線から供給される電源成分と信号成分の合成から、信号成分のみを抽出する識別側受信部１１６０が加わっている。また、識別側通信制御部１１２０において、ＲＺ符号形式のパルス信号をＮＲＺ符号形式の信号形式の変換する識別側信号復調手段１１２５が加わり、識別側主制御手段１１２１にはシリアルフォーマットの入力データを受信する処理が加わっている。そして、これらはいずれも本発明の第一の実施の形態における収納側受信部２７０、収納側信号復調手段２２５および収納側主制御手段２２１と同一の構成及び機能となっている。
【０１３７】
すなわち、識別側受信部１１６０は、電力兼信号線４１が抵抗１１６２及を介してフォトカプラ１１６１のアノードに接続される。また、識別側受信部１１６０の出力端であるフォトカプラ１１６１のエミッタは、識別側通信制御部１１２０のポートＤ１１３３に接続される。フォトカプラ２７３のカソード及びコレクタは５Ｖ電源に接続される。
【０１３８】
識別側受信部２７０の出力信号ＳＫの波形は、電力件信号線４１の信号ＳＩの波形と同様であるが、フォトカプラ１１６１を経由することによって、Ｈレベルが５Ｖ電源レベルとほぼ等しくなる。これにより、信号の電圧が、識別側通信制御部１１２０が入力可能なレベルに変換される。
【０１３９】
識別側受信部１１６０の出力はＩＯポートＤ１１３３に入力される。ここで識別側通信制御部１１２０は、内蔵するＲＯＭ１１２８に記憶されたプログラムに従い、ＣＰＵ１１２６がＲＡＭ１１２７やＩＯポートＤ１１３３及びＩＯポートＥ１１３４と協働して処理を行うことにより、入力信号の符号形式を、リターン・トゥ・ゼロ（ＲＺ）符号形式から、ノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式に変換する識別側信号復調手段１１２５の処理を実現する。
【０１４０】
識別側信号復調手段１１２５の処理はＩＯポートＤ１１３３に入力される信号のレベルが、Ｌレベルとなった場合にＩＯポートＥ１１３４の出力電圧レベルを反転する。
【０１４１】
従って、例えば、図１５に示すＳＫの波形の入力信号があった場合に対し、ＩＯポートＥ１１３４の出力信号ＳＬの波形は入力信号にＬレベルのパルスがあった場合のみ反転する。出力信号ＳＬの波形は、結果としてＳＧの波形と同様となるのである。そして、信号ＳＬはシリアル入力インターフェース１１３５に入力される。
【０１４２】
このように、紙幣収納制御回路１２１０から紙幣識別制御回路１１１０に対するデータの送信が可能となる。
【０１４３】
［収納側通信制御部ＣＰＵの処理］
次に、第二の実施の形態における収納側通信制御部１１２０のＣＰＵ１２２６が、ＲＯＭ１２２８に記憶されたプログラムに基づいて行う収納側主制御処理を、図１６のフローチャートを参照して説明する。
【０１４４】
まず、ＣＰＵ１２２６はステップＳ５０において、ＩＯポートＥ１２４１の入力信号を検出する。具体的には、ＣＰＵ１２２６はＩＯポートＥ１２４１のデータを読み出す。
【０１４５】
続いてＣＰＵ１２２６は、ステップＳ５１において、ＩＯポートＥ１２４１の入力信号レベルが前回の検出結果から変化した否かを判別する。
【０１４６】
ＩＯポートＥ１２４１の入力信号レベルが前回の検出結果から変化していないと判断する場合ＣＰＵ１２２６は処理をステップＳ５０に移す。この一方で入力信号レベルが前回の検出結果から変化したと判断した場合、ＣＰＵ１２６は処理をステップＳ５２に移す。
【０１４７】
ステップＳ５２において、ＣＰＵ１２２６はＩＯポートＤ１２４０の出力をＬレベルにする。続いて、ＣＰＵ１２２６は一定のパルス幅期間、処理を待つ（ステップＳ５３）。さらに続いて、ＣＰＵ１２２６はＩＯポートＤ１２４０の出力をＬレベルにする（ステップＳ５４）。そして、ＣＰＵ１２２６は処理をステップＳ５０に移す。
【０１４８】
この処理によって収納側通信制御部１２２０は、ＩＯポートＥ１２４１に入力されるシリアル通信信号が反転する場合にのみ、特定の短い期間、Ｌレベルパルスを出力する。このことによって、ＮＲＺ符号形式の信号をＲＺ符号形式の信号へと変換することができる。
【０１４９】
［識別側通信制御部ＣＰＵの処理］
次に、識別側通信制御部１１２０のＣＰＵ１１２６がＲＯＭ１１２８に記憶されたプログラムに基づいて行う収納側信号復調処理を、図１７のフローチャートを参照して説明する。
【０１５０】
まず、ＣＰＵ１１２６はステップＳ６０において、ＩＯポートＤ１１３３の入力信号レベルがＬレベルか否かを判別する。本ステップにおいて、ＣＰＵ１１２６がＩＯポートＤ１１３３の入力信号レベルはＬレベルでないと判断した場合には、ＣＰＵ１１２６は処理をステップＳ６０に移す。この一方で、ＣＰＵ１１２６がＩＯポートＤ１１３３の入力信号レベルはＬレベルであると判断した場合には、ＣＰＵ１１２６は処理をステップＳ６１に移す。
【０１５１】
ステップＳ６１において、ＣＰＵ１１２６はＩＯポートＥ１１３４の出力レベルを反転する。具体的には、ＣＰＵ１２６はＩＯポートＥ１１３４の出力データを読み出し、読み出した値の論理レベルを反転する演算を行い、再びＩＯポートＥ１１３４に書き込む。
【０１５２】
この処理によって、識別側通信制御部１１２０はＩＯポートＤ１１３３に入力されるＲＺ符号形式のパルス信号をＮＲＺ符号形式の信号へと変換することができる。
【０１５３】
［第三の実施の形態］
次に、本発明の第三の実施の形態について図１８を参照して説明する。第三の実施の形態においては、第二の実施の形態の紙幣収納部１５が、紙幣識別部１３から取り外され、収集装置１５００に接続される。
【０１５４】
収集装置１５００は、紙幣収納部１５に収納された貨幣を回収する際に、紙幣収納部１５のふた２５の鍵を開錠するための制御信号を、端末コンピュータ１６００から送信するための中継装置である。また、収集装置１５００は、端末コンピュータ１６００が紙幣収納部１５に収納された貨幣の情報を収集する際に、情報信号を、紙幣収納部１５から受信して端末コンピュータ１６００に中継する。収集装置１５００を介すことにより、例えば操作者が端末コンピュータ１６００と紙幣収納部１５を接続し、端末コンピュータ１６００を通じて紙幣収納部１５に収納された紙幣の情報を表示させ、収納されていた紙幣内容を確認することができる。また、端末コンピュータ１６００を操作して紙幣収納部１５に制御信号を送信し、ふた２５の鍵を開錠させ紙幣を回収することができる。
【０１５５】
紙幣収納部１５が収集装置１５００に装着される場合、紙幣収納部１５の平板状の接続端子４５、４７はそれぞれ、収集装置１５００に設置された突起状の接続端子１５８０、１５８１に押し当てられ電気的に接続がなされる。接続端子１５８０、１５８１は、それぞれ電源兼信号線により、紙収集制御回路１５１０（図１９参照）が実装された基板１５０２に接続される。基板１５０２は、収集装置１５００の外部の端末コンピュータ１６００にも接続される。
【０１５６】
［回路構成］
第三の実施の形態の紙幣収納部１５が収集装置１５００に装着された状態での回路構成を図１９のブロック図を参照して説明する。この状態では、紙幣収納部１５を制御する紙幣収納回路１２１０と、収集装置１５００内の紙収集制御回路１５１０は、接続端子４５及び１５８０の接続、そして４７及び１５８１の接続を介して、２本の電源兼信号線により接続される。
【０１５７】
収集制御回路１５１０は、通信データの生成等を行う収集側通信制御部１５２０を備える。この収集側通信制御部１５２０には、電源供給変換部１５５０、収集側受信部１５６０が接続される。
【０１５８】
収集側通信制御部１５２０は、ＣＰＵ（中央処理装置）やＲＯＭ、ＲＡＭ等が１個のＩＣに集積されたマイクロ・コンピュータ・ユニット（ＭＣＵ、いわゆる「マイコン」）により構成される。そして、内蔵するＲＯＭに記憶されたプログラムに従い、ＣＰＵが内蔵するＲＡＭやＩＯポートそしてシリアルインターフェースと協働して処理を行うことにより、収集側受信部１５６０から出力されるＲＺ符号形式のパルス信号を、シリアルフォーマットの情報信号に変換する識別側信号復調手段の処理、そしてシリアルフォーマットの情報信号を受信する収集側主制御手段１５２１の処理を実現する。情報信号は端末通信部１５２６を通じて端末コンピュータ１６００に送信される。
【０１５９】
電源供給変換部１５５０は電流駆動型のオペアンプ又は電圧レベルシフタから構成される。そして、端末コンピュータ１６００から送信される信号に基づき収集側通信制御部１５２０の収集側信号変調手段１５２３が生成するパルス信号に応じて出力電流の供給／停止を行う。
【０１６０】
第三の実施の形態の、収集制御回路１５１０における、収集側収集側信号変調手段１５２３、収集側信号復調手段１５２５、電源供給変換部１５５０及び収集側受信部１５６０の構成及び動作は、第二の実施の形態の紙幣識別制御回路１１１０における収集側収集側信号変調手段１５２３、収集側信号復調手段１５２５、電源供給変換部１５５０及び収集側受信部１５６０の構成及び動作と同様である。
【０１６１】
第三の実施の形態においては、端末コンピュータ１６００が操作者により操作され、紙幣収納部１５のふた２６を開くための制御情報信号が収集側通信制御部１５２０に送信される。送信された制御情報は、収集側主制御手段１５２１により、例えば歩調同期式のシリアルデータ形式に変換される。そして、この制御情報はさらに収集側信号変調手段によりＲＺ形式のパルス信号に変換される。このパルス信号に応じて、電源供給部１５５０は電源兼信号線への電源の供給を断続する。この一方で、紙幣収納制御回路１２１０では、電源供給部１２５０が断続する電源から、一定の電源を取り出す。また、収納側受信部１２７０は、制御情報を取り出す。ここで取り出されたＲＺ形式の制御信号は、収納側信号復調手段１２２５において、ＮＲＺ形式の信号に変換され、収納側主制御手段１２２１へと送られる。収納側主制御手段１２２１では、制御信号の有効性を検証した後にふた施解錠部１２８０を制御し、ふた２６が開くようにする。
【０１６２】
また、紙幣収納部１５が、紙幣識別部１３に接続されていた時に紙幣識別部１３から受信しデータ記憶部１２６０に記憶されていた紙幣のデータは、収納側主制御手段１２２１に読み込まれ、シリアル形式に変換される。そして、紙幣のデータは収納側信号復調手段１２２５を通じてＲＺ形式に変換され、電流引き込み部１３００に送信される。電流引き込み部は、ＲＺ形式に変換された信号のパルスに応じて電源兼信号線をグランドに接続し、電源の電圧を低下させる。紙収集制御回路１５１０の収集側受信部１５６０では電源電圧の低下の波形から、信号成分を取り出す。信号成分は収集側信号復調手段１５２５によりＮＲＺ形式のシリアルデータに変換され、端末通信部１５２６を通じて端末コンピュータ１６００に表示される。
【０１６３】
このようにして、収集装置１５００から紙幣収納部１５へ、逆に紙幣収納部１５から収集装置１５００への情報信号への情報の送信が２本の電源兼信号線により行われる。しかもこれら信号と紙幣収納部１５への電源の供給が２本の線を介する２組の接続端子により兼用してなされる。このため紙幣収納部は２個の接続端子でまかなうことができ、接続端子の個数増加を抑え、装置全体の信頼性を高めることとなるのである。
【０１６４】
なお、本発明の第２の実施の形態においては、識別側通信制御部１１２０が電源供給変換部１１５０を通じて電源兼信号線４１に信号を送信するときに、この信号が識別側受信部１１６０を介して識別側通信制御部１１２０自身にも入力されることなる。また、これと同様に、収納側通信制御部１２２０が電流引き込み部１３００を介して電源兼信号線４１に信号を送信するときに、この信号が収納側受信部１２７０を介して収納側通信制御部１２２０自身にも入力されることなる。したがって、本来相手側からのデータ信号以外に、自らの側が出力した信号を受信する、いわゆるエコーバックが生じる。このような不要なデータの受信を防ぐため、信号の出力を行う時には、信号受信の処理を停止することとしてよい。
【０１６５】
また、本発明の第１及び第２の実施の形態においては、識別側信号変調手段１２３、１１２３、収納側信号復調手段１２２３、収納側信号復調手段２２５、１２２５及び識別側信号復調手段１１２５は、それぞれ、コンピュータプログラムに基づくＣＰＵの処理となっている。しかし、上記各手段はソフトウェアの処理に限らず、それぞれハードウェアによるパルス回路及び論理回路として構成されてよい。例えば、各信号変調手段は、単安定マルチバイブレータによる、パルス発生回路により構成することとしてよい。また各信号復調手段は、例えば信号の２分周を行う分周回路により構成するものとしてよい。
【０１６６】
このように、貨幣取扱装置の貨幣収納部は２本の電力兼信号線を介して電源及び貨幣情報信号を受けることができる。そして、貨幣取扱装置の貨幣収納部において貨幣識別部から電源の供給を受け、また送信される情報を受信するため必要となる線は２組で済む。
【０１６７】
【発明の効果】
本発明によれば、信頼性に一定の限界を有する部品の使用個数を抑えることにより、貨幣取扱装置全体の故障信頼性低下を抑えることができる。
【図面の簡単な説明】
【図１】本実施形態の紙幣取扱装置の外観を示す図である。
【図２】本実施形態の紙幣収納部を取り外した状態での紙幣取扱装置の外観を示す図である。
【図３】本実施形態の紙幣取扱装置の紙幣収納部の外観を示す図である。
【図４】本実施形態の紙幣取扱装置に設置された制御回路のブロック図を示す図である。
【図５】本実施形態の紙幣取扱装置の紙幣識別制御回路の回路図である。
【図６】本実施形態の紙幣取扱装置の紙幣収納制御回路の回路図である。
【図７】本実施形態の紙幣取扱装置における制御回路の各部位の信号波形図である。
【図８】本実施形態の紙幣取扱装置における識別側主制御処理を示すフローチャートである。
【図９】本実施形態の紙幣取扱装置における識別側信号変調処理を示すフローチャートである。
【図１０】本実施形態の紙幣取扱装置における収納側信号復調処理を示すフローチャートである。
【図１１】本実施形態の紙幣取扱装置における収納側主制御処理を示すフローチャートである。
【図１２】第二の実施形態の貨幣取扱装置に設置された制御回路のブロック図を示す図である。
【図１３】第二の実施形態の紙幣取扱装置の紙幣識別制御回路の回路図である。
【図１４】第二の実施形態の紙幣取扱装置の紙幣収納制御回路の回路図である。
【図１５】第二の実施形態の紙幣取扱装置における制御回路の各部位の信号波形図である。
【図１６】第二の実施形態の紙幣取扱装置における収納側信号変調処理を示すフローチャートである。
【図１７】第二の実施形態の紙幣取扱装置における識別側信号復調処理を示すフローチャートである。
【図１８】第三の実施形態の紙幣収納部と収集装置を示す図である。
【図１９】第三の実施形態のブロック図を示す図である。
【符号の説明】
１１ 紙幣取扱装置
１３ 紙幣識別部
１５ 紙幣収納部
１７ 本体部
２９ 電力兼信号線
３３ 接続端子
１１０ 紙幣識別制御回路
１２０ 識別側通信制御部
１２１ 識別側主制御手段
１２３ 識別側信号変調手段
１２５ 識別側信号復調手段
１５０ 電源供給変換部
２１０ 紙幣収納制御回路
２２０ 収納側通信制御部
２２１ 収納側主制御手段
２２５ 収納側信号復調手段
２５０ 電源供給部
２７０ 収納側受信部

Claims (12)

1. 外部から受け入れた貨幣の有効性を判定する貨幣識別部と、この貨幣識別部によって判定された貨幣を収納する着脱可能な貨幣収納部と、を含む貨幣取扱装置であって、
   前記貨幣識別部は、前記貨幣収納部に対して電力の供給を行うとともにこの貨幣収納部に対して前記貨幣収納部が収納する貨幣情報信号の送信を行う貨幣識別制御回路を含み、
   この貨幣識別制御回路は前記貨幣収納部との間で２本の電力兼信号線を介して接続されていることを特徴とする貨幣取扱装置。
2. ２本の前記電力兼信号線は、前記貨幣識別部、前記貨幣識別部のそれぞれに設けられた２組の接続端子を介して接続可能である請求項１記載の貨幣取扱装置。
3. 前記貨幣識別制御回路は、貨幣情報信号をパルス信号として出力する識別側通信制御部と、パルス信号に応じて電源の供給停止を行う電源供給変換部と、を含み、
   前記貨幣収納部は、前記電力兼信号線を介して供給される電源を貨幣収納部に供給する電源供給部と、前記電力兼信号線を介して供給される貨幣情報信号を抽出する収納側受信部と、貨幣情報信号を受信する収納側通信制御部と、を含む、請求項１または２記載の貨幣取扱装置。
4. 前記貨幣収納部は、さらに、前記収納側通信制御部がパルス信号として出力する収納部情報信号に応じ、前記電力兼信号線から電流の引き込みを行う電流引き込み部を含み、
   前記貨幣識別制御回路は、さらに、前記電力兼信号線の電位が、前記電流引き込み部の引き込みによるパルス信号を検出する識別側受信部を含む請求項３記載の貨幣取扱装置。
5. 前記識別側通信制御部が出力する貨幣情報信号は、リターン・トゥ・ゼロ（ＲＺ）符号形式に変調された信号である請求項４記載の貨幣取扱装置。
6. 前記識別側通信制御部は、前記貨幣情報信号を、前記電源供給変換部に対し出力する前にノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式からリターン・トゥ・ゼロ（ＲＺ）符号形式に変調する識別側信号変調手段を含む請求項５記載の貨幣取扱装置。
7. 前記収納側通信制御部は、前記収納側受信回路から入力した貨幣情報信号を、リターン・トゥ・ゼロ（ＲＺ）符号形式からノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式に復調する収納側信号復調手段を含む請求項５記載の貨幣取扱装置。
8. 前記収納側通信制御部が出力する収納部情報信号は、リターン・トゥ・ゼロ（ＲＺ）符号形式に変調された信号である請求項４記載の貨幣取扱装置。
9. 前記収納側通信制御部は、収納部情報信号を、電源引き込み部に対し出力する前にノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式からリターン・トゥ・ゼロ（ＲＺ）符号形式に変調する収納側信号変調手段を含む請求項８記載の貨幣取扱装置。
10. 前記収納側通信制御部は、前記収納側受信回路から入力した貨幣情報信号を、リターン・トゥ・ゼロ（ＲＺ）符号形式からノン・リターン・トゥ・ゼロ（ＮＲＺ）符号形式に変調する収納側信号復調手段を含む請求項５記載の貨幣取扱装置。
11. 前記貨幣収納制御部は、前記接続端子と、前記電源供給部、前記電流引き込み部及び前記収納側受信部と、を仲介し、前記貨幣識別制御回路から前記電力兼信号線を介して供給される電源極性の正規化を行う、電源極性正規化回路を含む請求項３から１０いずれか記載の貨幣取扱装置。
12. 前記貨幣収納部は前記貨幣識別部から離脱した場合に、前記貨幣識別部とは別の収集装置と接続が可能であり、
    当該接続は前記貨幣識別部に設けられた２個の前記接続端子を介してなされるものであることを特徴とする請求項２から１０いずれか記載の貨幣取扱装置。

Images