JP2004319914A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法 Download PDFInfo
- Publication number
- JP2004319914A JP2004319914A JP2003114841A JP2003114841A JP2004319914A JP 2004319914 A JP2004319914 A JP 2004319914A JP 2003114841 A JP2003114841 A JP 2003114841A JP 2003114841 A JP2003114841 A JP 2003114841A JP 2004319914 A JP2004319914 A JP 2004319914A
- Authority
- JP
- Japan
- Prior art keywords
- mixed
- protective film
- semiconductor
- film
- window structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/16—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface
- H01S5/162—Window-type lasers, i.e. with a region of non-absorbing material between the active region and the reflecting surface with window regions made by diffusion or disordening of the active layer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/02—Structural details or components not essential to laser action
- H01S5/028—Coatings ; Treatment of the laser facets, e.g. etching, passivation layers or reflecting layers
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
- Semiconductor Lasers (AREA)
- Formation Of Insulating Films (AREA)
Abstract
【課題】窓構造などの部分的に混晶化したい部分のみを混晶化し、他の混晶化しない部分に悪影響を与えない半導体レーザ素子などの半導体素子を製造し、寿命が長く、信頼性の高い半導体素子を製造すること。
【解決手段】窓構造１４部分に対する混晶化促進膜８を形成する工程（ｂ）と、触媒ＣＶＤ法によって窓構造１４以外の領域に少なくとも保護膜９を形成する工程（ｃ）と、熱処理によって窓構造１４部分に対する混晶化を行う工程（ｄ），（ｅ）とを含む。
【選択図】 図１
【解決手段】窓構造１４部分に対する混晶化促進膜８を形成する工程（ｂ）と、触媒ＣＶＤ法によって窓構造１４以外の領域に少なくとも保護膜９を形成する工程（ｃ）と、熱処理によって窓構造１４部分に対する混晶化を行う工程（ｄ），（ｅ）とを含む。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
この発明は、低い温度で緻密性の高い成膜を行うことができる触媒ＣＶＤ法やホットワイヤーセル法を含む薄膜形成方法を用いて、半導体レーザ素子における窓構造などの部分的に混晶化する部分を含む半導体素子を製造する半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、半導体レーザ素子におけるレーザ光の出射側端面では、ＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）が発生しやすい。ＣＯＤは、活性層の出射側端面において、端面温度の上昇→バンドギャップの縮小→光吸収→再結合電流→端面温度の上昇という帰還サイクルが発生し、このサイクルが正帰還となることによって、端面が溶融し、瞬時にして劣化してしまう現象である。
【０００３】
このＣＯＤの発生を防ぐために、通常、活性層の出射側端面に窓構造を形成している。この窓構造を形成すると、レーザ光の出射側端面におけるエネルギーバンドギャップを広げ、レーザ光の吸収の少ない端面が形成され、結果としてＣＯＤの発生が抑制され、寿命の長い半導体レーザ素子を実現できる。
【０００４】
この窓構造の形成は、従来、独立した半導体プロセスによって形成されていた。たとえば、エッチングなどによって窓構造を形成したい部分を取り除き、この部分に窓構造に対応した物性をもつ材料を埋め込むようにしていた。一方、窓構造の形成は、窓構造部分に相当する混晶化によっても実現できる。この混晶化は、活性層が超格子構造である場合、窓構造形成部分の超格子構造にイオン注入を行ったり、熱処理による不純物添加を行ったり、誘電体膜と熱処理とによって空格子を生成することによって、ヘテロ界面によって空間的に隔てられた各層の構成元素が混じり合うことによって生ずる。このようにして混晶化された部分は、混晶化する前の物性と異なった物性を呈する。たとえば、異なる禁制帯幅や異なる屈折率などの物性を持つようになる。
【０００５】
【特許文献１】
特開２０００−２０８８７０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、混晶化によって窓構造を形成する場合、不純物の拡散や空格子の拡散などを生起させるために熱処理を施す必要があり、この熱処理は、半導体レーザ素子全体に対して行われるため、混晶化したくない部分に悪影響を与え、半導体レーザ素子の特性を劣化させる場合があるという問題点があった。
【０００７】
たとえば、活性層がＡｌＧａＡｓ系材料によって形成されている場合であって、混晶化したい窓構造部分の上面にＳｉＯ２薄膜を形成することによって活性層の一部を混晶化する場合、混晶化しない活性層に対応するデバイス表面からＡｓが脱離し、表面が荒れるために、電極をコンタクト層上に形成した場合、電極とコンタクト層との接合が良好に行われず、レーザの発振特性を劣化させてしまうという問題点があった。
【０００８】
特に、デバイス表面であるコンタクト層のＧａＡｓからＡｓが脱離すると、ピット（小孔）が生じ、このピットによって転移欠陥が形成され、転移が非発光再結合により成長し、活性層にまで達し、これによっても、レーザ発振特性を劣化させるという問題点があった。
【０００９】
このＡｓの脱離を防止する方法として、ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法によって、半導体レーザ素子の上面全体に窒化珪素（ＳｉＮＸ）を積層し、耐熱保護膜として機能させることが考えられた。しかし、ＰＥＣＶＤ法では、積層された膜が粗になり、また、プラズマダメージを半導体素子表面に与えるため、耐熱保護膜としての機能が果たせないという問題点があった。
【００１０】
この発明は上記に鑑みてなされたものであって、窓構造などの部分的に混晶化したい部分のみを混晶化し、他の混晶化しない部分に悪影響を与えない半導体レーザ素子などの半導体素子を製造し、高出力で、寿命が長く、信頼性の高い半導体素子を製造する半導体素子の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、請求項１にかかる半導体素子の製造方法は、混晶化する部分を含む半導体素子を製造する半導体素子の製造方法において、形成すべき保護膜の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記前駆体を分解反応させ、該分解反応後の雰囲気に前記半導体素子表面を暴露し、該半導体素子表面のうちの少なくとも混晶化しない部分に対応する半導体素子表面に前記保護膜を形成する保護膜形成工程と、前記混晶化する部分に対する混晶化を熱処理によって行う混晶化工程と、を含むことを特徴とする。
【００１２】
この請求項１の発明によれば、前処理工程によって、混晶化する部分に対する混晶化促進の前処理を行い、保護膜形成工程によって、形成すべき保護膜の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記前駆体を分解反応させ、該分解反応後の雰囲気に前記半導体素子表面を暴露し、該半導体素子表面のうちの少なくとも混晶化しない部分に対応する半導体素子表面に前記保護膜を形成し、その後、混晶化工程によって、前記混晶化する部分に対する混晶化を熱処理によって行うようにし、混晶化しない部分に対する熱処理のダメージをなくし、長寿命で高信頼性の半導体素子を製造することができる。
【００１３】
また、請求項２にかかる半導体素子の製造方法は、上記の発明において、前記半導体素子は、前記混晶化する部分である窓構造と混晶化しない部分である量子井戸構造の活性層とを有する半導体レーザ素子であり、前記混晶化する部分に近接して混晶化促進膜を形成する前処理工程をさらに含み、前記保護膜形成工程は、少なくとも前記混晶化しない部分に近接して前記保護膜を形成することを特徴とする。
【００１４】
また、請求項３にかかる半導体素子の製造方法は、上記の発明において、前記混晶化促進膜は、ＳｉＯ２であることを特徴とする。
【００１５】
また、請求項４にかかる半導体素子の製造方法は、上記の発明において、前記保護膜形成工程は、触媒ＣＶＤ法によって保護膜を形成することを特徴とする。
【００１６】
また、請求項５にかかる半導体素子の製造方法は、上記の発明において、前記前駆体は、窒素および珪素を含む化合物であることを特徴とする。
【００１７】
また、請求項６にかかる半導体素子の製造方法は、上記の発明において、前記前駆体は、窒素化合物と珪素化合物との混合物であることを特徴とする。
【００１８】
【発明の実施の形態】
以下に、図面を参照して、この発明の実施の形態である半導体素子の製造方法について説明する。
【００１９】
図１および図２は、この発明の実施の形態である半導体素子の製造方法を示す図である。この製造される半導体レーザ素子は、０．９８μｍ帯のレーザ光を出力する多重量子井戸（ＭＱＷ）の半導体レーザ素子である。図１（ａ）において、この半導体レーザ素子は、まず、ＧａＡｓの基板１上に、膜厚２．４μｍのＡｌ０．０８Ｇａ０．９２Ａｓからなる下部クラッド層２を形成し、さらに膜厚０．４８μｍのＧａＡｓからなる下部導波層３を形成する。さらに、下部導波層３の上部に、膜厚０．０３５μｍのＡｌ０．４Ｇａ０．６Ａｓからなる下部キャリアブロック層４ｃ、膜厚０．０１μｍのＩｎ０．１４Ｇａ０．８６Ａｓが二重に積層された多重量子井戸層４ｂ、膜厚０．０３５μｍのＡｌ０．４Ｇａ０．６Ａｓからなる上部キャリアブロック層４ａで構成される活性層４を形成する。さらに、活性層４の上部に膜厚０．４５μｍのＧａＡｓからなる上部導波層５を形成し、さらに膜厚０．８μｍのＡｌ０．３２Ｇａ０．６８Ａｓからなる部クラッド層６を形成する。さらに、上部に膜厚０．３μｍのＧａＡｓからなるコンタクト層７を形成する。
【００２０】
その後、コンタクト層７の上面全体に電子ビーム（ＥＢ）蒸着法によってＳｉＯ２を膜厚２０ｎｍ積層し、作成すべき窓構造１４に対応する部分を残してフォトリソグラフィ技術を用いて、ＳｉＯ２を除去する。この結果、窓構造１４に対応する上部にＳｉＯ２からなる混晶化促進膜８が形成される（図１（ｂ）参照）。この混晶化促進膜８は、ストライプ状に形成された活性層４に対応し、この活性層４を覆うように幅２０μｍのストライプ状となる。
【００２１】
その後、図１（ｃ）に示すように、混晶化促進膜８を含む表面全体にＳｉＮからなる保護膜９を形成する。この保護膜９は、触媒ＣＶＤ法を用いて一様にＳｉＮが約５０ｎｍ積層される。この保護膜９は、触媒ＣＶＤ法によって積層されるため、緻密かつ内部応力が小さい膜となる。
【００２２】
その後、図１（ｃ）に示した半導体レーザ素子１０は、ＳｉＣの台座１１上に載置され、石英トレー１２内に配置される。その後、これらは、窒素（Ｎ２）ガス雰囲気中で石英トレー１２の下部に配置されたランプヒータ１３によって半導体レーザ素子１０を温度９３０℃で、３０秒間加熱する短時間熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を行う。このＲＴＡを行うことによって、混晶化促進膜８の下部に位置する各層からＧａが混晶化促進膜８に吸収され、表面に空格子点が生じ、この空格子点が拡散し、特に活性層４に空格子点が拡散し、混晶化される（図４参照）。この混晶化によって、窓構造１４が形成される（図１（ｅ）参照）。
【００２３】
その後、保護膜９および混晶化促進膜８は取り除かれ、図２（ａ）に示すように上部電極２１および下部電極２２が形成される。なお、これまでの工程は、すべて、半導体ウェハ上で処理される。その後、図２（ａ）の破線Ｃで示す位置で、劈開され、複数の半導体レーザ素子からなるレーザバーとして分離される。この分離されたレーザバーにおける劈開面に対して、出射側には低反射膜２３がコーティングされ、反射側には高反射膜２４がコーティングされる（図２（ｂ）参照）。その後、レーザバーの各半導体レーザ素子は、紙面に平行にカッティングされ、最終的な半導体レーザ素子が製造される。
【００２４】
ここで、上述したように、図１（ｃ）の工程で形成される保護膜９は、触媒ＣＶＤ法によって形成される。図３は、この触媒ＣＶＤ装置の概要構成を示す図である。図３において、この触媒ＣＶＤ装置は、チャンバ３１に真空ポンプ３７が接続される。チャンバ３１内には、基板加熱ヒータ３６を有した基板ホルダ３５を備え、この基板ホルダ３５に、上述した図１（ｂ）に示した半導体レーザ素子３４が装着される。この半導体レーザ素子３４の近傍には、タングステンワイヤ３３が設けられ、その上部には、シャワーヘッド３２が設けられる。
【００２５】
チャンバ３１内の基板ホルダ３５に半導体レーザ素子３４が装着された状態で、真空ポンプ３７が作動し、所定の圧力まで減圧される。さらに、基板加熱ヒータ３６を加熱して、半導体レーザ素子３４を約２５０℃まで上昇させる。
【００２６】
さらに、アンモニア（ＮＨ３）２００ｓｃｃｍをチャンバ３１内に導入し、タングステンワイヤ３３に通電してタングステンワイヤ３３の温度を１６８０℃に保つ。そして、シャワーヘッド３２を介して、シラン（ＳｉＨ４）２ｓｃｃｍを導入し、チャンバ３１内圧力を４．０Ｐａに保つ。
【００２７】
チャンバ３１内に導入されたＳｉＨ４の分子とＮＨ３の分子とは、高温に加熱されたタングステンワイヤ３３に接触して、半導体レーザ素子３４上に達する。所定の温度（１６８０℃）に加熱されたタングステンワイヤ３３とＳｉＨ４とＮＨ３とが接触すると、ＳｉＨ４とＮＨ３とが分解活性化する。そして、分解活性化したＳｉＨＹとＮＨＺとが、２５０℃に加熱された半導体レーザ素子３４上で反応し、ＳｉＮＸとして堆積する。
【００２８】
ここで、上述した保護膜９（ＳｉＮＸ）の膜厚は５０ｎｍである。この保護膜９は、プラズマレスで堆積されているため、膜が緻密になる。また、堆積温度が通常の熱ＣＶＤ法に比べて低いので、堆積後の膜の応力を小さくすることができる。したがって、熱的にも物理的にも強固な保護膜としての性質を有する。なお、熱ＣＶＤ法では、ＳｉＨ４とＮＨ３とを堆積表面で分解・結合を行うために、堆積温度を高くする必要がある。そのため、堆積後の膜の応力が大きくなる傾向がある。
【００２９】
図４に示すように、窓構造１４が形成されない領域１４ｂには、保護膜９が上部に形成されており、この保護膜９が緻密であり、膜の応力も小さいことから、領域１４ｂに対応する活性層４からＡｓが脱離することがない。この結果、活性層４は、量子井戸構造を保持し、レーザ光出力特性が劣化することがない。すなわち、領域１４ａにおける窓構造１４形成のためのＲＴＡ時に伴う、領域１４ｂの混晶化は生じない。
【００３０】
さらに、領域１４ｂでは、Ａｓが脱離しないことから、このＡｓの脱離によるピット４１が発生せず、コンタクト層７の表面荒れが生じない。この結果、上部電極２１とのコンタクトが良好になるとともに、このピット４１に起因するクラックの発生を防止することができる。半導体レーザ素子３４表面に保護膜９を形成しない場合に、ピット４１が領域１４ｂに生じた例を図５に示す。
【００３１】
図７は、このようにして製造された窓構造１４を有する半導体レーザ素子３４と有しない半導体レーザ素子による光出力の注入電流依存性を示す図である。図７に示すように、窓構造１４がない半導体レーザ素子では、注入電流の増大とともに、直線的に立ち上がるが、熱飽和によって端面でＣＯＤを生起し、その後光出力が０になる（図７Ｌ２参照）。一方、窓構造１４を有する半導体レーザ素子３４では、熱飽和によって光出力が落ちるものの、ＣＯＤは発生しておらず、光出力が０となることがない（図７Ｌ１参照）。すなわち、レーザ端面が強化されており、高出力化および長寿命化が可能である。特に、この実施の形態によって製造された窓構造の場合、活性層４などに与える影響がないため、混晶化によって光出力特性そのものを劣化させることがない。
【００３２】
なお、上述した実施の形態では、保護膜９を表面全体に覆うように形成していたが、これに限らず、図６に示すように少なくとも領域１４ｂを覆う保護膜９ａとしてもよい。すなわち、少なくとも、混晶化の対象でない領域１４ｂに対応する部分を覆うように保護膜９を形成すればよい。
【００３３】
また、上述した実施の形態では、混晶化促進膜８を形成する場合における混晶化の一例を示したが、これに限らず、たとえばＺｎやＳｉなどの不純物を熱処理によって拡散し、混晶化する場合にも適用することができる。
【００３４】
さらに、上述した実施の形態では、ＳｉＨ４とＮＨ３とを原料ガス（前駆体）として用いていたが、これに限らず、ＳｉとＮとを含む原料ガスを用いてもよいし、ＳｉとＮＨ３と組み合わせ、あるいはＳｉＨ４とＮ３と組み合わせなどの各種の混合ガスを用いることもできる。
【００３５】
また、上述した実施の形態では、半導体レーザ素子３４の窓構造の混晶化について説明したが、窓構造に限らず、局所的な混晶化であれば、同様にして適用することができる。また、半導体レーザ素子３４に限らず、混晶化する部分と混晶化しない部分とが混在するあらゆる半導体素子について適用することができる。
【００３６】
さらに、上述した実施の形態では、タングステンワイヤ（フィラメント）３３の温度を１６８０℃としたが、保護膜９（ＳｉＮＸ）は、フィラメント３３がシリサイドを形成しない温度以上、かつフィラメント３３の蒸気圧が保護膜９（ＳｉＮＸ）の形成に影響を与えない温度以下のフィラメント３３温度で成膜が可能である。例えば、フィラメント３３がタングステンの場合、この成膜可能温度は１６００℃以上１９００℃以下となる。また、ＮＨ３ガスとＳｉＨ４ガスの流量比やチャンバ３１内圧力は膜の緻密性が高くなる最適値を用いればよい。
【００３７】
また、上述した半導体レーザ素子３４は、レーザ構造や組成に限定されずどのような構造でも広く適用できる。さらに、半導体レーザ素子３４に用いられる活性領域の組成としては、発振波長により、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰ等が選択できるが、他の組成であってもよいことはいうまでもない。
【００３８】
【発明の効果】
以上に説明したように、この発明によれば、前処理工程によって、混晶化する部分に対する混晶化促進の前処理を行い、保護膜形成工程によって、形成すべき保護膜の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記前駆体を分解反応させ、該分解反応後の雰囲気に前記半導体素子表面を暴露し、該半導体素子表面のうちの少なくとも混晶化しない部分に対応する半導体素子表面に前記保護膜を形成し、その後、混晶化工程によって、前記混晶化する部分に対する混晶化を熱処理によって行うようにしているので、混晶化しない部分に対する熱処理のダメージをなくし、高出力かつ長寿命で高信頼性の半導体素子を製造することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態である半導体素子の製造方法を示す図である。
【図２】この発明の実施の形態である半導体素子の製造方法を示す図である。
【図３】図１に示した保護膜形成工程で用いられる触媒ＣＶＤ装置の概要構成を示す図である。
【図４】混晶化する部分と混晶化しない部分における現象を説明する説明図である。
【図５】Ａｓの脱離によって生ずるピットとそれによるクラックを示す図である。
【図６】少なくとも混晶化しない領域をカバーする保護膜形成の一例を示す図である。
【図７】窓構造の有無による半導体レーザ素子における光出力の注入電流依存性を示す図である。
【符号の説明】
１ 基板
２ 下部クラッド層
３ 下部導波層
４ 活性層
４ａ 上部キャリアブロック層
４ｂ 多重量子井戸層
４ｃ 下部キャリアブロック層
５ 上部導波層
６ 上部クラッド層
７ コンタクト層
８ 混晶化促進膜
９，９ａ 保護膜
１０，３４ 半導体レーザ素子
１１ 台座
１２ 石英トレー
１３ ランプヒータ
１４ 窓構造
１４ａ，１４ｂ 領域
２１ 上部電極
２２ 下部電極
２３ 低反射膜
２４ 高反射膜
３１ チャンバ
３２ シャワーヘッド
３３ タングステンワイヤ（フィラメント）
３５ 基板ホルダ
３６ 基板加熱ヒータ
３７ 真空ポンプ
４１ ピット
Ｌ１ 窓構造あり
Ｌ２ 窓構造なし
【発明の属する技術分野】
この発明は、低い温度で緻密性の高い成膜を行うことができる触媒ＣＶＤ法やホットワイヤーセル法を含む薄膜形成方法を用いて、半導体レーザ素子における窓構造などの部分的に混晶化する部分を含む半導体素子を製造する半導体素子の製造方法に関するものである。
【０００２】
【従来の技術】
従来から、半導体レーザ素子におけるレーザ光の出射側端面では、ＣＯＤ（Ｃａｔａｓｔｒｏｐｈｉｃ Ｏｐｔｉｃａｌ Ｄａｍａｇｅ）が発生しやすい。ＣＯＤは、活性層の出射側端面において、端面温度の上昇→バンドギャップの縮小→光吸収→再結合電流→端面温度の上昇という帰還サイクルが発生し、このサイクルが正帰還となることによって、端面が溶融し、瞬時にして劣化してしまう現象である。
【０００３】
このＣＯＤの発生を防ぐために、通常、活性層の出射側端面に窓構造を形成している。この窓構造を形成すると、レーザ光の出射側端面におけるエネルギーバンドギャップを広げ、レーザ光の吸収の少ない端面が形成され、結果としてＣＯＤの発生が抑制され、寿命の長い半導体レーザ素子を実現できる。
【０００４】
この窓構造の形成は、従来、独立した半導体プロセスによって形成されていた。たとえば、エッチングなどによって窓構造を形成したい部分を取り除き、この部分に窓構造に対応した物性をもつ材料を埋め込むようにしていた。一方、窓構造の形成は、窓構造部分に相当する混晶化によっても実現できる。この混晶化は、活性層が超格子構造である場合、窓構造形成部分の超格子構造にイオン注入を行ったり、熱処理による不純物添加を行ったり、誘電体膜と熱処理とによって空格子を生成することによって、ヘテロ界面によって空間的に隔てられた各層の構成元素が混じり合うことによって生ずる。このようにして混晶化された部分は、混晶化する前の物性と異なった物性を呈する。たとえば、異なる禁制帯幅や異なる屈折率などの物性を持つようになる。
【０００５】
【特許文献１】
特開２０００−２０８８７０号公報
【０００６】
【発明が解決しようとする課題】
しかしながら、混晶化によって窓構造を形成する場合、不純物の拡散や空格子の拡散などを生起させるために熱処理を施す必要があり、この熱処理は、半導体レーザ素子全体に対して行われるため、混晶化したくない部分に悪影響を与え、半導体レーザ素子の特性を劣化させる場合があるという問題点があった。
【０００７】
たとえば、活性層がＡｌＧａＡｓ系材料によって形成されている場合であって、混晶化したい窓構造部分の上面にＳｉＯ２薄膜を形成することによって活性層の一部を混晶化する場合、混晶化しない活性層に対応するデバイス表面からＡｓが脱離し、表面が荒れるために、電極をコンタクト層上に形成した場合、電極とコンタクト層との接合が良好に行われず、レーザの発振特性を劣化させてしまうという問題点があった。
【０００８】
特に、デバイス表面であるコンタクト層のＧａＡｓからＡｓが脱離すると、ピット（小孔）が生じ、このピットによって転移欠陥が形成され、転移が非発光再結合により成長し、活性層にまで達し、これによっても、レーザ発振特性を劣化させるという問題点があった。
【０００９】
このＡｓの脱離を防止する方法として、ＰＥＣＶＤ：Ｐｌａｓｍａ Ｅｎｈａｎｃｅｄ Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法によって、半導体レーザ素子の上面全体に窒化珪素（ＳｉＮＸ）を積層し、耐熱保護膜として機能させることが考えられた。しかし、ＰＥＣＶＤ法では、積層された膜が粗になり、また、プラズマダメージを半導体素子表面に与えるため、耐熱保護膜としての機能が果たせないという問題点があった。
【００１０】
この発明は上記に鑑みてなされたものであって、窓構造などの部分的に混晶化したい部分のみを混晶化し、他の混晶化しない部分に悪影響を与えない半導体レーザ素子などの半導体素子を製造し、高出力で、寿命が長く、信頼性の高い半導体素子を製造する半導体素子の製造方法を提供することを目的とする。
【００１１】
【課題を解決するための手段】
上記目的を達成するために、請求項１にかかる半導体素子の製造方法は、混晶化する部分を含む半導体素子を製造する半導体素子の製造方法において、形成すべき保護膜の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記前駆体を分解反応させ、該分解反応後の雰囲気に前記半導体素子表面を暴露し、該半導体素子表面のうちの少なくとも混晶化しない部分に対応する半導体素子表面に前記保護膜を形成する保護膜形成工程と、前記混晶化する部分に対する混晶化を熱処理によって行う混晶化工程と、を含むことを特徴とする。
【００１２】
この請求項１の発明によれば、前処理工程によって、混晶化する部分に対する混晶化促進の前処理を行い、保護膜形成工程によって、形成すべき保護膜の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記前駆体を分解反応させ、該分解反応後の雰囲気に前記半導体素子表面を暴露し、該半導体素子表面のうちの少なくとも混晶化しない部分に対応する半導体素子表面に前記保護膜を形成し、その後、混晶化工程によって、前記混晶化する部分に対する混晶化を熱処理によって行うようにし、混晶化しない部分に対する熱処理のダメージをなくし、長寿命で高信頼性の半導体素子を製造することができる。
【００１３】
また、請求項２にかかる半導体素子の製造方法は、上記の発明において、前記半導体素子は、前記混晶化する部分である窓構造と混晶化しない部分である量子井戸構造の活性層とを有する半導体レーザ素子であり、前記混晶化する部分に近接して混晶化促進膜を形成する前処理工程をさらに含み、前記保護膜形成工程は、少なくとも前記混晶化しない部分に近接して前記保護膜を形成することを特徴とする。
【００１４】
また、請求項３にかかる半導体素子の製造方法は、上記の発明において、前記混晶化促進膜は、ＳｉＯ２であることを特徴とする。
【００１５】
また、請求項４にかかる半導体素子の製造方法は、上記の発明において、前記保護膜形成工程は、触媒ＣＶＤ法によって保護膜を形成することを特徴とする。
【００１６】
また、請求項５にかかる半導体素子の製造方法は、上記の発明において、前記前駆体は、窒素および珪素を含む化合物であることを特徴とする。
【００１７】
また、請求項６にかかる半導体素子の製造方法は、上記の発明において、前記前駆体は、窒素化合物と珪素化合物との混合物であることを特徴とする。
【００１８】
【発明の実施の形態】
以下に、図面を参照して、この発明の実施の形態である半導体素子の製造方法について説明する。
【００１９】
図１および図２は、この発明の実施の形態である半導体素子の製造方法を示す図である。この製造される半導体レーザ素子は、０．９８μｍ帯のレーザ光を出力する多重量子井戸（ＭＱＷ）の半導体レーザ素子である。図１（ａ）において、この半導体レーザ素子は、まず、ＧａＡｓの基板１上に、膜厚２．４μｍのＡｌ０．０８Ｇａ０．９２Ａｓからなる下部クラッド層２を形成し、さらに膜厚０．４８μｍのＧａＡｓからなる下部導波層３を形成する。さらに、下部導波層３の上部に、膜厚０．０３５μｍのＡｌ０．４Ｇａ０．６Ａｓからなる下部キャリアブロック層４ｃ、膜厚０．０１μｍのＩｎ０．１４Ｇａ０．８６Ａｓが二重に積層された多重量子井戸層４ｂ、膜厚０．０３５μｍのＡｌ０．４Ｇａ０．６Ａｓからなる上部キャリアブロック層４ａで構成される活性層４を形成する。さらに、活性層４の上部に膜厚０．４５μｍのＧａＡｓからなる上部導波層５を形成し、さらに膜厚０．８μｍのＡｌ０．３２Ｇａ０．６８Ａｓからなる部クラッド層６を形成する。さらに、上部に膜厚０．３μｍのＧａＡｓからなるコンタクト層７を形成する。
【００２０】
その後、コンタクト層７の上面全体に電子ビーム（ＥＢ）蒸着法によってＳｉＯ２を膜厚２０ｎｍ積層し、作成すべき窓構造１４に対応する部分を残してフォトリソグラフィ技術を用いて、ＳｉＯ２を除去する。この結果、窓構造１４に対応する上部にＳｉＯ２からなる混晶化促進膜８が形成される（図１（ｂ）参照）。この混晶化促進膜８は、ストライプ状に形成された活性層４に対応し、この活性層４を覆うように幅２０μｍのストライプ状となる。
【００２１】
その後、図１（ｃ）に示すように、混晶化促進膜８を含む表面全体にＳｉＮからなる保護膜９を形成する。この保護膜９は、触媒ＣＶＤ法を用いて一様にＳｉＮが約５０ｎｍ積層される。この保護膜９は、触媒ＣＶＤ法によって積層されるため、緻密かつ内部応力が小さい膜となる。
【００２２】
その後、図１（ｃ）に示した半導体レーザ素子１０は、ＳｉＣの台座１１上に載置され、石英トレー１２内に配置される。その後、これらは、窒素（Ｎ２）ガス雰囲気中で石英トレー１２の下部に配置されたランプヒータ１３によって半導体レーザ素子１０を温度９３０℃で、３０秒間加熱する短時間熱処理（ＲＴＡ：Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）を行う。このＲＴＡを行うことによって、混晶化促進膜８の下部に位置する各層からＧａが混晶化促進膜８に吸収され、表面に空格子点が生じ、この空格子点が拡散し、特に活性層４に空格子点が拡散し、混晶化される（図４参照）。この混晶化によって、窓構造１４が形成される（図１（ｅ）参照）。
【００２３】
その後、保護膜９および混晶化促進膜８は取り除かれ、図２（ａ）に示すように上部電極２１および下部電極２２が形成される。なお、これまでの工程は、すべて、半導体ウェハ上で処理される。その後、図２（ａ）の破線Ｃで示す位置で、劈開され、複数の半導体レーザ素子からなるレーザバーとして分離される。この分離されたレーザバーにおける劈開面に対して、出射側には低反射膜２３がコーティングされ、反射側には高反射膜２４がコーティングされる（図２（ｂ）参照）。その後、レーザバーの各半導体レーザ素子は、紙面に平行にカッティングされ、最終的な半導体レーザ素子が製造される。
【００２４】
ここで、上述したように、図１（ｃ）の工程で形成される保護膜９は、触媒ＣＶＤ法によって形成される。図３は、この触媒ＣＶＤ装置の概要構成を示す図である。図３において、この触媒ＣＶＤ装置は、チャンバ３１に真空ポンプ３７が接続される。チャンバ３１内には、基板加熱ヒータ３６を有した基板ホルダ３５を備え、この基板ホルダ３５に、上述した図１（ｂ）に示した半導体レーザ素子３４が装着される。この半導体レーザ素子３４の近傍には、タングステンワイヤ３３が設けられ、その上部には、シャワーヘッド３２が設けられる。
【００２５】
チャンバ３１内の基板ホルダ３５に半導体レーザ素子３４が装着された状態で、真空ポンプ３７が作動し、所定の圧力まで減圧される。さらに、基板加熱ヒータ３６を加熱して、半導体レーザ素子３４を約２５０℃まで上昇させる。
【００２６】
さらに、アンモニア（ＮＨ３）２００ｓｃｃｍをチャンバ３１内に導入し、タングステンワイヤ３３に通電してタングステンワイヤ３３の温度を１６８０℃に保つ。そして、シャワーヘッド３２を介して、シラン（ＳｉＨ４）２ｓｃｃｍを導入し、チャンバ３１内圧力を４．０Ｐａに保つ。
【００２７】
チャンバ３１内に導入されたＳｉＨ４の分子とＮＨ３の分子とは、高温に加熱されたタングステンワイヤ３３に接触して、半導体レーザ素子３４上に達する。所定の温度（１６８０℃）に加熱されたタングステンワイヤ３３とＳｉＨ４とＮＨ３とが接触すると、ＳｉＨ４とＮＨ３とが分解活性化する。そして、分解活性化したＳｉＨＹとＮＨＺとが、２５０℃に加熱された半導体レーザ素子３４上で反応し、ＳｉＮＸとして堆積する。
【００２８】
ここで、上述した保護膜９（ＳｉＮＸ）の膜厚は５０ｎｍである。この保護膜９は、プラズマレスで堆積されているため、膜が緻密になる。また、堆積温度が通常の熱ＣＶＤ法に比べて低いので、堆積後の膜の応力を小さくすることができる。したがって、熱的にも物理的にも強固な保護膜としての性質を有する。なお、熱ＣＶＤ法では、ＳｉＨ４とＮＨ３とを堆積表面で分解・結合を行うために、堆積温度を高くする必要がある。そのため、堆積後の膜の応力が大きくなる傾向がある。
【００２９】
図４に示すように、窓構造１４が形成されない領域１４ｂには、保護膜９が上部に形成されており、この保護膜９が緻密であり、膜の応力も小さいことから、領域１４ｂに対応する活性層４からＡｓが脱離することがない。この結果、活性層４は、量子井戸構造を保持し、レーザ光出力特性が劣化することがない。すなわち、領域１４ａにおける窓構造１４形成のためのＲＴＡ時に伴う、領域１４ｂの混晶化は生じない。
【００３０】
さらに、領域１４ｂでは、Ａｓが脱離しないことから、このＡｓの脱離によるピット４１が発生せず、コンタクト層７の表面荒れが生じない。この結果、上部電極２１とのコンタクトが良好になるとともに、このピット４１に起因するクラックの発生を防止することができる。半導体レーザ素子３４表面に保護膜９を形成しない場合に、ピット４１が領域１４ｂに生じた例を図５に示す。
【００３１】
図７は、このようにして製造された窓構造１４を有する半導体レーザ素子３４と有しない半導体レーザ素子による光出力の注入電流依存性を示す図である。図７に示すように、窓構造１４がない半導体レーザ素子では、注入電流の増大とともに、直線的に立ち上がるが、熱飽和によって端面でＣＯＤを生起し、その後光出力が０になる（図７Ｌ２参照）。一方、窓構造１４を有する半導体レーザ素子３４では、熱飽和によって光出力が落ちるものの、ＣＯＤは発生しておらず、光出力が０となることがない（図７Ｌ１参照）。すなわち、レーザ端面が強化されており、高出力化および長寿命化が可能である。特に、この実施の形態によって製造された窓構造の場合、活性層４などに与える影響がないため、混晶化によって光出力特性そのものを劣化させることがない。
【００３２】
なお、上述した実施の形態では、保護膜９を表面全体に覆うように形成していたが、これに限らず、図６に示すように少なくとも領域１４ｂを覆う保護膜９ａとしてもよい。すなわち、少なくとも、混晶化の対象でない領域１４ｂに対応する部分を覆うように保護膜９を形成すればよい。
【００３３】
また、上述した実施の形態では、混晶化促進膜８を形成する場合における混晶化の一例を示したが、これに限らず、たとえばＺｎやＳｉなどの不純物を熱処理によって拡散し、混晶化する場合にも適用することができる。
【００３４】
さらに、上述した実施の形態では、ＳｉＨ４とＮＨ３とを原料ガス（前駆体）として用いていたが、これに限らず、ＳｉとＮとを含む原料ガスを用いてもよいし、ＳｉとＮＨ３と組み合わせ、あるいはＳｉＨ４とＮ３と組み合わせなどの各種の混合ガスを用いることもできる。
【００３５】
また、上述した実施の形態では、半導体レーザ素子３４の窓構造の混晶化について説明したが、窓構造に限らず、局所的な混晶化であれば、同様にして適用することができる。また、半導体レーザ素子３４に限らず、混晶化する部分と混晶化しない部分とが混在するあらゆる半導体素子について適用することができる。
【００３６】
さらに、上述した実施の形態では、タングステンワイヤ（フィラメント）３３の温度を１６８０℃としたが、保護膜９（ＳｉＮＸ）は、フィラメント３３がシリサイドを形成しない温度以上、かつフィラメント３３の蒸気圧が保護膜９（ＳｉＮＸ）の形成に影響を与えない温度以下のフィラメント３３温度で成膜が可能である。例えば、フィラメント３３がタングステンの場合、この成膜可能温度は１６００℃以上１９００℃以下となる。また、ＮＨ３ガスとＳｉＨ４ガスの流量比やチャンバ３１内圧力は膜の緻密性が高くなる最適値を用いればよい。
【００３７】
また、上述した半導体レーザ素子３４は、レーザ構造や組成に限定されずどのような構造でも広く適用できる。さらに、半導体レーザ素子３４に用いられる活性領域の組成としては、発振波長により、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＧａＡｓ、ＩｎＧａＡｓＰ等が選択できるが、他の組成であってもよいことはいうまでもない。
【００３８】
【発明の効果】
以上に説明したように、この発明によれば、前処理工程によって、混晶化する部分に対する混晶化促進の前処理を行い、保護膜形成工程によって、形成すべき保護膜の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記前駆体を分解反応させ、該分解反応後の雰囲気に前記半導体素子表面を暴露し、該半導体素子表面のうちの少なくとも混晶化しない部分に対応する半導体素子表面に前記保護膜を形成し、その後、混晶化工程によって、前記混晶化する部分に対する混晶化を熱処理によって行うようにしているので、混晶化しない部分に対する熱処理のダメージをなくし、高出力かつ長寿命で高信頼性の半導体素子を製造することができるという効果を奏する。
【図面の簡単な説明】
【図１】この発明の実施の形態である半導体素子の製造方法を示す図である。
【図２】この発明の実施の形態である半導体素子の製造方法を示す図である。
【図３】図１に示した保護膜形成工程で用いられる触媒ＣＶＤ装置の概要構成を示す図である。
【図４】混晶化する部分と混晶化しない部分における現象を説明する説明図である。
【図５】Ａｓの脱離によって生ずるピットとそれによるクラックを示す図である。
【図６】少なくとも混晶化しない領域をカバーする保護膜形成の一例を示す図である。
【図７】窓構造の有無による半導体レーザ素子における光出力の注入電流依存性を示す図である。
【符号の説明】
１ 基板
２ 下部クラッド層
３ 下部導波層
４ 活性層
４ａ 上部キャリアブロック層
４ｂ 多重量子井戸層
４ｃ 下部キャリアブロック層
５ 上部導波層
６ 上部クラッド層
７ コンタクト層
８ 混晶化促進膜
９，９ａ 保護膜
１０，３４ 半導体レーザ素子
１１ 台座
１２ 石英トレー
１３ ランプヒータ
１４ 窓構造
１４ａ，１４ｂ 領域
２１ 上部電極
２２ 下部電極
２３ 低反射膜
２４ 高反射膜
３１ チャンバ
３２ シャワーヘッド
３３ タングステンワイヤ（フィラメント）
３５ 基板ホルダ
３６ 基板加熱ヒータ
３７ 真空ポンプ
４１ ピット
Ｌ１ 窓構造あり
Ｌ２ 窓構造なし
Claims (6)
- 混晶化する部分を含む半導体素子を製造する半導体素子の製造方法において、
形成すべき保護膜の前駆体が通過する経路上に熱源を配置し、該熱源の存在下で前記前駆体を分解反応させ、該分解反応後の雰囲気に前記半導体素子表面を暴露し、該半導体素子表面のうちの少なくとも混晶化しない部分に対応する半導体素子表面に前記保護膜を形成する保護膜形成工程と、
前記混晶化する部分に対する混晶化を熱処理によって行う混晶化工程と、
を含むことを特徴とする半導体素子の製造方法。 - 前記半導体素子は、前記混晶化する部分である窓構造と混晶化しない部分である量子井戸構造の活性層とを有する半導体レーザ素子であり、
前記混晶化する部分に近接して混晶化促進膜を形成する、前処理工程をさらに含み、
前記保護膜形成工程は、少なくとも前記混晶化しない部分に近接して前記保護膜を形成することを特徴とする請求項１に記載の半導体素子の製造方法。 - 前記混晶化促進膜は、ＳｉＯ２であることを特徴とする請求項２に記載の半導体素子の製造方法。
- 前記保護膜形成工程は、触媒ＣＶＤ法によって保護膜を形成することを特徴とする請求項１〜３のいずれか一つに記載の半導体素子の製造方法。
- 前記前駆体は、窒素および珪素を含む化合物であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子の製造方法。
- 前記前駆体は、窒素化合物と珪素化合物との混合物であることを特徴とする請求項１〜４のいずれか一つに記載の半導体素子の製造方法。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114841A JP4128898B2 (ja) | 2003-04-18 | 2003-04-18 | 半導体素子の製造方法 |
| CN2004800065693A CN100407524C (zh) | 2003-04-18 | 2004-04-19 | 半导体元件的制造方法 |
| DE602004030677T DE602004030677D1 (de) | 2003-04-18 | 2004-04-19 | Verfahren zur herstellung eines halbleiterbauelements |
| PCT/JP2004/005542 WO2004093274A1 (ja) | 2003-04-18 | 2004-04-19 | 半導体素子の製造方法 |
| EP04728254A EP1617533B1 (en) | 2003-04-18 | 2004-04-19 | Method of manufacturing a semiconductor device |
| US11/249,386 US20060039430A1 (en) | 2003-04-18 | 2005-10-14 | Method of fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003114841A JP4128898B2 (ja) | 2003-04-18 | 2003-04-18 | 半導体素子の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319914A true JP2004319914A (ja) | 2004-11-11 |
| JP4128898B2 JP4128898B2 (ja) | 2008-07-30 |
Family
ID=33296162
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003114841A Expired - Lifetime JP4128898B2 (ja) | 2003-04-18 | 2003-04-18 | 半導体素子の製造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20060039430A1 (ja) |
| EP (1) | EP1617533B1 (ja) |
| JP (1) | JP4128898B2 (ja) |
| CN (1) | CN100407524C (ja) |
| DE (1) | DE602004030677D1 (ja) |
| WO (1) | WO2004093274A1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7564563B2 (en) | 2006-06-02 | 2009-07-21 | Advanced Telecommunications Research Institute International | Laser gyro and electronic device using the same |
| US11824326B2 (en) | 2018-07-27 | 2023-11-21 | Nuvoton Technology Corporation Japan | Semiconductor laser element, testing method, and testing device |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1699121B1 (en) * | 2003-12-15 | 2014-04-30 | The Furukawa Electric Co., Ltd. | Semiconductor device manufacturing method |
| EP2187488B1 (en) * | 2007-09-04 | 2017-08-16 | The Furukawa Electric Co., Ltd. | Semiconductor laser element, and semiconductor laser element manufacturing method |
| JP2022150208A (ja) | 2021-03-26 | 2022-10-07 | 古河電気工業株式会社 | 半導体レーザ素子および半導体レーザ素子の製造方法 |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2371777A1 (fr) * | 1976-11-18 | 1978-06-16 | Loic Henry | Procede de fabrication d'une barriere de diffusion en nitrure de silicium sur un substrat de semiconducteur, en particulier du type iii-v |
| US4796082A (en) * | 1987-03-16 | 1989-01-03 | International Business Machines Corporation | Thermally stable ohmic contact for gallium-arsenide |
| US4990466A (en) | 1988-11-01 | 1991-02-05 | Siemens Corporate Research, Inc. | Method for fabricating index-guided semiconductor laser |
| JPH05110185A (ja) * | 1991-10-14 | 1993-04-30 | Fuji Xerox Co Ltd | 半導体レーザ装置 |
| JPH07154026A (ja) * | 1993-11-30 | 1995-06-16 | Fuji Xerox Co Ltd | 半導体レーザ装置及びその製法 |
| US5708674A (en) * | 1995-01-03 | 1998-01-13 | Xerox Corporation | Semiconductor laser or array formed by layer intermixing |
| JP3141805B2 (ja) * | 1997-01-20 | 2001-03-07 | 日本電気株式会社 | 半導体装置の製造方法 |
| JP2001185809A (ja) * | 1999-12-24 | 2001-07-06 | Mitsubishi Chemicals Corp | 半導体光デバイス装置及びその製造方法 |
| JP4275405B2 (ja) * | 2000-08-22 | 2009-06-10 | 三井化学株式会社 | 半導体レーザ素子の製造方法 |
| JP2002075992A (ja) * | 2000-09-01 | 2002-03-15 | Fujitsu Ltd | シリコン窒化膜の成膜方法および半導体装置の製造方法および半導体装置 |
| US6878562B2 (en) * | 2000-10-20 | 2005-04-12 | Phosistor Technologies, Incorporated | Method for shifting the bandgap energy of a quantum well layer |
| GB2372148A (en) * | 2001-01-23 | 2002-08-14 | Univ Glasgow | A Method of Manufacturing an Optical Device |
| US6834068B2 (en) * | 2001-06-29 | 2004-12-21 | Matsushita Electric Industrial Co., Ltd. | Semiconductor laser device and method for fabricating the same |
| JP2003086894A (ja) * | 2001-06-29 | 2003-03-20 | Matsushita Electric Ind Co Ltd | 半導体レーザ装置およびその製造方法 |
| US6829285B2 (en) * | 2001-09-28 | 2004-12-07 | The Furukawa Electric Co., Ltd. | Semiconductor laser device and method for effectively reducing facet reflectivity |
| US6674778B1 (en) * | 2002-01-09 | 2004-01-06 | Sandia Corporation | Electrically pumped edge-emitting photonic bandgap semiconductor laser |
| JP3868324B2 (ja) * | 2002-04-15 | 2007-01-17 | 三菱電機株式会社 | シリコン窒化膜の成膜方法、成膜装置、及び半導体装置の製造方法 |
-
2003
- 2003-04-18 JP JP2003114841A patent/JP4128898B2/ja not_active Expired - Lifetime
-
2004
- 2004-04-19 EP EP04728254A patent/EP1617533B1/en not_active Expired - Lifetime
- 2004-04-19 CN CN2004800065693A patent/CN100407524C/zh not_active Expired - Lifetime
- 2004-04-19 WO PCT/JP2004/005542 patent/WO2004093274A1/ja active Application Filing
- 2004-04-19 DE DE602004030677T patent/DE602004030677D1/de not_active Expired - Lifetime
-
2005
- 2005-10-14 US US11/249,386 patent/US20060039430A1/en not_active Abandoned
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7564563B2 (en) | 2006-06-02 | 2009-07-21 | Advanced Telecommunications Research Institute International | Laser gyro and electronic device using the same |
| US11824326B2 (en) | 2018-07-27 | 2023-11-21 | Nuvoton Technology Corporation Japan | Semiconductor laser element, testing method, and testing device |
Also Published As
| Publication number | Publication date |
|---|---|
| WO2004093274A1 (ja) | 2004-10-28 |
| JP4128898B2 (ja) | 2008-07-30 |
| CN100407524C (zh) | 2008-07-30 |
| EP1617533B1 (en) | 2010-12-22 |
| EP1617533A1 (en) | 2006-01-18 |
| EP1617533A4 (en) | 2006-06-21 |
| CN1759509A (zh) | 2006-04-12 |
| DE602004030677D1 (de) | 2011-02-03 |
| US20060039430A1 (en) | 2006-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7777216B2 (en) | Method of fabricating semiconductor device | |
| JP3833674B2 (ja) | 窒化物半導体レーザ素子 | |
| US20030029836A1 (en) | Method to obtain contamination free laser mirrors and passivation of these | |
| JP5169972B2 (ja) | 窒化物半導体装置の製造方法 | |
| US6703254B2 (en) | Method for manufacturing semiconductor laser device | |
| JP2010263140A (ja) | 窒化物半導体装置の製造方法 | |
| JP2003243764A (ja) | 半導体レーザおよびその製造方法 | |
| US20060039430A1 (en) | Method of fabricating semiconductor device | |
| JP2000208814A (ja) | 半導体発光素子 | |
| JPH0964453A (ja) | 半導体レーザの製造方法 | |
| JPH08203862A (ja) | 窒化物系化合物半導体のエッチング方法 | |
| JP2001057463A (ja) | 窒素化合物半導体膜構造及び窒素化合物半導体素子並びにそれらの製造方法 | |
| JP2004363401A (ja) | 半導体素子の製造方法 | |
| JP3931777B2 (ja) | 窒化物系化合物半導体のエッチング方法及び半導体発光素子の製造方法 | |
| JP2001237192A (ja) | 形成用基板、窒化物系ｉｉｉ−ｖ族化合物層、窒化物系ｉｉｉ−ｖ族化合物基板の製造方法および半導体素子 | |
| JP2010245465A (ja) | 窒化物系半導体レーザ及びその製造方法 | |
| JP4031008B2 (ja) | 窒化物半導体レーザ素子 | |
| KR20000015506A (ko) | 광 조사에 의한 원자층 증착 방법을 이용한 선택적 박막 형성방법 및 장치 | |
| JP2010073757A (ja) | 半導体レーザ素子の製造方法および半導体レーザ素子 | |
| JP2002043691A (ja) | 窒化物半導体レーザ装置とその製造方法 | |
| GB2299893A (en) | Method for producing a quantum wire structure | |
| JP2005093663A (ja) | 光半導体デバイス作成方法 | |
| JP2010225727A (ja) | 窒化物半導体レーザの製造方法 | |
| AU2002321975A1 (en) | A method to obtain contamination free laser mirrors and passivation of these |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20050729 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071009 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20071024 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071024 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071211 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080430 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 4128898 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| EXPY | Cancellation because of completion of term |