JP2004297802A - データ通信 - Google Patents

データ通信 Download PDF

Info

Publication number
JP2004297802A
JP2004297802A JP2004083565A JP2004083565A JP2004297802A JP 2004297802 A JP2004297802 A JP 2004297802A JP 2004083565 A JP2004083565 A JP 2004083565A JP 2004083565 A JP2004083565 A JP 2004083565A JP 2004297802 A JP2004297802 A JP 2004297802A
Authority
JP
Japan
Prior art keywords
data
synchronization
clock
signal
frame
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004083565A
Other languages
English (en)
Inventor
Michael Page
ミッチェル ページ、
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Europe BV United Kingdom Branch
Original Assignee
Sony United Kingdom Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony United Kingdom Ltd filed Critical Sony United Kingdom Ltd
Publication of JP2004297802A publication Critical patent/JP2004297802A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04J—MULTIPLEX COMMUNICATION
    • H04J3/00—Time-division multiplex systems

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Communication Control (AREA)
  • Small-Scale Networks (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

【課題】リンクの物理層を用いて、ＤＳＤデータ等の同期したデジタルデータの送受信を行うデータ通信システムの提供。
【解決手段】送信ノードは、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するクロック信号送信機と、データ信号のデータ要素を、データフレームにアセンブルし、同期クロック信号に応答して、同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、データフレームを送信するアセンブラとを備え、受信ノードは、受信した同期クロック信号の同期フィーチャを検出する検出器と、受信したデータフレームを逆アセンブルしてデータ信号を再生する逆アセンブラと、受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、設定された同期フラグに関連するデータ要素を出力する出力ユニットとを備える。
【選択図】図３２

Description

本発明は、データ通信に関する。以下では、所謂ダイレクトストリームデジタル（Direct Stream Digital）オーディオデータの文脈を用いて、データ通信における問題を具体的に説明する。しかしながら、本発明は、例えばマルチビットオーディオデータ又はビデオデータ等の他の種類の同期した（clocked）データにも適用できる。
ダイレクトストリームデジタル（Direct Stream Digital：以下、ＤＳＤという。）は、スーパーオーディオＣＤ（Super Audio CD）と呼ばれる民生用ディスクフォーマットに用いられる高分解能の１ビットオーディオコーディング方式である。ＤＳＤは、最高音質のアナログフォーマットから再生されたオーディオ信号に匹敵する音質を有するオーディオ信号を再生するという目的から開発された。ＤＳＤ信号は、ＤＣから１００ｋＨｚまでの周波数レスポンスを実現し、オーディオ帯域に亘って１２０ｄＢ以上のダイナミックレンジを有することができる。
ＤＳＤは、１ビットデジタルオーディを利用する。１ビットオーバサンプリングコンバータは、サンプリング幅が、所定の分解能での変換を達成するサンプリングレートに対してトレードオフの関係を有しているという情報理論の法則を利用する。例えば、サンプリング時のサンプリングレートの１６倍でオーバサンプリングする１ビットコンバータを用いれば、オーバサンプリングを行わない１６ビットコンバータによって得られるサンプリング結果と同様の結果が得られる。１ビットオーバサンプリングコンバータ（デルタ−シグマコンバータ、ノイズシェイピングコンバータ、ビットストリームコンバータ等とも呼ばれる。）は、波形の振幅の実際の値を表すのではなく、連続するオーディオサンプル間の差分を測定する。ＤＳＤでは、パルス符号変調を用いるＣＤに周波数Ｆｓで１６ビット信号を記録するのに代えて、スーパーオーディオＣＤに周波数が高い（６４Ｆｓ）１ビット信号を直接記録し、これにより再生音質が飛躍的に向上している。
ＤＳＤ方式は、６４Ｆｓ＝２．８２２４ＭＨｚという高い周波数のオーディオサンプリングクロックを必要とする。一方、標準的なパルス符号変調方式では、サンプリングクロック（Ｆｓ）は４４．１ｋＨｚである。この高い周波数のサンプリングクロックは、受信側での正確な信号を容易できるように、データとともに受信側に伝送される。更に、６４ＦｓＤＳＤオーディオの各チャンネルが２．８２２４ＭＨｚの伝送帯域幅を必要とする。オーディオデータの相互通信には広い帯域幅が必要であるため、及び例えばオーディオデータ信号からの電磁妨害によってクロック信号の完全性を失うことなく、機器間で高い周波数（６４Ｆｓ）のオーディオサンプリングクロックを伝送することが困難であるため、例えば、マルチチャンネルＡ／Ｄ及びＤ／Ａ変換器、ＤＳＤミキサ、及びマルチチャンネルＤＳＤレコーダ等のＤＳＤオーディオ用の大規模マルチトラック再生設備間で相互接続を実現することは困難である。
ネットワーク接続されたオーディオ処理機器間で広い帯域幅のオーディオデータを伝送するためにイーサネット（登録商標）（Ethernet）を利用する幾つかのオーディオネットワークシステムが知られている。例えば、ギブソン社（Gibson）の「マジック（Magic、商標）」システムでは、イーサネットの媒体アクセス制御（Media Access Control：ＭＡＣ）層（すなわち、物理層及びリンク層）を利用して、サンプル期間当たり１イーサネットフレームを用いて、４８ｋＨｚの固定オーディオサンプリング周波数でオーディオデータを伝送する。ピークオーディオ社（Peak Audio）社のコブラネット（CobraNet、商標）オーディオネットワークシステムもイーサネットＭＡＣ層を用いて、ネットワーク機器間で非圧縮デジタルオーディオデータを伝送する。コブラネットシステムは、４８ｋＨｚのサンプリングレートを用い、２０ビット及び２４ビットのオーディオデータの伝送を可能にしている。しかしながら、ＤＳＤオーディオ機器の相互接続に適したシステムは知られていない。これは、イーサネットのフレームタイミングが、ＤＳＤの２．８２２４ＭＨｚというサンプリングクロックに全く適さないためである。
本発明に係るデータ通信システムは、送信ノードと、受信ノードと、送信ノードから受信ノードへのデータ接続を提供するリンクとを有し、連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて、送信ノードは、（１）リンクを介して受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するクロック信号送信機と、（２）データ信号のデータ要素を、データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、同期クロック信号に応答して、同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、データフレームをリンクを介して受信ノードに送信するアセンブラとを備え、受信ノードは、（１）送信ノードから受信した同期クロック信号の同期フィーチャを検出する検出器と、（２）設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルしてデータ信号を再生する逆アセンブラと、（３）受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、設定された同期フラグに関連するデータ要素を出力する出力ユニットとを備え、第１及び第２の所定の時間的関係は、送信ノードへのデータ要素の入力と、これに続く受信ノードによるデータ要素の出力との間に所定のシステム待ち時間が存在するように設定される。
本発明は、リンク（例えば、イーサネットリンク）の物理層を用いて、ＤＳＤデータ等の同期したデジタルデータの送受信を行うためのデータ通信システムを提供する。なお、本発明は、例えば１ビットデルタシグマ変調オーディオデータ等のＤＳＤデータ以外の様々なサンプリングレート又は浮動小数点データフォーマットを有するビットストリームオーディオデータにも適用できる。このようなデータ伝送にイーサネットの物理層を用いることにより、広い帯域幅を利用でき、電磁両立性が保たれ、既存のエラー検出機能（巡回冗長検査）を行うことができるという利点がある。物理層を用いることにより、ロジックを容易に実現することができる。本発明では、より高い層（例えば、ＭＡＣ層）における技術を用いてオーディオデータを符号化したとすると必要となるようなハードウェアのアドレッシング及びウィンドウイングプロトコルの実装等を考慮する必要がない。更に、物理層レベルでは、イーサネットデータの伝送はロバストであり、スペクトル制御されるために電磁放射を低く抑えることができる。本発明は、このようなリンクの２つの端末間を同期させ、１ビット又はマルチビットデータを伝送するための非常に単純で便利な手法を提供する。
また、本発明に係る送信ノードは、連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる送信ノードにおいて、データ通信システムは、受信ノードと、送信ノードから受信ノードへのデータ接続を提供するリンクとを有し、送信ノードは、１）リンクを介して受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するクロック信号送信機と、（２）データ信号のデータ要素を、データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、同期クロック信号に応答して、同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、データフレームをリンクを介して受信ノードに送信するアセンブラとを備える。
また、本発明に係る受信ノードは、連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる受信ノードにおいて、データ通信システムは、送信ノードと、送信ノードから受信ノードへのデータ接続を提供するリンクとを有し、受信ノードは、（１）送信ノードから受信した同期クロック信号の同期フィーチャを検出する検出器と、（２）設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルしてデータ信号を再生する逆アセンブラと、（３）受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、設定された同期フラグに関連するデータ要素を出力する出力ユニットとを備える。
また、本発明に係るデータ通信方法は、送信ノードと、受信ノードと、送信ノードから受信ノードへのデータ接続を提供するリンクとを有し、連続するデータ要素から構成されるデータ信号を通信するデータ通信方法において、送信ノードにより、（１）リンクを介して受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するステップと、（２）データ信号のデータ要素を、データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、同期クロック信号に応答して、同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、データフレームをリンクを介して受信ノードに送信するステップと、受信ノードにより、（１）送信ノードから受信した同期クロック信号の同期フィーチャを検出するステップと、（２）設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルしてデータ信号を再生するステップと、（３）受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、設定された同期フラグに関連するデータ要素を出力するステップとを有し、第１及び第２の所定の時間的関係は、送信ノードへのデータ要素の入力と、これに続く受信ノードによるデータ要素の出力との間に所定のシステム待ち時間が存在するように設定される。
また、本発明に係る送信ノードの動作方法は、連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる送信ノードの動作方法において、データ通信システムは、受信ノードと、送信ノードから受信ノードへのデータ接続を提供するリンクとを有し、（１）リンクを介して受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するステップと、（２）データ信号のデータ要素を、データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、同期クロック信号に応答して、同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、データフレームをリンクを介して受信ノードに送信するステップとを有する。
また、本発明に係る受信ノードの動作方法は、連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる受信ノードの動作方法において、データ通信システムは、送信ノードと、送信ノードから受信ノードへのデータ接続を提供するリンクとを有し、（１）送信ノードから受信した同期クロック信号の同期フィーチャを検出するステップと、（２）設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルしてデータ信号を再生するステップと、（３）受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、設定された同期フラグに関連するデータ要素を出力するステップとを有する。
本発明のこの他の様々な側面及び特徴は添付の特許請求の範囲に記載されている。独立請求項の特徴は、請求項において明示している場合に限らず、従属請求項の特徴に適切に組み合わせることができる。
上述のように、周知の幾つかのオーディオネットワークシステムは、イーサネットのデータリンク層を用いて、約４８ｋＨｚの標準的なサンプリング周波数の非圧縮デジタルオーディオデータを伝送する。一方、本発明では、ポイントトゥポイント接続を提供する高速イーサネットの物理層を用いて、周波数が高い（２．８２２４ＭＨｚ）デジタルオーディオデータを伝送する。高速イーサネットの物理層をオーディオデータの伝送に用いることの利点は、物理層が広い帯域幅を有し、電磁両立性が保証され、エラー検出機能（巡回冗長検査）を既に備えていることである。物理層を用いることにより、論理回路を容易に設計し、実現することができる。オーディオデータをより上位の層（例えば、ＭＡＣ層）の技術でエンコードしたとすると、ウィンドウイングプロトコルを取り扱う及び実現するハードウェアが必要であるが、本発明ではこのようなハードウェアを考慮する必要はない。更に、イーサネットの物理層レベルでのデータ伝送は、ロバストであり、スペクトルが制御されるため、電磁放射が少ない。
本発明の実施例が動作する原理を明らかにするために、まず、ネットワークプロトコルアーキテクチャの層構造及びイーサネットアーキテクチャの下位の層について、詳細に説明する。
図１は、ネットワークプロトコルアーキテクチャのための標準的な７階層を有する開放型システム間相互接続（Open Systems Interconnection：以下、ＯＳＩという。）参照モデルを示している。このＯＳＩ参照モデルは、アプリケーション層２７０と、プレゼンテーション層２６０と、セッション層２５０と、トランスポート層２４０と、ネットワーク層２３０と、データリンク層２２０と、物理層２１０とを備える。
アプリケーション層２７０は、通常、アプリケーションプログラムの形式で、ネットワーク上に分散された所定の範囲の情報サービスに対するユーザインタフェースを提供する。この層から提供されるサービスとしては、ファイル転送、ファイルアクセス、ファイル管理や、例えば電子メール等の汎用文書又はメッセージの交換等がある。
プレゼンテーション層２６０は、２つの通信アプリケーションプロセス間でデータを転送する際のデータの表現に関する。例えば、プレゼンテーション層２６０は、２つのアプリケーションエンティティ間で交換されるメッセージの構造が維持されるように、トランザクション中に用いるべき適切な転送構文（transfer syntax）を選択する。また、プレゼンテーション層２６０は、データの暗号化及び圧縮を管理する。
セッション層２５０は、通信ネットワークノード上の通信アプリケーション間のセッションを確立する。セッション層２５０は、双方向交互、すなわち半二重（双方向同時、すなわち全二重ではない）データ交換時のインタラクション管理機能を提供することもできる。更に、プレゼンテーション層２５０は、非常に長いネットワークトランザクションの同期や例外報告等の機能を提供することもできる。
トランスポート層２４０は、上位のアプリケーション指向層（セッション層２５０、プレゼンテーション層２６０、アプリケーション層２７０）と、下位のネットワークに依存するプロトコル層２１０、２２０、２３０との間のインタフェースとして動作する。トランスポート層２４０は、セッション層２５０に、メッセージ転送機能の定義された組を提供する。トランスポート層２４０は、基本的なコネクション確立を提供するクラス０から完全なエラー制御及びフロー制御を提供するクラス４までの範囲に亘る、様々な種類のネットワークのそれぞれに対して、複数の適切なサービスのクラスを提供する。
ＯＳＩ参照モデルの下位の３層（ネットワーク層２３０、データリンク層２２０、物理層２１０）全ては、ネットワークに依存する層である。ネットワーク層２３０は、２つのトランスポート層プロトコルエンティティ間のコネクションを確立及び解放する機能を有し、及びネットワークのルーティング及びアドレッシングをサポートする。データリンク層２２０は、信頼性が高い情報転送機能を提供し、及びエラー検出やメッセージ再送信等の機能を提供する。多くの場合、コネクションレス型サービスとコネクション型サービスの両方が提供されている。コネクションレス型サービスは、エラーが検出された受信フレームを単に削除し、一方、コネクション型サービスは、エラーがない情報転送機能を提供することを目的とする。物理層２１０は、２つの機器間でシリアルビットストリームを伝送する手段をデータリンク層２２０に提供する。すなわち、物理層２１０は、データを、伝送媒体を介して実際に伝送される電気的なパルス、すなわちアナログのパルスのストリームに変換し、及びデータの伝送を監視する。
イーサネットは、単純な又は分岐型のバス型接続ラインを用いたローカルエリアネットワーク（local area network：ＬＡＮ）技術の１つである。イーサネットネットワーク内の伝送媒体は、ハブによって連結されたケーブルの１本以上の連続したラインから形成される。ネットワーク機器は、このケーブルに接続され、搬送波感知多重アクセス／衝突検出（Carrier Sensing Multiple Access with Collision Detection：以下、ＣＳＭＡ／ＣＤという。）プロトコルを用いて、ネットワークアクセスを競う。ＣＳＭＡ／ＣＤプロトコルでは、全てのクライアント機器は、伝送媒体を監視し、伝送ラインが利用可能になるのを待って、メッセージの送信を開始する。２つのネットワークノードが同時にメッセージを送信しようとすると、衝突が発生する。この場合、クライアント機器は、送信を停止し、ランダムに決定された時間待機し、再び送信を試みる。
１０ＢＡＳＥ−Ｔとして知られる標準的なイーサネット方式は、最大１０メガビット毎秒（Ｍｂｐｓ）の転送速度を実現し、一方「高速イーサネット（又は、１００ＢＡＳＥ−Ｔ）」方式では、最大１００Ｍｂｐｓの転送速度が実現される。所謂「ギガビットイーサネット」等の更に高性能な方式も利用可能である。高速イーサネットは、１０ＢＡＳＥ−Ｔイーサネットと同じ配線システム、媒体アクセス制御（Media Access Control：以下、ＭＡＣという。）方法及びフレーム化方法を用いる。本発明では、これらのうちのいかなる種類のネットワーク技術を用いてもよい。
イーサネット方式は、ツィストペアケーブル接続を用いてもよく、又は光ファイバ接続を用いてもよい。ツィストペアケーブルは、コンピュータを電話回線に接続するために通常用いられる標準的な銅線である。ツィストペアケーブルでは、ワイヤの対間におけるクロストーク又は電磁誘導を低減するために、２本以上の絶縁ワイヤが互いに撚り合わされている。このようにワイヤを撚り合わせることにより、ケーブルの実効放射領域が小さくなる。これは、交互の撚線の電磁効果が、撚線ピッチより大きい距離において、キャンセルされるためである。ツィストペアの各接続は、２本のワイヤを必要とする。グラウンドとして機能するシールドによってツィストペアを遮蔽している場合、このツィストペアは、シールドつきツィストペア（shielded twisted pair：以下、ＳＴＰという。）と呼ばれる。標準的なツィストペアは、シールドなしツィストペア（unshielded twisted pair：以下、ＵＴＰという。）と呼ばれる。
高速イーサネット方式においては、ツィストペアケーブルセグメントのセグメント長は、信号往復時間仕様（signal round-trip timing specifications）を満足することを保証するように、最大１００ｍに設定されている。高速イーサネットでは、シールドなしツィストペア（ＵＴＰ）を用いて、どのようにして１００Ｍｂｐｓのデータ転送速度を達成するかが問題となる。実際には、この転送速度を実現するために２つの規格がある。一方（１００ＢＡＳＥ−４Ｔ）では、音声品質カテゴリ３ケーブル（voice-grade category 3 cable）を用い、他方（１００ＢＡＳＥ−Ｘ）では、高品質カテゴリ５ＵＴＰケーブル、シールドつきツィストペアケーブル（１００ＢＡＳＥ−ＴＸ）及び光ファイバ（１００ＢＡＳＥ−ＦＸ）のうちのいずれかを用いる。１００ＢＡＳＥ−Ｘ方式では、各種類の伝送媒体は、それぞれ異なる物理媒体依存（Physical Medium Dependent：以下、ＰＭＤという。）副層を必要とする。カテゴリ５ＵＴＰは、４対の信号線から構成され、そのうち２対は、通常、イーサネットに利用され、例えば一方の信号対がクロックの送信及び受信に、他方の信号対がデータの送信及び受信に利用される。この場合、未使用の２対の信号線が残っている。
図１では、７階層のＯＳＩ参照モデルの隣にイーサネット物理層及びデータリンク層の副層を示している。
データリンク層２２０は、媒体アクセス制御（Media Access Control：以下、ＭＡＣ）層２２４と、論理リンク制御（Logical Link Control：以下、ＬＬＣという。）層２２２とを備える。物理層２１０は、調停（reconciliation）副層２１９と、媒体独立インタフェース（Medium Dependent Interface：以下、ＭＩＩという。）２１８と、物理コーディング副層２１６と、物理媒体接続副層２１４と、物理媒体依存副層（Medium Dependent Interface：以下、ＭＤＩという。）２１１とを備える。
ＭＡＣ副層２２４は、データのカプセル化及び媒体アクセス管理の２つの主機能を有する。データカプセル化機能は、データのフレーム化、発信元アドレス及び宛先アドレスの処理及び物理媒体伝送エラーの検出等の機能を含む。媒体アクセス管理機能は、媒体割当（衝突回避）及び競合解消（衝突処理）機能を含む。
ＭＡＣ副層２２４は、半二重モード及び全二重モードのいずれでも動作可能である。半二重モードでは、ネットワークノードは、多重アクセス（ＣＳＭＡ／ＣＤ）アルゴリズムを用いて、物理媒体の使用を競う。全二重モードでは、混信することなく、送信と受信を同時に行うことができる。全二重モードを用いる場合、３つの条件を満たす必要がある。第１に、物理媒体は、混信することなく、送信と受信を同時にサポートする必要がある。第２に、物理媒体をノード間の全二重ポイントトゥポイントリンクとみなせるように、ローカルエリアネットワーク上に正確に２個のノードが存在している必要がある。この全二重の場合、共有媒体の使用に関する競合はないため、ＣＳＭＡ／ＣＤアルゴリズムを用いる必要はない。第３の条件として、両方のノードが全二重モードで動作できるように構成されている必要がある。
論理リンク制御（ＬＬＣ）層２２２は、データフレームに対するエラーチェックを実行し、及び通信ネットワークノード間のリンクを管理する。調停（Reconciliation）副層２１９は、媒体独立インタフェース２１８において提供された信号セットを物理コーディング副層２１６にマッピングする。
物理コーディング副層（Physical Coding Sub-layer：以下、ＰＣＳという。）２１６は、調停副層２１９に対し、全ての１００ＢＡＳＥ−ＴＸ物理層エンティティ（ＰＨＹ）の実行に関する同一のインタフェースを提供する。ＰＣＳ２１６は、ＭＩＩ２１８によって要求される全てのサービスを提供し、これらのサービスには、ＭＩＩの４ビット「データニブル（data nibbles）」から５ビットコードグループへの符号化（及び５ビットコードからデータニブルへの復号）、搬送波感知及び衝突検出指示情報の生成、下位のＰＭＡ（Physical Medium Attachment：以下、ＰＭＡという。）副層２１４への送信のためのコードグループの直列化（及びＰＭＡ副層２１４からの受信のためのコードグループの非直列化）、ＭＩＩ２１８と下位のＰＭＡ副層２１４間の送信、受信、搬送波感知及び衝突検出のマッピング等が含まれる。
物理媒体接続（Physical Medium Attachment：以下、ＰＭＡという。）副層２１４は、ＰＣＳ２１６に、一定の範囲の物理媒体の利用をサポートするための媒体独立の機能を提供する。１００ＢＡＳＥ−ＴＸのＰＭＡ副層２１４は、下位の物理媒体依存（ＰＭＤ）副層２１２とＰＣＳ２１６間の送信及び受信コードビットのマッピング、及びＰＭＤ２１２の利用可能性をＰＣＳ２１６に知らせる制御信号の生成といった機能を果たす。ＰＭＡ副層２１４は、これらの他に、下位のＰＭＤ副層２１２からの搬送波エラーを示す信号の生成、受信チャンネル障害の検出及び遠端への障害表示（far-end fault indications）の送信を行ってもよい。
ＰＭＤ副層２１２は、事実上、１２５Ｍｂｐｓ全二重シグナリング方式を定義するシグナリング規格の組であり、このシグナリング規格には、マルチモード光ファイバ（Ｆ）、シールドつきツィストペア（ＳＴＰ）及びシールドなしツィストペア（ＵＴＰ）の配線が含まれる。
媒体独立インタフェース（ＭＩＩ）２１８の目的は、ＬＬＣ副層２２２及びＭＡＣ副層２２４と物理層エンティティ（ＰＨＹ）との間に１０Ｍｂｐｓ及び１００Ｍｂｐｓのデータ転送のための単純な相互接続を提供することである。この機能は、信号タイミングの関係と同様に、両方のデータ転送速度ついて同一のものである。１０Ｍｂｐｓの動作と１００Ｍｂｐｓの動作間の唯一の違いは、公称クロック周波数（nominal clock frequency）の相違である。ＭＩＩ２１８は、シールドなしツィストペア配線、シールドつきツィストペア配線、光ファイバケーブリング及び他の可能な媒体等を含む様々な媒体からの独立性を実現するために用いられ、これにより、これらの媒体のいずれの場合も同一のＭＡＣを用いることができる。ＭＩＩ２１８は、７階層のＯＳＩ参照モデルのデータリンク層２２０と物理層２１０とを完全に分離することにより、媒体からの独立性を最大化している。ＭＩＩ２１８のデータ及びデリミッタは、クロック基準に同期し、ＭＩＩ２１８は、一般的な集積回路プロセスと互換性を有する低電圧トランジスタ−トランジスタロジック回路（Low Voltage Transistor-Transistor Logic：以下、ＬＶＴＴＬという。）の信号レベルを用いる。ＭＩＩ２１８は、独立した４ビット幅のデータ送信パス及びデータ受信パスと、全二重動作とを提供する。データ転送の各方向について、４ビットのデータバンドル、１ビットのデリミッタ信号、１ビットのエラー信号、１ビットのクロック信号からなる７ビット信号がサポートされている。
図２は、ダイレクトストリームデジタル（Direct Stream Digital：ＤＳＤ）方式の信号伝送のための周知のシステムを示している。システム３００は、アナログ／デジタル変換器及びデジタル／アナログ変換器（Ａ／Ｄ及びＤ／Ａ変換器）３１０と、このＡ／Ｄ及びＤ／Ａ変換器３１０に接続されたＤＳＤマルチチャンネルレコーダ３２０とを備える。この接続は、２本の独立したケーブルによって行われている。第１のケーブル３１５は、ＤＳＤオーディオデータの８チャンネル（約２２．６Ｍｂｐｓ）を伝送する光ファイバであり、第２のケーブル３２５は、高い周波数のサンプリングクロックを伝送する。オーディオデータとサンプリングクロックとについて別々のケーブルを用いることは、標準的なスタジオにおいて慣行されている。
本発明に基づくＤＳＤ相互接続の実施例を図３に示す。この構成４００においては、単一のケーブル４０５を用いて、マルチチャンネルＡ／Ｄ及びＤ／Ａ変換器４１０をＤＳＤマルチチャンネルレコーダ４２０に接続している。ケーブル４０５は、カテゴリ５シールドなしツィストペアケーブルである。このケーブル４０５は、４対の信号線を有し、これらのうちの２対が、イーサネット物理層技術を用いて符号化されたオーディオデータの送信及び受信に用いられ、残る２対が、リンクを介してＤＳＤサンプリングクロックを双方向に伝送するために用いられる（下記の表１参照）。クロック信号及びオーディオデータは、２つの信号間の干渉がクロック信号の品質を劣化させる可能性を減らすように規定されている。クロック信号は、受信機の位相同期ループ（phase locked loop：以下、ＰＬＬという。）を同期させるために用いられ、また、Ａ／Ｄ変換器及びＤ／Ａ変換器のサンプリングクロックとしても用いることができる。サンプリングクロックにジッタが生じると、ジッタは再生アナログオーディオ出力信号における歪みとして現れるので、サンプリングクロックのいかなるジッタも望ましくない。オーディオ信号は、生来的にデジタル信号であり、したがって、クロック信号に比べて劣化に対してロバストである。イーサネットのようなパケットデータ伝送システムは、ＤＳＤオーディオデータを伝送することができる。この特定の実施例では、高速イーサネット（１００ＢＡＳＥ−ＴＸ）の物理層を用いて、３２ＤＳＤチャンネルを単一のリンクで伝送することができる１００Ｍｂｐｓのチャンネルビットレートを実現している。他の実施例として、１００Ｍｂｐｓのリンクを用いて、２４ＤＳＤチャンネルを単一のリンクを介して伝送してもよい。
イーサネットは、非同期データリンクであり、したがって、６４Ｆｓオーディオクロック信号を高い完全性（high-integrity）を保って伝送するには、本質的に適していない。このため、オーディオサンプリングクロックをカテゴリ５ＵＴＰケーブルの独立した信号対として伝送している。
図３に示す１本のケーブルでの接続は、基本的に、２つのオーディオ機器を直接接続するポイントトゥポイントリンクである。この接続は、入出力接続を逆にするよう配線された特別な「クロスオーバ」のカテゴリ５ケーブルを用いている。例えばオフィスネットワーク等に用いられている従来のクロスオーバケーブルは、本発明の実施例においてオーディオサンプリングクロックの伝送に用いてる２対の信号線接続を逆にしないので、ここでは特注のクロスオーバケーブルが必要である。例えば図４に示す本発明の他の実施例においては、ＤＳＤ設備における複数の個々の機器間でより複雑な相互接続を行うこともできる。図４に示すシステムは、スター構成のＤＳＤルータ４３０と、マルチチャンネルＡ／Ｄ及びＤ／Ａ変換器４４０と、ＤＳＤミキサ４５０と、ＤＳＤマルチチャンネルレコーダ４６０とを備える。中央のＤＳＤルータ４３０には、３つのポイントトゥポイントリンク４４５、４５５、４６５が接続されている。図３に示す実施例とは異なり、このスター構成では、３つの各接続に対して、標準のカテゴリ５ケーブルを用いることができる。これは、１つの機器の信号出力が他の機器の信号入力に接続されるように、ＤＳＤルータ４３０の内部においてポート接続が逆にされているためである。
ＤＳＤルータ４３０は、複数の信号送受信機を備え、各送受信機は、データクロック送信機（図６を用いて後に説明する）と、データ及びクロック受信機（図７を用いて後に説明する）とを備える。スイッチング及びルーティング機能は、再生クロック及びストリーミングされたオーディオデータに対して動作するクロスポイントスイッチ（図示せず）によって実行される。換言すれば、信号は、パケット化された形式ではルータを通過しない。
図３に示す実施例において、送信機と受信機とを接続するケーブル４０５は、８端子のＲＪ４５プラグによって終端され、送信機及び受信機は、いずれもＲＪ４５ソケットを備える。表１は、図３に示すオーディオ機器及び図４に示すスター構成のルータ機器用のＲＪ４５ソケット端子の設定を示している。
Figure 2004297802
図５は、本発明に基づくオーディオデータ伝送システムの構成を示すブロック図である。システム５００は、カテゴリ５シールドなしツィストペアケーブル５１５を介して接続された第１のオーディオ処理機器５１０及び第２のオーディオ処理機器５２０を備える。各オーディオ処理機器５１０、５２０は、フィールドプログラマブルゲートアレー（Field Programmable Gate Array：以下、ＦＰＧＡという。）５１２と、物理層インタフェース（ＰＨＹ）素子５１４と、トランス５１６と、８ピンのＲＪ４５コネクタ５１８とを備える。ＦＰＧＡ５１２は、ＤＳＤ用のマルチチャンネルオーディオ接続（Multichannel Audio Connection for DSD：以下、ＭＡＣ−ＤＳＤという。）を提供する。
１ビット６４Ｆｓダイレクトストリームデジタルデータが、オーディオ機器からＦＰＧＡ５１２に供給される。ＦＰＧＡ５１２は、送信動作では、オーディオデータのバッファリング及びフレーム化を行い、受信動作では、フレーム化された構造からデータを抽出し、抽出したデータをＤＳＤストリームに戻す処理を行う。ＦＰＧＡ５１２は、送信及び受信を同時に実行し、全二重オーディオ接続を実現している。フレームのフォーマットについては、図１５及び図１６を用いて後に詳細に説明する。ＰＨＹ素子５１４は、フレーム化されたオーディオデータの物理層コーディングを行い、スペクトル制御処理を実行するとともに、ラインドライバを有し、ラインドライバは電流を増幅し、これにより、信号のパワーを増幅して送信時のロバスト性を高める。ＰＨＹ素子５１４は、実際には、物理層２１０の物理コーディング副層（ＰＣＳ）２１６、物理媒体接続（ＰＭＡ）副層２１４及び物理媒体依存（ＰＭＤ）副層２１２を実現している。この実施例では、ＰＨＹ素子５１４は、インテル社（Intel：商標）ＬＸＴ９７２ａ素子であり、これは、自動折衝(Auto-Negotiation)機能を有さず、データスクランブル機能を有する全二重モードで動作する。トランス５１６は、カテゴリ５ケーブル５１５を介して送信するデータを出力する。受信時には、トランス５１６は、信号を受信し、その後、物理層における処理が行われる。ＦＰＧＡ５１２とＰＨＹ素子５１４との間のインタフェースは、媒体独立インタフェース（ＭＩＩ）である。これにより、ＦＰＧＡ５１２は、従来のイーサネットシステムの媒体アクセス制御（ＭＡＣ）を処理するネットワークアドレスを置換する。イーサネットシステムは、複数のサンプリングレートをサポートしており、また、将来開発される可能性があるより高いＤＳＤサンプリングレートにも対応することができる。オーディオのサンプリングレートが変更されると、オーディオデータストリームをどのようにデータフレームにパック化するかも変更する必要があり、この変更は、ＦＧＰＡ５１２内の回路によって決定される。物理層リンクが十分な帯域幅を有しているならば、オーディオサンプルレートの変更は、ＰＨＹ素子５１４に影響を与えない。
図６は、６４Ｆｓオーディオサンプリングクロック信号を、カテゴリ５ケーブルの異なる信号線対を介して、ＤＳＤオーディオデータとパラレルに送信する方法を説明する図である。図５に示す実施例と同様に、オーディオデータ信号は、ＦＰＧＡ５１２、ＰＨＹ素子５１４及びトランス５１６において処理された後に、カテゴリ５ＵＴＰケーブル５１５の２対の信号線を介して送信される。６４Ｆｓオーディオサンプリングクロックは、ＦＰＧＡ５１２とローパスフィルタ５５２の両方に入力として供給され、ＦＰＧＡ５１２は、データをフレーム化するとともに、バッファリングする。ローパスフィルタ５５２は、クロック信号送信時の電磁放射を低減する役割を果たす。ローパスフィルタ５５２の出力は、入力として差動ラインドライバ５５４に供給された後、１０ＢＡＳＥ−Ｔ型のイーサネットトランス５５６に供給される。クロック信号は、ＲＪ４５コネクタ５１８を介して、カテゴリ５ＵＴＰケーブル５１５の１対の信号線に供給され、オーディオデータとパラレルに送信される。オーディオサンプリングクロック信号により、受信機のＦＰＧＡ５１２は、受信したオーディオデータの同期をとり、すなわちＤＳＤビットストリームを再構築するので、オーディオサンプリングクロック信号の伝送は重要である。本発明のこの実施例に用いられるカテゴリ５ＵＴＰケーブルの特性インピーダンスは、１００Ωである。他の実施例においては、電磁両立性（electromagnetic compatibility：ＥＭＣ）の性能が高いスクリーンツィストペアケーブルを用いてもよい。更なる他の実施例においては、カテゴリ５ｅケーブル（２５０Ｍｂｐｓまでのデータ転送速度用）、カテゴリ６ケーブル（ギガビットイーサネットに適する）又はより高いデータ転送速度を可能にするカテゴリ７ケーブル等を含む他の種類のケーブルを用いてもよい。
ＦＰＧＡは、送信機及び受信機において必要とされる機能を実現するための解決策の一例にすぎない。もちろん、ソフトウェア制御の汎用マイクロプロセッサを用いてもよい。この場合、ソフトウェアは、ストレージ媒体（例えば、読出専用メモリ、フラッシュメモリ、磁気ディスク、光ディスク等）又は伝送媒体（例えば、ネットワーク又はインターネット等）によって提供することができる。
図７は、高い周波数のオーディオサンプリングクロックをＤＳＤオーディオデータ信号とパラレルに受信する動作を説明する図である。パラレル信号は、ケーブル５１５を介して、受信機のＲＪ４５コネクタ５２２に供給される。ＤＳＤオーディオデータ信号は、トランス５２４を介して、物理層インタフェース素子５２６に供給され、次にＦＰＧＡ５２８に供給され、ＦＰＧＡ５２８は、データを非フレーム化してＤＳＤビットストリームを生成する。ＦＰＧＡ５２８は、受信機の局部位相同期ループから供給される６４Ｆｓクロック信号に基づいて、ＤＳＤオーディオストリームを出力する。
受信オーディオクロック信号は、受信機において、まず、トランス５６２に供給される。トランス５６２の出力信号は、ハイパスフィルタ５６３に供給された後、ローパスフィルタ５６４に供給される。ローパスフィルタ５６４は、送信機におけるローパスフィルタ５５２と同じ種類のフィルタである。受信機のローパスフィルタ５６４は、受信信号におけるあらゆる高周波妨害を除去する。このような高周波妨害は、ケーブル５１５においてパラレルに伝送されたオーディオ信号又は外部雑音源から誘導される。ローパスフィルタ５６４の出力信号は、比較器５６８に供給され、論理信号に変換される。比較器５６８からの論理信号は、局部位相同期ループ（ＰＬＬ）回路を駆動するために用いられる。位相同期ループ（ＰＬＬ）は、基準信号に対して一定の位相角を維持するように発振器を制御する電気回路である。この場合、受信された高い周波数のクロック信号が基準信号となる。ＰＬＬ回路は、ＤＳＤオーディオデータの再生に用いられるローカルのオーディオ基準クロックを生成する。
図８は、６４ＦｓＤＳＤサンプリングクロック信号の信号パスを示す図である。上述のように、ＤＳＤサンプリングクロックは、カテゴリ５ＵＴＰ相互接続ケーブル５１５内の専用の差動信号対によって、双方向に送信される。以下、図８を用いて、高い周波数（６４Ｆｓ）のクロック信号に対して行われる一連の処理について説明する。サンプリングクロック信号に対しては、ＵＴＰケーブルの信号対を介して非同期データ信号とパラレルに伝送することを容易にするために、特別なアナログ調整（analogue conditioning）を施す。このアナログ調整により、高い周波数のサンプリングクロック信号の品質を劣化させる、非同期データ信号（又は外部雑音源）からの電磁妨害の影響が低減される。図８に示すように、クロックマスタ機器のサンプリングクロック処理回路は、ローパスフィルタ５５２と、差動ラインドライバ５５４と、トランス５５６とを備える。一方、クロックスレーブ機器のサンプリングクロック処理回路は、トランス５６２と、ハイパスフィルタ５６３と、比較器５６８とを備える。
クロックマスタ機器のローパスフィルタ５５２には、２．８２２４ＭＨｚ（６４Ｆｓ）の論理信号５５１が入力される。この信号の周波数許容偏差は、１９９７年版ＡＥＳ１１仕様書のグレード２規格に基づいている。したがって、サンプリングクロックの長期間周波数安定度は、＋／−１０／百万（ｐｐｍ）であり、外部同期範囲は＋／−５０ｐｐｍである。サンプリングクロックのデューティサイクルは、４０〜６０％であり、低電圧トランジスタ−トランジスタロジック回路（low voltage trangistor-trangistor logic：以下、ＬＶＴＴＬという。）の論理信号を用いる。
クロックスレーブ機器の比較器５６８から出力される６４Ｆｓ論理クロック信号５６９も２．８２２４ＭＨｚ（６４Ｆｓ）の論理信号である。リンク５１５の特性により、クロック信号に実質的なジッタ又は非対称性が導入される虞があるため、デジタルオーディオ信号の同期にこのクロック出力信号を直接用いない。クロック出力信号は、専ら、受信機のエッジトリガ方式の位相同期ループ（ＰＬＬ）を同期させるために用いられる。クロック出力信号５６９は、他の高品質クロック信号に雑音又はジッタを重畳させないように、受信機内において注意深く配線する必要がある。クロックスレーブ機器のＰＬＬ回路（図示せず）は、受信機全体において用いられる高品質オーディオクロック信号を発生させるために用いられる。
送信側（クロックマスタ）機器及び受信側（クロックスレーブ）機器の両方に設けられているローパスフィルタ５５２、５６４は、それぞれ２．９ＭＨｚのカットオフ周波数を有する２次のバタワースローパスフィルタである。
送信機のローパスフィルタ５５２は、クロック信号の高周波成分を減衰させる。このような高周波成分は、ケーブル内で同時に伝送されるオーディオデータと干渉し、又はケーブルから過剰なＲＦ放射を生じさせる虞がある。一方、受信機のローパスフィルタ５６４は、同時に伝送された高い周波数のデータ信号又は外部雑音源によってクロック信号に誘導される高周波の妨害をクロック信号から除去する役割を有している。
送信機内に設けられている差動ラインドライバ５５４は、１００Ωのインピーダンス（カテゴリ５ＵＴＰリンクのインピーダンス）において１．５〜２．５Ｖの差動ピークトゥピーク電圧を有する対称出力信号を生成する。
送信機及び受信機の両方に設けられているトランス５５６，５６２は、ライン側にコモンモードチョークコイルを有する巻数比が１：１の１０Ｂａｓｅ−Ｔイーサネットトランスである。
受信機のハイパスフィルタ５６３は、カットオフ周波数がｆｃ＝５００Ｈｚの１次ハイパスフィルタである。このハイパスフィルタ５６３は、主電源からの低周波の妨害を除去し、ＤＣオフセットが生じることを阻止する。このハイパスフィルタ５６３は、単純な抵抗−容量（ＲＣ）結合によって実現されている。
受信機の比較器５６８は、ローパスフィルタ５６４によってフィルタリングされたアナログクロック信号を論理信号に変換する。雑音に誘導された複数のエッジ（multiple edge）を除去又は低減するために、２％のヒステリシスを用いる。
図９は、物理層装置の同期周波数がオーディオサンプリングクロック周波数６４Ｆｓの整数倍（９＊６４Ｆｓ）となるように調整する本発明の実施例を示している。イーサネット規格では、データ伝送に２５ＭＨｚのシンボルレートを用いることが定められている。
２．８２２４ＭＨｚのサンプリングクロックを２５ＭＨｚのオーディオデータ信号と同じカテゴリ５ＵＴＰケーブルを用いて伝送すると、オーディオクロックに好ましくない劣化が生じる可能性がある。オーディオデータの伝送をサンプリングクロックと同期させることにより、高品質オーディオクロック信号の劣化を抑制することができる。図９に示す装置は、位相同期ループを用いて、入力された６４Ｆｓクロック信号を９倍の周波数にアップコンバートする逓倍器５７２を備える。×９逓倍器５７２からの出力は送信機のＰＨＹ素子５１４に供給され、５７６Ｆｓ（２５．４０１６ＭＨｚ）のオーディオデータ信号が生成される。すなわち、この実施例では、標準の２５ＭＨｚイーサネットシンボルレートに代えて、２５．４０１６ＭＨｚのシンボルレートでオーディオデータを伝送する。シンボルレートを高めた結果、チャンネルビットレートは、１００Ｍｂｐｓから１０１．６０６４Ｍｂｐｓに高まる。
したがって、この本発明の実施例により、オーディオクロック信号の劣化を潜在的に抑制することができるが、標準的なイーサネット方式の２５ＭＨｚシンボルレートとの互換性は失われる。
図１０は、一方の機器がクロックマスタ６００Ｍとして機能し、他方の機器がクロックスレーブ６００Ｓとして機能するポイントトゥポイントオーディオリンクの構成を示している。各オーディオ処理機器は、クロック源であるＰＬＬ６０２Ｍ、６０２Ｓと、クロック受信機（Ｒｘ）６０４Ｍ、６０４Ｓと、ロック検出モジュール６０６Ｍ、６０６Ｓと、クロック送信機（Ｔｘ）６０８Ｍ、６０８Ｓと、オーディオ入出力（Ｉ／Ｏ）装置６１０Ｍ、６１０Ｓと、スイッチ６１２Ｍ、６１２Ｓとを備えている。添字Ｍは、マスタ機器６００Ｍに関連するコンポーネントを示し、添字Ｓは、スレーブ機器６００Ｓに関連するコンポーネントを示している。ＤＳＤオーディオデータは、マスタ機器６００ＭのオーディオＩ／Ｏ装置６１０Ｍをスレーブ機器６００ＳのオーディオＩ／Ｏ装置６１０Ｓに接続するＵＴＰケーブル（図示せず）を介して伝送される。
カテゴリ５ＵＴＰケーブルは、正常動作条件では、クロック信号が２つのオーディオ機器間を双方向に伝送されるよう、独立した接続を実現する。しかしながら、アクティブリンクにおいては、一方の機器をクロックマスタ６００Ｍとして指定し、他方の機器をクロックスレーブ６００Ｓとして指定する必要がある。クロックマスタ６００Ｍのクロック送信機６０８Ｍは、クロックスレーブ６００Ｓのクロック受信機６０４Ｓにオーディオクロック信号６０５Ｍを送信する。スレーブの位相同期ループ６０２Ｓは、このマスタからのオーディオクロック信号６０５Ｍを用いて、同期信号を生成し、スレーブのオーディオＩ／Ｏ装置６１０Ｓに供給する。スレーブのクロック送信機６０８Ｓからマスタのクロック受信機６０４Ｍに送信されたオーディオクロック信号６０５Ｓは、マスタのスイッチ６１２Ｍが開いているため、マスタの位相同期ループ６０２Ｍには供給されない。なお、スレーブのクロック信号６０５Ｓは、マスタのロック検出モジュール６０６Ｍにおいて、ローカルのマスタクロックと比較され、リモートのスレーブ機器６００Ｓにおける同期を検出するために用いられる。
図１１は、図１０に示すマスタ機器とスレーブ機器との間に同期リンクを確立するために行われる動作シーケンスを説明するフローチャートである。
ステップ６２０において、機器Ｂであるスレーブ機器６００Ｓの送受信機をスレーブモードに設定して、クロック送信機６０８Ｓを一時的に（リンクが確立され、ロック状態となるまでの間）ディスエーブルにする。この動作は、２つの機器がスレーブとなって、互いに同期を試み、予測できない結果を招くことを防止するために行う。
ステップ６３０において、ＵＴＰケーブルを用いて、マスタ機器６００Ｍをスレーブ機器６００Ｓに物理的に接続し、リンクを確立する。このケーブル接続により、マスタ機器６００Ｍ及びスレーブ機器６００Ｓは、リンクが現在有効になったことを検出する。このとき、マスタ機器６００Ｍは、クロック信号６０５Ｍの送信を開始するが、スレーブ機器６００Ｓのクロック送信機６０８Ｓは、一時的にディスエーブルにされた状態である。
ステップ６４０において、スレーブ機器６００Ｓのクロック受信機６０４Ｓは、入力マスタクロック信号６０５Ｍを検出し、これをスレーブの局部位相同期ループ回路６０２Ｓに供給し、位相同期ループ回路６０２Ｓは、入力マスタクロック信号６０５Ｍにロックされる。
ステップ６５０において、スレーブ機器６００Ｓは、ロック検出モジュール６０６Ｓによって、ローカルのシステムクロックと、入力マスタクロック信号６０５Ｍとを比較することにより、ロック状態を検出する。スイッチ６１２Ｓを閉じることにより、スレーブＰＬＬ６０２Ｓ、スレーブクロック受信機６０４Ｓ及びスレーブロック検出モジュール６０６Ｓの間の回路が閉じられ、ロック検出がイネーブルになる。スレーブロック検出モジュール６０６Ｓからの信号が、一旦マスタクロック信号６０５Ｍによってロックが確立されたことを示すと、スレーブクロック送信機６０８Ｓは、ディスエーブル状態からイネーブル状態に切り換えられ、スレーブ機器６００Ｓのオーディオバッファ（オーディオＩ／Ｏ装置６１０Ｓ内に設けられている。）がリセットされる。
ステップ６６０において、マスタ機器６００Ｍのクロック受信機６０４Ｍは、直前にイネーブルにされたスレーブの送信機６０８Ｓから返された（echoed）クロック信号を受信し、この返ってくる信号の位相を調べて、スレーブ機器６００Ｓがマスタクロック信号６０５Ｍに正しく同期したことを確認する。ここで、同期が正しく確立されていない場合は、オーディオデータの送信はイネーブルにされない。
スレーブ機器６００Ｓが正しく同期している場合、ステップ６７０において、マスタ機器６００Ｍは、オーディオバッファ（オーディオＩ／Ｏ装置６１０Ｍ内に設けられている。）をリセットし、オーディオデータの送信をイネーブルにし、これによりフレーム化されたＤＳＤオーディオデータが、マスタ機器６００Ｍとスレーブ機器６００Ｓとを接続するＵＴＰケーブルを介して伝送される。
図１１に示すフローチャートは、マスタ機器６００Ｍとスレーブ機器６００Ｓとの間で同期を確立するための標準的な処理を示している。なお、いずれもがスレーブモードに設定された２つのオーディオ機器間でリンクの確立を試みる場合もある。この場合、機器が有効なデータリンクを検出した時点では、両方の機器のクロック送信機がディスエーブルにされており、オペレータに対しては、リンクが同期していないことが知らされる。ユーザに対しては、ＲＪ４５ケーブルの接続ポートに隣接して設けられているＬＥＤ状態表示（図示せず）によりリンク状態が知らされる。以下に示す表２は、可能な複数のリンク状態に対応するＬＥＤ状態を示している。特に、赤又は黄色のＬＥＤが「オン」となっている状態は、２つのスレーブモードのオーディオ機器をリンクしようとした場合に発生する可能性があるクロック同期エラーに対応している。
Figure 2004297802
図１２は、オーディオ設備内の２つの機器間で、複数のパラレルリンクが用いられるシステムを示している。複数のリンクを用いることにより、単一のポイントトゥポイントリンクに比べてより多くのチャンネル数に対応することができる。この具体例では、２つのリンクを用いて、合計で６４チャンネルを提供している。送信側オーディオ機器７００Ａは、第１の送信機７０２と、第２の送信機７０４と、クロック発生器７０６とを備える。受信側オーディオ機器７００Ｂは、第１の受信機７１２と、第２の受信機７１４と、クロック発生器７１６とを備える。第１のカテゴリ５ＵＴＰケーブル７２１は、第１の送信機７０２と第２の受信機７１２とを接続し、オーディオデータチャンネル１〜３２（又は１〜２４）を提供する。第２のカテゴリ５ＵＴＰケーブル７２３は、第２の送信機７０４と第２の受信機７１４とを接続し、オーディオデータチャンネル３３〜６４（又は２５〜４８）を提供する。
図１２に示すシステムを動作させるとき、第１の受信機７１２から出力されるＤＳＤオーディオデータストリームを第２の受信機７１４から出力されるＤＳＤオーディオデータストリームにサンプル間で同期させる必要があり、すなわちチャンネル１〜３２（又は１〜２４）のサンプルをチャンネル３３〜６４（又は２５〜４８）のサンプルと同期させる必要がある。送信機７０２、７０４内のＰＨＹ装置及び受信機７１２、７１４内のＰＨＹ装置における送信及び受信待ち時間（latency）により、受信機７１２、７１４の出力は、複数のＤＳＤオーディオサンプル期間（３．５４３×１０−７ｓ）同期がずれる可能性がある。ＰＨＹ装置に共通に用いられている製造業者の仕様書では、ＰＨＹ装置の送信待ち時間及び受信待ち時間の組み合わせは、最大６×１０−８ｓまで変化することを示し、したがって、受信機間で１ＤＳＤサンプル分のずれが生じることも考えられる。ケーブル７２１、７２３の長さの違いも同期に影響を及ぼす。
図１２に示すように、送信側オーディオ機器７００Ａの第１及び第２の送信機７０２、７０４は、Ｆｓ＝４４．１ｋＨｚの共通の基準クロック信号Ｆｓ（Ａ）を用いている。同様に、受信側オーディオ機器７００Ｂの第１及び第２の受信機７１２、７１４は、Ｆｓ＝４４．１ｋＨｚの共通の基準クロック信号Ｆｓ（Ｂ）を用いている。これらの２つの４４．１ｋＨｚの同期クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）は、６４Ｆｓのマスタクロック信号に由来する同じ周波数を有しているが、位相は任意であり、２つの位相が整合している可能性は低い。クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）は、それぞれ独立したクロックドライバによって共通の６４Ｆｓクロックから導き出されるために、このような位相の違いが生じる。図１３は、クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）を用いて、受信機７１２、７１４の出力信号（これらは、それぞれ独立したリンクケーブル７２１、７２３からのオーディオデータから得られる）の同期をどのように維持するかを説明するフローチャートである。
図１３のステップ７３０において、送信側オーディオ機７００Ａと受信側オーディオ機７００Ｂ間のリンクが確立される。２つの送信機７０２、７０４は、それぞれローカルの４４．１ｋＨｚクロック信号Ｆｓ（Ａ）のクロックエッジを待って、第１のオーディオフレームを送信する。データフレームは、１番目のＤＳＤサンプルがクロックエッジに同期して入力されるようにパック化される。図１３のフローチャートは、３２ＤＳＤオーディオチャンネルを有する実施例に対応している。図１８Ａを用いて後に詳細に説明するように、３２チャンネルのシステムでは、各フレームは３８４個のデータワードからなり、ワード１３〜３８２は、３２チャンネルのそれぞれの１ビットＤＳＤサンプル値を含んでいる（チャンネル毎に３７０個のサンプル値が各フレームに含まれている）。第１の送信機７０２は、チャンネル１〜３２に対応する第１のオーディオフレームを送信し、一方、第２の送信機７０４は、チャンネル３３〜６４に対応する第１のオーディオフレームを送信する。この実施例では、各フレームが３７０個のサンプルを含み、１Ｆｓ期間に６４個のサンプルがあるため、フレームの開始（１番目のＤＳＤサンプル値の出力）及びＦｓ期間の開始（Ｆｓ（Ａ）クロックのエッジ）は、３７０×６４サンプル毎に一致する。ここで、３７０と６４は、共通因数２を有するため、フレームの開始とＦｓ期間の開始は、（３７０×６４）／２サンプル毎、すなわち３２フレーム毎に一致する。したがって、フレーム１、３３、６５、９７・・・について、フレームの１番目のＤＳＤサンプル値がローカルのＦｓ（Ａ）クロックのエッジに同期して出力される。これらの特別なフレームでは、データフレームの「フレームタイプ」フィールド（図１６参照）内の特定のビットフラグが１に設定される。
フローチャートのステップ７３２において、第１の受信機７１２と第２の受信機７１４が位相カウント値Φｊ（ｊは、第１の受信機７１２の場合１、第２の受信機７１４の場合２）を捕捉し（capture）、最初に受信したフレーム内の１番目のＤＳＤサンプル値を出力する時刻をマークする。なお、システムの起動時には、受信側のオーディオ出力はミュートされており、マスタ機器によって６４Ｆｓサンプリングクロックの同期が確認されると、送信側オーディオ出力のみがイネーブルにされる。受信側が１番目のＤＳＤサンプル値を出力する準備ができる時刻は、スレーブ機器がマスタ機器の６４Ｆｓクロック信号に位相ロックするためにかかる時間に依存する。また、この時刻は、特定の送信機のＦＩＦＯバッファの閾値レベルの設定にも依存する。各受信機は、ローカルの６４Ｆｓクロック信号によって動作し、４４．１ｋＨｚ信号Ｆｓ（Ｂ）によってリセットされるカウンタから、位相カウント値Φｊを導出する。
ステップ７３４において、システムコントローラ（図示せず）は、各受信機についての位相カウント値Φ１、Φ２を比較し、これらが同一であるか否かを判定する。ここで、Φ１＝Φ２の場合、受信機は、同じＤＳＤサンプル期間内に同期しており、これは望ましい状態である。この場合、処理はステップ７３８に進み、オーディオ出力のミュートが外される。一方、ステップ７３４において、Φ１≠Φ２である場合、処理はステップ７３６に進み、このステップ７３６において、システムコントローラは、同期を達成するために受信機のバッファ読出位置を調整する。最も早く６４Ｆｓマスタクロックに同期した受信機（したがって、最初にＤＳＤオーディオデータを受信した受信機）は、自らのバッファ読出位置を最後に同期した受信機（最後にＤＳＤデータの受信を開始した受信機）のバッファ読出位置に合わせるよう調整する。このバッファ読出位置の調整は、２つの位相カウント値Φｊのうち大きな方の位相カウント値に両方の位相カウント値を合わせる修正に等しい。同期が達成された場合のみ、すなわち各受信機の位相カウント値が等しくなった場合にのみオーディオ出力がイネーブルにされる。
受信機の位相カウント値は、フラグが立てられた各フレーム（最初のフレーム及び最初のフレームから３２個毎のフレーム）について相互に確認され、受信機間の同期が維持されているかが確認される。フレームは、１３１．２５μｓ毎に伝送され、したがって、フラグが立てられたフレームは、約４．２ｍｓ（１３１．２５μｓ×３２）毎に伝送される。受信機の同期に関する全ての問題は、この４．２ｍｓ以内に検出し、修正することができる。図１３に示すステップ７４２、７４４、７４６は、フラグが立てられた各フレームに対してシステムコントローラが行う確認処理を示している。ステップ７４２においては、システムコントローラは、フラグが立てられている現在のフレームに関する修正された位相カウント値を確認し、この位相カウント値と、フラグが立てられた先のフレーム、すなわちＸ−３２番目のフレームに関する、最後に記憶された（修正された可能性がある）位相カウント値とを比較する。これらの位相カウント値が同じである場合、システムコントローラは、ステップ７４６において、オーディオデータの伝送を継続する。一方、フラグが立てられた２つのフレームに関する位相カウント値が異なる場合、これは、２つの受信機が同じオーディオサンプル値を同時に出力していないことを意味し、処理はステップ７４４に進み、システムコントローラは、適切な同期を回復するために、データリンクのリセットを開始する。データリンクがリセットされると、受信機のロジックは、図１１に示すステップ７３２〜７３８を実行できるようリセット状態となる。他の実施例として、データリンクは、バッファ読出位置の調整によってリセットしてもよい。但し、この場合、バッファのオーバラン／アンダランによってリンク全体のリセットがトリガされることがある。同期のずれは、例えばケーブルの不具合（glitch）によって生じる。
図１８Ｂを用いて後に詳細に説明する２４ＤＳＤチャンネルを用いる他の実施例では、各フレームは３６８個のデータワードからなり、ワード１５〜３６６は、２４チャンネルの３５２個のＤＳＤサンプルと、８８バイトの補助的データを含んでいる。各３２ビットのサンプルは、２４ＤＳＤチャンネルのそれぞれからの１ビットと、２ビットの補助的データと、６ビットのチェックビットを含んでいる。各サンプルのビット０は、最初の論理オーディオチャンネルに対応し、ビット２３は、２４番目の論理オーディオチャンネルに対応する。この場合、第１の送信機７０２は、チャンネル１〜２４に対応する１番目のオーディオフレームを送信し、第２の送信機７０４は、チャンネル２５〜４８に対応する１番目のオーディオフレームを送信する。この実施例では、各フレームは３５２個のサンプルを含み、１Ｆｓ期間毎に６４個のサンプルがプルが送信されるため、フレームの開始（１番目のＤＳＤサンプル値の出力）とＦｓ期間の開始（Ｆｓ（Ａ）クロックのエッジ）は、３５２×６４サンプル毎に一致する。ここで、３５２と６４は、共通因数３２を有しているため、フレームの開始とＦｓ期間の開始は、（３５２×６４）／３２サンプル毎、すなわち１つおきのフレーム毎に一致する。したがって、２４ＤＳＤチャンネルの実施例では、フレーム１、３、５、７、９・・・について、フレームの１番目のＤＳＤサンプル値がローカルのＦｓ（Ａ）クロックのエッジに同期して出力される。したがって、１つおきのフレーム毎にフラグが立てられ、受信機の位相カウント値は、１つおきのフレーム毎に相互に確認される。
図１４は、送信機内でオーディオデータのバッファリングがどのように行われるかを示す図である。送信機のバッファリング装置８００は、ファーストインファーストアウト（First In First Out：ＦＩＦＯ）バッファ８１０と、このＦＩＦＯバッファ８１０に直列に接続されたフレームアセンブラ８２０とを備える。動作中において、３２チャンネルのＤＳＤ１ビットサンプルデータがＦＩＦＯバッファ８１０に６４Ｆｓのビットレートで供給され、６４Ｆｓは、９０．３１６８Ｍｂｐｓに相当する。ＦＩＦＯバッファ８１０の占有レベルが（occupation level）が所定の閾値レベル８１５に達すると、システムコントローラは、新たなオーディオフレームの送信を開始するための信号を生成する。この信号に応じて、フレームアセンブラ８２０は、フレームプリアンブル及びヘッダを組み立て、この間も入力ＤＳＤサンプルはバッファリングされ続ける。オーディオデータのペイロードの組立が開始されると、フレームアセンブラ８２０は、ＦＩＦＯバッファ８１０からのデータの読出を開始する。ＦＩＦＯバッファ８１０からのデータの読出速度は、イーサネットの転送速度である１００Ｍｂｐｓ（又はシンボルレートを９＊６４Ｆｓにロックする実施例では、１０１．６０６４Ｍｂｐｓ）である。ＦＩＦＯバッファ８１０には、９０．３１６８Ｍｂｐｓの速度でデータが供給され、１００Ｍｂｐｓの速度でデータが読み出されるため、正味バッファ占有レベル（net buffer occupation level）は、徐々に低下する。所定の閾値レベル８１５は、データ入力レートと、データ出力レートと、フレームサイズ（３２チャンネルの場合３７０個の１ビットサンプル）とに基づき、各フレームの送信終了時にバッファの占有レベルが正確に０ではないが略０になるように、すなわち、次に送信するフレームのデータがＦＩＦＯバッファ８１０内に存在するように設定する。フレームの送信終了時にＦＩＦＯバッファ８１０が完全に空にはならないということは、ＭＡＣの規則に違反する。フレームの送信が一旦完了すると、ＦＩＦＯバッファ８１０の占有レベルは、閾値レベル８１５に達するまで急速に増加し、フレームの送信サイクルが繰り返される。
入力データレートが９０．３１６８Ｍｂｐｓ、出力データレートが１０１．６０６４Ｍｂｐｓ、フレーム容量が３７０個の１ビットサンプル（３２チャンネル）の伝送システムでは、最小バッファサイズは４２ＤＳＤサンプルであり、対応する最小閾値レベルは３０ＤＳＤサンプルである。この最小バッファサイズによって生じるオーディオ待ち時間は、１４．９μｓ（すなわち、４２／６４Ｆｓ）である。
図１５は、受信機においてどのようにオーディオデータがバッファリングされるかを示す図である。受信機のバッファリング装置８５０は、フレーム受信機８６０と、フレーム受信機８６０に直列に接続されたＦＩＦＯバッファ８７０とを備える。オーディオデータは、（５ＵＴＰケーブルを介して）フレームフォーマットで、１００Ｍｂｐｓ（又は９＊６４Ｆｓシンボルレートでは、１０１．６０６４Ｍｂｐｓ）のデータ転送レートでフレーム受信機８６０に供給される。フレーム受信機８６０は、各フレームのプリアンブル及びヘッダを分離し、更に、巡回冗長検査（cyclic redundancy check：ＣＲＣ）を実行して、受信データの完全性を検証してもよい。フレーム受信機８６０は、フレーム化されたデータを非フレーム化し、この非フレーム化されたデータをＦＩＦＯバッファ８７０に直接供給する。受信機内のＦＩＦＯバッファ８７０には閾値レベルが設定されていないので、ＦＩＦＯバッファ８７０からのデータの読出は、直ちに開始される。これにより、受信機における待ち時間を略ゼロにすることができる。オーディオデータフレームは、巡回冗長検査（ＣＲＣ）ワードを含んでいる。ＣＲＣアルゴリズム、検査ワードの挿入位置及び範囲は、ＩＥＥＥ８０３．３（２０００年版）セクション３．２．８に定義されている。この３２ビット検査ワードにより、通常、フレーム内の全ての誤りを検出することができる。周知のイーサネットシステムでは、ＣＲＣは、送信機及び受信機の両方において、各フレームに対して実行される。受信機側では、フレームに関するＣＲＣ検査の結果が判定された場合にのみ、そのフレームが出力される。これにより、周知のイーサネットシステムでは、受信機において、データが出力される前に実質的な待ち時間が生じる。一方、本発明では、受信機においてＣＲＣ検査をしながら、ＣＲＣ検査の結果が出る以前にバッファからデータを出力する。エラー制御は、受信機のＦＩＦＯバッファ８７０から出力されたデータが供給される後段において、復号パリティビットによって行われる。詳しくは、エラー制御は、３２ＤＳＤチャンネルオーディオストリームとして出力する前に、３２ビットデータブロックからデータを抽出する時点で行う。標準的なイーサネットシステムと異なり、本発明に基づくＭＡＣ−ＤＳＤプロトコルは、エラー発生時の再転送をサポートしていない。これは、再転送のためには、１２５μｓの少なくとも２倍分のオーディオフレームをバッファリングする必要があり、システムの待ち時間が許容できない程度に大きくなるためである。ＩＥＥＥ８０２．３規格におけるＣＲＣの本来の目的は、フレームエラーを検出し、これにより再転送要求を生成することであるが、ここでは、ＣＲＣは、互換性を保つために含まれている。もちろん、待ち時間を犠牲にしてもより高いロバスト性を必要とするアプリケーションでは、ＣＲＣにより開始されるＭＡＣ−ＤＳＤフレーム再転送をサポートするようにしてもよい。オーディオデータは、ＦＩＦＯバッファ８７０から９０．３１６８Ｍｂｐｓの速度で連続的に読み出され、データ出力レートは、データ入力レートより遅いため、ＦＩＦＯバッファ８７０は、フレームが受信される毎に、次第ににデータで満たされる。一旦フレームが完全に受信されると、次のフレームのオーディオデータが供給される前に、フレーム間の待ち時間があり、この休止期間において、ＦＩＦＯバッファ８７０は、空に近づき続ける（完全にゼロにはならない）。
受信機のＦＩＦＯバッファ８７０が完全に一杯になるか、又は完全に空になる場合には、システムコントローラにエラー信号が送られる。バッファが完全に一杯になるか又は完全に空になるということは、データリンクに障害が発生し、送信機に障害が発生し、又はＤＳＤマスタクロックが送信機と受信機の間で正しく同期していないことを示し、この場合、システムコントローラは、オーディオ出力をミュートする。
標準イーサネットフレームのデータ構造を図１６に示す。このフレーム構造は、ＩＥＥＥ８０２．３規格に定義されている。図１６に示すように、イーサネットフレームは、プリアンブル、開始フレームデリミッタ、宛先アドレスフィールド、発信元アドレスフィールド、データ長フィールド、データペイロード及びチェックサムから構成されている。
プリアンブルの長さは７バイトであり、各バイトは、ビットパターン１０１０１０１０を有し、続いてビットパターン１０１０１０１１を含む１バイトの開始フレームデリミッタＳが設けられている。プリアンブル及び開始フレームデリミッタは、ハードウェアにおけるタイミングを調整する目的で使用される。宛先アドレスフィールドの長さは６バイトであり、宛先アドレスフィールドは、フレームを受信するネットワークアダプタの物理アドレスを指定している。発信元アドレスフィールドの長さは６バイトであり、発信元アドレスフィールドは、フレームを送信するネットワークアダプタの物理アドレスを含んでいる。データ長フィールドの長さは２バイトであり、データ長フィールドは、データペイロードのサイズを示している。データペイロードは、最小の長さが４６バイトであり、最大の長さが１５００バイトである可変長フィールドである。チェックサムフィールドの長さは４バイトであり、チェックサムフィールドは、巡回冗長検査（ＣＲＣ）の実行時に使用される。ＣＲＣは、データ伝送を検証する一般的な手段である。送信側のネットワークノードは、所定のアルゴリズムに基づいてフレームに関するＣＲＣ値を算出し、このＣＲＣ値をフレーム内にエンコードする。そして、受信側のネットワークノードは、ＣＲＣ値を再計算してＣＲＣフィールドを検査し、送信側で算出された値と、受信側で算出した値とが一致するかを確かめる。これらの値が一致しない場合、伝送中にデータが欠落し、又は誤りが生じたことを示している。このイーサネットフレームは、物理層の回路に供給され、ここでビットストリームに変換されて、伝送媒体を介して送信される。なお、イーサネットフレームには、幾つかのバリエーションが存在する。
本発明に基づくオーディオデータフレームのデータ構造を図１７に示す。このオーディオデータフレームは、合計で１５３６バイトのサイズを有し、８バイトのプリアンブル（これに続く物理層は、最大で１５２８バイトの任意のデータを受け入れる）と、宛先ＭＡＣアドレス用に確保された６バイトフィールド（デフォルト値は０ｘｆｆｆｆｆｆ）と、発信元ＭＡＣアドレス用に確保された６バイトフィールド（デフォルト値は０ｘ００００００）と、ＣＲＣを除く、以降のバイト数（常に１５１０バイト）を示す２バイトのデータ長フィールドと、ネットワーキングヘッダ用に確保された２８バイトフィールドと、１２ビットの予備フィールド（未だ割り当てられていない）と、例えば同期目的で使用される４ビットのフレームタイプフィールドと、３２チャンネルＤＳＤオーディオの３７０サンプルを収納する１４８０バイトのオーディオデータペイロードと、チェックサムを収納する４バイトのＣＲＣフィールドとから構成される。本発明の実施例におけるＣＲＣチェックサム処理については、後に説明する。図１７に示すデータフレーム構造は、インターネットプロトコル（Internet Protocol：ＩＰ）ネットワークに対する互換性を有する。したがって、オーディオデータフレームは、ユーザデータグラムプロトコル（User Datagram Protocol：ＵＤＰ）／ＩＰデータグラムとして取り扱うことができ、より広域のＩＰネットワークを介して伝送することができる。ＵＤＰは、コネクションレス（ベストトライ）トランスポート層のプロトコルである。この特定の実施例では、物理層のみを用いる。ここでは、ＭＡＣ層は用いず、したがってＭＡＣアドレスフィールドは、実際にはシステムには要求されない。これらのフィールドは、（後に必要性が生じた場合に）ローカルエリアネットワーク（Local Area Network：ＬＡＮ）又はＵＤＰ／ＩＰとの互換性を実現するために、確保されており、デフォルト値で埋められている。
次に、オーディオデータフレームのＣＲＣ妥当性検証（CRC validity check）について詳細に説明する。全てのフレームは、４バイトのＣＲＣ検査ワードを用いて、フレームの有効性（validity）を確認する。ＣＲＣアルゴリズム、検査ワードの挿入位置及び範囲は、ＩＥＥＥ８０３．３（２０００年版）セクション３．２．８に定義されているものに類似している。
ＩＥＥＥ８０２．３規格では、フレームのペイロードは、ＣＲＣによってフレームの妥当性が確認されるまでは、データリンク層から渡してはならないことになっている。一方、本発明の実施例の文脈では、このような処理は、ＤＳＤオーディオデータストリームの出力を開始する前に、フレーム全体をバッファリングしなくてはならないことを意味する。この規格に直接準拠すると、オーディオの待ち時間が約２５〜１４０μｓ、例えば１１５μｓになるため、望ましくない。
ＣＲＣは、本来、システムの起動時においてオーディオ機器間でデータリンクの妥当性を確認するために用いられる。ケーブルの切断等、起動以後のリンク障害は、ＰＨＹ装置からのエラーアサーションによって示される。リンクは、単純なポイントトゥポイント接続であり、確定的な（deterministic）、同期されたフレーズ転送を行い、衝突が生じないため、他のモードの障害が発生する可能性は低い。
したがって、本発明の実施例では、比較的単純なＣＲＣ検査を行う。受信機のオーディオ出力は、起動時から、最初のフレームが完全に受信され、そのＣＲＣによって確認されるまでの間ミュートされる。ＣＲＣ検査の結果、異常があった場合、オーディオ出力はミュートされたままとなり、ローカルのシステムコントローラにエラー状態が通知される。最初のフレームを確認した後は、ＣＲＣは、回顧的に（retrospectively）のみ確認される。これにより、受信機においては、略ゼロの待ち時間でオーディオデータストリームを出力することができる。ＣＲＣは、ＣＲＣエラーが発生したことをプロセッサに警告するためのみに使用される。
無効なオーディオフレームに遭遇した場合、回顧的なＣＲＣ検査に応答して出力がミュートされるまでに、理論的には最大１３１μｓの無効なオーディオデータが出力されてしまう可能性がある。しかしながら、実際には、ＰＨＹラインシンボルを破壊するランダムな外乱によりシンボルが無効になると、受信機のエラー状態が早期に確定し、このエラー状態を検出してオーディオ出力をミュートすることができる。
全てのフレームに対してＣＲＣ検査を行う必要があると考えられる場合、ＤＳＤオーディオデータを出力する前に、各フレームをバッファリングし、ＣＲＣを用いて妥当性を確認する。この処理により、約１１５μｓの追加的な待ち時間が生じ、受信機のハードウェアバッファサイズを実質的に大きくする必要があるため、この手法は、望ましい選択肢ではない。
図１７に示す１５３６バイトのオーディオデータフレームは、それぞれ（１０１．６０６４Ｍｂｐｓのシンボルレートにおいて）１２０．９μｓの転送期間を有する。本発明の特定の実施例では、フレームは、１３１．１μｓ間隔で転送される。また９６ビット期間に対応する最小フレーム間時間が設けられ、オーディオフレームの転送間に８．２５μｓの「リンク時間（link-time）」が残っている。このリンク時間を用いて、制御データを含む補助的フレーム（auxiliary frame）を転送することができる。この実施例における制御データの最大合計サイズは、１０４バイトである。
制御データフレームの構造は、オーディオデータフレームでは１４８０バイト長であるデータペイロードが、制御データフレームでは、４８バイト長である点を除いて、図１５に示すオーディオデータフレームの構造と同様である。制御データフレームは、１３１μｓ毎に伝送され、これにより制御データの帯域幅は２．９Ｍｂｐｓとなる。制御データ自体は、チャンネル用途情報、ルータ制御データ及びクロックソース制御データ等を含んでいてもよい。制御データは、送信機のＦＩＦＯバッファ内の記憶領域から送信され、受信機のＦＩＦＯバッファ内に蓄積された後、受信機のシステムコントローラに送られる。
図１８Ａは、３８４＊４バイトのデータワードとして構成された３２ＤＳＤチャンネルの実施例におけるオーディオデータフレームのフォーマットを示している。一方、図１９は、２６＊４バイトのデータワードとして構成された３２ＤＳＤチャンネルの実施例における制御データフレームのフォーマットを示している。図１８Ａと図１９の両方において、ビットゼロ（Ｂ０）が最初に送信され、ビット３１（Ｂ３１）が最後に送信される。これらのオーディオデータフレーム及び制御データフレームは、イーサネット物理層装置へのリンクを提供する媒体独立インタフェース（ＭＩＩ）２１８の接続に渡され、及びこのＭＩＩ２１８の接続から受け取られる。ＭＩＩ２１８は、４ビット幅のデータ送信バスと、４ビット幅のデータ受信バスとを備え、これらはそれぞれＰＨＹからの２５ＭＨｚ（又は２５．４０１６ＭＨｚ）のリンクレートに同期されている（clocked）。ＭＩＩ２１８は、更にデータ送信を開始するための送信イネーブル信号入力と、受信データの有効性を示す信号出力と、他のエラー及び信号状態表示とを有する。
図１８Ａのオーディオデータフレーム構造に示すように、オーディオデータフレームのペイロードは、３２チャンネル６４ＦｓＤＳＤオーディオの３７０サンプルを含んでいる。これらのチャンネルは、ビット毎に多重化されている。各３２ビットワードは、３２個のオーディオチャンネル用の１つの６４ＦｓＤＳＤサンプルを表している。ワード１３は、フレーム内の最初のＤＳＤサンプルであり、ワード３８２は、最後のＤＳＤサンプルである。オーディオデータワードのビット０は、常に、チャンネル１（システム内の最初のチャンネル）の１ビットサンプルデータであり、オーディオデータワードのビット３１は、チャンネル３２（システム内の最後のチャンネル）の１ビットサンプルデータである。以下に示す表３は、各チャンネルの連続するサンプルをオーディオフレームのデータワード内にどのように格納するかを示している。例えば、ワード１３のビット０は、フレーム内の最初のＤＳＤサンプルに関するチャンネル１のサンプルデータであり、ワード１４のビット６は、フレーム内の２番目のＤＳＤサンプルに関するチャンネル７のサンプルデータであり、ワード３８２のビット３１は、フレーム内の最後のＤＳＤサンプルに関するチャンネル３２のサンプルデータである。
Figure 2004297802
この表３は、３２ビットワードのフレームフォーマットを表しているが、これらは、ワード（４バイト）として同時に送受されるのではなく、４ビット（ニブル）としてＭＩＩに対し送受される。図１８Ｂに示す単一の２４ＤＳＤチャンネルフレーム用のＭＩＩに供給されるニブルのシーケンスは、表４に示す通りである。１４番目のデータの４バイトワード（ワード１３）の最初は、１０５番目の４ビットニブル（ニブル１０４）の最初に対応する。表４における列の見出しＴＸＤ及びＲＸＤは、それぞれＭＩＩ送信データバス及びＭＩＩ受信データバスを表し、これらのデータバスは、２５ＭＨｚ（又は２５．４０１６ＭＨｚ）クロックに同期してニブルを送受する。
ニブル０は、フレーム内の最初のニブルであり、プリアンブルパターン（０ｘ５）の一部を含む。ニブル１０４は、オーディオデータフィールドの最初のニブル（ワード１３の最初のニブル）であり、ニブル３０６３は、オーディオデータフィールドの最後のニブル（ワード３８２の最後のニブル）である。
Figure 2004297802
図１８Ｂは、２４ＤＳＤチャンネルの実施例におけるオーディオデータフレームフォーマットを示している。この実施例では、フレームは、３６８＊４バイトのデータワードから構成されている。オーディオデータフレームのペイロードは、３５２個のＤＳＤサンプルから構成され、各サンプルは、２４チャンネルのそれぞれからの１ビットを含んでいる。データワード１５〜３６６は、オーディオデータペイロードを含んでいる。ワード２〜４は、発信元及び宛先ＭＡＣアドレス用に確保されている。ワード５のビット０〜１５は、ＣＲＣフィールドを除くデータ長フィールドの先頭からのバイトの総数を示し、この数は、ここでは１４４６バイトである。ワード５のビット１６〜３１、ワード６〜ワード１２、及びワード１３のビット０〜１５は、ＵＤＰ及びＩＰパラメータのために確保されたデータフィールドである。これらのデータフィールドは、ＵＤＰ／ＩＰのオプション用途に用いられる。ＵＤＰ／ＩＰの処理が不要の場合、送信機は、これらのフィールドをゼロで埋める。受信機は、ＩＰバージョンを示す最初の４ビット（この具体例では、ワード５のビット１６〜１９）を除く全てのＵＤＰ／ＩＰヘッダフィールドを無視してもよい。受信機は、ＩＰバージョンフィールドのデータエントリを調べ、以下の表５に示すように、このデータエントリの値に応じて次のような動作を行う。
Figure 2004297802
ＩＰバージョンの検査は、将来のＩＰバージョン（すなわち、ＩＰバージョン６）から現在のＩＰバージョン４への下位互換性を確実に保つために行う。将来のＩＰバージョンは、異なるヘッダ長を有する可能性があり、したがって、フレームフォーマットＩＤフィールドは、フレーム内の異なる位置に設けられる場合もある。ＩＰバージョンフィールドを検査する安全策の意義は、（０ｘ０又は０ｘ４以外の値を有するために）これらのフレームが受信機によって破棄され、これにより、フレームフォーマットＩＤフィールドがワード１３及びワード１４において予想される位置に存在しないためにフレームが誤って解釈されることを防止できる点にある。
図１８Ｂに示すワード１３のビット１６〜３１及びワード１４のビット０〜３１は、ＭＡＣ−ＤＳＤフレームフォーマットを指定すフィールドである。この４８ビットのフレームフォーマットフィールドは、論理的に３つの別個の１６ビット（４ニブル）セクションに分割され、これらのセクションはそれぞれ伝送に関する同一のフレームフォーマットデータの組を含んでいる。このように、所定のフレーム内において同じフレームフォーマットデータの組を３回繰り返すことにより、フレームフォーマット識別子が伝送エラーに対してロバストになり、すなわちデータの複数のコピーを送信することは、エラー保護機構として機能する。このデータを繰り返すことによるエラー保護機構により、１６ビットを伝えるために４８ビットを使用することが可能であれば、必要なエラー訂正能力を簡単に実現することができる。他の実施例として、例えば畳込み符号等のエラー訂正符号を用いてフレームフォーマットＩＤペイロードを送信してもよい。
３つの１６ビットフレームフォーマットフィールドセクションは、それぞれ図２０に示すような構造を有している。各１６ビットセクションの最初のニブル（ビット０〜３）は、プロトコルマイナーバージョン（０ｘ０−０ｘｆ）を指定する。プロトコルマイナーバージョンフィールドは、プロトコル仕様書のマイナー更新情報を示すために用いられる。最近のマイナーバージョンは、同じメジャーバージョンにおける先のマイナーバージョンに対する下位互換性を保っている必要があり、例えばバージョン１．７プロトコルには、バージョン１．６プロトコルの全ての機能が組み込まれている必要があり、バージョン１．７の送受信機は、バージョン１．６の送受信機と完全に通信できなくてはならない。各１６ビットセクションの第２のニブル（ビット４〜７）は、プロトコルメジャーバージョン（０ｘ０−０ｘｆ）を指定する。このフィールドは、プロトコル仕様書のメジャー更新情報を示している。同じプロトコルの先のメジャーバージョンとの下位互換性を保つことが望ましいが、これは必須条件ではない。各１６ビットセクションの第３のニブル（ビット８〜１１）は、フレームタイプ（０ｘ０−０ｘｉ）を指定する。このフィールドは、プロトコルの所定のバージョンによって使用される異なるフレームタイプを示している。所定のメジャーバージョンレベル内では、フレームタイプの定義は一致している必要がある。オーディオフレームの基本的タイプは、常にタイプ０である。以下に示す表６は、この実施例におけるビット８〜１１によって指定されるフレームタイプ番号から導き出される情報を示している。
Figure 2004297802
各１６ビットセクションの第４のニブル（ビット１２〜１５）は、例えば図１３のフローチャートを用いて説明した同期目的のためのフラグフレーム等として使用される１以上のフラグを含む。フラグビットの定義は、メジャーバージョンプロトコルレベルに基づく。以下に示す表７は、この実施例におけるフレームフラグビット１２〜１５から導き出される情報を示している。特に、フラグフィールドのビット０は、４４．１ｋＨｚ同期フラグである。このフラグ０の値が１である場合、フレーム内の最初のＤＳＤサンプルは、送信機において、４４．１ｋＨｚ同期クロックの立ち上がりエッジで受信されたことを示し、一方、フラグフィールドのビット０の値が０である場合、フレーム内の最初のＤＳＤサンプルは、送信機において、４４．１ｋＨｚ同期クロックの立ち上がりエッジで受信されていないことを示す。
Figure 2004297802
図２１は、受信機において処理されるデータエントリの組を含む、フレームフォーマットＩＤの３個の４ニブルセクションを示している。セクション０は、ニブル０（ｎ０）〜ニブル３（ｎ３）を含み、セクション１は、ニブル４（ｎ４）〜ニブル７（ｎ７）を含み、セクション２は、ニブル８（ｎ８）〜ニブル１１（ｎ１１）を含む。受信されたデータセクションを用いて、受信機がどのようにデータ伝送エラーを排除するかについて、図２１を用いて説明する。この技術では、送信時において３個のセクションのそれぞれが同じデータセットを含み、３個のセクションのそれぞれの対応するニブル位置におけるデータエントリが一致していることが既知である。詳しくは、ｎ０＝ｎ４＝ｎ８、ｎ１＝ｎ５＝ｎ９、ｎ２＝ｎ６＝ｎ１０、ｎ３＝ｎ７＝ｎ１１であることが予期される。受信機では、３個１組（以下、トリプレットという。）の対応するニブルを比較して同一であるか否かを判定し、多数決により正しいデータ値を判定する。図２１に示す、受信機に供給されたデータの組について検討する。第１のニブルのトリプレットについては、ｎ０＝１１０１ｂ、ｎ４＝１１０１ｂ、ｎ８＝１１０１ｂであり、すなわち対応するニブルの値は同一であり、したがってこの値は正しい値であるとみなされ、プロトコルのマイナーバージョンを指定するフレームフォーマットの第１のニブルの値は、１１０１ｂに設定される。同様に、第２のニブルのトリプレットについては、ｎ１＝ｎ５＝ｎ９＝１１１０ｂであり、したがってこの値は正しい値であるとみなされ、プロトコルのメジャーバージョンを特定するフレームフォーマットの第２のニブルの値は、１１１０ｂに設定される。一方、第３のニブルのトリプレットについては、ｎ２＝ｎ１０＝０１１０ｂであるが、ｎ６＝１０１１ｂであり、データ値間に不一致が生じている。この場合、多数決に基づき、ｎ６が誤りであるとして拒否され、したがって、受信機は、フレームタイプに対応するフレームフォーマットの第３のニブルを０１１０ｂとして出力する。最後の第４のニブルのトリプレットについては、ｎ３＝００１０ｂ、ｎ７＝０１１１ｂ、ｎ１１＝１１００ｂと、いずれのニブルも一致しない。この場合、多数決は不可能であり、したがって、フレームフォーマットを判定することができず、フレームは拒否される。
他の実施例では、修正されたフレームフォーマットエラー検出／訂正法を用いる。この他の実施例における手法は、データの繰り返し及び多数決法の使用を含んでいるが、更に、エラーとなることが既知のフラグニブルに１００Ｂａｓｅ−ＴＸ ＰＨＹ「ＭＩＬＬ受信エラー」（rx_er）信号を用いることにより、エラー検出／訂正能力が向上されている。例えば、第４のニブルのトリプレットの値に、次のようなエラーフラグが関連付けられているとする。すなわち、ｎ３＝１０００ｂ（rx_er=true）、ｎ７＝０１１１ｂ（rx_er=false）、ｎ１１＝１０００ｂ（rx_er=true）であるとする。この場合、多数決では１０００ｂが正しい値となるが、rx_er信号は、ｎ３及びｎ１１が不正な値であることを明示している。したがって、この他の実施例では、ｎ３及びｎ１１に優先してｎ７が選択され、フレームフラグフォーマット値は、０１００ｂに設定される。
図１８Ｂに示すフレームデータフィールドでは、２４ＤＳＤチャンネルデータフレームの最後のワード（ワード３６７）は、巡回冗長検査（ＣＲＣ）データを含むフィールドである。
以下に示す表４Ｂは、図１８Ｂの単一の２４ＤＳＤチャンネルフレーム用のＭＩＩに供給されるニブルのシーケンスを示している。このシーケンスは、ニブル幅のＭＩＩインタフェースを介して送信され、最下位ニブルから開始される。ニブル０〜８（３２ビット）は、図１８Ｂのワード０に対応し、ニブル８〜１５は、図１８Ｂのワード１に対応し、ニブル１６〜２３は、図１８Ｂのワード２に対応し、このような関係が同様に続き、最後のニブルは、ワード３６６のビット２８〜３１に対応する。ここでは、最後のワードがニブルとして送信されないため、合計で２９３６個ニブル（３６７ワード）が図１８Ｂの１４４６バイトフレームに対応している。図１を用いて上述したように、ＭＩＩ２１８は、それぞれ４ビット幅のデータ送信パス及びデータ受信パスを個別に備え、全二重動作に対応している。詳しくは、ＭＩＩ２１８は、物理層インタフェース（ＰＨＹ）素子５１４、５２６からのクロックにより、リンクレート（２５ＭＨｚ又は２５．４０１６ＭＨｚ）に同期した４ビット幅の送信データバスと、送信イネーブル信号入力とＰＨＹからのクロックにより、リンクレート（２５ＭＨｚ又は２５．４０１６ＭＨｚ）に同期した４ビット幅の受信データバスと、受信データ有効信号出力と、エラー及び信号状態表示とを備える。ＭＩＩインタフェースに関する完全な説明は、ＩＥＥＥ８０２．２（２０００年版）セクション２２に記載されているが、但し、本発明では、クロックレートは、ＩＥＥＥにより標準化されている２５．００００ＭＨｚではなく、２５．４０１６ＭＨｚを用いてもよい。
Figure 2004297802
ニブルは、物理層で処理される基本的なデータの単位である。各４ビットニブルは、信号ライン５１５を介して伝送するために、ＰＨＹ素子５１４、５２６によって、５ビットシンボルにマッピングされる。送信される全てのフレームは、８バイトのプリアンブルパターンから始まる必要があり、これに続いて、物理層は、４ビットずつ同時に供給される最大１５２８バイトの任意のデータを受け取ることができる。受け取られたフレームは、プリアンブルを含み、受信バスを介して４ビットずつ供給される。
図１８Ｂの２４ＤＳＤチャンネルフレームフォーマットは、３５２個のＤＳＤサンプルのフレームペイロードを含み、これらはそれぞれ３２ビットデータブロックから構成されている。３２ビットデータブロックのフォーマットを図２２に示す。各データブロックは、約３５４ｎｓの１ＤＳＤサンプル期間に対応している。データブロックは、各ビットが２４オーディオチャンネルに対応する２４ビットオーディオデータベクトルと、２ビットの補助的データと、６ビットのチェック（又はパリティ）ビットとから構成されている。図２２に示すように、ビット番号０〜１４は、オーディオデータベクトルのビット１〜１５を含み、ビット番号１５、２３、２７、２９、３０、３１は、６ビットのパリティビットを含み、ビット番号２６、２８は、２ビットの補助データを含み、オーディオベクトルの残りの９ビットは、データブロックのビット番号１６〜２２、２４、２５に連続的に含まれる。
３２ビットデータブロックの６ビットのパリティビットは、エラー制御機能を提供する。２４ビットのオーディオデータ及び２ビットの補助データ（合計２６ビット）は、ハミング符号化として知られる線形ブロック符号化の一種を用いて符号化されている。この実施例では（３１，２６）ハミング符号が用いられ、すなわち、２６データビットの各ブロックに関する符号によって５（＝３１−２６）個のパリティビットが生成される。３２ビットブロックの最後のビットは、グローバルパリティビットであり、したがって、合計で６個のパリティビットと、２６個のデータビットがある。（３１，２６）ハミング符号により、データブロック毎に２個のエラーを検出することができるが、データブロック毎に訂正できるのは、１つのエラーのみである。
２４個のオーディオデータビット（番号１〜２４）及び２個の補助データビットＡ０、Ａ１から６個のパリティビットＰ０〜Ｐ５をどのように生成するかを図２３Ａを用いて説明する。パリティビットＰ０〜Ｐ５は、１５個のデータ要素の所定のシーケンスに対してＸＮＯＲ論理演算を行うことにより求められる。例えば、パリティビットＰ０は、オーディオベクトルビット１〜１５に対するＸＮＯＲ論理演算を行うことにより求められ、Ｐ１は、オーディオベクトル１〜８及びオーディオベクトル１６〜２２に対するＸＮＯＲ論理演算を行うことにより求められる。グローバルパリティビットＰ５は、２６個全てのデータ要素に対するＸＮＯＲ論理演算を行うことにより得られる。受信機におけるエラー検出処理は、受信されたデータシーケンスにおいてパリティチェックの結果が正しいか否かを判定する処理を含む。この判定はシンドローム（syndrome）として知られる値を用いて行われる。受信データブロックの要素の様々なブロックに対するＸＮＯＲ論理演算によって、シンドロームをどのように生成するかを図２３を用いて説明する。シンドロームは、受信パリティビットと、受信情報から再計算されたパリティビットとを比較することによって得られる。以下に示す表８は、シンドロームの値を用いて、受信データブロックにおけるエラーをどのように検出し、訂正するかを示している。基本的には、シンドロームの６個全てのビットの値が１（ｓ＝１１１１１１）の場合、受信データシーケンスは正しいとみなされる。シンドロームの６番目のビットが０である場合、受信データブロックに単一のエラーがあるとみなされ、このエラーは、適切なビットを反転させることにより訂正できる。この適切なビットは、シンドロームの値から特定することができ、例えば、バイナリ表現でｓ＝０１１０１１である場合、これは十進法では２７であり、これにより、（ビット０〜３１の）ビット番号２７を反転させることにより、データブロックを訂正できることがわかる。また、シンドロームの６番目のビットが１であり、且つ他の５個のビットの全てが１ではない場合、例えばｓ＝１１１０１１である場合、これはブロックが２以上のエラーを含んでいることを意味し、これらの複数のエラーは訂正することができない。
Figure 2004297802
３２ビットデータブロック（図２２参照）は、３２のグループにインタリーブされ、これによりグループのエラーの訂正が可能になる。インタリーブ処理は、データを所定の手法でパターン化する処理を含む。この処理は、各３２ビットデータブロックに使用される（３１，２６）ハミング符号では、所定のブロック内における単一のビットエラーのみしか訂正できないために必要である。物理層の基本的なデータ単位は４ビットのデータニブルであるため、物理層における一回の同時的な破壊により、シンボルエラー（シンボルは、５ビットに相当する）が生じ、この結果、連続する４つのビットエラーが生じる。このような４ビットのバーストエラーの訂正を可能にするためには、エラーを含むビットを４つの異なる３２ビットデータブロックに分散させる必要がある。
例えば、３５２個の３２ビットデータブロックＢ０、Ｂ１、Ｂ２・・・Ｂ３５１が送信のためにパリティ生成器から出力されたとする。上述のように、図１８Ｂに示す２４ＤＳＤチャンネルフレームは、３５２個の３２ビットデータブロックを含んでいる。インタリーバによって生成されるニブルのストリームを図２４に示す。図２４では、オーディオペイロードのビットは、例えば、ブロック２のビット０をＢ２［０］として示している。すなわち、ニブル０は、ブロック０、１、２、３のそれぞれのビット０を含み、ニブル１は、ブロック４、５、６、７のそれぞれのビット０を含む。したがって、ニブル０〜７は、集合的に、３２個の３２ビットデータブロックのそれぞれのビット０を含み、ニブル８〜１５は、集合的に、３２個の３２ビットデータブロックのそれぞれのビット１を含み、ニブル２８０２〜２８１５は、３２個の３２ビットデータブロックのそれぞれのビット３１を含んでいる。ＭＡＣ−ＤＳＤによって用いられる３２ブロックインタリーブ方式により、３２個のインタリーブされたデータブロック（２５６個のニブル又はシンボル）のうち、最大８個のシンボルエラーの訂正が可能となる（すなわち、全体で３２ビットを訂正することができる）。
要約すると、図１８Ｂ、図２０、図２３を用いて上述した２４ＤＳＤチャンネルの伝送に用いるＭＡＣ−ＤＳＤプロトコルのバージョンは、次のような主な特徴を有している。すなわち、このプロトコルは、２．８２２４ＭＨｚＤＳＤオーディオの２４チャンネル全二重転送、１００Ｂａｓｅ−ＴＸ物理層、５０μｓ以下のオーディオ待ち時間、２５６ニブルのブロックグループ毎に最大８個の間でのニブルエラーを訂正できる、２５６ニブルのインタリーブによるハミング線形ブロック符号エラー訂正、双方向の６４ＦｓＤＳＤクロック伝送、４４．１ｋＨｚ同期信号の伝送を示すフレームフラグ等の特徴を有している。
図２５は、２４ＤＳＤチャンネルフレームフォーマットを用いた特定の実施例におけるＭＡＣ−ＤＳＤプロトコルのプロトコル層を示している。送信機１０００では、プロトコル層は、パリティ生成及びデータフォーマット層１０１０を備え、このパリティ生成及びデータフォーマット層１０１０には、入力２４チャンネルＤＳＤオーディオストリーム及び最大５．６Ｍｂｐｓの補助データストリームが供給される。このパリティ生成及びデータフォーマット層１０１０は、２４個の各オーディオビット及び２個の補助ビットサンプルについて６個のパリティビットを生成し、３２ビットフォーマットのデータブロックを生成する。パリティ生成及びデータフォーマット層１０１０から出力される３２ビットデータブロックは、インタリーブ層１０２０に供給され、インタリーブ層１０２０は、データブロックを３２個のグループにインタリーブし、図２４を用いて説明したような４ビットニブルとして、インタリーブされたデータをＭＩＩ２１８を介して、ＦＩＦＯバッファ８１０に供給する。インタリーブ層１０２０からのデータニブルは、９０．３１６８Ｍｂｐｓの継続的なデータレートで送信機のＦＩＦＯバッファ８１０に供給される。ニブルは、（図１４を用いて上述した）所定のバッファ占有閾値レベルに到達するまで、ＦＩＦＯバッファ８１０に連続的に供給され、このバッファ占有閾値レベルにおいて、データフレームの組立が開始される。データフレームの組立の間、データニブルは、ＦＩＦＯバッファ８１０から読み出され、フレームアセンブル層１０４０に渡される。フレーム組立処理は、ヘッダデータ生成モジュール１０５０を用いてフレームヘッダ情報を生成する処理及びＣＲＣ生成モジュール１０６０を用いて、ＣＲＣフィールド用のデータを生成する処理を含む。ＣＲＣフィールド用のデータとは、図１８Ｂのフレームフォーマットのワード３６７に対応する。フレームは、３５２個の３２ビットデータブロックに３５２個のＤＳＤサンプルの１４０８ペイロードが含まれるように組み立てられる。フレームアセンブル層１０４０からのデータは、ＭＩＩフレーム（ニブルから構成される）として、１０１．６０６４Ｍｂｐｓのレートで出力され、送信機の物理層１０７０に供給される。この物理層１０７０は、物理媒体を介したデータ送信を準備する。送信機１０００の物理層１０７０は、各４ビットニブルから５ビットシンボルを生成し、これらのシンボルは、ツィストペアケーブルを介して、受信機１１００に送信される。受信機１１００においては、受信機１１００の物理層１１１０が５ビットシンボルを受け取り、これらの５ビットシンボルを４ビットニブルからなるＭＩＩフレームに変換する。ＭＩＩフレームは、１０１．６０６４Ｍｂｐｓのレートで、フレーム逆アセンブル層１１２０に供給され、フレーム逆アセンブル層１１２０は、ＣＲＣ検査を行い、後の処理のためにヘッダデータを分離する。フレーム逆アセンブル層１１２０は、フレームペイロードをＭＩＩニブルとして（図１５を用いて説明した）データ出力に関する待ち時間が小さいＦＩＦＯバッファ８７０に供給する。ＦＩＦＯバッファ８７０からＭＩＩニブルの形式で出力されたデータは、デインタリーブ層１１６０に渡される。デインタリーブ層１１６０は、３２個のグループ内のデータをデインタリーブし、図２２にフォーマットを示すような個々の３２ビットデータブロックを再生する。３２ビットデータブロックは、パリティ復号及びデータ抽出層１１７０に供給され、パリティ復号及びデータ抽出層１１７０は、パリティデータを用いてエラー制御を行い、再生ペイロードデータを抜き出す。このパリティ復号及びデータ抽出層１１７０からは、２４チャンネルＤＳＤオーディオデータストリーム及び最大５．２Ｍｂｐｓの補助データストリームが出力される。なお、図２５では、ＦＩＦＯバッファ８１０、８７０は、いかなるデータの変換も行わず、したがって技術的にはプロトコル層ではないが、ここでは説明を明瞭にするために、プロトコル層の図式的表示にＦＩＦＯバッファを含ませている。
図１８Ｂに示す２４ＤＳＤチャンネルフレームの３５２個のサンプルペイロードの場合、送信バッファサイズ及び所定のバッファ占有閾値レベルは、図１８に示す３２ＤＳＤチャンネルフレームフォーマットの３７０個のサンプルペイロードに関する図１４で説明したバッファサイズ及び占有閾値とは異なる。詳しくは、２４ＤＳＤチャンネルフレームフォーマットについては、バッファサイズは、（４２データブロックではなく）３６データブロックに相当し、対応する最小占有閾値は、（先の例と同様）３０データブロックに相当する。このバッファリングによって導入されるオーディオ待ち時間は、（４２サンプルではなく）３６ＤＳＤサンプルすなわち（１２．２μｓではなく）１４．９μｓとなる。
イーサネットリンク等のリンクの物理層によってデータ通信システムにＤＳＤデータの送信機能を提供する上述のシステムは、他の種類の同期されたデジタルデータの伝送にも用いることができる。例えば、このシステムは、パルス符号変調（Pulse Code Modulated：以下、ＰＣＭという。）デジタルデータを伝送するよう構成してもよい。この技術に基づく物理層接続により、広い帯域幅のＰＣＭデータ通信が実現される。
ＰＣＭデータは、ＤＳＤデータの６４Ｆｓクロック周波数よりかなり低い周波数（例えば、４４．１〜９６ｋＨｚ）で同期されている。したがって、ＤＳＤ伝送に加えてＰＣＭ伝送をサポートするために、ネットワーク機器間で、ツィストペアケーブルを介して、例えばワードクロック信号と呼ばれる周波数がより低いクロック信号が送受される。ワードクロックは、受信機においてＰＣＭデータを再生するために用いられる。図１８Ｂに示す２４ＤＳＤチャンネル用のフレームフォーマットにより、２４個の各オーディオチャンネルについて、フレーム毎に３５２ビットのデータを伝送することができる。基本的には、３５２個の２４ビットＤＳＤサンプル（チャンネル毎に１ビット）が単一のフレームで伝送される。データブロックは、リンクを介して、６４Ｆｓの総合的レート（aggregate rate）、すなわち４４．１ｋＨｚオーディオデータについては２．８２２４ＭＨｚ（６４＊４４．１ｋＨｚ）及び４８ｋＨｚオーディオデータについては、３．０７２ＭＨｚで転送される。ＰＣＭデータを（４４．１ｋＨｚ−１２．５％）〜（９６ｋＨｚ＋１２．５％）の所望の範囲の周波数で転送するためには、１フレーム毎に４〜１３個の２４ビットサンプルを含ませる必要がある。したがって、複数の代替的なデータフォーマットを定義し、送信機において、次のフレームにおいて幾つのサンプルを送信するべきかを判定し、送信機は、ルックアップテーブルを調べて、複数の代替的なデータフォーマットのうち、適切なデータフォーマットを選択する。Ｉ２Ｓ及びＡＥＳ３（１９９２年版）及びパッケージＰＣＭでは、データをシリアルサブフレームにサンプル化する。ＡＥＳ３は、線形に表現されたデジタルオーディオデータを少なくとも最長１００ｍの従来のシールドつきツィストペアコンダクタを介して、イコライザにより等化することなく、シリアル伝送するためのオーディオエンジニアリングソサイエティ（Audio Engineering Society）規格である。図２６Ａは、ＡＥＳ３サブフレームフォーマットを示している。各ＡＥＳ３フレームは、独自に構成された２つのサブフレームからなり、フレーム転送レートは、通常、ソースサンプリング周波数に正確に一致する。第１のサブフレームは、プリアンブルＸから開始され、プリアンブルは、１９２フレーム毎にＺに変更される。これにより、チャンネル状態情報を組織化するために用いられるブロック構造が定義される。第２のサブフレームは、常に、プリアンブルＹから開始される。図２６Ａに示すように、ＡＥＳ３サブフレームは、３２ビットから構成され、これらのうち、ビット０〜３は、プリアンブルを格納し、ビット４（最下位ビット）〜２７（最上位ビット）は、２４ビットオーディオサンプルワードを格納し、ビット２８は、オーディオサンプルワードに関連する有効性ビット（validity bit）である「Ｖ」フィールドであり、ビット２９は、同じサブフレームにおいて伝送されるオーディオデータチャンネルに関連するユーザデータチャンネルの１ビットを含む「Ｕ」ビットであり、ビット３０は、同じサブフレームにおいて伝送されるオーディオデータに関連するチャンネル状態情報の１ビットを含む「Ｃ」フィールド、すなわちチャンネル状態フィールドであり、ビット３１は、タイムスロット４〜３１が偶数個の１と偶数個の０とを含むように設定されたパリティビット、すなわち偶数パリティを格納する「Ｐ」フィールドである。Ｖフィールドのビット（Ｖビット）は、オーディオサンプルワードがアナログオーディオ信号への変換に適する場合は０に設定され、この他の場合は１に設定される。Ｃフィールドのビット（Ｃビット）は、例えばオーディオサンプルワードの長さ、オーディオチャンネルの数、サンプリング周波数等を指定するチャンネル状態情報のうちの１ビットである。チャンネル状態情報は、２４バイトに再分割される１９２ビットブロックとして組織化される。各ブロックの先頭ビットは、プリアンブルＺを有するフレームに格納される。
本発明に基づくＰＣＭ伝送のためのサブフレームフォーマットを図２６Ｂに示す。この２７ビットサブフレーム構造は、周知のＡＥＳ３サブフレームフォーマットのＵビット及びＣビットフィールドを含み、物理層リンクを介してＡＥＳ３フォーマットデータのトランスペアレントな伝送を実現している。図２６Ｂに示すように、ビット０〜２３は、データを含み、ビット２４は、Ｕビットを含み、ビット２５は、Ｃビットを含み、ビット２６は、Ｍビットを含む。Ｕビット及びＣビットは、入力ＡＥＳ３データストリームから直接又はユーザデータ及び送信機内のチャンネル情報バッファメモリから取り込まれる。Ｍビットは、本発明に基づく技術に固有の多重化ビット（multiplexed bit）であり、ビットストリームのある点に、以下の３つの指示情報（indications）のうちのいずれかを含めるために用いることができる。この３つの指示情報とは、外部のＦｓ／ｎ（ｎは整数）に同期されたデータサンプルを示し、Ｆｓのｎ期間毎に全てのデータチャンネルに亘って繰り返されるＳビット、ＡＥＳ３Ｕ／Ｃデータブロックの開始を示し、１９２サンプル毎に各チャンネルで繰り返されるＺビット、及びサブサンプリングされたＡＥＳ３Ｖビット状態を示すＶビットである。指示情報Ｓ及びＺは、それぞれオーディオデータストリーム内の特定のサンプルを識別するために用いられる。Ｓ及びＺの指示情報は、生来的に周期的であるため、理論上は、サンプリングクロックに対して単にそれらの位相を特定すれば十分である。しかしながら、実際には、Ｓ及びＺの指示情報は、リンクを起動時に速やかにロックし、リンク障害を早期に検出するために、適度に繰り返す必要がある。Ｍビットデータストリームでは、図２７Ｂに示すように、指示情報Ｓをビットストリーム内の連続する２個の論理値１によって示し、また、図２７Ａに示すように、指示情報Ｚを単一の論理値１で示す。Ｍビットデータストリームにおいて、連続する２個の１によって同期サンプル（Ｓビット）を指示するために、送信機にはカウンタが設けられ、同期信号の発生をプリエンプト（pre-empt）する。Ｖビット状態は、各チャンネルについて指示情報Ｓの直後のビットにおいて示される。したがって、Ｖは、サンプル毎の頻度よりも少ない頻度で、チャンネル毎にＳｓｙｎｃの期間（多くの場合Ｆｓ／２０４８又は訳４４．１ｋＨｚにおいて４６ｍｓ）の間隔で示される。これは、Ｖビット状態が急速には変化しないとの仮定に基づいており、この仮定は、オーディオアプリケーションの大多数について妥当である。図２７Ｃは、論理値１（真）であるＶビット指示情報を示し、これにより、チャンネルサンプルが有効であることが示され、この結果、ビットストリーム内に論理値１が３個連続している（Ｓビット用の２つの１と、Ｖビット用の１つの１）。図２７Ｄは、Ｓビットに対応する２個の論理値１の直後のＶビット指示情報が０（偽）である場合を示している。これにより、チャンネルサンプルが無効であることが示される。Ｍビットは、複数の他のイベントを示すために用いられるため、イベント指示情報が同時に発生するか、又は近接して発生し、干渉する虞がある。このような理由から、指示情報Ｓは、指示情報Ｚに対して常に優先される。この結果、指示情報Ｚは時々失われ、したがって受信機におけるＵ／Ｃブロック位相のカウントを維持し、出力されるＡＥＳ３ストリーム内のＺビットをこれらの状態に設定することが望ましい。図２８Ａ〜図２８Ｅは、指示情報Ｓと指示情報Ｚの相対的な位置関係の具体例であり、これらの相対的な位置関係において、指示情報Ｚをディスエーブルにするべきか否かを示している。図２８Ａでは、指示情報Ｚは、指示情報Ｓの第２のビットに重なり、したがって、Ｚはディスエーブルにされ、Ｓのみが示される。図２８Ｂでは、受信Ｍビットシーケンスにおいて、指示情報Ｚは、指示情報Ｓの直前に発生し、この場合、Ｓが直後にくるためにＺはディスエーブルにされる。図２７Ｂの具体例においてＺをディスエーブルにしないと、３個の論理値１が連続し、ＳとＶの区別ができなくなってしまう。図２８Ｃでは、指示情報Ｚは、指示情報Ｓに先行しているが、指示情報Ｚは、１ビット期間分、指示情報Ｓから離れている。この場合、ＺとＳが互いに干渉せず、十分区別できるため、Ｚ及びＳはいずれもイネーブルにされる。図２８Ｄでは、指示情報Ｚが指示情報Ｓの直後にきており、区別ができなくなる虞があるため、Ｚはディスエーブルにされる。図２８Ｅでは、指示情報Ｚは、指示情報Ｓから１ビット離れて後続している。この場合は、図２８Ｃの場合と同様、ＺとＳが互いに干渉せず、十分区別できるため、Ｚ及びＳはいずれもイネーブルにされる。
機器間において、物理層を介してＰＣＭデータを転送するために、ＰＣＭデータのフレームフォーマットは、図１８Ｂを用いて上述したフォーマットと基本的に同じにする必要がある。詳しくは、各フレームの長さは、１４７２バイトであり、データペイロードは、３５２個の３２ビットデータブロックから構成される。各３２ビットブロックは、２４個のオーディオデータビットと、２個の補助データビットとを含み、これにより３５２ビットのフレーム毎に、２６個の独立したビットストリームセグメントが形成されている。ＰＣＭモードでは、２４オーディオビットストリームは、パディング（padding）によって分離された複数のサンプルサブフレームに分割される。サブフレームの数は、個々のＰＣＭサンプリング周波数に応じて、４〜１３の範囲で変化する。これにより、４４．１ｋＨｚ−１２．５％〜９６ｋＨｚ＋１２．５％の範囲のサンプリングレートをサポートすることができる。各サンプルサブフレームは、単一のＰＣＭサンプルからのデータを含んでいる。
ビットストリーム毎に可能なサンプルサブフレームの数に応じて、それぞれに固有のサンプルサブフレーム及びパディングが定義される。全てのパディングビットの値は０である必要がある。このように定義することにより、受信機は、ビットストリームセグメントから、サンプルサブフレームを正しく抽出することができる。表９Ａは、これらの構成を示している。一方、表９Ｂは、フレーム毎に９個のサンプルサブフレームを設ける特定の具体例におけるサブフレームの構成例を示している。
Figure 2004297802
Figure 2004297802
このように、図１８Ｂに示すフレームフォーマットのＰＣＭモードにおけるデータブロックオーディオビットの用途と、ＤＳＤモードにおけるオーディオビットの用途とは異なる。フレームフォーマットにおけるＰＣＭモードとＤＳＤモードの更なる違いは、図１８Ｂに示すワード１３、１４における３つの同一のフレームＩＤセクションに含まれるフレームフォーマットＩＤ値に関連する。各セクションのフレームフォーマットＩＤフィールドは、図２０を用いて説明した通りである。要約すれば、各フレームフォーマットＩＤセクションは、フラグフィールドと、フレームタイプフィールドと、プロトコルメジャーバージョンフィールドと、プロトコルマイナーバージョンフィールドとを備える。ＰＣＭモードに対応するために、フレームタイプフィールド値は、上述した表６に定義されたフレームタイプフィールド値より拡張される。図２９の表に示すように、フレーム毎のサンプルサブフレームの数に対応する１０個（４〜１３の整数の個数）の異なるフレームタイプフィールド値の選択肢が定義されている。フレームフォーマットＩＤ（図１８Ｂ及び図２０のワード１３、１４参照）のフレームタイプフィールドについては、２つの別個のフォーマットが定義されている。これらのうち、一方のフォーマットは、ＤＳＤフレーム用のフォーマットであり、他方のフォーマットは、ＰＣＭフレーム用のフォーマットである。図３０の表は、ＤＳＤフレーム用のフラグフィールドフォーマットを示している。この場合、フラグビット０は、フレーム内の第１のＤＳＤサンプルが４４．１ｋＨｚ同期クロックの立ち上がりエッジと同時に受信されたか否かを示し、ビット１は、フレーム内の第１のＤＳＤサンプルがＦｓ／ｎ同期クロックの立ち上がりエッジと同時に受信されたか否かを示す。図３１の表は、ＰＣＭフレーム用のフラグフィールドフォーマットを示している。この場合、フラグビット０：１は、オーディオベースクロックの周波数を特定し、フラグビット３：２は、ベースクロックサンプリングレート倍率。サンプリングレートは、ベースクロック周波数Ｆｓの１倍、２倍、４倍又は８倍として指定することができる。
上述したＰＣＭフレームフォーマットは、２４オーディオチャンネルに対応する具体例に関連する。他の実施例として、１ＦｓＰＣＭモード（４４．１ｋＨｚ又は４８ｋＨｚ±１２．５％）に４８オーディオチャンネルを対応させてもよい。この場合、各ビットストリームに２つのオーディオチャンネルが多重化される。この多重化は、サブフレーム毎に行ってもよく、ビット毎に行ってもよい。
以下、ＰＣＭモードのクロック及び同期機能について詳細に説明する。上述のように、ネットワークを介したＰＣＭデータの伝送では、６４ＦｓＭＡＣ−ＤＳＤケーブルクロックに加えて、ワードクロックが必要である。これらの２つのクロックは、ツィストペアケーブルを介して個別に送信されるのではなく、６４Ｆｓクロック及びワードクロックは多重化される。この多重化処理は、６４Ｆｓクロックパルスの少なくとも１つのエッジをシフトさせることにより、すなわち「クロックパルス幅偏位（clock pulse width deviation）」を生成することにより、ワードクロック信号により６４Ｆｓクロック信号を変調する処理を含む。クロックパルス幅偏位は、６４Ｆｓクロックに組み込まれたワードクロックの位相指示情報（phase indicator）として機能する。クロックパルス幅偏位は、送信機において、ワードクロックの遷移に一致すると判定された６４Ｆｓクロック信号の遷移位置を特定することによって生成される。この実施例では、６４Ｆｓクロックの立ち上がり遷移をタイミング同期目的で用いているため、ワードクロックの位相は、６４Ｆｓクロックの立ち下がり遷移の位置をシフトすることによってエンコードされる。詳しくは、ワードクロック及び６４Ｆｓクロックの立ち上がり遷移が一致する場合、６４Ｆｓクロックにおいて先行する立ち下がりをシフトさせることによって多重化クロック信号が生成される。図３２は、６４Ｆｓ信号及びワードクロック信号に基づいて、多重化クロック信号を生成する処理を説明する図である。図３２では、一番上に示す信号３２１０は、受信機内のＰＬＬを同期させるために用いられる、変更されていない６４Ｆｓクロック信号であり、中間の信号３２２０は、受信機においてＰＣＭデータフレームの同期をとるためのワードクロック信号であり、一番下に示す信号３２３０は、立ち下がり遷移がシフトされた、多重化されたクロック信号である。多重化クロック信号３２３０は、実際にＭＡＣ−ＤＳＤリンクを介して伝送されるクロック信号である。図３２では、水平右方向が時間の経過を示している。この図３２からわかるように、６４Ｆｓクロック信号の立ち上がりエッジ３２１２は、ワードクロック信号の立ち上がりエッジ３２２２に一致している。したがって、６４Ｆｓクロック信号３２１０において先行する立ち下がりエッジ３２１４が時間ｔｃｌｋｍｏｄ分後方にシフトされ（多重化クロック信号３２３０のエッジ３２３４参照）、これによりクロックパルス幅が狭くされている。一方、６４Ｆｓクロック信号３２１０において後続する立ち下がりエッジ３２１６は、対応する時間ｔｃｌｋｍｏｄ分前方にシフトされ（多重化クロック信号３２３０のエッジ３２３６参照）、これによりパルス幅が広くされている。すなわち、ワードクロックのエッジ３２２２の後の立ち下がり遷移３２３６は、先行する立ち下がりエッジ３２３４が前方に進められた時間と同じ時間後方に遅らされる。後続する立ち下がり遷移３２３６の遅延は、信号にＤＣ成分が生じることを回避するための補償として行われる。信号のＤＣ成分は、信号がＡＣ結合システム（AC-coupled system）におてい伝送されている場合に、ワードクロック周波数における周期的な「ベースラインシフト（baseline shift）」を引き起こす虞がある。更に、ワードクロック及び６４Ｆｓクロックの一致に続いてクロックサイクルのこのような補償を行うことにより、６４Ｆｓ信号におけるＦｓ／ｎクロック周波数成分を減らすことができる。このような周波数成分を低減することは、ＰＬＬ回路に供給されて、Ｄ／Ａ及びＤ／Ａ変換器オーディオサンプリングクロックを生成するために用いられる受信６４Ｆｓ信号における低周波ジッタを低減するために重要である。図３２に示すオフセット時間（ｔｃｌｋｍｏｄ）は、図を明瞭にするために強調されている。実際の時間的シフト量は非常に小さく、例えば、２０１４Ｆｓ期間（Ｆｓ＝４４．１ｋＨｚにおいて１１．０７ｎｓ）程度である。なお、図３２に示す多重化クロック信号３２３０に導入されるシフト又は「パルス幅偏位」は、全てのワードクロックサイクル毎に行う必要はない。クロックパルス幅偏位は、ｎ×ｃｌｋ＿ｆｓクロックサイクル毎に行えばよい。ここで、ｎは、レジスタによって制御される整数を表す。このようにｎワードクロックサイクル毎にクロックパルス幅偏位を導入することにより、周波数Ｆｓ／ｎのクロック信号が６４Ｆｓクロック信号に多重化される。サンプリングクロック（ワードクロック）の周波数は既知であるため、送信機によって伝えるべき情報は位相情報のみであり、この位相情報により受信機は、６ビットカウンタを用いてワードクロック信号を再生することができる。このカウンタは、Ｆｓｎ信号によってリセットされ、６４Ｆｓクロックによってインクリメントされる。なお、図３２に示す信号形式は、接続における送信側（多重化クロック信号を生成する。）と受信側（Ｆｓクロックを生成する。）両方の端末に適用される。
図３４は、ＰＣＭ及びＤＳＤデータの両方の送信に適応するＭＡＣ−ＤＳＤ送信機３４００（図６に示すＦＰＧＡ５１２に同等な機器）の構成を示している。ＭＡＣ−ＤＳＤ送信機３４００は、６４Ｆｓクロック発生器３４１０と、Ｆｓ同期信号発生器（ワードクロック発生器）３４２０と、クロック逓倍器３４３０と、カウンタ３４４０と、Ｓビット生成器３４５０と、符号化及びブロック構築モジュール３４６０と、インタリーバ３４７０と、ＦＩＦＯバッファ３４９０と、フレームアセンブラ３４９２とを備える。
クロック逓倍器３４３０は、ワードクロック同期信号生成器３４２０からの出力に基づいて、６４Ｆｓクロック信号の所定の立ち下がりエッジをシフトさせることによって（図３２を用いて説明した）パルス幅偏位クロック信号を生成する。パルス幅偏位クロック信号は、ツィストペアケーブルを介して、受信機に送信される。カウンタ３４４０は、６４Ｆｓクロック信号を追跡し、Ｆｓ同期信号の発生をプリエンプト（pre-empt）する。Ｓビット生成器３４５０によって実行されるオーディオビットストリームにおけるＳビットの生成のためには、Ｆｓ同期信号をプリエンプトする必要がある。なお、ＰＣＭサンプルは、Ｍビット符号化によって、個々に同期マーカが付され（図２７の２７ビットＰＣＭオーディオサンプル構造参照）、一方、ＤＳＤモードフレームは、送信機において設定されるフレームフラグと、受信機のＦＩＦＯの入り口で設定される、フラグが付されたフレームの最初のサンプルのマーカビットとに頼っている。Ｓビット生成器３４５０からの出力信号は、符号化及びブロック構築モジュール３４６０に供給され、符号化及びブロック構築モジュール３４６０は、パリティビットを生成し、ＰＣＭモードフレームのみにパディングビットを挿入し、フレームペイロードとなる３２ビットデータブロック（図１８Ｂ参照）を構築する。符号化及びブロック構築モジュール３４６０からの出力信号は、インタリーバ３４７０に供給され、インタリーバ３４７０は、インタリーブされたデータの４ビットニブルをＦＩＦＯバッファ３４９０に供給する。送信機のＦＩＦＯバッファ３４９０は、送信機のオーディオクロック領域とリンククロック領域（図６のＰＨＹ素子５１４）とをブリッジする（bridge）。送信機のＦＩＦＯバッファ３４９０は、２５ビット幅を有する。この２５ビットのうち、２４ビットは、共存するＤＳＤ又はＰＣＭオーディオサンプルの２４個の各チャンネルに関係し、２５番目のビットは、同期マーカとして確保されている。２５番目のビットは、対応するＤＳＤ又はＰＣＭオーディオサンプルが送信機のＦｓ／ｎクロックエッジと同時に出現しているか否かを示している。これについて図３３を用いて説明する。図３は、５個の連続するＤＳＤサンプル（ｎ−２），（ｎ−１），ｎ，（ｎ＋１），（ｎ＋２）と、これらのサンプルのローカルの６４Ｆｓクロック及びワードクロックに対する関係を示している。図３３に示すように、ＤＳＤサンプルｎは、ワードクロック及び６４Ｆｓクロックの両方の立ち上がりエッジに時間的に一致している。したがって、マーカビットの立ち上がりエッジは、ＤＳＤサンプルｎの開始に合わせられている。送信機のＦＩＦＯバッファ３４９０からのデータは、（図１４を用いて上述したように）占有閾値レベルに応じて読み出され、フレームアセンブラ３４９２に供給される。フレームアセンブラ３４９２からのデータは、送信機のＰＨＹに供給される。送信機は、ＰＣＭモードとＤＳＤモードで若干異なる起動処理を行う。ＰＣＭモードでは、送信機は、起動時に可能な限り早く送信を開始する。マークが付されたサンプルは、ＰＣＭサンプルサブフレーム「Ｍビット」符号化によって、明示的に示される。一方、ＤＳＤモードでは、マークが付されたサンプルは、明示的には示されず、図３０に示すテーブルにおいて特定されているように、フレームフラグのフラグビット１から導出される。したがって、ＤＳＤモードの起動時には、送信機は、ＦＩＦＯにおいてマークが付されたサンプルの１つ（すなわち、Ｆｓ／ｎクロックに同期するサンプル）が読出可能となるまで、第１のフレームの送信をホールドする。送信機がこのホールド状態にある間、サンプルは、ＦＩＦＯのＰＨＹクロック側で読み出され、破棄（dropped）される。マークが付されたサンプルが読出可能になると（フラグビット１によって示される）、このマークが付されたサンプルが第１のフレームの最初のサンプルとなるように、インタリーブ、符号化及びフレームフォーマット形成機構がイネーブルにされる。この観点から、フレームの送信は、バッファ状態（フレーム組立を開始できる状態）及びフレームフォーマットの規則に支配されているといえる。
図３５は、ＰＣＭデータ及びＤＳＤデータの両方の受信に適応するＭＡＣ−ＤＳＤ受信機３５００（図７）の構成を示している。ＭＡＣ−ＤＳＤ受信機３５００は、Ｆｓ／ｎ同期検出器３５１０と、Ｆｓクロック発生器３５２０と、単安定カウンタ３５３０と、フレーム受信及び復号器３５４０と、ＦＩＦＯバッファ３５５０と、デインタリーバ３５６０と、復号／ブロック解体モジュール３５７０とを備える。Ｆｓ／ｎ同期検出器３５１０には、ツィストペアケーブルを介してパルス幅偏位クロック信号が供給され、Ｆｓ／ｎ同期検出器３５１０は、この信号に基づいて、６４Ｆｓクロック及びワードクロックの相対的位相を判定する。Ｆｓ／ｎ位相情報は、ワードクロック発生器３５２０に供給され、ワードクロック発生器３５２０は、ワードクロック（Ｆｓ）信号を出力する。
入力されてくるケーブルクロック信号は、受信機システムを同期させるために、受信機システムの局部位相同期ループに直接供給される。ワードクロック発生器３５２０から導出されたＦｓクロックは、この目的では使用することができない。これは、ワードクロック発生器３５２０が局部ＰＬＬに同期する逐次論理（sequential logic）を必要とし、したがって、抽出される信号は、常に、局部ＰＬＬに同期しているからである。このため、ワードクロック発生器３５２０の出力信号は、ＰＬＬの同期ソースには適していない。
なお、受信機のＦｓクロック信号は、Ｆｓ／ｎ同期の結果、送信機のＦｓクロック信号と同じ位相を有する。Ｆｓ／ｎ位相情報は、単安定カウンタにも供給される。単安定カウンタは、各Ｆｓ／ｎ指示情報（Fs/n indication）の受信によってトリガされ、６４Ｆｓクロック期間を計数する。ＦＩＦＯ出力は、ＦＩＦＯバッファ３５５０においてマークが付された最初のサンプルの検出によってディスエーブルにされ、この時点で、ＦＩＦＯバッファ３５５０へのデータの充足が開始される。所定のリンク待ち時間に等しい６４Ｆｓサイクル数が経過した後、ＦＩＦＯバッファ３５５０の出力がイネーブルにされる。所定のリンク待ち時間は、データの符号化及びフレームの組立のために送信機において生じる遅延及び復号処理のために受信機において生じる遅延を考慮して設定される。データリンクの所定の待ち時間は、ケーブルクロックによって送信されるＦｓ／ｎ同期信号に関して測定された６４Ｆｓクロック期間の整数倍となるようにプログラミングされる。
受信機のＰＨＹ素子５２６（図７参照）からのＭＩＩフレーム（ニブルからなる）は、フレーム受信及び復号器３５４０に供給され、フレーム受信及び復号器３５４０は、ヘッダデータを分離し、エラー検査を行う。復号されたデータは、ＭＩＩニブルの形式で、ＦＩＦＯバッファ３５５０に供給される。ＦＩＦＯバッファ３５５０は、４ビットデータニブルをデインタリーバ３５６０に供給し、デインタリーバ３５６０は、この３ビットデータニブルをデインタリーブする。デインタリーブされたデータは、復号／ブロック解体モジュール３５７０に供給され、復号／ブロック解体モジュール３５７０は、オーディオデータペイロードを抽出し、オーディオデータストリームを出力する。
図３６は、２個のサンプル同期リンクがパラレルに動作し、Ｆｓ／ｎ同期信号を用いてこのパラレルリンクが同期されるシステムの構成を示している。このシステムは、送信機３６００と、この送信機３６００に第１のケーブル３６０３及び第２のケーブル３６０５を介して接続された受信機３７００とから構成される。送信機３６００は、第１のＭＡＣ−ＤＳＤ送信機３６１０を備え、このＭＡＣ−ＤＳＤ送信機３６１０は、第１のケーブル３６０３を介して、受信機３７００の第１のＭＡＣ−ＤＳＤ受信機３７１０に接続されている。送信機３６００は、更に、第２のＭＡＣ−ＤＳＤ送信機３６２０を備え、このＭＡＣ−ＤＳＤ送信機３６２０は、第２のケーブル３６０５を介して、受信機３７００の第２のＭＡＣ−ＤＳＤ受信機３７２０に接続されている。２つのＭＡＣ−ＤＳＤ送信機３６１０、３６２０は、内部クロックソース３６３０によって駆動され、内部クロックソース３６３０は、これらのＭＡＣ−ＤＳＤ送信機３６１０に、６４Ｆｓクロック及びワードクロックの両方を供給する。受信機３７００では、第１のＭＡＣ−ＤＳＤ受信機３７１０のみがクロックソースとして動作し、これによりマスタクロックとしての役割を果たす。第１のＭＡＣ−ＤＳＤ受信機３７１０は、第１のケーブル３６０３を介して受信した、多重化クロック信号から、ワードクロック信号及び６４Ｆｓクロック信号を導出する。なお、ここで独立したワードクロックソースを用いる場合、第１及び第２のＭＡＣ−ＤＳＤ送信機３６１０、３６２０のいずれもマスタクロックソースとしては機能しない。リンクケーブル３６０３から供給された信号から抽出された６４Ｆｓクロック及びワードクロックは、ＰＬＬ３７３０に供給され、ＰＬＬ３７３０は、第１のＭＡＣ−ＤＳＤ受信機３７１０及び第２のＭＡＣ−ＤＳＤ受信機３７２０の両方に、ワードクロック信号及び６４Ｆｓクロック信号を供給する。第２のＭＡＣ−ＤＳＤ受信機３７２０は、マスタクロックソースとしては機能せず、Ｆｓ／ｎ指示情報（すなわち、クロックパルス幅偏位）を検出するために第２のケーブル３６０５を介して受信した多重化クロック信号を再クロックする必要がある。第１のケーブル３６０３を介したリンクにおける伝播遅延は、第２のケーブル３６０５を介したリンクにおける伝播遅延とは異なる場合が多い。第１のケーブル３６０３を介したリンクと、第２のケーブル３６０５を介したリンクとの間の伝播遅延の差は、受信された６４Ｆｓクロック信号のエッジの位置と、ローカルで再生されたクロック信号（ＰＬＬ３７３０から出力される。）のエッジの位置とを比較し、及び受信したＦｓ／ｎ指示情報の位置と、ローカルで再生されたＦｓワードクロック（これもＰＬＬ３７３０から出力される。）とを比較することによって判定される。図３７は、２つのリンク間で測定された伝播遅延の差の具体例を示している。図３７の具体例では、多重化クロック信号３８１０において、シフトされた立ち下がりクロックエッジ（パルス幅偏位されたパルス）の直後にくる立ち上がりクロックエッジ３８１２は、ローカルで再生された６４Ｆｓクロック信号３８２２の対応する立ち上がりエッジ３８２２に対し、及びローカルで再生されたワードクロック信号３８３０の立ち上がりエッジ３８３２に対して、ｔｏｆｆｓｅｔ分シフトしている。すなわち、受信したケーブルクロックＦｓ／ｎ指示情報は、ローカルのＦｓクロックエッジより時間的に遅れて出現している。ローカルのＦｓクロックエッジをクロックマスタＭＡＣ−ＤＳＤリンク上の受信されたケーブルクロックＦｓ／ｎ指示情報に同期するよう導出されたとすると、これは第２のリンク３６０５のケーブル伝播遅延がクロックマスタリンク３６０３におけるケーブル伝播遅延より長いことを示している。クロックマスタリンク３６０３と、他のリンク３６０５との間の伝播遅延の差は、ｔｏｆｆｓｅｔである。時間ｔｏｆｆｓｅｔは、上述の具体例のように、非クロックマスタリンク３６０５がクロックマスタリンク３６０３に対して遅れている場合、負の値となり、逆に、非クロックマスタリンク３６０５がクロックマスタリンク３６０３より進んでいる場合、正の値となる。
受信機においてｔｏｆｆｓｅｔが判定されると、受信機の待ち時間単安定カウンタ３５３０を適応化し、クロックマスタリンクとの同期動作を確実にするために、以下のようなアルゴリズムが実行される。ｔｏｆｆｓｅｔが正の場合（すなわち、非クロックマスタリンク３６０５がクロックマスタリンク３６０３より時間的に進んでいる場合）、リンク３６０５を介してＦｓ／ｎ指示情報が検出されると、ＭＡＣ−ＤＳＤ受信機３７２０内の待ち時間単安定カウンタ３５３０は、次のワードクロックエッジまで始動されない。一方、ｔｏｆｆｓｅｔが負の場合（すなわち、非クロックマスタリンク３６０５がクロックマスタリンク３６０３より時間的に遅れている場合）、ｔｏｆｆｓｅｔは、６４Ｆｓ期間の整数倍に丸められ、この値から１を減算し、非マスタ待ち時間単安定カウンタ３５３０用の停止期間（timeout）を示す値を算出する。ＭＡＣ−ＤＳＤ受信機３７２０（非マスタ）内の待ち時間単安定カウンタ３５３０は、この停止期間に続く最初の６４Ｆｓクロック信号のクロックエッジにおいて始動される。これにより、非マスタ待ち時間単安定カウンタ３５３０の停止期間がクロックマスタ受信機内の単安定カウンタに同期する。
ＦＩＦＯバッファ３５５０においてマークが付されたサンプルが検出されるより前に所定のリンク待ち時間が経過すると、これは、システムに障害が生じているか、又はリンク状態に対して、設定されたリンク待ち時間が小さすぎることを示している。したがって、マークが付されたサンプルが検出される前に待ち時間が経過した場合、割込信号が生成され、エラー指示ビットが設定される。表１０は、７つのオーディオデータフォーマットのそれぞれに対応するリンク待ち時間を６４Ｆｓ期間とμｓとで示している。
Figure 2004297802
以下、図２〜図３７を用いて説明した構成の更なる改良例について説明する。この更なる改良例における重要な変更点は、以下の通りである。
１．自動クロスオーバサポート（auto-crossover support）が実現され、媒体依存インタフェースを有する機器がＬＡＮに接続された際の自動コンフィグレーションが可能になっている。
２．ＰＣＭモードにおいてＳビットが必要とならないように同期機構が統合される。すなわち、ＤＳＤサンプルモード及びＰＣＭモードは、いずれも第１のフレームの第１のサンプルがＦｓ／２０４８同期指示情報に揃えられる同期機構を用いる。
３．フレームフォーマットＩＤ構造が図４３及び図４４Ａ〜図４４Ｆに示すように修正されている。
上述した表１は、ＲＪ４５のコネクタプラグの端子接続の設定を特定している。図３に示す単一のケーブル構成では、入出力接続を逆転させ、２つの機器間で有効なポイントトゥポイントを確立するための特別な「クロスオーバ」カテゴリ５ケーブルが必要であった。このようなクロスオーバケーブルは、ＲＪ４５のカテゴリ５ツィストペアケーブルのワイヤに対して異なるコネクタピンが割り当てられているために必要となる。したがって、ある機器のワイヤの送信対を他の機器の送信コネクタに接続すると、通信リンクに障害が発生する。所定のＲＪ４５接続ピンの割当のために、２つのオーディオ機器は、それぞれのインタフェースにおいて同じピン構成を使用し、この場合、クロスオーバケーブルが必要となる。比較のために、標準的なカテゴリ５ケーブルは、図４に示すスター構成にも使用することができる。本発明の更なる改良例における構成では、自動クロスオーバ技術を用いて、クロスオーバケーブルを用いることなく、ネットワーク機器間で実用的な接続を確実に実現する。
ＲＪ４５コネクタ及びカテゴリ５ケーブルは、図１に示すＭＤＩ２１１に関連する。以下に示す表１１は、自動クロスオーバを実現するためのＲＪ４５ソケット端子の設定を示している。ここでは、ＭＤＩ信号割当モードと、ＭＤＩ−Ｘクロスオーバ信号割当モードの２つの異なるモードに対応して、２つの異なるピン割当設定が存在する。この構成によれば、全てのＲＪ４５コネクタは、同じ端子割当を有し、ＭＤＩモードとＭＤＩ−Ｘモードとの切換は、自動的に折衝されるため、クロスオーバケーブルが不要である。ＭＤＩモードとＭＤＩ−Ｘモードとの間のクロスオーバ折衝は、データについて及び同期信号について個別に実行される。同期信号電気インタフェースは、データをそれぞれ逆方向（一方が出力、他方が入力）に伝送する２つの独立した半二重（双方向交互）信号パスを備える。自動折衝は、どちらの信号パスを送信パスとするかを制御するために用いられる。各信号パスは、差動対であり、差動シグナリングが用いられる。各物理層送受信機は、ＭＤＩモードとＭＤＩ−Ｘモードとの間の自動的な切換を行うことができる。
Figure 2004297802
送受信機は、２つの独立した半二重同期信号パスの入出力方向を制御する。すなわち、リンク上の２つの異なるネットワークノード（オーディオ機器）は、いずれの同期信号送受信機が表１１に示したクロスオーバ端子割当に切り換えるかを自動的に折衝する。
図３８は、クロスオーバ回路においてこの切換をどのように制御して正しい分極（polarisation）を実現するかを示す状態図である。この状態図において、状態３８１０は、ＭＤＩモードであり、ここでは同期信号コネクタピンの割当は、表１１の左側の欄の通りとなる。状態３８２０は、クロスオーバＭＤＩ−Ｘモードであり、ここでは同期信号コネクタピンの割当は、図１１の右側の欄の通りとなる。リセットが実行されると、オーディオ機器状態変数sync_detは、偽（FALSE）となり、同期信号パスにおいて、有効な同期信号が現在検出されていないことが示される。図３８に示す状態変数a_timerに関連する非同期タイマにより、状態マシンをＭＤＩモード又はＭＤＩ−Ｘモードの２つの可能な初期状態の一方に任意に初期化することができる。この構成におけるこの非同期タイマの期間は、１００ｍｓ±２５％である。この初期化は、状態マシンの初期化において、２つの異なるノードが擬似ランダムビットシーケンス（pseudo-random bit sequence：以下、ＰＲＢＳという。）のシード値（seed value）をとる確率が極めて低くなるように実行される。
例えば、ノード機器をＭＤＩ状態に初期化したとする。ノードは、サンプルタイマ状態変数によって表される所定のタイマ期間の間、ＭＩＤモード３８１０で待機する。この具体例では、サンプルタイマは、１ｍｓ±２５％の期間を有する。このサンプルタイマ期間の間に、ノードは、自らの受信チャンネルを評価し、リンクの他の端末から有効な同期信号を受け取っているか否かを判定する。有効な同期信号が検出された場合、状態変数sync_detの値は真（TRUE）となり、ノードは、図３８のパス３８１３によって示すように、現在の構成（この具体例では、ＭＤＩモード）のままとなる。一方、状態変数sync_detが偽の場合、すなわち受信チャンネルにおいて有効な同期信号が検出されていない場合、擬似乱数の値によって次の状態が判定される。
擬似ランダムシーケンスを生成するために用いる線形フィードバックシフトレジスタ（Linear Feedback Shift Register：以下、ＬＦＳＲという。）を図３９に示す。このＬＦＳＲは、１１個のステージＳ［０］〜Ｓ［１１］を備え、ステージＳ［８］及びＳ［１０］からの出力は、加算器３９１０に供給され、加算器３９１０の出力は、第１のステージＳ［０］にフィードバックされている。ステージＳ［１０］の出力は、図３８に示す状態マシンアルゴリズムの単ビット擬似ランダムシーケンスとして用いられる。このＬＦＳＲは、サンプルタイマによって制御され、値ＲＮＤ（サンプルタイマ）が周期的に生成される。
再び図３８を用いて説明すると、状態変数sync_detが偽であり、ＲＮＤ（サンプルタイマ）が１である場合、ＭＤＩモードからＭＤＩ−Ｘモードへの状態遷移（パス３８１５によって示す）が行われ、これにより８本の各接続端子は、表１１の右側の欄に基づいて信号が割り当てられる。ここで、ＲＮＤ（サンプルタイマ）が０である場合、パス３８１３によって示すように、ノードは現在の状態を維持する。ＭＩＤモード３８１０において有効な同期信号の検出に失敗し、ＲＮＤ（サンプルタイマ）の擬似乱数生成イベントが０であり、ＭＩＤモード３８１０からＭＩＤ−Ｘモード３８２０に状態が遷移したとする。この場合、ノード機器は、再びサンプルタイマ期間に対応する期間待機し、自らの受信チャンネルを評価し、リンクの他方の端末から有効な同期信号が受信されているか否かを判定する。sync_detが真であり、すなわち有効な同期信号が受信されている場合、このノード機器は、パス３８１９に示すように、ＭＩＤ−Ｘモードを維持する。一方、sync_detが偽である場合、ＬＦＳＲがインクリメントされ、状態を切り換えるか否かは、ＬＦＳＲからの擬似ランダム出力に基づいて決定される。詳しくは、ＲＮＤ（サンプルタイマ）＝０の場合、パス３８１７によって示すようにＭＤＩ−ＸモードからＭＤＩモードに状態が遷移し、一方、ＲＮＤ（サンプルタイマ）＝１の場合、ノード機器は、先のサンプルタイマ期間において有効な同期信号が検出されていなくても、ＭＤＩ−Ｘモードを維持する。
図４０は、本発明の改良例に基づくオーディオクロック伝送のための構成を示している。この構成は、ＲＪ４５コネクタ４０４０に直列に接続されたクロックマルチプレクサ４０１０と、低電圧差動シグナリング（Low Voltage Differential Signalling：以下、ＬＶＤＳという。）送信機４０２０と、クロックトランス４０３０とを有するクロック信号パスを備える。したがって、この構成のクロック信号は、多接点低電圧差動シグナリング（Multipoint Low Voltage Differential Signalling：以下、Ｍ−ＬＶＤＳという。）信号としてトランス４０３０に供給される。データ信号パスは、オーディオデータの入出力を行う高分解能多チャンネルオーディオ相互接続（High Resolution Multi-channel Audio Interconnection：以下、ＨＲＭＡＩという。）ロジック４０５０と、このＨＲＭＡＩロジック４０５０に直列に接続された物理層装置（ＰＨＹ）４０６０と、このＰＨＹ４０６０に接続されたデータトランス４０７０とを備え、データトランス４０７０は、最終的にＲＪ４５コネクタ４０４０に接続されている。図４０に示す構成と図６に示す構成との相違は、これらの図に示すように、差動ラインドライバ５５４がＬＶＤＳ送信機４０２０及びクロックマルチプレクサ４０１０に置き換えられている点にある。なお、クロックマルチプレクサ４０１０は、図３２に示すクロック逓倍器３４３０と同じ機能を有する。詳しくは、クロックマルチプレクサ４０１０は、６４Ｆｓクロックとｆｓワードクロックとを多重化し、図３２を用いて上述したように、クロック信号のエッジを周期的に変調することによって、ｆｓワードクロックの位相を示す情報をクロック信号に含ませる。なお、図３４を用いて説明したＳビット生成は、図４０に示す構成では不要である。この構成では、自動クロスオーバ機能をサポートするためにＬＶＤＳ送信機４０２０が必要となる。更に、ここでは、ＰＨＹ４０６０も自動クロスオーバをサポートできるように構成される。ＰＨＹ４０６０は、２５ＭＨｚの局部水晶発振器（ＩＳＯ／ＩＥＣ８８０２．３（２０００年度版（Ｅ））に準拠する）からの同期信号に同期される。
図４１は、本発明の改良例に基づくオーディオクロック受信のための構成を示している。この受信構成は、クロックライン処理シーケンス及びデータ処理シーケンスの両方へのパスを提供するＲＪ４５コネクタ４１１０を備える。クロックライン処理シーケンスは、クロックトランス４１２０と、ＬＶＤＳ受信機４１３０と、ワードクロック抽出ユニット４１４０とを備える。データライン処理シーケンスは、データトランス４１５０と、物理層装置（ＰＨＹ）４１６０と、入力オーディオデータ及び出力オーディオデータの両方を処理するための論理ユニット４１７０とを備える。クロックトランス４１２０によって変圧された信号はＬＶＤＳ受信機４１３０に供給され、ここで論理信号に変換される。ＬＶＤＳ受信機４１３０からの出力信号は、高精度の局部位相同期ループ回路を駆動し、これによりローカルオーディオ基準クロックが生成される。ＬＶＤＳ受信機４１３０からの出力信号は、ワードクロック抽出ユニット４１４０にも供給され、ワードクロック抽出ユニット４１４０は、受け取った多重化されたクロック信号からワードクロック信号を抽出し、このワードクロック信号をローカルシステムに出力する。
図４０及び図４１の媒体依存インタフェース（Medium Dependent Interface：ＭＤＩ）のピンは、オーディオデータが従来の１００Ｂａｓｅ−ＴＸイーサネット（高速イーサネット）と同じピンを介して伝送されるように割り当てられている。オーディオデータ送信／受信は、自動クロスオーバをサポートするＰＨＹ４１４０、４１６０を用いて実現されている。自動クロスオーバのサポートは、ＰＨＹデータシートにおいては、「自動ＭＤＩＸ」として示されることが多い。
ＬＶＤＳ送信機４０２０及びＬＶＤＳ受信機４１３０は、半二重モードで動作する。ＬＶＤＳ送信機４０２０及びＬＶＤＳ受信機４１３０は、それぞれ１：１の巻数比を有する対応するクロックライントランス４０２０、４１３０を介して、ＭＤＩピンに接続されている。この構成における、クロックライントランス４０２０、４０３０及びデータライントランス４０２０、４１３０の４つのトランスとしては、全て同じ種類の１０／１００Ｂａｓｅ−Ｔトランスを用いている。半二重ＬＶＤＳ送受信機４０２０、４１３０を用いることにより、必要に応じて送信機／受信機の対における実効的なピンの割当を逆転させることができるので、自動クロスオーバが可能となる。
本発明の改良例に基づく同期信号のための物理的構成を図４２を用いて説明する。図４２は、ＬＶＤＳ送受信機４０２０、４１３０（半二重）及びＲＪ４５コネクタ４０４０、４１１０ピン間の接続を示している。本発明の一改良例においては、全ての物理層自動クロスオーバ回路（オーディオデータ用と同期信号用の両方）を単一のパッケージに統合する。この特定の構成は、ライン側にコモンモードチョークコイルを有する４個の対称センタタップ型トランスを備える１０００Ｂａｓａ−ＴＸ（ギガビット）物理層回路パッケージを用いる。このような１０００Ｂａｓａ−ＴＸ ＰＨＹ素子は、１０／１００Ｂａｓｅ−Ｔにも互換性を有するため、この素子は同期信号に対しても正しく動作する。統合された物理層自動クロスオーバ回路を有する構成の他の実施例として、回路をＲＪ４５ソケット内に統合してもよく、これによりプリント回路基板（ＰＣＢ）レイアウト領域を著しく削減することができる。但し、この構成では、ＸＬ−シェル対衝撃コネクタ（XL-shell ruggedised RJ45 connector：ＰＣＢ上のＲＪ４５が外部コネクタである場合に推奨される）を用いることができない。
図１８Ａは、３８４個の４バイトのデータワード（１５３６バイトフレーム）として構成された３２ＤＳＤチャンネルの実施例におけるオーディオデータフレームのフォーマットを示し、図１８Ｂは、３６８個の４バイトデータワード（１４７２バイトフレーム）として構成された２４ＤＳＤチャンネル用のオーディオデータフレームの他の実施例を示し、この他の実施例は、２４チャンネル用の３５２ＤＳＤオーディオデータサンプルを含む１４０８バイトのフレームペイロードと、８８バイトの補助データを含む。
図４３は、本発明の更なる改良例に基づくオーディオデータフレームフォーマットを示している。各フレームは、１４４８バイト（又は「オクテット（octets）」）から構成されている。各フレームペイロードは、合計で２６個の論理チャンネルから構成され、このうち２４個は、ＰＣＭ又はＤＳＤオーディオデータのいずれかのオーディオデータ転送（図１８Ｂに示すフレームフォーマット）に割り当てられ、残りの２個の論理チャンネルは、補助データ転送に割り当てられる。
図４３に示すオーディオフレームの構造は、概略的には、標準ＩＳＯ／ＩＥＣ８８０２．３（２０００年版（Ｅ））３．１．１章「ＭＡＣフレームフォーマット」仕様に準拠している。但し、この構成では、フレーム長は、１４４８オクテットであり、LENGTH/TYPEフィールド（図４３のオクテット２０〜２１）は、１４２２オクテットの適切なデータ長を示している。図４３に示すオーディオフレームフォーマットでは、オクテット０〜７は、プリアンブル及び開始フレームデリミッタを示し、オクテット８〜１３は、宛先ＭＡＣアドレスを示し、オクテット１４〜１９は、発信元ＭＡＣアドレスを示し、オクテット２０〜２１は、データ長／タイプフィールドを示し、オクテット２２〜２４は、論理リンク制御（Logical Link Control：ＬＬＣ）ヘッダを示し、オクテット２５〜２９は、サブネットワークアクセスプロトコル（SubNetwork Access Protocol：ＳＮＡＰ）を示し、オクテット３０〜３５は、フレームフォーマット識別ヘッダを示し、オクテット３６〜１４４３は、データペイロードを格納し、オクテット１４４４〜１４４７は、３２ビット巡回冗長検査データを含む。
オクテット２５〜２９内のＳＮＡＰヘッダは、オクテット２２〜２４のＬＬＣヘッダの拡張である。ＳＮＡＰヘッダは、イーサネットを介して実現されるインターネットプロトコルを含む全てのＩＥＥＥ８０２ネットワークにおいて用いられる汎用プロトコル識別子である。５オクテット識別子は、プロトコルを定義する組織（この場合、ＡＥＳ）を識別する３オクテット組織固有識別子（Organisationally Unique Identifier：ＯＵＩ）及びその組織によって定義される２オクテットプロトコル識別子から構成されている。ＳＮＡＰは、値AA16-AA16-0316をとる３オクテット論理リンク制御ヘッダに続いている。ＬＬＣ／ＳＮＡＰヘッダの値は、本発明に基づくプロトコルを固有に識別する。
図４４Ａは、図４３に示すオクテット３０〜３９に対応するフレームフォーマット識別ヘッダの構造を示している。オクテット３０のビット０：３は、本発明に基づくプロトコルのプロトコルマイナーバージョンを特定し、ビット４：７は、プロトコルメジャーバージョンを特定する。オクテット３１のビット０：３は、フレームタイプ（ビットストリームモードオーディオ（例えば、ＤＳＤ）又はＡＥＳ−３互換モードオーディオ（ＰＣＭ））を特定する。フレームタイプの定義は、図４４Ｂに示す通りである。オクテット３１のビット４：７は、同期又は他の目的で用いるフラグビットである。フレームタイプフィールドで用いる値は、ビットストリームモードオーディオ（ＤＳＤ）については、図４４Ｃに示す通りであり、ＡＥＳ−３互換モードについては、図４４Ｄに示す通りである。オクテット３２は、例えばサンプリングレート等のオーディオフォーマットを特定する。オクテット３３〜３４は、将来の使用のために確保されている。オーディオフォーマットフィールドの値の定義については、図４４Ｅ及び図４４Ｆに示す通りである。オクテット３５は、フレームフォーマット識別子のオクテット３０〜３４に亘ってビット方向に（ビット０を第１として）算出された８ビット巡回冗長検査データを含む。ＣＲＣ符号化は、次のような生成多項式によって定義される：Ｇ（ｘ）＝ｘ８＋ｘ２＋ｘ＋１。データの伝送及び受信の間にエラーが発生したことをフレームフォーマットＣＲＣが示している場合、受信機は、先のフレームのフレームフォーマット識別子に基づいてそのフレームを処理する。
図４３のオクテット３６〜１４４３に含まれるデータペイロードは、デジタルオーディオデータ（ＰＣＭ又はＤＳＤ）、補助データ及びエラー訂正符号化データである。このデータは、２６個の論理チャンネルを介して伝送され、これらのうち２４チャンネルは、オーディオデータ伝送に割り当てられ、２チャンネルは補助データの伝送に割り当てられる。
図４５は、本発明に基づくフレームペイロードフォーマット処理の手順を示している。この処理は、５つの独立したステップ、すなわちＰＣＭサンプルサブフレームフォーマットステップ４５１０と、オーディオチャンネル多重化ステップ４５２０と、ＬＣセグメントパッキングステップ４５３０と、順方向エラー訂正符号化ステップ４５４０と、インタリーブステップ４５５０とを有する。デジタルオーディオ入力がＰＣＭデータである場合、これら５つの全てのステップを実行し、フレームペイロードを生成する。一方、デジタルオーディオ入力がＤＳＤデータである場合、ＰＣＭサンプルサブフレームフォーマットステップ４５１０と、ＬＣセグメントパッキングステップ４５３０はバイパスされる。
ＰＣＭサンプルサブフレームフォーマットステップ４５１０では、各入力ＰＣＭオーディオサンプルを伝送のために図２６Ｂに示す２７ビットサンプルサブフレーム構造にフォーマットする。サンプルサブフレームのビット０は、最初に転送されるビットであり、ビット０〜２３は、特定のＰＣＭオーディオサンプルのオーディオサンプルデータを構成する。伝送用のデジタルオーディオストリームがＡＥＳ３に準拠している場合、ビット２４は、ユーザ（Ｕ）ビットであり、ビット２５は、チャンネル状態（Ｃ）ビットである。一方、伝送用のデジタルオーディオストリームがＡＥＳ３に準拠していない場合、図２６Ｂに示すＵビット及びＣビットは、論理値０を有する。元のオーディオサンプルのデータ長が２４ビットより短い場合、オーディオサンプルは、最上位ビット（ＭＳＢ）が常にビット２３になるように、右側に揃えられ、オーディオデータを示さない全てのビット０〜８は、論理値０に設定する。この場合、実際のオーディオサンプル長は、フレームフォーマット識別ヘッダ（図４３のオクテット３０〜３５）から判定される。
この特定の構成では、図２６Ｂに示すＡＥＳ３モードのサンプルサブフレームのＭビット（ビット２６）は、以下のような論理指示情報（logic indicators）を表すように符号化される。
・指示情報Ｂ：ＡＥＳ３「ブロック開始」指示情報（先の実施例におけるＡＥＳ３のＺプリアンブルと同等）。指示情報Ｂは、オーディオストリーム内の特定のサンプルを識別する。
・指示情報Ｖ：オーディオデータが有効な状態であることを示す。Ｖビットは、１９２ＰＣＭサンプル毎にサブサンプリングされ、Ｂビットに並んで示される。
なお、この構成では、指示情報Ｓが不要であるという点が、図２７Ａ〜Ｄ及び図２８Ａ〜Ｅに示した実施例とは異なっている。これは、この構成では、フレームフラグビットを用いて各フレームの第１のサンプルをマークするＤＳＤ同期法をＰＣＭモードにも適用し、指示情報Ｓの必要性をなくしているためである。
指示情報Ｂ又はＶ指示情報Ｖのいずれも現在宣言されていない場合、Ｍビット（図２６Ｂ）は、論理値０を示す。この実施例では、指示情報Ｂ及び指示情報Ｖは、同期コードとして知られる４個の連続したビットのシーケンスによって宣言される。同期コードの最初のビットは、常に論理値１であり、残りのビットは、以下の表１２に示すように符号化される。
Figure 2004297802
同期コードのタイミングは、同期コードの最後（４番目）のビットの直後のビットが指示されたサンプルをマークするように特定される。図４６Ａ及び図４６Ｂは、この構成に基づくＭビットの具体例を示している。これらの２つの図面においては、連続する一連のサンプルのＭビット値が示されている（左側のサンプルが時間的に最も早いサンプルである）。表１２に示す４ビット同期コードは、太字で示され、Ｍビット値の列の上に示されている文字「Ｂ」は、ＡＥＳ３ブロックの開始点としてマークされたサンプルを示している。図４６Ａは、ＢであってＶでない場合（ＡＥＳ３有効性ビット＝１）の同期シーケンスを示し、図４６Ｂは、Ｂ且つＶの場合（ＡＥＳ３有効性ビット＝０）の同期シーケンスを示している。入力ＡＥＳ３ストリームにおいて「オーディオ無効」フラグ（妥当性＝０）を受け取ると、送信機は、これに続き、次の識別情報Ｂまでのサンプルデータビットを０に置き換える（これにより、「オーディオ無効」識別情報Ｖがリンク受信機に伝えられる）。
再び図４５を用いて説明すると、オーディオチャンネル多重化ステップ４５２０では、多チャンネルデジタルオーディオストリームを２６個の論理チャンネルのうちの２４個の論理チャンネルにマッピングする。この処理により、オーディオチャンネルの論理チャンネルへの割当と、論理チャンネルにおけるオーディオサンプルの伝送の順序との両方が決定される。この構成では、６個の異なるオーディオモード／サンプリングレートの組み合わせに対応する以下の６個の異なるマッピングが存在する。
（１）ビットストリームオーディオ（ＤＳＤ）モード、ビットレート６４Ｆｓ：リンクは、２４個のオーディオチャンネルを伝送する。各論理チャンネルは、１ビットストリームオーディオチャンネルを伝送する。論理チャンネルのビットレートは、６４Ｆｓである。
（２）ビットストリームオーディオ（ＤＳＤ）モード、ビットレート＝１２８ｆｓ：オーディオモードが１２８ｆｓビットストリームの場合、リンクは、１２個のオーディオチャンネルを伝送する。各ビットストリームオーディオチャンネルは、２個の論理チャンネルに多重化される。
（３）ＰＣＭオーディオモード、サンプリングレート＝１ｆｓ：オーディオモードが１ｆｓＰＣＭの場合、リンクは、４８個のオーディオチャンネルを伝送する。各ＬＣは、２個の多重化オーディオチャンネルを含む。
（４）ＰＣＭオーディオモード、サンプリングレート＝２ｆｓ：オーディオモードが２ｆｓＰＣＭの場合、リンクは、２４個のオーディオチャンネルを伝送する。各ＬＣは、１個の多重化オーディオチャンネルを含む。
（５）ＰＣＭオーディオモード、サンプリングレート＝４ｆｓ：オーディオモードが４ｆｓＰＣＭの場合、リンクは、１２個のオーディオチャンネルを伝送する。各オーディオチャンネルは、２個の論理チャンネルに多重化される。
（６）ＰＣＭオーディオモード、サンプリングレート＝８ｆｓ：オーディオモードが８ｆｓＰＣＭの場合、リンクは、６個のオーディオチャンネルを伝送する。各オーディオチャンネルは、４個の論理チャンネルに多重化される。
図４５に示すＬＣセグメントパッキングステップ４５３０は、ＰＣＭモードの場合にのみ実行され、ＤＳＤモードでは実行されない。このステップでは、各論理チャンネルに割り当てられたＰＣＭデータにヌルビット（null bits）を挿入することにより、ＰＣＭデータをセグメント化する。各セグメント（ＬＣサブセグメントと呼ばれる）は、２７ビットの長さを有し、ＬＣサブセグメントの境界は、可能な場合は必ず、ＰＣＭサンプルサブフレームの境界に一致するようにされている。ヌルビットの挿入は、ＬＣフレームのセグメント化（６．２及び図４）に関して、ＬＣフレームセグメントに格納されるＰＣＭサンプルサブフレームの総数を制御するように行われる。ＬＣフレームセグメントに格納されるＰＣＭサンプルサブフレームの総数は、９〜１３の範囲の整数であり、トータルのオーディオデータレート（すなわち、オーディオ基本サンプリング周波数）に基づいて、送信／受信データバッファにおけるオーディオサンプルの数を低減するように定められる。オーディオ基本サンプリング周波数と、フレーム毎のＬＣサブセグメントの数との関係の例を以下の表１３に示す。
Figure 2004297802
フレーム毎に伝送されるＬＣサブセグメント（又はサンプルサブフレーム）の可能な数のそれぞれについてのＬＣサブセグメント及びパディングビットの構成は、上述したＰＣＭ構成に関する表９Ａに示した通りである。
以下、４つの異なるオーディオデータフォーマットについて、図４５のステップ４５１０〜４５３０に対応する、論理チャンネルサブセグメントの形成及び論理チャンネルセグメントのパッキングの複数の実施例を説明する。
（１）サンプリングレート８８．２ｋＨｚの２ｆｓＰＣＭモード
この場合、２４個の使用可能な論理チャンネルがあり、したがって、論理チャンネルとオーディオチャンネルとは、単純に一対一にマッピングされる。各１４４８バイト物理層データフレームは、１１５．８４μｓで転送され（１００ＭｂｐｓのＰＨＹビットレートにおいて）、各フレームは、各論理チャンネルの１つの論理チャンネルサブセグメント（３５２個の連続するビット）を格納する。１１５．８４μｓのフレーム転送時間は、サンプリングレートを８８．２ｋＨｚとすると、約１０．２サンプルに相当する。したがって、各論理チャンネルフレームセグメントは、各チャンネルから１１個の連続するサンプルサブフレームを格納する（サンプルサブフレームは、１個の２４ビットオーディオサンプルと、関連するメタデータの３ビットとからなる２７ビットユニットである）。これらの１１個のサンプルサブフレームは、３５２ビット論理チャンネルフレームセグメントに均等に分散する必要がある。各サンプルサブフレームは２７ビットであるため、これは、各サンプルサブフレームに５ビットのパディングビットを続けることによって実現される。これにより、１１×（２７＋５）＝３５２ビットとなり、フレームの端部において更なるパディングビットが不要となる（表９Ａの第３行に対応する）。
（２）サンプリングレート９６ｋHｚの２ｆｓＰＣＭモード
次に、サンプリングレート９６ｋＨｚの場合の２４チャンネル（２ｆｓ）ＡＥＳ互換モードについて説明する。この場合、サンプリングレートが高くなっているために、１１５．８４μｓのフレーム転送時間は、約１１．１サンプルに相当し、したがって、各論理チャンネルフレームセグメントは、各チャンネルから１２個の連続するサンプルサブフレームを格納する。ここでも、１２個のサンプルサブフレームは、３５２ビット論理チャンネルフレームセグメントに均等に分散する必要がある。各サンプルサブフレームは２７ビットであるため、これは、各サンプルサブフレームに２ビットのパディングビットを続けることによって実現される。これにより、１２×（２７＋２）＝３４８ビットとなり、したがって、３５２ビットＬＣフレームセグメント長を実現するために、フレームの端部において４個の追加パディングビットが必要となる（表９Ａの第４行に対応する）。
（３）サンプリングレート１９２ｋＨｚの４ｆｓ，１２チャンネルＰＣＭモード
これは、上述した（２）の場合に似ているが、サンプリングレートを１９２ｋＨｚとした１２チャンネル（４ｆｓ）モードの場合の具体例である。各オーディオチャンネルは、２つの論理チャンネルに多重化される。しかしながら、論理チャンネル毎の正味データレートは、（２）の場合と同じ（９６ｋＨｚ）である。ここでは、ＬＣフレームセグメントに１１個の１２ビットユニットをパッキングする同様の構造を用いるが、これらのユニットは、ここでは「ＬＣサブセグメント」と呼ばれる。各オーディオサンプル（すなわち、サンプルサブフレーム）は、２つの論理チャンネルに亘って、ビット毎に多重化され、ＬＣサブセグメントが生成される。したがって、各ＬＣサブセグメントは、１つのオーディオサンプルサブフレームからの半分のビットと、後続するオーディオサンプルサブフレームからの半分のビットとを含む。データは、ＬＣサブセグメントに亘ってビット毎に多重化され、１つのオーディオサンプルサブフレーム全体をバッファリングする必要性を回避している。このようなバッファリングは、待ち時間を低減するという目的に反するためである。論理チャンネルパッキング構造は、より単純な２ｆｓの場合と同様に引き継がれ、これにより論理チャンネルレベルにおける一貫性が維持され、実現が容易になる。各オーディオチャンネルが４個の論理チャンネルに亘って多重化される８ｆｓの場合の処理は、上述した４ｆｓの場合の処理から容易に類推できる。
（４）４８チャンネル１ｆｓＰＣＭモード
このモードでは、２個のオーディオチャンネルが各論理チャンネルに多重化される。ここでも、同じ論理チャンネルパッキング構造が維持されるが、この場合（異なるオーディオチャンネルからの）２つの共存するオーディオサンプルサブフレームがビット毎に多重化され、２個の連続するＬＣサブセグメントが形成される。
図４７は、論理チャンネルフレームセグメント化処理を示している。伝送用のデジタルオーディオ入力データには、図４５に示す処理ステップが施され（ＰＣＭデータには５個の処理ステップが適用され、ＤＳＤデータには３個の処理ステップが適用される。）、６４Ｆｓの周波数を有し、２４個の論理チャンネルからなる、オーディオフレームペイロードの出力データが生成される。各フレームペイロードは、論理チャンネルの２４個の共存する３５２ビットセグメントから構成される。
図４８は、２４ビットのオーディオデータと２ビットの補助データからなる２６ビット論理チャンネルスライス（26-bit logical channel slice：以下、ＬＣスライスという。）を示している。このＬＣスライスに６ビットのパリティビットを加えることにより、図２２を用いて説明した上述の実施例と同様の３２ビット符号化ブロックが生成され、ここで、論理チャンネルビットは、補助データビットに対応するビット２４及びビット２５には、Ａ０及びＡ１のラベルが付され、６個のパリティビットには、Ｐ０〜Ｐ５のラベルが付される。パリティビットは、図４３に示す論理チャンネルスライスのサブセットに対して、図２３Ａの表を用いて説明したものと同様のＸＮＯＲ論理演算を実行することによって生成される。
図４５のステップ４５５０に示すように、３２ビット符号化ブロックは、物理層における伝送の前にインタリーブされる。このインタリーブ処理により、４ビットＭＩＩインタフェースを介して符号化ブロックの要素を送信する順序が決定する。この特定の具体例では、この順序は、次のように表される。
I(i,k)=B((32 int(i /256 )+4(i mod(8))+ k ), int((i / 8)mod(32)))
ここで、
0≦i≦2815;
0≦k≦3である。
なお、Ｉ（ｉ，ｋ）は、ＭＩＩインタフェースを介して伝送されるそれぞれが４ビット幅を有する２８１６ユニットのアレーである。このうち、Ｉ（０，ｋ）がフレーム内で最初に転送され、Ｉ（２８１５，ｋ）が最後に転送される。
Ｂ（ｍ，ｎ）は、送信機内で生成されるそれぞれ３２ビット幅を有する３５２個の符号化ブロックである。符号化ブロックＢ（０，ｎ）は、フレーム内のＬＣセグメントの最初のビットを含み、符号化ブロックＢ（３５１，ｎ）は、最後のビットを含む（０≦ｍ≦３５１，０≦ｎ≦３５１）。
インタリーブ処理に関する上述の定義は、物理層装置へのインタフェースが媒体独立インタフェース（ＭＩＩ）によって実現されていると仮定している。なお、生成され、送信される信号が論理的に同じになるならば、この他のインタフェースを用いてもよい。
図４５は、送信機において、送信用のオーディオデータを準備するために行われる処理のシーケンスを示している。受信機側では、概略的に言えば、図４５に示すステップの逆ステップを行うことにより、オーディオデータ及び補助データを再生する。但し、受信機側では、上述したエラー訂正符号化処理の逆を行うのに代えて、図２３Ｂ及び表８を用いて先に説明した実施例と同様に、受信した符号化ブロックのサブセットに対して、ＸＯＲ論理演算を実行することによって、６ビットシンドロームを算出する。
この構成における送受信機は、以下のようなイベントをカウントし、リンクのエラー率を示す情報をユーザに提供する。
（ａ）リンクが確立された後に受信したＭＩＩシンボルの総数（最小４８ビットバイナリカウンタ）。
（ｂ）リンクが確立された後に訂正されたエラーの総数（最小１６ビットバイナリカウンタ）。エラーの訂正は、エラー訂正シンドロームが１つの訂正可能なエラーを示した場合（表８参照）に行われる。
（ｃ）リンクが確立された後に発生した、訂正されなかったエラーの総数（最小１６ビットバイナリカウンタ）。訂正されないエラーとは、エラー訂正シンドロームが訂正不可能としたエラーである（表８参照）。
このシステムは、ユーザに対し（例えば、可視警告表示上のパルスとして）、エラーがいつ訂正されたかを知らせる。訂正されないエラーが検出されたとき、送受信機が組み込まれたローカルシステムは、適切な警告装置を介して、ユーザにこれを知らせる。オーディオモードがＰＣＭである場合、送受信機の受信セクションは、補間に基づくアルゴリズムを用いて、孤立したエラーを隠す。ここで、エラーの補間を行わない場合、又はオーディオモードがＰＣＭではなくＤＳＤである場合、若しくは受信ＰＣＭデジタルオーディオストリームにおけるエラーが長すぎて、補間アルゴリズムによる有効な処理を施すことができない場合、エラーは、無音（audio silence）に置き換えられる。
図１８Ｂを用いて説明した上述の実施例では、１４０８バイトのペイロードに８８バイトの補助データが組み込まれ、３２ビットデータブロックは、２５ビットのオーディオデータビットと、２ビットの補助データビットと、６ビットのパリティビットから構成されている。
図４９は、補助データビット（ＬＣスライス毎に２ビット）を２つの論理チャンネルにどのように多重化するかを説明する図である。補助データを表すように割り当てられた２つの論理チャンネルは、個々の論理チャンネルの２倍のビットレートで、２つの論理チャンネルに多重化された単一のビットストリームを伝送するとみなすことができる。図４９に示すように、補助データストリームの隣り合うビットは、割り当てられた２つの論理チャンネルのうちそれぞれ異なる１つの論理チャンネルを介して伝送される。補助データストリームへのアクセスは、イーサネット通信サービスとして、送受信機内で実現される。システムルータは、オーディオルーティングから独立した補助データ用のパケットスイッチを備える。この構成において、補助データは、タイムコードデータと、転送制御データと、リモート利得制御データと、ルータ制御データと、関連するオーディオコンテンツを記述するメタデータとを含む。以下の表１４は、本発明に基づく１０２４オクテット補助データフレームフォーマットを示している。
Figure 2004297802
本発明の改良された実施例では、補助データは、パケット（可変サイズ）の形式でリンクを介して伝送される。許容可能な最小パケットサイズは、７２オクテットであり、許容可能な最大パケットサイズは、５１２オクテットである。補助データパケットは、最大の総フレーム長が１０２４バイトであるという例外を除いて、ＩＥＥＥ８０２．３、ＭＡＣフレームフォーマット（更なる情報は、標準ＩＳＯ／ＩＥＣ８８０２．３（２０００年版（Ｅ））３．１．１章に記載されている。）の規格に基づく構造を有する。２つの論理チャンネルは、全二重同期シリアルインタフェース（一般的なビットレート１２８Ｆｓを有する）を提供し、このインタフェースを介して、補助データパケットを伝送することができる。
パケットの開始点及び終了点は、固有のバイナリパターン（０１１１１１１１１１０：０；９個の１；０）を有するビットストリームによって画定される。このバイナリパターンは、「補助データパケットデリミッタ」と呼ばれる。補助データビットストリームにおいては、パケット間では補助データパケットデリミッタが連続する。このパターンの固有性は、パケットデータにおいて、全ての連続する１の次に追加的な０を挿入する処理（「ビット充填（bit-stuffing）処理）によって確実なものとなる。
図５０Ａは、送信機における「ビット充填」処理の前に補助データをスクランブルするために使用される畳込みエンコーダを示している。図５０Ｂは、受信機において補助データをデスクランブルするための対応するデコーダを示している。図５０Ａに示すエンコーダは、９個のレジスタと、２個の排他的論理和（ＸＯＲ）ゲート５０１０、５０２０とを備える。第１のＸＯＲゲート５０１０の第１の端子には、直列に接続された９個のレジスタからの出力信号が入力され、第２の端子には、５番目のレジスタからの出力信号が入力される。第２のＸＯＲゲート５０２０の第１の端子には、非遅延信号値が入力され、第２の端子には、ＸＯＲゲート５０１０からの出力信号が入力される。エンコーダ内のこれら全ての９個のレジスタの状態は、各オーディオデータフレーム伝送以前に論理値１にプリセットされる。図５０Ｂに示す畳込みデコーダは、図５０Ａに示す畳込みエンコーダを略逆にした構成を有している。このようなスクランブル処理は、データコンテンツをランダム化し、「ビット充填」処理の結果としてオーバヘッドにコンテンツに依存する変更が生じることを回避するために行う。例えば、多くの連続する１を含むデータストリームでは、ランダムデータに比べて、オーバヘッドが著しく大きくなってしまうことがある。同期フラグの挿入及びビット充填の前にデータを畳込みによってスクランブルすることにより、このような問題を回避することができる。
図５１は、補助データプロトコルの階層構造を示している。このプロトコルスタックは、最下位から最上位にかけて、ＰＨＹインタフェース層５１１０、高分解能多チャンネルオーディオ相互接続フレームフォーマット層５１２０、ペイロード符号化層５１３０、オーディオ／補助データＩＬＣフォーマット層５１４０／５１４２、補助データフレームフォーマット層５１５０を備える。ＰＨＹインタフェース層５１１０では、データは、プリアンブルのみが冒頭に付けられた物理層（媒体独立インタフェース）フレームを構成する。フレームフォーマット層５１２０は、イーサネットＭＡＣヘッダ、データは、プロトコル固有識別子及び１４０８バイトのペイロードを有する１４４８バイトフレームを構成する。ペイロード符号化層５１３０では、データは、２６個の論理チャンネルにマッピングされ、順方向エラー訂正符号化及びインタリーブ処理が施される。次に上位の層、すなわち、オーディオ／補助データＩＬＣフォーマット層５１４０／５１４２では、データは、オーディオデータ論理チャンネルフォーマット５１４０又は補助データ論理チャンネルフォーマット５１４２のいずれかに分かれる。オーディオデータ論理チャンネルフォーマット５１４０では、オーディオデータは、ＤＳＤオーディオデータであるかＰＣＭオーディオデータであるかに応じて所定のフォーマットにカプセル化され、２６個の論理チャンネルのうちの２４個の論理チャンネルに多重化される。補助データ論理チャンネルフォーマット５１４２では、補助データフレームは、連続する１２８Ｆｓビットストリーム内で区別（demarcated）され、残る２個の論理チャンネルに多重化される。最上位のプロトコル層である補助データフレームフォーマット層５１５０では、補助データは、ソフトウェアによって定義されたイーサネットフレームにパック化される。図５１では、プロトコルスタックの更に上位のオーディオ層については、示していない。なお、本発明の幾つかの実施例においては、（ＴＣＰ，ＵＤＰ又はＳＮＭＰ（シンプルネットワーク管理プロトコル）に関連して）インターネットプロトコルを用いることにより、補助データシステムをシステム制御のために用いるローカルのＩＰネットワークに統合してもよい。このような構成は、複数のポートを有するルータ装置と、短い待ち時間のクロスポイントスイッチ（従来のオーディオパッチベイに類似する機能を有する）によって相互接続されたオーディオ機器を備える。補助データ接続は、市販されているイーサネットスイッチＩＣにリンクされ、これにより補助データシステムに完全なイーサネットネットワーク機能を実現しながら、本発明に基づく多チャンネルオーディオ接続の性能及びオーディオのチャンネル切換ルーティングの利点が維持される。更なる他の実施例では、イーサネットスイッチＩＣに１００Ｂａｓｅ−ＴＸイーサネット外部接続専用の幾つかの追加的ポートを設ける。これにより、補助データネットワークを従来のローカルエリアネットワークに完全に統合でき、唯一の制約は、上述した補助データリンクにおける低減された帯域幅（約５Ｍｂｐｓ）のみとなる。
この改良された構成の同期処理は、１つの例外を除いて、上述した構成（図２７〜図３７参照）と同様である。先に説明した構成では、ＰＣＭサンプルは、Ｍビット符号化（図２６〜図２８参照）において、指示情報Ｓによって個別に同期マーカが付され、ＤＳＤモードフレームは、第１のフレームの第１のサンプルとｆｓ／２０４８同期指示情報とを揃えることによって同期がとられている。一方、これらの構成の改良例では、同じ同期機構をＰＣＭデータＤＳＤデータの両方に適用する。詳しくは、第１のフレームの第１のサンプルをｆｓ／２０４８同期指示情報に揃えるＤＳＤ同期機構をＡＥＳ３互換（ＰＣＭ）モードにも適用する。
同期信号は、全てのノードから送信され、リンクを介して双方向に個々に伝送される。同期信号は、図３２を用いて上述した、各２０４８ｆｓ期間毎に立ち下がりエッジのタイミングが周期的にシフトされた６４Ｆｓクロック信号である。これらのエッジのタイミングのシフトは、ワードクロックの位相に基づいて行われ、位相指示情報と呼ばれる。伝送用の同期信号は、図３２を用いて説明したように、ローカルの１ｆｓワードクロック及び６４ｆｓクロック信号から導出される。機器が複数の送受信機を備える場合、ＨＲＭＡＩ送受信機が位相指示情報を同時に送信する。
各送受信機は、送信された同期信号及び受信された同期信号が同じ周波数を有しているか否か（すなわち、両方の機器が同じクロックソースによって同期されているか否か）を判定する回路を有する。送信された同期信号及び受信された同期信号が同じ周波数を有していない場合、クロックエラー状態が検出される。詳しくは、受信された同期信号の位相指示情報間で検出された間隔が正確な２０４８ｆｓ（すなわち、１３１０７２個の６４Ｆｓ遷移）期間以外の期間である場合、クロックエラー状態が検出され、これに応じて、送受信機は、以下のように動作する。
ａ）送受信機からローカル機器へのオーディオ出力をミュートする。
ｂ）現在送信中のフレームの送信完了後に送信機ロジックをリセットする。このリセット状態は、次のローカルｆｓ／２０４８同期信号まで継続する。次に送信されるフレームは、オーディオストリーム同期マーカを示す。
ｃ）補助データシステムは、送信機がリセット状態にある間の短い動作停止期間を除き、完全に動作可能である。
これによるフレーム伝送の停止により、幾つかのオーディオサンプルが失われる場合がある。約１００ｍｓの測定によって送信された同期信号と受信された同期信号が同じ周波数を有すると判定されると、オーディオ出力のミュートが解除される。リンクケーブルが切断されると、いかなる可聴雑音（audible artefacts）も生じさせることなく、受信機の出力がミュートされる。また、リンクケーブルを接続すると、いかなる可聴雑音も生じさせることなく、受信機の出力のミュートが解除される。
送受信機を備えるオーディオ処理機器５１０、５２０が自らのマスタクロックを受信したリンク同期信号に同期させるように構成されている場合、オーディオ処理機器５１０、５２０の送受信機は、ローカル機器がクロック同期を検出するまで、同期信号を送信しないようにすることが望ましい。
オーディオストリーム同期マーカは、同期信号位相指示情報に基づいて、送信オーディオストリームに組み込まれる（図３２参照）。オーディオストリーム同期マーカは、位相指示情報と同時に送信機に同期されるオーディオサンプルに関係付けられている（すなわち、同期マーカは、ローカルの２０４８ｆｓクロックに基づいて生成されている）。
ＤＳＤモード及びＰＣＭモードの両方におけるフレーム伝送は、オーディオストリーム同期マーカに関連付けられたオーディオサンプルがフレームにおける最初のオーディオサンプルとなるように行われる（インタリーブ処理段におけるサンプルの順序変更は無視している）。オーディオストリーム同期マーカに関連付けられたオーディオサンプルが受信されると、このオーディオサンプルは、先行する同期信号位相指示情報を受け取った後に、所定の及び一定の時間でローカル機器に供給される。この所定の及び一定の時間は、ケーブルの伝播遅延を無視した、リンクの総待ち時間に相当する。この待ち時間は、オーディオモード及びサンプリング周波数に依存する。
図５２は、本発明の技術（自動クロスオーバをサポートする更に改良された構成を含む）オーディオ処理機器５１０、５２０（図５参照）の送受信機間の同期接続及び例えばオーディオデータレコーダ又はアナログ−デジタル変換器等を含むローカルシステムの他の部分の構成を示している。図５２に示す構成は、位相検出モジュール５２１２と同期信号生成モジュール５２１４を有する送受信機５２１０（図５に示すオーディオ処理機器５１０又はオーディオ処理機器５２０に同等な機器）を備えている。送受信機５２１０は、スイッチ５２２０を介して、立ち上がりエッジにトリガされるローカルシステムの位相比較器５２３０に接続され、位相比較器５２３０は、低域通過フィルタ５２４０に接続され、低域通過フィルタ５２４０は、電圧制御水晶発振器（voltage-controlled crystal oscillator：以下、ＶＣＸＯという。）ユニット５２５０に接続されている。ＶＣＸＯユニット５２５０の出力は、システムマスタクロック分周器５２６０に供給され、分周器５２６０は、ローカルシステムの残りの部分にクロック信号を出力する。ケーブルからの信号から導出される６４Ｆｓ同期信号は、送受信機５２１０からローカルシステムの位相同期ループ回路５２２０、５２３０、５２４０、５２５０に供給される。位相検出インジケータ５２１２は、受信したｆｓ／２０４８指示情報をシステムマスタクロック分周器５２６０に供給する。システムマスタクロック分周器５２６０は、送受信機のマスタクロック信号と、ローカルのｆ２／２０４８指示情報の両方を送受信機５２１０の同期生成モジュール５２１４に供給し、同期生成モジュール５２１４は、ケーブルを介して、同期信号を出力する。
図３２を用いて説明したように、同期信号は、６４Ｆｓとｆｓ／２０４８クロック信号とを機能的に多重化した信号である。実際には、この多重化は、クロック信号の立ち上がりエッジのタイミングにより６４Ｆｓクロック信号を表し、及びこの信号のパルス幅を変調してｆｓ／２０４８クロック信号の相対的位相を示すことによって行われる。ｆｓ／２０４８クロック信号の位相は、ローカルのワードクロックに揃えられているため、リンクを介してワードクロックが実効的に伝えられる。受信機では、同期信号は、「クロックソース」（すなわち、オーディオサンプリングクロック同期ソース）として用いられ、したがって機器間において独立したクロックラインは不要である。図５２に示す構成では、送受信からの受信同期信号の立ち上がりエッジを用いて、ＶＣＸＯユニット５２５０に基づくローカルシステムのマスタ位相同期ループを同期させる。これは、受信した同期信号における位相指示情報を検出するロジックを含む、送受信機５２１０用のクロックソースである。検出されたｆｓ／２０４８指示情報は、図５２に示す「受信されたｆｓ／２０４８指示情報」及び「ローカルのｆｓ／２０４８指示情報」が同じ位相を有するようにローカルのマスタクロック分周器５２６０をプリセットするために用いられる。図５２において「ローカルのｆｓ／２０４８指示情報」として示された信号は、この構成におけるローカルシステムマスタクロック分周器５２６０内のカウンタの最上位ビットから導出される。
これにより、リンクの両端におけるｆｓ／２０４８指示情報は同じ周波数及び位相（ケーブル伝播遅延は無視する）を有するようになり、したがって関連するオーディオクロック信号が同じ周波数及び位相を有するようになる。図５２に示すスイッチ５２２０により、ローカルシステムの位相同期ループは、例えば内部の周波数固定発振器又は「ハウスクロック（house clock）」タイミング基準信号等の異なるソースからの信号に同期することができる。本発明に基づくリンクでは、リンクの両端のうち、いずれか一方の端末が（図５２に示すように）受信信号に同期する。仮に、両方の端末が固定されたタイミング基準を有さずに互いに同期を試みたとすると、タイミングループが生じる虞がある。
図５３は、本発明の改良例（図４６Ａ及び図４６Ｂ参照）に基づくオーディオストリーム同期マーカ（audio stream synchronisation markers：以下、ＡＳＳＭという。）を用いてオーディオ待ち時間の制御を行うハードウェア構成を示している。この構成は、第１の送受信機５３１０を備え、第１の送受信機５３１０は、ＡＳＳＭ組込みユニット５３１２と、データのバッファリング、符号化及びインタリーブ処理を行うＰＨＹ処理ユニット５３１４とを備える。第２の送受信機５３３０は、リンクを介して第１の送受信機５３１０から受け取ったオーディオデータをデインタリーブ及び復号するＰＨＹ処理ユニット５３５２と、ＡＳＳＭ検出モジュール５３５４と、バッファ制御ユニット５３５６と、単安定タイマ５３５８と、この第２の送受信機５３３０に関連するオーディオ機器にオーディオデータを出力する前に、オーディオデータをバッファリングするバッファ５３５９とを備える。単安定タイマ５３５８は、第２の送受信機５３３０に関連する機器からのｆｓ／２０４８指示情報をバッファ制御ユニット５３５６に供給する。
オーディオストリーム同期マーカ（ＡＳＳＭ）により、図５２に示すクロック同期システムは、オーディオストリームに「フックされ（hook onto）」、これによりオーディオ待ち時間を制御することができる。ＡＳＳＭは、ローカルシステム送受信機に供給されるクロックに最初に同期されたときにＡＳＳＭ組込みユニット５３１２によってオーディオストリームに「組み込まれる（embedded）」。ＡＳＳＭは、第１の送受信機５３１０内に示すように、ローカルのｆｓ／２０４８指示情報に基づいて生成される。ＡＳＳＭは、特定のオーディオサンプルに添付され、リモートの受信セクション内の出力バッファ５３５９に到達するまで、リンク全体に亘って維持される。バッファ５３５９は、ｆｓ／２０４８指示情報が出現した後の特定の時刻にマークが付されたオーディオサンプルを出力するように制御される。ＡＳＳＭは、ｆｓ／２０４８指示情報に基づいて生成されており、リンクの両端においてｆｓ／２０４８指示情報は事実上に同一であるため、オーディオサンプルは、ＨＲＭＡＩリンクの他方の端末に供給された後の特定の時間経過後に出力される。これにより、待ち時間を制御することができる。
図５２に示す同期システムがロックされた後は、オーディオストリーム同期機構は、図５３を用いて上述したように、出力バッファからの出力を調整し、必要な待ち時間を実現する。この処理は、起動時に１回だけ実行され、この処理の後は、同期システムがロックされている限り、待ち時間は一定となる。ＡＳＳＭは、起動時において、ＡＳＳＭに関連付けられたオーディオサンプルが常にフレームペイロードの先頭にくるように配置される。このような処理が施されたフレームには、特定のフレームフォーマットＩＤフラグ（図４４に示すフレームのオクテット３１、ビット０）が立てられる。
ＡＳＳＭが付されたオーディオサンプルが受信機において検出されると、このオーディオサンプルは、ローカルのｆｓ／２０４８指示情報に一致する必要がある。これらが一致していない場合は、同期エラーが生じていることがわかる。このようにＡＳＳＭが付されたサンプルとｆｓ／２０４８指示情報が揃わない同期障害は、位相同期ループのロック状態の喪失又は不正な位相指示間隔を引き起こす。これらの状態のいずれかになったときは、問題を解決するために、リンクがリセットされる。
本発明は、ソフトウェア、プログラミング可能なハードウェア（例えば、ＦＰＧＡ又はＡＳＩＣ）、ハードウェア又はこれらの組み合わせのいずれによって実現してもよい。本発明をソフトウェアコンポーネントとして実現する場合、本発明の範囲は、このようなソフトウェアを提供する提供媒体（例えば、ストレージ媒体や伝送媒体等）を含む。
ネットワークプロトコルアーキテクチャのための標準的な７つの階層を有する開放型システム間相互接続（ＯＳＩ）参照モデル及びイーサネット物理層の副層を示す図である。 ＤＳＤシステムにおける信号伝送のための周知のシステムの構成を示す図である。 本発明に基づくＤＳＤ相互接続を示す図である。 ＤＳＤ設備における複数の機器間に形成されるスター構成相互接続を示す図である。 本発明に基づくオーディオデータ伝送システムを示す図である。 カテゴリ５ケーブルの異なる信号対を介して、ＤＳＤオーディオデータとパラレルに６４Ｆｓオーディオサンプリングクロック信号を送信する手法を説明する図である。 高い周波数のオーディオサンプリングクロックをＤＳＤオーディオデータ信号とパラレルに受信する動作を説明する図である。 ６４Ｆｓサンプリングクロック信号の信号パスを示す図である。 物理層装置の同期周波数がオーディオサンプリングクロック周波数６４Ｆｓの整数倍となるように調整する実施例を示す図である。 一方の機器がクロックマスタ６００Ｍとして機能し、他方の機器がクロックスレーブ６００Ｓとして機能するポイントトゥポイントオーディオリンクの構成を示す図である。 図８に示すマスタ機器とスレーブ機器との間に同期リンクを確立するために行われる動作シーケンスを説明するフローチャートである。 オーディオ設備内の２つの機器間で、複数のパラレルリンクを用いて、単一のポイントトゥポイントリンクに比べてより多くのチャンネル数に対応できるようにしたシステムの構成を示す図である。 クロック信号Ｆｓ（Ａ）、Ｆｓ（Ｂ）を用いて、２つの受信機の出力信号の同期をどのように維持するかを説明するフローチャートである。 送信機内でオーディオデータのバッファリングがどのように行われるかを示す図である。 受信機内でオーディオデータのバッファリングがどのように行われるかを示す図である。 標準イーサネットフレームのデータ構造を示す図である。 本発明に基づくオーディオデータフレームのデータ構造を示す図である。 ３８４個の４バイトデータワードとして構成されたオーディオデータフレームのフォーマットを示す図である。 各フレームが２４チャンネル用の３５２ワードサンプル及び８８バイトの補助データを含む２４ＤＳＤチャンネルフレームフォーマットを示す図である。 ２６個の４バイトデータワードとして構成された制御データのフォーマットを示す図である。 図１８Ｂに示すフレームフォーマットに対応する３つの１６ビットフレームフォーマットフィールドを示す図である。 受信機において処理されるデータエントリの組を含む、フレームフォーマットＩＤの３個の４ニブルセクションを示す図である。 図１８Ｂに示す２４ＤＳＤチャンネルフレームフォーマットに対応する３２ビットデータブロックのフォーマットを示す図である。 Ａは、２４個のオーディオデータビット及び２個の補助データビットから６個のパリティビットＰ０〜Ｐ５をどのように生成するかを説明する図であり、Ｂは、受信したデータ要素に対してＸＮＯＲ論理演算を行うことによってシンドロームをどのように生成するかを説明する図である。 図１８Ｂに示す２４ＤＳＤチャンネルフレームフォーマット用のインタリーバから出力されるニブルのストリームの構成を示す表である。 ２４ＤＳＤチャンネルフレームフォーマットを用いた特定の実施例におけるＭＡＣ−ＤＳＤプロトコルのプロトコル層を示す図である。 Ａは、ＡＥＳ３サブフレームフォーマットを示す図であり、Ｂは、本発明に基づくＰＣＭ伝送用のサブフレームフォーマットを示す図である。 図２６Ｂに示すＭビットを用いて、３つの異なる指示情報Ｓ、Ｚ、Ｖをどのように多重化するかを示す図である。 図２６Ｂに示すサブフレームフォーマットのＭビットにおいて、ＳビットがＺビットに優先される状況を説明する図である。 フレーム毎のサンプルサブフレームの数に対応する１０個の異なるフレームタイプフィールド値を示す図である。 図１８Ｂに示すフレームフォーマットのフラグフィールドから導出される情報を示す表である。 ベースクロックに関連する２個のフラグビットの値をどのように解釈するかを示す表である。 ６４Ｆｓ信号及びワードクロック信号に基づいて、多重化クロック信号を生成する処理を説明する図である。 ５個の連続するＤＳＤサンプルと、これらのサンプルのローカルの６４Ｆｓクロック及びワードクロックに対する関係を示す図である。 ＰＣＭデータ及びＤＳＤデータの両方の送信に適応するＭＡＣ−ＤＳＤ送信機の構成を示す図である。 ＰＣＭデータ及びＤＳＤデータの両方の受信に適応するＭＡＣ−ＤＳＤ受信機の構成を示す図である。 ２個のサンプル同期リンクがパラレルに動作し、Ｆｓ／ｎ同期信号を用いてこのパラレルリンクが同期されるシステムの構成を示す図である。 図２７に示す２つのリンク間で測定された伝播遅延の差の具体例を示す図である。 クロスオーバ回路においてこの切換をどのように制御して正しい分極（polarisation）を実現するかを示す状態図である。 擬似ランダムシーケンスを生成するために用いる線形フィードバックシフトレジスタ（ＬＦＳＲ）を示す図である。 本発明の改良例に基づくオーディオクロック送信のための構成を示す図である。 本発明の改良例に基づくオーディオクロック受信のための構成を示す図である。 本発明の改良例に基づく同期信号のための物理的構成を示す図である。 本発明の更なる改良例に基づくオーディオデータフレームフォーマットを示す図である。 図４３に示すオーディオフォーマットのフレームフォーマット識別子のコンテンツを示す図である。 図４３に示すオーディオフォーマットのフレームフォーマット識別子のコンテンツを示す図である。 図４３に示すオーディオフォーマットのフレームフォーマット識別子のコンテンツを示す図である。 図４３に示すオーディオフォーマットのフレームフォーマット識別子のコンテンツを示す図である。 図４３に示すオーディオフォーマットのフレームフォーマット識別子のコンテンツを示す図である。 図４３に示すオーディオフォーマットのフレームフォーマット識別子のコンテンツを示す図である。 本発明に基づくフレームペイロードフォーマット処理の手順を示すフローチャートである。 Ａは、オーディオストリーム同期マーカの同期シーケンスの一例を示す図であり、Ｂは、オーディオストリーム同期マーカの同期シーケンスの他の例を示す図である。 論理チャンネルフレームセグメント化処理を説明する図である。 ２４ビットのオーディオデータと２ビットの補助データからなる２６ビット論理チャンネルスライスを示す図である。 補助データビット（ＬＣスライス毎に２ビット）を２つの論理チャンネルにどのように多重化するかを説明する図である。 畳込みスクランブラの構成を示す図である。 畳込みデスクランブラの構成を示す図である。 補助データプロトコルの階層構造を示す図である。 ２つの送受信機間の同期接続を示す図である。 本発明の改良例に基づくオーディオストリーム同期マーカ（ＡＳＳＭ）を用いてオーディオ待ち時間の制御を行うハードウェア構成を示す図である。

Claims (31)

  1. 送信ノードと、受信ノードと、該送信ノードから該受信ノードへのデータ接続を提供するリンクとを有し、連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて、
    上記送信ノードは、
    （１）上記リンクを介して上記受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するクロック信号送信機と、
    （２）上記データ信号のデータ要素を、該データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、上記同期クロック信号に応答して、該同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、該データフレームを上記リンクを介して上記受信ノードに送信するアセンブラとを備え、
    上記受信ノードは、
    （１）上記送信ノードから受信した上記同期クロック信号の同期フィーチャを検出する検出器と、
    （２）上記設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルして上記データ信号を再生する逆アセンブラと、
    （３）上記受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、上記設定された同期フラグに関連するデータ要素を出力する出力ユニットとを備え、
    上記第１及び第２の所定の時間的関係は、上記送信ノードへのデータ要素の入力と、これに続く上記受信ノードによる該データ要素の出力との間に所定のシステム待ち時間が存在するように設定されるデータ通信システム。
  2. 上記アセンブラは、
    １．上記同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素を含むデータフレームに関連する同期フラグを設定し、
    ２．該同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素を該データフレーム内の所定の位置に配置することを特徴とする請求項１記載のデータ通信システム。
  3. 上記所定の位置は、上記データフレーム内において最初に送信されるデータ要素の位置であることを特徴とする請求項２記載のデータ通信システム。
  4. 上記送信ノードは、上記データリンクを介して上記受信ノードに、上記データ要素又は該データ要素の成分のタイミングを定義するデータクロックを送信するデータクロック送信機を備え、
    上記受信ノードは、上記送信ノードから上記データクロックを受信し、該受信したデータクロック基づいて上記データ要素を出力するデータクロック受信機を備えることを特徴とする請求項１記載のデータ通信システム。
  5. 上記データクロック送信機は、多接点低電圧差動シグナリング信号を上記受信ノードに送信することを特徴とする請求項４記載のデータ通信システム。
  6. 上記送信ノードは、上記同期クロック信号と上記データクロックとを結合し、上記リンクを介して上記受信ノードに送信するための多重化クロック信号を生成するマルチプレクサを備え、
    上記ノードは、上記多重化クロック信号を逆多重化して、上記同期クロック信号及び上記データクロックを再生するデマルチプレクサを備えることを特徴とする請求項４記載のデータ通信システム。
  7. 上記マルチプレクサは、上記同期クロック信号の同期フィーチャに基づいて上記データクロックのクロックパルスのサブセットのタイミングを調整するタイミング調整器を備えることを特徴とする請求項６記載のデータ通信システム。
  8. 上記データクロックは、周期的な基準クロックエッジに基づいて定義され、
    上記送信ノードは、上記同期クロック信号の同期フィーチャに基づいて、上記データクロックの基準クロックエッジ以外の１以上のクロックエッジのタイミングを調整し、
    上記受信ノードは、上記データクロックの基準クロックエッジ以外のクロックエッジのタイミングの偏りを検出するタイミング偏位検出器を備えることを特徴とする請求項７記載のデータ通信システム。
  9. 上記送信ノードは、外部から供給される同期クロック信号に応答することを特徴とする請求項１記載のデータ通信システム。
  10. 上記出力ユニットは、上記受信ノードが上記同期クロック信号の同期フィーチャを受信した後の所定の遅延時間経過後に、上記設定された同期フラグに関連するデータフレームからのデータ要素を出力する時間遅延構成を有することを特徴とする請求項１記載のデータ通信システム。
  11. 上記所定の遅延時間は、上記リンクを介してデータ要素を送信するために上記送信ノード及び受信ノードにおいて必要となる待ち時間に実質的に等しいことを特徴とする請求項１０記載のデータ通信システム。
  12. 上記送信ノードは、
    入力データレートで入力データを受け取り、該入力データをバッファリングした後、該バッファリングしたデータを読み出してフレーム化されたデータを生成し、該フレーム化されたデータを送信するために、フレーム化データレートで該フレーム化されたデータを出力するフレームアセンブル構成を備え、
    上記受信ノードは、
    上記送信ノードから上記フレーム化データレートで上記フレーム化されたデータを受信し、該フレーム化されたデータをバッファリングした後、フレーム逆アセンブルを行って、出力データレートで出力データ要素を生成するフレーム受信構成を備え、
    上記フレーム化されたデータの出力は、上記フレームアセンブル構成によって、フレームを完全にアセンブルするより前に行われ、上記出力データ要素の出力は、上記フレーム受信構成によって、上記受信したフレーム化されたデータの完全な逆アセンブルの前に行われることを特徴とする請求項１記載のデータ通信システム。
  13. 上記データ要素は、１ビット信号のサンプルであることを特徴とする請求項１記載のデータ通信システム。
  14. 上記データ要素は、複数ビットからなるデータワードであることを特徴とする請求項１記載のデータ通信システム。
  15. 上記データ要素は、オーディオサンプルを含むことを特徴とする請求項１４記載のデータ通信システム。
  16. 上記データ要素は、ＡＥＳ３規格オーディオサンプルサブフレームに由来することを特徴とする請求項１５記載のデータ通信システム。
  17. 上記データ要素は、１ビットデルタシグマ変調オーディオサンプルに由来することを特徴とする請求項１５記載のデータ通信システム。
  18. 上記データクロックは、各データワードの個々のデータビットのタイミングを定義し、
    上記送信ノード及び受信ノードは、上記データクロックの分周波であり、個々のデータワードのタイミングを定義するワードクロックに基づいて動作することを特徴とする請求項４記載のデータ通信システム。
  19. 上記同期クロック信号の同期フィーチャは、上記ワードクロックに対する一定の時間的関係を有することを特徴とする請求項１８記載のデータ通信システム。
  20. 上記受信ノードは、上記同期クロック信号の同期フィーチャから上記ワードクロックを導出するワードクロック抽出器を備えることを特徴とする請求項１９記載のデータ通信システム。
  21. 上記リンクは、有線リンクであることを特徴とする請求項１記載のデータ通信システム。
  22. 上記リンクは、イーサネットリンクの物理層を備えることを特徴とする請求項１乃至２１いずれか１項記載のデータ通信システム。
  23. 連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる送信ノードにおいて、該データ通信システムは、受信ノードと、当該送信ノードから該受信ノードへのデータ接続を提供するリンクとを有し、
    当該送信ノードは、
    （１）上記リンクを介して上記受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するクロック信号送信機と、
    （２）上記データ信号のデータ要素を、該データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、上記同期クロック信号に応答して、該同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、該データフレームを上記リンクを介して上記受信ノードに送信するアセンブラとを備えることを特徴とする送信ノード。
  24. 連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる受信ノードにおいて、該データ通信システムは、送信ノードと、該送信ノードから当該受信ノードへのデータ接続を提供するリンクとを有し、
    当該受信ノードは、
    （１）上記送信ノードから受信した上記同期クロック信号の同期フィーチャを検出する検出器と、
    （２）上記設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルして上記データ信号を再生する逆アセンブラと、
    （３）上記受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、上記設定された同期フラグに関連するデータ要素を出力する出力ユニットとを備えることを特徴とする受信ノード。
  25. 送信ノードと、受信ノードと、該送信ノードから該受信ノードへのデータ接続を提供するリンクとを有し、連続するデータ要素から構成されるデータ信号を通信するデータ通信方法において、
    上記送信ノードにより、
    （１）上記リンクを介して上記受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するステップと、
    （２）上記データ信号のデータ要素を、該データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、上記同期クロック信号に応答して、該同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、該データフレームを上記リンクを介して上記受信ノードに送信するステップと、
    上記受信ノードにより、
    （１）上記送信ノードから受信した上記同期クロック信号の同期フィーチャを検出するステップと、
    （２）上記設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルして上記データ信号を再生するステップと、
    （３）上記受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、上記設定された同期フラグに関連するデータ要素を出力するステップとを有し、
    上記第１及び第２の所定の時間的関係は、上記送信ノードへのデータ要素の入力と、これに続く上記受信ノードによる該データ要素の出力との間に所定のシステム待ち時間が存在するように設定されるデータ通信方法。
  26. 連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる送信ノードの動作方法において、該データ通信システムは、受信ノードと、該送信ノードから該受信ノードへのデータ接続を提供するリンクとを有し、
    （１）上記リンクを介して上記受信ノードに、データ要素のレートより低い周波数の同期フィーチャを有する同期クロック信号を送信するステップと、
    （２）上記データ信号のデータ要素を、該データ信号の連続する複数のデータ要素を含むデータフレームにアセンブルし、上記同期クロック信号に応答して、該同期クロック信号の同期フィーチャに対する第１の所定の時間的関係を有するデータ要素に同期フラグを設定し、該データフレームを上記リンクを介して上記受信ノードに送信するステップとを有する送信ノードの動作方法。
  27. 連続するデータ要素から構成されるデータ信号を通信するデータ通信システムにおいて用いられる受信ノードの動作方法において、該データ通信システムは、送信ノードと、該送信ノードから受信ノードへのデータ接続を提供するリンクとを有し、
    （１）上記送信ノードから受信した上記同期クロック信号の同期フィーチャを検出するステップと、
    （２）上記設定された同期フラグに関連するデータ要素を検出することができ、受信したデータフレームを逆アセンブルして上記データ信号を再生するステップと、
    （３）上記受信した同期クロック信号の同期フィーチャに対する第２の所定の時間的関係を有する時刻において、上記設定された同期フラグに関連するデータ要素を出力するステップとを有する受信ノードの動作方法。
  28. 請求項２５記載のデータ通信方法のステップを実現するプログラムコードを有するコンピュータソフトウェア。
  29. 請求項２８記載のコンピュータソフトウェアを提供する提供媒体。
  30. 上記提供媒体は、ストレージ媒体であることを特徴とする請求項２９記載の提供媒体。
  31. 上記提供媒体は、伝送媒体であることを特徴とする請求項２９記載の提供媒体。
JP2004083565A 2003-03-21 2004-03-22 データ通信 Withdrawn JP2004297802A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0306602A GB2399722A (en) 2003-03-21 2003-03-21 Data communication synchronisation

Publications (1)

Publication Number Publication Date
JP2004297802A true JP2004297802A (ja) 2004-10-21

Family

ID=9955302

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004083565A Withdrawn JP2004297802A (ja) 2003-03-21 2004-03-22 データ通信

Country Status (5)

Country Link
US (1) US7499500B2 (ja)
EP (1) EP1460794B1 (ja)
JP (1) JP2004297802A (ja)
DE (1) DE602004025759D1 (ja)
GB (1) GB2399722A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166209A (ja) * 2004-12-09 2006-06-22 Fujitsu Component Ltd 遠隔再生システム
JP2009045113A (ja) * 2007-08-14 2009-03-05 Olympus Medical Systems Corp 電子内視鏡及び内視鏡装置
KR101456653B1 (ko) 2012-06-29 2014-11-04 매크로블록 인코포레이티드 단일 와이어 신호재생 전송장치 및 방법과 직렬 연결된 단일 와이어 신호재생 전송장치들

Families Citing this family (108)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005045612A (ja) * 2003-07-23 2005-02-17 Sony Corp 受信装置、及び受信方法
JP3807406B2 (ja) * 2003-09-05 2006-08-09 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP4354268B2 (ja) * 2003-12-22 2009-10-28 株式会社河合楽器製作所 信号処理装置
US20050144339A1 (en) * 2003-12-24 2005-06-30 Wagh Mahesh U. Speculative processing of transaction layer packets
CA2454983A1 (en) * 2004-01-07 2005-07-07 Jean Beaucage System for high-speed applications over serial multi-drop communication networks
US7603568B1 (en) 2004-04-21 2009-10-13 Sun Microsystems, Inc. Method and apparatus for self-validating checksums in a file system
US7415653B1 (en) 2004-04-21 2008-08-19 Sun Microsystems, Inc. Method and apparatus for vectored block-level checksum for file system data integrity
US7424574B1 (en) 2004-04-21 2008-09-09 Sun Microsystems, Inc. Method and apparatus for dynamic striping
US7281188B1 (en) * 2004-05-26 2007-10-09 Sun Microsystems, Inc. Method and system for detecting and correcting data errors using data permutations
US7496586B1 (en) 2004-05-26 2009-02-24 Sun Microsystems, Inc. Method and apparatus for compressing data in a file system
US7412450B1 (en) 2004-05-26 2008-08-12 Sun Microsystems, Inc. Method and apparatus for identifying tampering of data in a file system
US7526622B1 (en) 2004-05-26 2009-04-28 Sun Microsystems, Inc. Method and system for detecting and correcting data errors using checksums and replication
US7533225B1 (en) 2004-08-17 2009-05-12 Sun Microsystems, Inc. Method and apparatus for enabling adaptive endianness
US7437528B1 (en) 2004-08-17 2008-10-14 Sun Microsystems, Inc. Gang blocks
GB2417866B (en) * 2004-09-03 2007-09-19 Sony Uk Ltd Data transmission
GB2417867B (en) * 2004-09-03 2007-04-11 Sony Uk Ltd Data transmission
DE102004052175A1 (de) * 2004-10-27 2006-05-04 Dr. Johannes Heidenhain Gmbh Modulares numerisches Steuergerät mit Low-Jitter Synchronisation
US20060133417A1 (en) * 2004-12-02 2006-06-22 International Business Machines Corporation Method and system for providing interoperability of different version protocols without access to protocol specific code
US7346794B1 (en) * 2005-01-21 2008-03-18 Xilinx, Inc. Method and apparatus for providing clocking phase alignment in a transceiver system
US20060182007A1 (en) * 2005-02-11 2006-08-17 David Konetski Realizing high quality LPCM audio data as two separate elementary streams
US20060250983A1 (en) * 2005-03-31 2006-11-09 Iris Corporation Berhad Method of and arrangement for establishing network connections in an ethernet environment
WO2006110960A1 (en) 2005-04-22 2006-10-26 National Ict Australia Limited Method for transporting digital media
US8179789B2 (en) * 2005-07-01 2012-05-15 Winnov, Lp System and method for timestamps for media stream data
US8938594B2 (en) * 2005-11-04 2015-01-20 Oracle America, Inc. Method and system for metadata-based resilvering
US7873799B2 (en) * 2005-11-04 2011-01-18 Oracle America, Inc. Method and system supporting per-file and per-block replication
US7877554B2 (en) * 2005-11-04 2011-01-25 Oracle America, Inc. Method and system for block reallocation
US8495010B2 (en) * 2005-11-04 2013-07-23 Oracle America, Inc. Method and system for adaptive metadata replication
US7865673B2 (en) * 2005-11-04 2011-01-04 Oracle America, Inc. Multiple replication levels with pooled devices
US7899989B2 (en) * 2005-11-04 2011-03-01 Oracle America, Inc. Method and system for using a block allocation policy
US20070106868A1 (en) * 2005-11-04 2007-05-10 Sun Microsystems, Inc. Method and system for latency-directed block allocation
US7930495B2 (en) * 2005-11-04 2011-04-19 Oracle America, Inc. Method and system for dirty time log directed resilvering
US8635190B2 (en) * 2005-11-04 2014-01-21 Oracle America, Inc. Method and system for pruned resilvering using a dirty time log
US7689877B2 (en) * 2005-11-04 2010-03-30 Sun Microsystems, Inc. Method and system using checksums to repair data
US8549051B2 (en) * 2005-11-04 2013-10-01 Oracle America, Inc. Unlimited file system snapshots and clones
US7743225B2 (en) * 2005-11-04 2010-06-22 Oracle America, Inc. Ditto blocks
US7716519B2 (en) * 2005-11-04 2010-05-11 Oracle America, Inc. Method and system for repairing partially damaged blocks
US7480684B2 (en) * 2005-11-04 2009-01-20 Sun Microsystems, Inc. Method and system for object allocation using fill counts
US7716445B2 (en) * 2005-11-04 2010-05-11 Oracle America, Inc. Method and system for storing a sparse file using fill counts
US7925827B2 (en) * 2005-11-04 2011-04-12 Oracle America, Inc. Method and system for dirty time logging
US7596739B2 (en) * 2005-11-04 2009-09-29 Sun Microsystems, Inc. Method and system for data replication
US7676733B2 (en) * 2006-01-04 2010-03-09 Intel Corporation Techniques to perform forward error correction for an electrical backplane
US7694204B2 (en) * 2006-03-09 2010-04-06 Silicon Image, Inc. Error detection in physical interfaces for point-to-point communications between integrated circuits
EP1845660B1 (en) * 2006-04-12 2012-08-29 STMicroelectronics Srl Method for aggregating and transmitting sensor signals
EP2033361B1 (en) 2006-05-17 2015-10-07 Audinate Pty Limited Transmitting and receiving media packet streams
US7792139B2 (en) * 2006-06-26 2010-09-07 Dataq Instruments, Inc. Synchronous and distributed data acquisition and transmission system
US7584229B2 (en) * 2006-10-31 2009-09-01 Sun Microsystems, Inc. Method and system for priority-based allocation in a storage pool
US7783847B2 (en) 2006-10-31 2010-08-24 Oracle America Inc. Method and system for reallocating blocks in a storage pool
US7840657B2 (en) * 2006-10-31 2010-11-23 Oracle America, Inc. Method and apparatus for power-managing storage devices in a storage pool
CN101563890B (zh) * 2006-12-15 2012-05-23 汤姆森许可贸易公司 时分多址媒体访问控制层中的媒体访问控制协议数据单元汇聚
US7913150B2 (en) * 2007-03-13 2011-03-22 Advanced Micro Devices, Inc. Error detection in a communications link
CN101731011B (zh) 2007-05-11 2014-05-28 奥迪耐特有限公司 用于设置接收器延迟时间的方法
US8183982B2 (en) * 2007-08-14 2012-05-22 Infineon Technologies Ag System including reply signal that at least partially overlaps request
DE502007002941D1 (de) * 2007-08-23 2010-04-08 Siemens Ag Verfahren zur Datenübertragung
US7792882B2 (en) * 2007-09-27 2010-09-07 Oracle America, Inc. Method and system for block allocation for hybrid drives
EP2045937B1 (en) * 2007-10-04 2019-06-19 Microchip Technology Germany GmbH System and method for real time synchronization through a communication system
JP5012387B2 (ja) * 2007-10-05 2012-08-29 ヤマハ株式会社 音声処理システム
US20090210436A1 (en) * 2007-10-30 2009-08-20 General Instrument Corporation Encoding a hierarchical multi-layer data package
US8219551B2 (en) * 2007-10-31 2012-07-10 General Instrument Corporation Decoding a hierarchical multi-layer data package
CN102017652B (zh) 2008-02-29 2015-05-13 奥迪耐特有限公司 用于在媒体网络中使用的网络设备、方法和/或系统
FI20085280A0 (fi) * 2008-04-03 2008-04-03 Polar Electro Oy Kannettavan laitteen ja vastinlaitteen väinen kommunikointi
US20090259672A1 (en) * 2008-04-15 2009-10-15 Qualcomm Incorporated Synchronizing timing mismatch by data deletion
US8095728B2 (en) * 2008-04-18 2012-01-10 Oracle America, Inc. Method and system for power aware I/O scheduling
JP4327883B1 (ja) * 2008-04-28 2009-09-09 株式会社東芝 情報処理装置、情報処理方法
US8037279B2 (en) * 2008-06-12 2011-10-11 Oracle America, Inc. Method and system for cross-domain data sharing
US20090323880A1 (en) * 2008-06-27 2009-12-31 Microsoft Corporation Synchronization of real time data within deterministic clock edge
US8135907B2 (en) * 2008-06-30 2012-03-13 Oracle America, Inc. Method and system for managing wear-level aware file systems
US9118728B2 (en) * 2009-03-04 2015-08-25 Broadcom Corporation Method and system for determining physical layer traversal time
US8307265B2 (en) * 2009-03-09 2012-11-06 Intel Corporation Interconnection techniques
US8370704B2 (en) * 2009-03-09 2013-02-05 Intel Corporation Cable interconnection techniques
US8379710B2 (en) * 2009-03-10 2013-02-19 Intel Corporation Transmitter control in communication systems
US8280858B2 (en) * 2009-06-29 2012-10-02 Oracle America, Inc. Storage pool scrubbing with concurrent snapshots
DE102009028645B4 (de) * 2009-08-19 2014-04-03 Raumfeld Gmbh Verfahren und Anordnung zur Synchronisation von Datenströmen in Netzwerken sowie ein entsprechendes Computerprogramm und ein entsprechendes computerlesbares Speichermedium
EP2288058B1 (en) * 2009-08-21 2012-05-23 SMSC Europe GmbH System and method for detection of multiple timing masters in a network
TWI404338B (zh) * 2010-04-21 2013-08-01 Richtek Technology Corp 多通道調節器系統的相位交錯控制方法
TWI425364B (zh) * 2010-06-22 2014-02-01 Mstar Semiconductor Inc 記憶體共享系統及方法
US8837529B2 (en) 2010-09-22 2014-09-16 Crestron Electronics Inc. Digital audio distribution
DE102011007437A1 (de) * 2010-11-15 2012-05-16 Continental Teves Ag & Co. Ohg Verfahren und Schaltungsanrodnung zur Datenübertragung zwischen Prozessorbausteinen
US8665895B2 (en) * 2010-12-30 2014-03-04 Broadcom Corporation Advanced and dynamic physical layer device capabilities utilizing a link interruption signal
JP6055813B2 (ja) * 2012-03-15 2016-12-27 株式会社国際電気通信基礎技術研究所 送信機、それにおける送信方法、送信機から無線信号を受信する受信機およびそれらを備える無線通信システム
US8836394B2 (en) * 2012-03-26 2014-09-16 Rambus Inc. Method and apparatus for source-synchronous signaling
US8902925B2 (en) 2012-05-01 2014-12-02 Texas Instruments Incorporated Forward error correction decoder
US8924826B2 (en) 2012-05-10 2014-12-30 Texas Instruments Incorporated Forward error correction encoder
US8767762B2 (en) 2012-06-22 2014-07-01 Texas Instruments Incorporated Physical transceiver gearbox
JP6139689B2 (ja) * 2012-10-22 2017-05-31 インテル・コーポレーション 装置
US9600431B2 (en) 2012-10-22 2017-03-21 Intel Corporation High performance interconnect physical layer
CN104144312B (zh) * 2013-05-09 2018-06-05 腾讯科技（深圳）有限公司 一种视频处理方法和相关装置
CN106664721B (zh) * 2014-07-11 2020-03-20 索尼公司 信息处理设备
EP3257304B1 (en) * 2015-02-11 2021-04-07 Harman International Industries, Incorporated Mobile device positioning
US10135626B2 (en) * 2015-04-14 2018-11-20 Avago Technologies General Ip (Singapore) Pte. Ltd. Power coupling circuits for single-pair ethernet with automotive applications
JP6724914B2 (ja) * 2015-06-22 2020-07-15 ソニー株式会社 通信制御装置、通信制御方法、ネットワークスイッチ、経路制御方法、及び通信システム
US9820248B2 (en) * 2015-06-30 2017-11-14 Globalfoundries Inc. Network clock synchronization
DE102016106105A1 (de) * 2016-04-04 2017-10-05 Sennheiser Electronic Gmbh & Co. Kg Drahtlos-Mikrofon- und/oder In-Ear-Monitoring-System und Verfahren zum Steuern eines Drahtlos-Mikrofon- und/oder In-Ear-Monitoring-Systems
TWI648732B (zh) * 2016-05-13 2019-01-21 景相科技股份有限公司 聲音同步存取方法以及使用其之聲音播放系統
US10015612B2 (en) 2016-05-25 2018-07-03 Dolby Laboratories Licensing Corporation Measurement, verification and correction of time alignment of multiple audio channels and associated metadata
RU2648574C2 (ru) * 2016-06-28 2018-03-26 Акционерное общество "Информационные спутниковые системы" имени академика М.Ф. Решетнева" Устройство межмодульного обмена по магистрали LVDS-M с канальным резервированием и прямым доступом в память
US10424311B2 (en) * 2017-01-30 2019-09-24 Cirrus Logic, Inc. Auto-mute audio processing
US10522155B2 (en) * 2017-02-21 2019-12-31 Cirrus Logic, Inc. Pulse code modulation (PCM) data-marking
IT201700051944A1 (it) * 2017-05-12 2018-11-12 Thales Alenia Space Italia Spa Con Unico Socio Rete di propagazione della credenza a dimensione minima per codificatori e decodificatori iterativi fec e relativo metodo di instradamento
US10397143B1 (en) * 2017-06-19 2019-08-27 Amazon Technologies, Inc. Preventing transmission of errors in a computing network
TWI691224B (zh) * 2017-11-29 2020-04-11 宏達國際電子股份有限公司 通訊系統及其同步方法
TWI682322B (zh) * 2018-09-06 2020-01-11 廣達電腦股份有限公司 指令處理裝置和方法
WO2020059054A1 (ja) 2018-09-19 2020-03-26 三菱電機株式会社 通信装置、通信システム、方法、及びプログラム
KR20210066838A (ko) * 2018-10-26 2021-06-07 엘지전자 주식회사 무선 전력 전송 시스템에서 데이터를 전송 또는 수신하는 장치 및 방법
US11368183B2 (en) * 2019-06-21 2022-06-21 Ensco, Inc. Systems and methods for synchronizing time, frequency, and phase among a plurality of devices
US11121790B2 (en) * 2019-08-21 2021-09-14 Arista Networks, Inc. Latency reduction in ethernet frames
CN113132444A (zh) * 2020-01-10 2021-07-16 瑞昱半导体股份有限公司 网络装置与网络连线方法
US11923978B1 (en) 2021-05-13 2024-03-05 Marvell Asia Pte Ltd Multi-port transceiver
US20230388099A1 (en) * 2022-05-30 2023-11-30 Airoha Technology Corp. 100base-tx transceiver with transmit clock selected from output clock of clock generator circuit and receive recovered clock of clock and data recovery circuit and associated method

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59107673A (ja) * 1982-12-13 1984-06-21 Nippon Telegr & Teleph Corp <Ntt> パルス伝送方式
GB2187364B (en) * 1986-02-26 1989-10-25 Sony Corp Methods of and apparatus for coding digital data
GB2224620B (en) 1988-11-05 1993-07-07 Stc Plc Digital data transmission systems
GB2342015B (en) * 1998-09-23 2003-11-05 Sony Uk Ltd Synchronising digital signals
GB2388501A (en) * 2002-05-09 2003-11-12 Sony Uk Ltd Data packet and clock signal transmission via different paths
GB2407006A (en) * 2003-10-08 2005-04-13 Sony Uk Ltd Communicating streamed payload data and packet based auxiliary data

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006166209A (ja) * 2004-12-09 2006-06-22 Fujitsu Component Ltd 遠隔再生システム
JP4698213B2 (ja) * 2004-12-09 2011-06-08 富士通コンポーネント株式会社 遠隔再生システム
JP2009045113A (ja) * 2007-08-14 2009-03-05 Olympus Medical Systems Corp 電子内視鏡及び内視鏡装置
KR101456653B1 (ko) 2012-06-29 2014-11-04 매크로블록 인코포레이티드 단일 와이어 신호재생 전송장치 및 방법과 직렬 연결된 단일 와이어 신호재생 전송장치들

Also Published As

Publication number Publication date
EP1460794B1 (en) 2010-03-03
US7499500B2 (en) 2009-03-03
GB0306602D0 (en) 2003-04-30
US20040234000A1 (en) 2004-11-25
GB2399722A (en) 2004-09-22
EP1460794A2 (en) 2004-09-22
EP1460794A3 (en) 2006-01-04
DE602004025759D1 (de) 2010-04-15

Similar Documents

Publication Publication Date Title
JP4625670B2 (ja) データ通信
US7499500B2 (en) Data communication system, method and apparatus for communicating a data signal formed of successive data elements
JP4702876B2 (ja) データ通信
KR101429249B1 (ko) 이더넷 코딩 위반으로 구분되는 프레임 및 패킷 구조를 이용하여 이더넷 전송선을 통해 상이한 유형의 스트리밍 및패킷화된 데이터를 전송하는 시스템 및 방법
US7333478B2 (en) Methods and apparatus for transporting digital audio-related signals
US9451057B1 (en) Communication system and encoding method having low overhead
US7986622B2 (en) Method and system for physical layer aggregation
US5995512A (en) High speed multimedia data network
CA2192913C (en) Reformatting of variable rate data for fixed rate communication
JP4907924B2 (ja) データ伝送
JP4829569B2 (ja) データ伝送
WO2001008366A9 (en) Apparatus and method for media access control
KR20040071247A (ko) 데이터 전송을 위한 클록을 재생성하기 위한 시스템
JP2005303777A (ja) クロック再生精度向上方法及びクロック再生器

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20070605