JP4829569B2 - データ伝送 - Google Patents

Description

本発明は、データ伝送に関する。

ストリーミングデータ（streamed data）及びその関連するサンプルクロックを別々のケーブルを用いて伝送する、通信リンクを介したストリーミングデータ信号の伝送が知られている。

また、複数の入力データストリームのデータをパケット化し、通信リンクを介して伝送することが知られている。多くの大規模通信システムでは、それぞれ異なる関連したサンプルクロックを有する多種多様なデータフォーマットをサポートしていることが必要である。通信リンクを介して、高品質クロックを転送することができることが望ましい。このことは、帯域が制限されている状況では、サポートしなければならないデータフォーマットの種類が増大するにつれて、益々困難になっている。

例えば、オーディオストリーミングデータの場合、市場で入手できる、標準ケーブルインフラストラクチャを用いた様々なマルチチャンネルオーディオ相互接続技術が知られている。これらの既存のシステムの大部分は、分散ルーティングを用いたネットワーク技術に基づいている。以前に提案された技術によると、データ通信システムにおいて、デジタルオーディオデータのポイントツーポイント接続を実現するために、高速イーサネット（１００Ｍｂｉｔ／ｓ）の物理層を用いている。しかしながら、このようなデータ通信システムの容量を大きくしたいという要求が高まるとともに、それぞれ関連するクロック信号を有する多種多様なオーディオデータを取り扱いたいという要求が増している。

そこで、本発明の目的は、それぞれ異なるクロック信号を有する様々な異なるデータフォーマットを取り扱うことができるとともに、貴重な帯域幅を効率的に活用できるデータ伝送技術を提供することである。

本発明の第１の側面であるデータ通信システムは、通信リンクの各伝送パスを介して、少なくとも２つのストリーミングデータ信号からのデータを送信するデータ送信手段と、通信リンクを介して、少なくとも２つのベースクロック信号のタイミング情報を送信するタイミング送信手段と、各伝送パスと、対応するベースクロック信号の１つとの間の各関係を特定し、伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータを送信するコンフィグレーション送信手段とを有する送信ノードと、通信リンクの伝送パスからデータを受信するデータ受信手段と、コンフィグレーションデータに応じてベースクロック信号のタイミング情報を処理し、各伝送パスに対応する各サンプリングクロックを生成する処理手段と、コンフィグレーションデータに基づいて、サンプリングクロックを各伝送パスからのデータに関連付け、ストリーミングデータ信号を再生する関連付け手段とを有する。

本発明者らは、通信リンクを介して、個別にベースクロックを送信し、異なる伝送パスからのデータと、ベースクロックとの間の関係を特定するコンフィグレーションデータを提供することにより、ベースクロックと所定の伝送パスからのデータとを厳格に１対１に関係づける必要がなくなるため、高い柔軟性を実現できることを見出した。例えば、所定のベースクロックを２つ以上の伝送パスからのデータに関連付けることができ、これにより、帯域幅を節約することができる。

本発明の第２の側面である通信方法は、通信リンクを介して、送信ノードと受信ノードとの間で通信を行う通信方法であって、送信ノードにおいて、通信リンクの各伝送パスを介して、少なくとも２つのストリーミングデータ信号からのデータを送信するステップと、通信リンクを介して、少なくとも２つのベースクロック信号のタイミング情報を送信するステップと、各伝送パスと、対応するベースクロック信号の１つとの間の各関係を特定し、伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータを送信するステップと、受信ノードにおいて、通信リンクの伝送パスからデータを受信するステップと、コンフィグレーションデータに応じてベースクロック信号のタイミング情報を処理し、各伝送パスに対応する各サンプリングクロックを生成するステップと、コンフィグレーションデータに基づいて、サンプリングクロックを各伝送パスからのデータに関連付け、ストリーミングデータ信号を再生するステップとを有する。

本発明のこの他の様々な側面及び特徴は添付の特許請求の範囲に記載されている。独立請求項の特徴は、請求項において明示している場合に限らず、従属請求項の特徴に適切に組み合わせることができる。

以前に提案されたデータ通信システムでは、高速イーサネット（ＩＥＥＥ８０２．３ １００ＢＡＳＥ−ＴＸ）の物理層を用い、ビットレートが１００Ｍｂｉｔ／ｓのチャンネルを有する単一のリンクを介して、様々なオーディオデータフォーマットを有する複数のオーディオチャンネルを送受することができる。このリンクは、４本の信号対を有するカテゴリ５非シールドのツイストペア線である。これらの信号対のうち、２本の信号対が、オーディオデータの送信と受信に使用され、残りの２本の信号対が、サンプリングクロック（sample clock）をリンクの両方向に搬送するために使用される。サンプリングクロックは、オーディオサンプルの同期を維持するために用いられる。

この以前に提案されたデータ通信システムにおいて説明されている物理層データ通信リンクは、１ビットのデルタ−シグマ変調オーバサンプリングフォーマットと、３８４ｋＨｚのＰＣＭフォーマットとを含む広範囲に亘るオーディオサンプリングレートをサポートすることができる。この１００Ｍｂｉｔ／ｓポイントツーポイントイーサネット物理層相互接続がサポートするオーディオフォーマットの具体的な範囲を以下の表１に示す。例えば、表１に示すように、このリンクは、４８チャンネルの各方向において、４４．１ｋＨｚのＰＣＭデータ、又は２４チャンネルの各方向において、２．８２２４ＭＨｚのＤＳＤデータをサポートしている。

１００Ｍｂｉｔ／ｓポイントツーポイント物理層リンクは、オーディオサンプリングクロックの周波数及び位相情報をリンクを介して両方向に搬送し、リンクの両端の機器がそれぞれのオーディオサンプリングクロックに同期するまでは、オーディオデータのスループットは起きない。オーディオの待ち時間は、オーディオモードに依存した所定の数のオーディオサンプリング周期に対応している。なお、待ち時間は、常に、１００μｓ未満である。このリンクは、両方向で、対称性を有する。ポイントツーポイントリンクの帯域幅の一部は、オーディオストリームに多重化される補助データ用に予約されている。補助データがパケット交換されるのに対して、オーディオチャンネルデータは、（遅延時間が短い）回線交換される。

図１は、本発明に基づくルータのアーキテクチャを示すブロック図である。ルータは、イーサネットの物理層を介してデータを送受信する複数、すなわちＮＸ台の送受信機１００−１〜１００−Ｘと、オーディオチャンネル回線交換機１１０と、オーディオルーティング制御モジュール１２０と、補助データパケット交換機１３０と、補助データイーサネットポート１４０とを備える。送受信機１００−１〜１００−Ｘは、イーサネットの物理層を介してデータを送受信する。ルーティングは、オーディオデータと補助データとに対して別々に実行され、ルーティングの観点からは、オーディオデータと補助データは、図１に示すように、２つの独立した平面に論理的に分離される。補助データルーティング平面が、標準のイーサネットスイッチング集積回路を実現するパケット交換機１３０からなるのに対して、オーディオデータルーティング平面は、待ち時間が短いオーディオチャンネル回線交換機１１０からなる。オーディオルーティング制御モジュール１２０は、オーディオチャンネル交換処理を制御し、任意の入力と任意の出力間のオーディオルーティングを、クロスポイントスイッチに類似した方法で行うことができる。補助データイーサネットポート１４０は、補助データのルーティングを管理する。イーサネットポート１４０は、オーディオルーティングを制御するローカルホストマイクロプロセッサシステムに接続されている。これにより、如何なる送受信機ノードからもルータを遠隔制御することができる。

本発明は、より大容量のギガビット（１０００ＢＡＳＥ−Ｔとして知られている）イーサネットポイントツーポイントリンクを提供する。これは、各方向において、上述した以前に提案されているデータ通信システムと同じ容量（１００Ｍｂｐｓ）をそれぞれ有する８本の並列データ伝送パスを提供するものと考えることができる。更に、補助データを、オーディオデータに多重化するのではなく、ギガビットリンクに亘って別々のフレームで、１００Ｍｂｉｔ／ｓ（全二重）のレートで転送する。以下の表２は、ギガビットポイントツーポイントリンクのオーディオフォーマット及びサンプリングレートを示している。なお、表２に示す各オーディオフォーマットのチャンネルの数は、単純に、表１（１００Ｍｂｐｓリンク）に示す対応したチャンネル数の８倍である。

上述のように、１００Ｍｂｐｓリンクでは、カテゴリ５ケーブルを用いている。ギガビットリンクでは、銅線又は光ファイバのいずれも使用することができる。銅線は、カテゴリ５ｅ／６ケーブルであり、１０００ＢＡＳＥ−Ｔ物理層を介したデータ伝送に使用され、その最大リンク長は１００ｍである。光ファイバは、ＩＥＥＥ８０２．３の１０００ＢＡＳＥ−ＳＸに準拠したマルチモード光ファイバであり、マルチモード光ファイバの場合、スパン距離は、最大５００ｍである。シングルモード光ファイバを用いる場合は、スパン距離を更に長くすることができる。

本発明に基づくギガビットポイントツーポイント物理層リンクは、上述した周知の１００Ｍｂｐｓポイントツーポイント物理層リンクと相補的であると考えることができる。オーディオデータ相互接続のためのチャンネル数の要求は、通常、アナログ／デジタル（Ａ／Ｄ）変換において必要とされるチャンネル数に依存する。現在（本願出願時）、ギガビットポイントツーポイント物理層リンクに関連したハードウェアは、１００Ｍｂｐｓ物理層リンクに関連したハードウェアよりも著しく高価であるため、オーディオデータシステムにおいて異なる接続に対しては、１００Ｍｂｐｓリンクとギガビットリンクの両方を用いた方が有益である場合がある。１００Ｍｂｐｓリンクで収容できる数を超えるチャンネル数を必要とする幾つかの重要な用途の具体例としては、ライブ音響システムがあり、舞台とフロントオブハウス（front-of-house）設備との間で、３００ｍ以上のリンクスパンを必要とし、また、３５２．８ｋＨｚのＰＣＭオーディオのような極めて高い分解能のオーディオ処理システムでは多くのチャンネル数を必要とし、さらに、放送スタジオシステムでは、通常、多くのチャンネル数と、放送スタジオ間に亘る長いリンク長との両方を必要とする。本発明に基づくギガビットポイントツーポイント物理層リンクを実現するオーディオデータシステムの実施形態を図２、図３及び図４に示す。

図２は、ライブ音響システムの構成を示すブロック図である。このライブ音響システムは、「フロントオブハウス」設備セット２１０を含み、このフロントオブハウス設備セット２１０は、アナログ／デジタル（Ａ／Ｄ）変換器／デジタル／アナログ（Ｄ／Ａ）変換器２１２と、マルチトラックレコーダ２１４と、第１のルータ２１６と、第１のデジタルシグナルプロセッシング（ＤＳＰ）エンジン２１８と、フロントオブハウスコンソール２２０とを備える。更に、このライブ音響システムは、舞台設備セット２５０を含み、舞台設備セット２５０は、３個のＡ／Ｄ変換器／Ｄ／Ａ変換器２５２、２５４、２５６と、第２のルータ２５８と、第２のＤＳＰエンジン２６０とを備える。第１及び第２のルータ２１６、２５８は、ＤＳＰエンジン２１８、２６０のそれぞれの筐体に内蔵されている。ルータ２１６、２５６は、それぞれ１００Ｍｂｐｓリンクポート及びギガビットリンクポートの両方を備えている。

フロントオブハウス設備セット２１０内のＡ／Ｄ変換器／Ｄ／Ａ変換器２１２及びマルチトラックレコーダ２１４は、それぞれ１００Ｍｂｐｓのポイントツーポイント物理層リンクによって第１のルータ２１６に接続されている。

舞台設備セット２５０内のＡ／Ｄ変換器／Ｄ／Ａ変換器２５２、２５４、２５６は、それぞれ１００Ｍｂｐｓのポイントツーポイント物理層リンク２３７によって第２のルータ２５８に接続されている。また、Ａ／Ｄ変換器／Ｄ／Ａ変換器２５２、２５４、２５６と第２のルータ２５８間の１００Ｍｂｐｓのポイントツーポイント物理層リンク２３７は、Ａ／Ｄ変換器／Ｄ／Ａ変換器２５２、２５４、２５６の遠隔からの利得制御及びミュート制御のために用いられる補助データ（各方向において約５Ｍｂｐｓに制限される）用のパスも提供する。

第１のルータ２１６と第２のルータ２５８は、マルチモード光ファイバ上で動作する、本発明に基づく２本の平行なギガビットポイントツーポイント物理層リンク（ギガビットリンク）２３１、２３３を介して通信する。ＤＳＰエンジン２１８、２６０は、ギガビットリンク２３１、２３３上を転送されるイーサネットの制御及び状態データによって制御される。

第１のルータ２１６の補助データポート２２２は、イーサネットリンク２３５によってフロントオブハウスコンソール２２０に接続されている。これにより、フロントオブハウスコンソール２２０は、第１のルータ２１６を遠隔制御する。第１及び第２のルータ２１６、２５８は、図１に示す原理に基づいて動作する。

舞台設備セット２５０内のＡ／Ｄ変換器／Ｄ／Ａ変換器２５２、２５４、２５６は、マイク入力、及びフロントオブハウス出力をモニタリングするために、第２のルータ２５８に接続されており、一方、フロントオブハウス設備セット２１０内のＡ／Ｄ変換器／Ｄ／Ａ変換器２１２は、アナログインサート（舞台から受け取った信号に対応する）をモニタリングするために、第１のルータ２１６に接続されている。

図２に示すライブ音響システムの構成では、システムクロックだけではなく、全てのオーディオデータ及び制御データは、１００Ｍｂｐｓ及びギガビット物理層リンクを介して伝送される。

システムが９６ｋＨｚの２４ビットＰＣＭモードで動作している場合（表１参照）、各１００Ｍｂｐｓリンクでは、６サンプル分の待ち時間が生じ、各ギガビットリンク２３１、２３３は、２サンプル分の待ち時間が生じる。

具体例として、図２に示すライブ音響システムにおける待ち時間に関して、最長経路（critical path）について検討する。最長経路は、舞台設備セット２５０から、Ａ／Ｄ変換器／Ｄ／Ａ変換器２１２のアナログインサートを介して、フロントオブハウス設備セット２１０に至り、舞台設備セット２５０に戻るまでの経路である。この経路の各段において生じる待ち時間の詳細について以下の表３に示す。表３に示すように、１００Ｍｂｐｓ及びギガビット物理層リンク、及び２つのルータ２１６、２５８の全てが起因した総待ち時間は、２９２μｓに達する。これは、標準のＡ／Ｄ変換器／Ｄ／Ａ変換器の典型的な待ち時間に比べて非常に短い。なお、例えば音楽録音及び映画、又はテレビジョン放送のポスト編集システム（post-production system）のような他の大規模デジタルミキシングコンソール用途にも、図２に示すライブ音響システムと同様の手法に基づき、１００Ｍｂｐｓ及びギガビット物理層リンクを適用することができる。

図３は、本発明に基づく高分解能オーディオワークステーションの構成を示すブロック図である。この構成は、ワークステーション３１０と、高分解能のＡ／Ｄ変換器／Ｄ／Ａ変換器３２０とを備え、ワークステーション３１０は、システムユニット３１２と、キーボード３１４を有し、高分解能のＡ／Ｄ変換器／Ｄ／Ａ変換器３２０は、１台の８チャンネル１ビット２．８２２４ＭＨｚ変換器モジュール３２２と、３台の８チャンネル２４ビット３５２．８ｋＨｚＰＣＭ変換器モジュール３２４、３２６、３２８とを有する。更に、この構成は、ルータ３３０を備え、ルータ３３０は、４台の変換器モジュール３２２、３２４、３２６、３２８のそれぞれへの４本の１００Ｍｂｐｓポイントツーポイントリンクと、ワークステーション３１０のシステムユニット３１２内のペリフェラルコンポーネントインターコネクト（peripheral component interconnect：ＰＣＩ）カードにルータ自身を接続するギガビットリンク３３３とを有する。ギガビットリンク３３３は、Ａ／Ｄ変換器／Ｄ／Ａ変換器３２０とワークステーション３１０間で、３５２．８ｋＨｚＰＣＭ及び２．８２２４ＭＨｚ１ビットオーディオストリームの全てを転送する。ワークステーション３１０は、ルータ３３０と、４台の変換器モジュール３２２、３２４、３２６、３２８のそれぞれの動作を制御するために用いられる。制御データは、ルータ３３０の補助データルーティング平面上を通過する。また、図２に示すライブ音響システムと同様に、全てのオーディオのクロックは、１００Ｍｂｐｓ及びギガビット物理層リンクを介して送受される。

図４は、本発明に基づくオーディオ放送スタジオの構成を示すブロック図である。中央機器室（central equipment room）４１０と制作スタジオ４５０は接続されている。ルータ４１２は、中央機器室４１０内に設置されている。制作スタジオ４５０は、信号プロセッサ４５２と、ＡＥＳ３フォーマットのデジタルスタジオ入力を受け取り、モニタリング出力を出力するＡＥＳ３インタフェース４５４と、アナログスタジオ入力を受け取り、モニタリング出力を出力するＡ／Ｄ変換器／Ｄ／Ａ変換器４５６とを含む複数の設備を有する。信号プロセッサ４５２、ＡＥＳ３インタフェース４５４及びＡ／Ｄ変換器／Ｄ／Ａ変換器４５６は、それぞれ、スタジオルータ４５８への１００Ｍｂｐｓリンクを有する。スタジオルータ４５８には、ギガビットリンク４６１を介してオンエア制御コンソール４６０が接続されている。更なるギガビットリンク４６３によって、スタジオルータ４５８は中央機器室４１０内のルータ４１２に接続されている。ギガビットリンク４６３の光ファイバの長さは、最大５００ｍである。更に、中央機器室４１０内のルータ４１２は、制作スタジオ４５０からのギガビットリンク４６３に加えて、他の６つのスタジオへの独立したギガビットリンク４６５と、外部の設備へのワイドエリアネットワーク（ＷＡＮ）ギガビットリンク４６７とを有する。この構成の各ギガビットリンクは、スタジオから中央機器室４１０内のルータ４１２に、３８４チャンネルの４８ｋＨｚＰＣＭオーディオを伝送する（表２参照）。

上述のように、１００Ｍｂｐｓ物理層リンクは、カテゴリ５ケーブルを使用し、オーディオデータの送信と受信のために２本の信号対を使用し、残る２本の予備の信号対は、高周波サンプリングクロックをそれぞれの方向に伝送する。なお、ギガビット物理層リンクの場合、カテゴリ５ｅ／６ケーブルには、クロック信号を専用に伝送するための予備のリンクはなく、光インタフェースには、各方向毎に、１つの受光口（bearer）しかない。したがって、本発明では、ギガビットリンクにおいて、クロック情報を伝送するための他の方法を提供する。ギガビットリンクを、最大で４つの非同期オーディオサンプリングクロックドメイン（asynchronous audio sample clock domain）を搬送するように構成する。これらの４つのサンプリングクロックをオーディオ「ベースクロック（audio base clock）」と呼ぶ。なお、本明細書では、「ベースクロック」という用語は、クロック信号を指す一般的な意味で使用し、音響工学の分野で定義されているような如何なる特定の意味にも関係しない。この構成に基づく４つの可能なオーディオベースクロックは、以下の通りである。

ベースクロックＡ：４４．１ｋＨｚ±１００ｐｐｍ（１００万分の１）
ベースクロックＢ：４８ｋＨｚ±１２．５％
ベースクロックＣ：４４．１ｋＨｚ±１２．５％
ベースクロックＤ：４８ｋＨｚ±１００ｐｐｍ
したがって、可能な最小ベースクロック周波数は、３８．５８７５ｋＨｚ（４４．１ｋＨｚ−１２．５％）であり、可能な最大ベースクロック周波数は、５４ｋＨｚ（４８ｋＨｚ＋１２．５％）である。多くの実際の装置（implementations）が±１２．５％の動作をサポートしないので、ベースクロックＡは、互換性を保証にするために、常に、±１００ｐｐｍで動作するように構成する。各オーディオストリーム（表２参照）は、４つの可能なベースクロックのうちの１つに同期しなければならない。各オーディオデータストリームには、適切なサンプリングクロックレートを実現するために、オーディオベースクロックに乗算する係数を指定するサンプリングレート乗数（sample rate multiplier）を割り当てる。表２に示す使用可能な各サンプリングレートについて、関連するベースクロック及びサンプリングレート乗数を以下の表４に示す。

なお、特定の実施例において、必ずしも、４つのベースクロックの全てを用いられなければならないというわけではない。例えば、以下の表５に示すように、３つの異なるサンプリングレートを有するオーディオパスを有するオーディオシステムもある。この実施例では、オーディオベースクロックＣ及びＤは、使用されず、ベースクロックＡは、（異なるサンプリングレート乗数によって）２つの異なる入力データストリームに関連付けられている。

ギガビット物理層リンクでは、各オーディオベースクロック用のクロック情報を、オーディオフレームヘッダの部分に格納する。１２５ＭＨｚの周波数を有する物理層のクロックは、４つのオーディオベースクロックのそれぞれのオーディオベースクロックタイミング情報を搬送するために使用する。

図５は、フレームヘッダ内に４つの全てのベースクロック用のタイミング情報を含む、本発明に基づくオーディオフレームの構造を示す図である。オーディオフレームは、合計９１９６オクテットのデータを含む。ヘッダデータ５１０の最初の２６オクテットは、８オクテットのＩＥＥＥ８０２．３プリアンブルデータと、６オクテットのメディアアクセス制御（Media Access Control：ＭＡＣ）送信元アドレスフィールド及びＭＡＣ宛先アドレスフィールド（ポイントツーポイントリンクの場合は無視される）と、ジャンボフレームの有効性を指定する２オクテットのデータと、ＭＡＣタイプを指定する２オクテットのデータと、プロトコルＩＤを指定する２オクテットのデータとからなる。ＭＡＣは、データのカプセル化及びメディアアクセス管理機能（衝突回避及び処理）を有するイーサネットプロトコル層である。ヘッダデータの次の部分は、４オクテットのベースクロックＡ用タイミング情報ヘッダ５２０と、４オクテットのベースクロックＢ用のタイミング情報５３０と、４オクテットのベースクロックＣ用のタイミング情報ヘッダ５４０と、４オクテットのベースクロックＤ用のタイミング情報ヘッダ５５０とからなる。ペイロードデータ５６０は、３６６×２００ビットブロックとして構成された９１５０オクテットからなる。

図６は、タイミング情報ヘッダ５２０、５３０、５４０、５５０のうちの１つの内容を代表的に示している。４オクテットのタイミング情報は、送信機において、オーディオフレームヘッダの最後と、次のオーディオベースクロック「イベント」との間に出現する１２５ＭＨｚのギガビット物理層クロックのエッジの数を特定する１５ビットの値である「エッジ１カウント（edge 1 count）」を含む。また、タイミング情報は、フレームヘッダの最後から、１つおいて隣の（すなわち後続の）オーディオベースクロックイベントまでに出現する１２５ＭＨｚのギガビット物理層クロックエッジの数を特定する１５ビットの値である「エッジ２カウント（edge 2 count）」を含む。

なお、オーディオベースクロック「イベント」は、実際には、オーディオベースクロックエッジではなく、９．６４ｋＨｚ〜１３．５ｋＨｚの周波数である、対応するベースクロック周波数の１／４の周波数を有するクロックに対応するクロックエッジである。上述のように、オーディオベースクロック周波数範囲は、３８．５８７５ｋＨｚ〜５４ｋＨｚである。第１のオクテットの最上位ビット及び第３のオクテットの最上位ビットは、同期フラグである。同期フラグは、関連したベースクロックイベントがオーディオベースクロックを２０４８で除算した値に等しい周波数を有する同期マーカに同期したことを、示している。これらの同期マーカは、待ち時間制御のために用いられる。

タイミング情報をどのように導出するかを図７を用いて説明する。図７に示すように、フレームヘッダの最後と、次のベースクロックイベント７１０との間には、３個の物理層クロックエッジがあり、一方、このフレームヘッダの最後と、１つおいて隣のベースクロックイベント７２０との間には、６＋３、すなわち合計９個の物理層クロックエッジがある。したがって、この簡略化された具体例では、「エッジ１カウント」の値は、３（十進法）であり、「エッジ２カウント」の値は、９（十進法）である。物理層クロックの周波数は１２５ＭＨｚであり、（オーディオベースクロック）／４の周波数範囲は、９．６４〜１３．５ｋＨｚであるので、実際のカウント値は、これより遙かに大きいことは明らかである。

ギガビットリンクの物理層にデータを送信し、及びギガビットリンクの物理層からデータを受信する構成を図８に示す。この構成は、フィールドプログラマブルゲートアレー（field programmable gate array：以下、ＦＰＧＡという。）８１０と、並直列変換器／直並列変換器８２０と、送信／受信モジュール８３０と、光リンクインタフェース８４０とを備える。ＦＰＧＡ８１０は、従来のイーサネットシステムにおけるＭＡＣの役割を担い、したがって、データのカプセル化及びメディアアクセス管理の機能を実行する。ＦＰＧＡ８１０は、送信と受信を同時に実行し、全二重データ接続を実現する。データは、１０ビット幅の送信データバス及び１０ビット幅の受信データバスを介して、ＦＰＧＡ８１０と並直列変換器／直並列変換器８２０間で送受される。データは、ギガビット物理層の１２５ＭＨｚのクロックレートで、ＦＰＧＡ８１０から１０ビットデータバスに出力される。送信／受信モジュール８３０は、光リンクインタフェース８４０を介して物理層に出力するデータを準備する。図７のエッジカウントイベント７１０、７２０は、送信機において、相対的に適切に調整する必要があり、１０ビットのヘッダデータ部分の出力と１０ビットのペイロードデータ部分の出力との間に遷移があったときに、１０ビットの信号は、クロックに従って、すなわち時間に関連して、並直列変換器／直並列変換器８２０に出力される。これにより、パイプライン遅延及び１０ビット符号化にかかる時間が補償される。同様に、オーディオサンプリングクロックを再生するときは、受信機は、パイプライン遅延及び１０ビット復号化の遅延を補償する必要がある。

図９は、送信機と受信機の間で、４つの可能なベースサンプリングクロックの１つに各オーディオデータストリームを関連付けるデータを含むコンフィグレーションデータを通信する手順を説明するフローチャートである。処理は、ステップ９１０から開始され、ここで、ギガビット物理層リンクを初期化する。なお、送信装置及び受信装置がそれらのオーディオサンプリングクロックに同期するまでは、オーディオデータのスループットは起こらない。そして、ステップ９２０において、コンフィグレーションブロック（configuration block）の伝送を開始する。コンフィグレーションブロックは、リンクの開始の直後から、周期的（Ｐ個の物理層クロックサイクル毎に）に送信する。各コンフィグレーションブロックは、以下のデータを含む。

・各オーディオストリームのオーディオモード（表５のサンプリングレート乗数を含む）
・各オーディオデータストリームのベースクロック選択（４つの可能なベースクロックからの選択）
・各ベースクロックの公称周波数を指定するデータ
・各ベースクロックの公差（±１００ｐｐｍ及び±１２．５％のいずれか）
・受信機が有効なコンフィグレーションブロックを受信したこと、及び受信機が要求されたオーディオモードで動作できることを示すフラグフィールド（フラグフィールドは送信機ではなく受信機によって提供される）
ステップ９３０において、送信機は、送信したコンフィグレーションの確認応答として、有効なコンフィグレーションブロックが受信機から返信されたか否か判定する。受信機が、要求したオーディオモードを処理することができる場合、確認応答コンフィグレーションブロックのインジケータフラグは、このことを確認するように設定される。ステップ９３０において、受信機からの確認応答コンフィグレーションブロックがないと判定した場合、処理は、ステップ９２０に戻り、送信機は、コンフィグレーションデータブロックを受信機に周期的に送信し続ける。一方、ステップ９３０において、確認応答コンフィグレーションブロックが受信されたと判定した場合、処理は、ステップ９４０に進み、送信機は、更にもう１つのコンフィグレーションブロックを送信する。確認応答コンフィグレーションブロックを受信し、ステップ９４０において更にもう１つのコンフィグレーションブロックを送信した送信機は、ステップ９５０において、オーディオデータブロック及び補助データブロックの送信を開始する。補助データフレームは、本発明に基づくギガビットリンクのオーディオフレーム間で送信される。

オーディオデータ及び補助データの送信は、コンフィグレーションブロックパラメータが変化しない限り継続される。一方、ステップ９６０において、１つ以上のコンフィグレーションブロックパラメータが実際に変更されていると判定した場合、処理は、ステップ９２０に戻り、送信機は、変更されたコンフィグレーションブロックを受信機に周期的に送信する。なお、この構成において、コンフィグレーションデータは、リンクの開始時及びコンフィグレーションデータパラメータが変化したときに、専用のデータブロックで送受されるが、変形例として、例えば、補助データフレーム又はオーディオフレームヘッダにコンフィグレーションデータを含ませてもよい。

図１０は、オーディオベースクロックを再生する受信機の構成を示すブロック図である。この構成は、数値制御発振器（Numerically Controlled Oscillator：以下、ＮＣＯという。）１０１０と、電圧制御発振器（Voltage Controlled Oscillator：以下、ＶＣＯという。）ベースの位相同期ループ（Phase Locked Loop：以下、ＰＬＬという。）１０２０と、ＮＣＯカウンタ１０３０と、物理層（ＰＨＹ）クロックカウンタ１０４０と、ＮＣＯコントローラ１０５０と、フレーム受信／処理ユニット１０６０とを備える。オーディオベースクロック用のタイミング情報は、図５及び図６に示すように、オーディオフレームのヘッダデータ内に格納されている。このタイミング情報は、ギガビットリンクの１２５ＭＨｚの物理層クロックに対して可能な４つのベースクロックのそれぞれの２つのエッジカウントを含んでいる。各エッジカウントイベントは、対応するベースクロックの周波数の１／４の周波数を有するクロックのクロックエッジを表す。したがって、（（オーディオベースクロック）／４イベント）の周波数は、９．６４ｋＨｚ〜１３．５ｋＨｚとなり、１２５ＭＨｚの物理層クロックを用いるオーディオベースクロックイベントをサンプリングする結果として生じる少なくとも８ｎｓ（８×１０^−９ｓ＝１／（１２５×１０^６Ｈｚ））のジッタを有する。受信タイミングデータは、ＰＬＬ１０２０に供給され、ＰＬＬ１０２０は、このジッタを除去するとともに、使用可能なオーディオサンプリングクロック周波数に乗算する。図１０に示す受信機のフレーム受信／処理ユニット１０６０は、タイミング情報ヘッダ５２０、５３０、５４０、５５０からタイミング情報を抽出し、順次、各ベースクロックについて、受信フレームからエッジカウント値７１０をＰＨＹクロックカウンタ１０４０にロードする。また、受信した１２５ＭＨｚの物理層クロック信号は、入力としてＰＨＹクロックカウンタ１０４０に供給され、このＰＨＹクロックカウンタ１０４０のクロックとして用いられる。ＮＣＯ１０１０には、受信機の１２５ＭＨｚのマスタクロックが入力として供給される。ＮＣＯ１０２０からは、オーディオベースクロックの周波数を６４倍した周波数を有するクロック信号が出力され、このクロック信号は、ＮＣＯカウンタ１０３０とＶＣＯベースのＰＬＬ１０２０の両方に供給される。ＮＣＯコントローラ１０５０は、ＮＣＯカウンタ１０３０の値とＰＨＹカウンタ１０４０の値間の比較に基づいて、ＮＣＯ１０１０の周波数を制御する。具体的には、ＮＣＯカウンタ１０３０が０を示したときに、ＰＨＹクロックカウンタ１０４０のカウント値が１以上である場合、ＮＣＯ１０１０の周波数を上げ、一方、ＮＣＯカウンタ１０３０のカウント値が０になったときに、ＰＨＹクロックカウンタ１０４０のカウント値が０より小さい場合、ＮＣＯ１０１０の周波数を下げる。一方、ＮＣＯカウンタ１０３０及びＰＨＹクロックカウンタ１０４０カウント値が等しい場合は、周波数を調整する必要はない。ＮＣＯ１０１０の出力は、ＶＣＯベースのＰＬＬ１０２０に供給され、ＰＬＬ１０２０は、ジッタを除去したクロック信号を受信機のマスタＰＬＬに供給する。ＮＣＯ１０１０は、ＶＣＯベースのＰＬＬ１０２０のＶＣＯに供給する十分に高い周波数のベースクロックを得るために必要とされる。ＶＣＯベースのＰＬＬ１０２０は、クロック信号を受信機のクロックマスタの高性能ＰＬＬに用いることができるように、ベースクロックジッタを許容できる低いレベル（例えば５００ｐｓ、すなわち５００×１０^−１２ｓ未満）までに減衰させる。

図５を参照して説明したように、オーディオデータは、ギガビットリンクの物理層を介して、合計４２オクテットのヘッダデータと９１５０オクテットのオーディオペイロードデータとからなるオーディオデータフレームで転送される。以下の表６は、ギガビットリンクオーディオフレームフォーマットの概要を示している。

オーディオデータペイロードは、９１５０オクテットからなり、リンクを介して送信するために、独立した２００ビット（２５オクテット）のブロックに分割される。各ブロックは、ギガビットリンクに亘る８つのデータ伝送パスの１つに対応する１９２ビットのオーディオペイロードデータと、８ビットのブロックラベルとからなる。８ビットのブロックラベルは、以下の情報を特定する。

・オーディオペイロードデータが関連付けられているギガビットリンクのデータ伝送パス
・ブロック内のオーディオデータが、送信機における（オーディオベースクロック／２０４８）同期フラグに対応したオーディオフレームの最初から始まっているか否かを示すオーディオストリーム同期マーカ（Audio Stream Synchronisation Marker：ＡＳＳＭ）
ギガビットリンクの８つの独立したそれぞれのデータ伝送パスは、送信機内の関連したＦＩＦＯ（ファーストインファーストアウト）バッファと、受信機内の対応したＦＩＦＯバッファとを有する。

図１１は、本発明に基づくギガビットリンク送信機のバッファリング及びフレーム組立の構成を示すブロック図である。この構成は、それぞれがギガビットリンクの各データ伝送パスの１つに対応した、８つからなる一連のＦＩＦＯバッファ１１１０−１〜１１１０−８と、ブロックラベル発生器１１２０と、ＦＩＦＯ読出コントローラ１１３０と、フレーム送信コントローラ１１４０と、マルチプレクサ１１５０と、ダミーデータソース１１６０と、フレームヘッダソース１１７０とを備える。８つのＦＩＦＯバッファ１１１０−１〜１１１０−８のそれぞれは、対応する入力オーディオデータストリームのデータを受け取るように構成されている。入力オーディオストリームからのデータは、異なるデータフォーマット及びサンプリングレートを有することができ、各データフォーマットは、上述した表２から選択される。ＦＩＦＯ読出コントローラ１１３０は、バッファ順序シーケンスに基づいて切換スイッチ１１３２を切り換えることによって、一連のＦＩＦＯバッファ１１１０−１〜１１１０−８のそれぞれから順番に１９２ビットのデータブロックを読み出す。この特定の構成では、シーケンスの順序は、８つのＦＩＦＯバッファ１１１０−１〜１１１０−８のそれぞれを順番に循環する順序である（すなわち、バッファリング順序は、周期的である）。ＦＩＦＯ読出コントローラ１１３０は、フレーム送信コントローラ１１４０の状態に基づいて、フレーム送信シーケンス内の適切な位置で、データを読み出すＦＩＦＯバッファを選択する。

しかしながら、特定のＦＩＦＯバッファがＦＩＦＯ読出コントローラ１１３０によって選択されたときに、ＦＩＦＯバッファの現在の占有レベルは、データブロックをＦＩＦＯバッファから読み出してマルチプレクサ１１５０に供給し、データ伝送ストリームとして出力するためには、所定の閾値以上である必要がある。ここで、ＦＩＦＯバッファ内のデータが不十分な場合（すなわち、占有レベルが所定の閾値以下の場合）、ＦＩＦＯ読出コントローラ１１３０は、ダミーデータソース１１６０からのデータパスをマルチプレクサ１１５０に接続するように切換スイッチ１１３２を設定し、これにより、現在選択中のＦＩＦＯバッファからのデータに代えて、トランスポートデータストリーム内の対応する位置にダミーデータのブロックを挿入する。なお、本発明に基づく代替的構成例では、データストリームに挿入するための、識別子を有するダミーデータを積極的に生成しなくてもよい。これに代えて、例えば、物理層が、フレームペイロードのブロック間に有効なギャップができるように、データを出力し、これにより、積極的に生成したダミーデータブロックと同様にデータフローを平滑化する機能を果たすことができる。

ブロックラベル発生器１１２０は、ＦＩＦＯバッファ１１１０−１〜１１１０−８の１つから読み出された各オーディオデータブロックに８ビットのブロックラベルを関連付ける。ブロックラベルは、関連するブロックの前に送信され、これにより、受信機は、入力データをどのＦＩＦＯバッファにルーティングすべきかを前もって決定することができる。フレーム送信コントローラ１１４０は、フレーム送信状態を監視し、フレーム送信のタイミングを制御する。フレームヘッダソース１１７０は、各データフレームの始めに、オーディオフレームのヘッダデータ（４２オクテット）をマルチプレクサ１１５０に供給する。マルチプレクサ１１５０は、オーディオデータフレームを含むデータ伝送ストリームを、伝送のために、ギガビットイーサネットリンクの物理層に供給する。

図１１に示す送信機における、本発明に基づく伝送バッファリング及びフレームの組立処理のフローチャートを図１２に示す。ステップ１２１０において、バッファインデクスｊを０に初期化し、ステップ１２２０において、ｊを１インクリメントし、８つのＦＩＦＯバッファのうちの１番目のＦＩＦＯバッファ１１１０−１を選択する。ステップ１２３０において、ＦＩＦＯ読出コントローラ１１３０（図１１参照）は、バッファｊの占有レベルが１９２ビット（所定の閾値）以上であるかを判定する。この条件が満たされない場合、ステップ１２４０において、ＦＩＦＯ読出コントローラ１１３０は、切換スイッチ１１３２をダミーデータソース１１６０に切り換え、１９２ビットのダミーデータを読み出す。ステップ１２４２において、オーディオペイロードデータとダミーデータブロックを区別するために、８ビットの一意的な識別子をダミーデータに関連付ける。一方、ステップ１２３０において、選択されたＦＩＦＯバッファの現在の占有レベルが所定の閾値以上であると判定された場合、処理は、ステップ１２５０に進み、ＦＩＦＯ読出コントローラ１１３０の制御の下で、１９２ビットのオーディオペイロードデータをＦＩＦＯバッファから読み出す。次に、ステップ１２５２において、入力データストリームｊを特定する適切な８ビットのブロックラベルをオーディオペイロードデータに関連付ける。この８ビットのブロックラベルは、ルーティングデータもプロトコルデータも含んでいない。ステップ１２６０において、ステップ１２５２で得られた２００ビットのダミーデータブロックと、ステップ１２４２で得られた２００ビットのオーディオデータブロックのいずれかをマルチプレクサ１１５０に供給し、ステップ１２７０において、これらのブロックをギガビットイーサネット物理層上の伝送データストリームとして出力する。そして、処理は、ステップ１２２０に戻り、ｊの値をインクリメントし（ｊ＝８の場合は、シーケンス順序における第１のバッファに対応する１にｊをリセットする）、選択の順序における次のＦＩＦＯバッファに移行し、処理を続行する。代替的構成として、データブロックの伝送開始時において、閾値が、ブロックの終わりまでには１９２ビットのデータが供給されることを保証できる程度に十分大きければ、閾値は、１９２ビット未満であってもよい。更に、代替的構成として、ＦＩＦＯバッファの順序は、循環的ではなく、擬似ランダム的であってもよい。なお、循環的なバッファ順序は、代替的構成におけるバッファ順序に比べて、受信機のバッファリング要求を低くできるので、待ち時間を最も短くできるという利点がある。

図１３は、図１１に示す送信機に対応した受信機におけるフレーム受信及びバッファリングの構成の代表的な部分を示すブロック図である。図１３では、８つのバッファ受信構成のうちの代表的な１つを示している。この構成は、復号ユニット１３１０と、受信機ＦＩＦＯバッファ１３２０−１と、クロック抽出ユニット１３３０と、単安定カウンタ１３４０とを備える。復号ユニット１３１０は、ギガビットリンクの物理層を介して伝送されてきたフレーム化されたデータを受信し、オーディオフレームのヘッダデータ（上述の表６参照）を用いて、フレーム化されたデータを復号する。復号ユニット１３１０は、オーディオデータブロックの８ビットのブロックラベルを用いて、オーディオペイロードデータブロックがどの入力オーディオデータストリームに関連付けられているかに基づき、受信機の８つのＩＦＯバッファの適切な１つにオーディオペイロードデータを供給する。図５、図６及び図７を参照して、先に説明したオーディオサンプル同期メカニズムを採用することにより、ギガビットリンクの両端において（伝播遅延のための僅かな位相オフセットは無視する）、オーディオサンプリングクロックの位相とマスタクロックの周波数は実質的に同じになる。送信機において、（オーディオベースクロック）／２０４８の同期マーカと同時に、ローカルのオーディオシステムから受信されるオーディオペイロードサンプルは、タイミング情報ヘッダ内のフィールド（図６参照）によって標識が付けられている。この同期マーカは、受信機の対応するＦＩＦＯバッファ１３２０−１によって用いられる。タイミング情報（図６参照）によって特定される、オーディオフレームヘッダ内の同期フラグの出現は、受信機内の単安定タイマ１３４０をトリガし、単安定タイマ１３４０は、リンクの所定の待ち時間に等しいタイムアウト遅延を発生する。受信機からのオーディオ出力は、単安定タイマ１３４０のタイムアウト遅延が終了するまで禁止される。すなわち、同期マーカのセットを有するオーディオサンプルが受信機のＦＩＦＯバッファ１３２０−１内に存在し、単安定カウンタ１３４０がタイムアウト値が終了したことを示すと、受信機のＦＩＦＯバッファ１３２０−１からの同期オーディオデータ出力が開始される。単安定タイマ１３４０によって実現されるタイムアウト遅延は、ギガビットリンクを介した伝播及び処理の両方による最大遅延よりも、若干長く設定される。可変のサンプリングレートをサポートするためには、タイムアウト遅延は、絶対時間の値ではなく、オーディオサンプルの数として設定される。

図１４Ａは、オーディオフレームペイロードがギガビットリンクを介してどのように伝送されるかを説明するためのタイミングチャートである。パケット伝送では、データはバースト的に伝送される。オーディオフレームＮのデータ（ヘッダ及びペイロード）は、ギガビットイーサネットリンクを介して、１ギガビット／秒（２０％のオーバヘッドを有する１．２５Ｇｂｐｓ）の「瞬間的な」伝送レートで伝送される。瞬間的なデータ伝送レートは、時間尺度Ｔ_{ｆｒａｍｅ}に対するデータ転送レートに対応している。受信機では、オーディオデータは、関連するベースクロック周波数に対応したそれぞれのデータ転送レートで、８つの独立した連続データストリームとして出力される。なお、乗数（表４参照）は、チャンネル数が出力データ転送レートを補償するように変更されるため、この出力データ転送レートに影響しない。

図１４Ｂは、パケット化されたオーディオデータペイロード（フレームヘッダを除く）の瞬間的なデータフローを、８つのチャンネルのうち３つのチャンネルの連続したデータフローと共に示すタイムチャートである。図１４Ｂに示すように、８つの全てのチャンネルからのオーディオペイロードデータは、フレームペイロード伝送時間（ヘッダ伝送時間を減算するため、図１４ＡのＴ_{ｆｒａｍｅ}より短い）の間に伝送される。各バーストのオーディオペイロードデータは、受信機において、８つのストリーミングされた出力データチャンネルに振り分けられ、各データブロックの適切な出力チャンネルは、関連するブロックラベルによって指定される。図１４Ｂには、瞬間的なデータフローと共に、８つのストリーミングされた出力データチャンネルのうちの代表的な３つの出力データチャンネルの連続出力データフローを示している。図１４Ｂにおける３つのチャンネルのそれぞれは、すなわちチャンネル２、チャンネル３、チャンネル７は、（表２に示したフォーマットから選択された）異なるオーディオフォーマットに対応したデータを搬送する。したがって、３つのチャンネルのストリーミングされたデータ転送レートは異なる。この具体例では、チャンネル２が最も高い出力データ転送レートを有する。なお、バースト内の瞬間的な伝送レートは、フレーム間のギャップを補償し、連続した出力データ転送レートを確実に維持するために、十分高くなくてはならない。

したがって、オーディオフレームに含まれる１チャンネル当たりのビットの総数をＴ_ａｖｅ（Ｔ_{ｆｒａｍｅ}及びフレーム間ギャップ時間Ｔ_ｇａｐの和）で除算することによって得られる「平均データ転送レート」が、８つのチャンネルの全ての連続するデータ転送レート以上でなくてはならないという待ち時間の制約条件がある。したがって、課せられる待ち時間制約条件は、以下の通りである。

Ｔ_ａｖｅ（＝Ｔ_{ｆｒａｍｅ}＋Ｔ_ｇａｐ）に亘って平均化された１チャンネル当たりのオーディオペイロードのデータ転送レート≧受信機における（連続した）最大出力オーディオデータ転送レート
この場合、受信機における最大出力オーディオデータ転送レートは、各方向において合計３８４チャンネル（１ストリーム当たり４８のチャンネル）を有する、表２の（４８ｋＨｚ＋１２．５％＝５４ｋＨｚ）における２４ビットＰＣＭのオーディオフォーマット（２４ビットのオーディオ＋４ビットのＡＥＳ３メタデータ）に対応する。この場合、最大出力オーディオデータ転送レートは、２８ビット×４８チャンネル×５４ｋＨｚ＝７２．６Ｍｂｐｓである。また、オーディオフレーム伝送時間＝９１９６×８ビット／１Ｇｂｐｓ＝７３．５μｓであり、補助データ伝送時間＝１５４０×８ビット／１Ｇｂｐｓ＝１２．３μｓである。したがって、ギガビットリンクの潜在的に同等な連続するデータ転送レートは、（１９２ビット×３６６／８＝８７８４ビット）／（７３．５＋１２．３μｓ）＝１０２．４Ｍｂｐｓである。したがって、この構成では、ギガビットリンクは、許容可能なレベルの待ち時間で最大データ転送レートをサポートするために必要とされる性能を上回る能力を有する。

上述のように、待ち時間制約条件は、潜在的に同等な連続したデータ転送レート（１０２．４Ｍｂｐｓ）が、最大データ転送レート（７２．６Ｍｂｐｓ）よりも高くならなくてはならいという条件である。最大データ転送レートを下回る入力データストリームに対しては、オーディオデータストリームのペイロードにヌルデータを挿入することにより、最大データ転送レートと、特定の入力データストリームの実際のデータ転送レートの間の差分を補償することができる。これにより、入力データストリームの物理層リンクを介するデータフローをより平滑化ことができる。

図１５は、２つのオーディオデータフレームと、挿入された補助データフレームとを含むギガビットリンク上のフレーム伝送シーケンスを示している。各オーディオデータフレームは、４２オクテット（３３６ビット）のヘッダデータと、３８８個の２００ビットブロック（２００ビットブロック当たり８ビットのブロックラベルを含む）のペイロードデータとからなる。挿入される補助データフレームは、合計１５４０オクテット（１２３２０ビット）からなる。オーディオデータシステムは、満足に動作するためには、非常に短い待ち時間（１００μｓ未満）が必要である。全体的な待ち時間は、オーディオペイロードデータのトランスポートストリームにおける中断の最大継続時間に略々比例すると考えることができ、この中断は、例えば、フレーム間ギャップ及び連続したオーディオフレーム間の補助データフレームの伝送に起因するものである。待ち時間制約条件を満たすためには、送信機のＦＩＦＯバッファは、少なくとも、オーディオデータの中断を埋めるのに十分な容量を有する必要がある。なお、送信機におけるバッファリングは、待ち時間を生じるので、バッファ容量は、できるだけ小さき維持することが望ましい。図１５に示すように、バッファ容量は、１つのオーディオフレームのオーディオペイロード伝送の最後と、次のオーディオフレームのオーディオペイロード伝送の最初との間のギャップを埋めるのに十分なデータをバッファリングできる容量でなければならず、さらに、補助データフレームの伝送のための所要時間とオーディオフレームヘッダを伝送するためにかかる時間を確保しなければならない。この構成では、２つのオーディオフレームの間で最大サイズの補助データフレームが伝送されると仮定すると、オーディオデータ伝送における最大のギャップは、１２．９μｓである。

受信機において、様々な連続した出力オーディオデータ転送レートに対応するためには、フレーム間ギャップがあるのにも拘わらず、連続したデータ出力を維持するように、最大出力データ転送レートを検討しなければならない。なお、この最大データ転送レートより低いデータ転送レートで出力されるオーディオストリームについては、ダミーデータブロックを用いて、ペイロードデータフローを平滑化して、オーディオペイロードデータが、要求される連続した出力データ転送レートに一致するデータ転送レートで受信機に到着するようにすることができる。また、上述した待ち時間制約条件を満たすために必要とされる容量を超える容量のリンクでは、ダミーデータビットをオーディオフレームペイロードに挿入してもよい。ダミーデータからなるブロックのトランスポートデータストリームへの挿入は、図１１を用いて説明した通りである。

図１６Ａ及び図１６Ｂは、本発明に基づき、図１１に示すマルチプレクサ１１５０に供給されるデータブロックのシーケンスを示す図である。図１６Ａでは、８個の入力データストリームの全てが最大データ転送レートで伝送されており、マルチプレクサ１５５０に供給されるデータブロックは、送信機の８つのＦＩＦＯバッファ１１１０−１〜１１１０−８のそれぞれから読み出したオーディオペイロードデータのブロックからなる。この場合、ギガビットリンクの容量は、リンクの最大データ転送レートに対応することができ、如何なるダミーデータブロックもマルチプレクサ１１５０に供給されない。一方、図１６Ｂは、ストリーム０及びストリーム６が、最大データ転送レートを下回るオーディオフォーマットに関係するとともに、ストリーム１〜ストリーム５及びストリーム７が最大データ転送レートを有する場合に、マルチプレクサ１１５０に供給されるデータブロックのシーケンスを示している。この場合、ＦＩＦＯバッファの出力シーケンスは、図示するシーケンスの最後の方のストリーム０及びストリーム６において、オーディオペイロードを有するブロックを置換したヌルブロック（すなわち、ダミーデータブロック）を含んでいる。これらのヌルブロックは、バッファ順序シーケンスに従い、オーディオペイロードブロックを読み出すために、ＦＩＦＯ読出コントローラ１１３０によってストリーム０のＦＩＦＯバッファ１１１０−１及びストリーム６のＦＩＦＯバッファ１１１０−７が選択されたときに、ストリーム０のＦＩＦＯバッファ１１１０−１及びストリーム６のＦＩＦＯバッファ１１１０−７に含まれているオーディオデータが不十分（所定の占有閾値以下）であると判定された場合に、挿入される。ここで、ダミーデータブロックを挿入するのではなく、図１６Ｂのシーケンスの最後に、ストリーム５のブロック、ストリーム７のブロック及びストリーム１のブロックを連続して出力すると、事実上、ストリーム１及びストリーム７の平均伝送レートを一時的に高めることができるが、この場合、受信機では、より多くのバッファ容量が必要となる。ダミーデータブロックを挿入することにより、様々なデータストリームに対する平均データ伝送レートを平滑化することができ、この結果、バッファリング要求を低減することができる。

本発明は、ソフトウェア、プログラミング可能なハードウェア（例えば、ＦＰＧＡ、ＡＳＩＣ）、ハードウェア及びこれらの組合せのいずれにより実現してもよい。ソフトウェアコンポーネントを用いる場合、本発明には、このようなソフトウェアを提供する（例えば、記録媒体、伝送媒体等の）媒体も含まれる。

ここでは、図面を参照して本発明の実施の形態を例示的に詳細に説明したが、本発明はこれらの詳細な具体例に限定されるものではなく、当業者は、特許請求の範囲に定義されている本発明の範囲及び思想から逸脱することなく、ここに説明した実施の形態を様々に変更及び修正することができる。

本発明に基づくルータのアーキテクチャを示すブロック図である。 ギガビットポイントツーポイント物理層リンクを実現するライブ音生成システムを図式的に示す図である。 ギガビットポイントツーポイント物理層リンクを実現する高分解能オーディオワークステーション構成を図式的に示す図である。 ギガビットポイントツーポイント物理層リンクを実現するオーディオ放送スタジオ構成を図式的に示す図である。 フレームヘッダ内の４つのベースクロックの全てのタイミング情報を含む、本発明に基づくオーディオフレーム構造を図式的に示す図である。 図５に示すタイミング情報ヘッダのうちの１つの内容を図式的に示す図である。 タイミング情報がどのように導出されるかを説明する図である。 ギガビットリンクの物理層にデータを送信し及びギガビットリンクの物理層からデータを受信するための構成を図式的に示す図である。 各オーディオデータストリームを４つの可能なベースサンプリングクロックの１つに関連付けるデータを含むコンフィグレーションデータを送信機及び受信機の間で通信するための処理を説明するフローチャートである。 オーディオベースクロックを再生するための受信機構成を図式的に示す図である。 本発明に基づくギガビットリンク送信機のバッファリング及びフレーム組立の構成を図式的に示す図である。 図１１に示す送信機における、本発明に基づく伝送バッファリング及びフレームの組立処理のフローチャートである。 図１１に示す送信機に対応する受信機のフレーム受信及びバッファリング構成の代表的部分を図式的に示す図である。 オーディオフレームペイロードがギガビットリンクを介してどのように送信されるかを説明する図である。 パケット化されたオーディオデータペイロードの瞬間的なデータフローを、８つのチャンネルのうち３つのチャンネルの連続したデータフローと共に図式的に示す図である。 ２つのオーディオデータフレームと、挿入された補助データフレームとを含むギガビットリンク上のフレーム伝送シーケンスを示す図である。 本発明に基づき、図１１に示すマルチプレクサ１１５０に供給されるデータブロックのシーケンスを図式的に示す図である。

Claims (28)

1. 通信リンクの各伝送パスを介して、少なくとも２つのストリーミングデータ信号からのデータを送信するデータ送信手段と、
   上記通信リンクを介して、少なくとも２つのベースクロック信号のタイミング情報を送信するタイミング送信手段と、
   上記各伝送パスと、対応する上記ベースクロック信号の１つとの間の各関係を特定し、該伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータを送信するコンフィグレーション送信手段と
   を有する送信ノードと、
   上記通信リンクの上記伝送パスからデータを受信するデータ受信機と、
   上記コンフィグレーションデータに応じて上記ベースクロック信号の上記タイミング情報を処理し、各伝送パスに対応する各サンプリングクロックを生成するプロセッサと、
   上記コンフィグレーションデータに基づいて、上記サンプリングクロックを上記各伝送パスからのデータに関連付け、上記ストリーミングデータ信号を再生するロジックと
   を有する受信ノードと
   を備えるデータ通信システム。
2. 上記ストリーミングデータ信号のデータは、上記通信リンクを介して、データフレームによって搬送されることを特徴とする請求項１記載のデータ通信システム。
3. 上記タイミング情報は、上記データフレームのヘッダに含まれていることを特徴とする請求項２記載のデータ通信システム。
4. 上記コンフィグレーションデータは、上記ストリーミングデータ信号の少なくとも１つについて、上記対応するベースクロック信号と、上記各ストリーミングデータ信号のサンプリングレートとの間の関係を指定する乗数を表し、上記プロセッサは、上記ベースクロック信号及び上記乗数に基づいて上記サンプリングクロックを生成することを特徴とする請求項１記載のデータ通信システム。
5. 上記コンフィグレーションデータは、上記ベースクロック信号のそれぞれの公称周波数値を表すことを特徴とする請求項１記載のデータ通信システム。
6. 上記コンフィグレーションデータは、上記少なくとも２つのベースクロックのそれぞれの公差の値を含むことを特徴とする請求項５記載のデータ通信システム。
7. 上記コンフィグレーションデータは、上記ストリーミングデータ信号のそれぞれのデータフォーマットを特定するデータを含むことを特徴とする請求項１記載のデータ通信システム。
8. 上記受信ノードは、該受信ノードが上記特定のデータフォーマットを扱うことができるか否かを示す情報を上記送信ノードに送信することを特徴とする請求項７記載のデータ通信システム。
9. 上記コンフィグレーション送信手段は、上記通信リンクの開始時にコンフィグレーションデータを送信することを特徴とする請求項１記載のデータ通信システム。
10. 上記受信ノードは、上記コンフィグレーションデータの受信の確認応答を送信する確認応答送信手段を備えることを特徴とする請求項９記載のデータ通信システム。
11. 上記コンフィグレーション送信手段は、上記確認応答を受信すると、上記コンフィグレーションデータの送信を終了することを特徴とする請求項１記載のデータ通信システム。
12. 上記コンフィグレーションデータは、周期的に送信されることを特徴とする請求項９記載のデータ通信システム。
13. 上記通信リンクは、イーサネット（登録商標）通信リンクであることを特徴とする請求項１記載のデータ通信システム。
14. 上記タイミング情報は、周期的な基準クロックに関連して定義されることを特徴とする請求項１記載のデータ通信システム。
15. 上記周期的な基準クロックは、イーサネット（登録商標）物理層クロックであることを特徴とする請求項１３記載のデータ通信システム。
16. 上記タイミング情報は、所定の基準点に関して、上記対応するベースクロック信号の周波数を所定の整数で除算した値に等しい周波数を有するベース関連クロック信号のエッジ位置を指定することを特徴とする請求項１３記載のデータ通信システム。
17. 上記所定の基準点は、上記送信ノードにおけるフレームヘッダの出力の完了に対応することを特徴とする請求項１５記載のデータ通信システム。
18. 上記タイミング情報は、上記所定の基準点と、上記ベース関連クロック信号の後続するエッジ位置との間の上記周期的な基準クロックのサイクル数を指定することを特徴とする請求項１５記載のデータ通信システム。
19. 上記後続するエッジ位置は、次のベース関連クロック信号のエッジ位置であることを特徴とする請求項１６記載のデータ通信システム。
20. 上記後続するエッジ位置は、１つおいて隣のベース関連クロック信号のエッジ位置であることを特徴とする請求項１６記載のデータ通信システム。
21. 上記ストリーミングデータ信号は、オーディオデータ信号であることを特徴とする請求項１記載のデータ通信システム。
22. データ通信システムにおいて使用する送信ノードにおいて、
    通信リンクの各伝送パスを介して、少なくとも２つのストリーミングデータ信号からのデータを送信するデータ送信手段と、
    上記通信リンクを介して、少なくとも２つのベースクロック信号のタイミング情報を送信するタイミング送信手段と、
    上記各伝送パスと、対応する上記ベースクロック信号の１つとの間の各関係を特定し、該伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータを送信するコンフィグレーション送信手段とを備える送信ノード。
23. データ通信システムにおいて使用する受信ノードにおいて、
    上記通信リンクの上記伝送パスから、少なくとも２つのベースクロック信号のタイミング情報と、少なくとも２つのストリーミングデータ信号からのデータと、上記各伝送パスと、対応する上記ベースクロック信号の１つとの間の各関係を特定し、該伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータとを含むデータを受信するデータ受信機と、
    上記コンフィグレーションデータに応じて上記ベースクロック信号の上記タイミング情報を処理し、各伝送パスに対応する各サンプリングクロックを生成するプロセッサと、
    上記コンフィグレーションデータに基づいて、上記サンプリングクロックを上記各伝送パスからのデータに関連付け、上記ストリーミングデータ信号を再生するロジックとを備える受信ノード。
24. 通信リンクを介して、送信ノードと受信ノードとの間で通信を行う通信方法において、
    上記送信ノードにおいて、
    通信リンクの各伝送パスを介して、少なくとも２つのストリーミングデータ信号からのデータを送信するステップと、
    上記通信リンクを介して、少なくとも２つのベースクロック信号のタイミング情報を送信するステップと、
    上記各伝送パスと、対応する上記ベースクロック信号の１つとの間の各関係を特定し、該伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータを送信するステップと、
    上記受信ノードにおいて、
    上記通信リンクの上記伝送パスからデータを受信するステップと、
    上記コンフィグレーションデータに応じて上記ベースクロック信号の上記タイミング情報を処理し、各伝送パスに対応する各サンプリングクロックを生成するステップと、
    上記コンフィグレーションデータに基づいて、上記サンプリングクロックを上記各伝送パスからのデータに関連付け、上記ストリーミングデータ信号を再生するステップとを有する通信方法。
25. データ通信システムにおいて使用する送信ノードの動作方法において、
    通信リンクの各伝送パスを介して、少なくとも２つのストリーミングデータ信号からのデータを送信するステップと、
    上記通信リンクを介して、少なくとも２つのベースクロック信号のタイミング情報を送信するステップと、
    上記各伝送パスと、対応する上記ベースクロック信号の１つとの間の各関係を特定し、該伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータを送信するステップとを有する送信ノードの動作方法。
26. データ通信システムにおいて使用する受信ノードの動作方法において、
    上記通信リンクの上記伝送パスから少なくとも２つのベースクロック信号のタイミング情報と、少なくとも２つのストリーミングデータ信号からのデータと、上記各伝送パスと、対応する上記ベースクロック信号の１つとの間の各関係を特定し、該伝送パスをいずれかのベースクロック信号に関連付けるコンフィグレーションデータとを含むデータを受信するステップと、
    上記コンフィグレーションデータに応じて上記ベースクロック信号の上記タイミング情報を処理し、各伝送パスに対応する各サンプリングクロックを生成するステップと、
    上記コンフィグレーションデータに基づいて、上記サンプリングクロックを上記各伝送パスからのデータに関連付け、上記ストリーミングデータ信号を再生するステップとを有する受信ノードの動作方法。
27. 請求項２４記載の通信方法における各ステップを実行するプログラムコードを有するコンピュータソフトウェア。
28. 請求項２７記載のコンピュータソフトウェアを記録した記録媒体。

Images