JP2004297047A - 化合物半導体積層構造、発光素子、及び受光素子 - Google Patents

Abstract

【課題】 基板と、この基板上に形成される半導体層との格子不整合に起因する歪みの低減がなされた化合物半導体積層構造と、この構造を有する発光素子及び受光素子を提供する。
【解決手段】 基板３２上の、階段状もしくは連続的に格子定数の変化がなされて形成された積層バッファ層４２の最上層としてＩｎＰによる第４バッファ層４０を設け、この第４バッファ層４０の上面に、基板３２とは格子定数の異なる特定化合物半導体層４４が形成された構成とする。
【選択図】 図１

Description

本発明は、基板に対して２％以上の格子不整合性を有する特定化合物半導体層を、基板と特定化合物半導体層との間の格子不整合性を緩和するバッファ層を介して基板上に備える化合物半導体積層構造に関し、更に詳細には、異種基板上に結晶性の良好な特定化合物半導体層を有する化合物半導体積層構造、並びにそのような化合物半導体積層構造を有する発光素子及び受光素子に関するものである。

従来、波長が１．３μｍのＩｎＧａＡｓＰ系の半導体レーザ素子やＩｎＧａＡｓ系のフォトダイオード等の光学デバイスや、高電子移動度トランジスタを作製する際の基板には、ＩｎＧａＡｓＰ系やＩｎＧａＡｓ系の化合物半導体と格子整合するＩｎＰ基板が主として用いられている。

ところで、ＩｎＰ基板は高価なために製品コストが嵩むという問題がある。そこで、近年、基板コストを低減するために、基板コストの低いＧａＡｓ基板上にＧａＡｓ基板と格子定数の異なるＩｎＧａＡｓ系化合物半導体層を結晶成長させるなどの、結晶基板上に格子定数の異なる化合物半導体結晶を成長させる試みが、盛んに行われている。

また、低コストで集積デバイスの作製にも適し、応用分野も広いＳｉ基板上に例えばＩｎＧａＡｓ系の直接遷移型の半導体を成長させる試みもなされている。Ｓｉ基板上での半導体の成長が可能とされれば、発光及び受光のデバイスの作製により、Ｓｉ基板上に作製した電子デバイスとの集積化による光電子集積回路（ＯＥＩＣ；Opto−Electronic Integrated Circuit）の実現が可能となる。

しかし、ＧａＡｓやＳｉよりなる基板上にＩｎＧａＡｓ等の基板材料に対する格子不整合系の化合物半導体層を結晶成長させると、基板と格子不整合系の化合物半導体層との間の格子不整合に起因して、格子不整合系の化合物半導体層で歪みが大きくなり、多数の結晶欠陥が格子不整合系の化合物半導体層に発生したり、格子不整合系の化合物半導体層やその上に成長させた化合物半導体層の表面に凹凸が発生したりして、格子不整合系及びその上の化合物半導体層の結晶性が著しく低下する。

例えば、化合物半導体層の成長方向に貫通する貫通転位が化合物半導体層に発生すると、非発光再結合が生じる原因となる。半導体レーザ素子等の発光素子では、発光効率が非発光再結合により大幅に下がり、また動作中に貫通転位が増殖して著しい劣化を引き起こす。また、フォトダイオード等の受動素子では、非発光再結合が生じることにより、キャリアがトラップされ、応答速度が遅くなるという問題を招来する。

そこで、この問題を解決するために、異種基板上に、直接、格子不整合系の化合物半導体層を成長させるのではなく、階段状に組成を変化させる積層バッファ層、或いは連続的に組成を変化させた傾斜組成バッファ層からなる格子不整合緩和層を介在させて、格子不整合に起因する歪みを低減し、格子不整合系の化合物半導体層の結晶性を向上させることが試みられている。

例えば、特開２０００−９１５５８号公報は、Ｉｎ0.52Ａｌ0.48Ａｓ／ｐ−ＩｎＧａＡｓ系のＨＥＭＴ部をＧａＡｓ基板上に形成した半導体装置を提案している。前掲公報によれば、第１バッファ層から第５バッファ層からなる５層構造のバッファ層が両者間に介在し、第１バッファ層から第５バッファ層のそれぞれのＩｎ組成比が各層の界面毎に不連続となるようにギャップが設けられ、かつ、各層内のＩｎ組成比が略線形で連続的に変化するように形成されている（第４頁、図１参照）。

また、特開２００１−１１１０３９号公報は、厚さ１μｍ以下の化合物半導体からなるバッファ層を介して、基板上に基板結晶と格子定数の異なる所定の化合物半導体層を積層した格子不整合系積層構造を有する半導体装置を提案している。

前掲公報では、バッファ層は、複数の第１領域と複数の第２領域を積層方向に積層した積層構造として構成され、第１領域の格子定数は積層方向で所定の化合物半導体層に向かって増加し、第１領域の厚さは基板結晶との格子不整合に起因する格子歪を緩和できる厚さとし、第２領域は第１領域の化合物半導体層側の面上にこれに接して形成され、第２領域の格子定数は積層方向で一定とし、かつバッファ層の格子定数は積層方向で連続している（第４頁、図２参照）。
特開２０００−０９１５５８号公報（第４頁、図１） 特開２００１−１１１０３９号公報（第４頁、図２）

しかし、前掲公報等に開示されている従来の技術は、バッファ層内で発生した転位をバッファ層内で押し止める抑制効果が小さく、例えばバッファ層上に成長させるＩｎＧａＡｓ層のＩｎ組成を増やすと、ＩｎＧａＡｓ層の転位密度が急激に増大し、また表面形状が悪化するという問題があった。特に、基板に対して格子不整合性Ｓが２％以上存在する化合物半導体層、例えばＧａＡｓ基板に対するＩｎx Ｇａ1-x Ａｓ層（１≧ｘ≧０．５）のような化合物半導体層をエピタキシャル成長させる場合に、結晶転位等の結晶欠陥の発生が著しい。

なお、格子不整合性Ｓとは、
Ｓ＝｛（ａ2 −ａ1 ）／ａ1 ｝×１００
で表される指標である。ここで、ａ1 は基板の平行方向の格子定数、及びａ2 は化合物半導体層の基板に平行方向の格子定数である。

また、バッファ層を介在させた別の従来の化合物半導体積層構造１０は、図９にその断面図を示すように、ＧａＡｓ基板１２上に、格子不整合系化合物半導体層である膜厚０．３５μｍのＩｎ0.53Ｇａ0.47Ａｓ層１４すなわち特定化合物半導体層をエピタキシャル成長させる場合、膜厚０．３５μｍのＩｎ0.17Ｇａ0.83Ａｓからなる第１バッファ層１６、膜厚０．３５μｍのＩｎ0.28Ｇａ0.72Ａｓからなる第２バッファ層１８、及び膜厚０．３５μｍのＩｎ0.39Ｇａ0.61Ａｓからなる第３バッファ層２０の３層のＩｎＧａＡｓ層からなるバッファ層２２を格子緩和層として介在させている。つまり、格子不整合系化合物半導体層に向かってＩｎ組成が階段的に増大する３層のＩｎ組成の異なるＩｎＧａＡｓ層をバッファ層として介在させている。

しかし、図９に示した従来の構成の積層構造１０では、バッファ層２２が格子緩和層として大きな効果を奏するものの、格子不整合系化合物半導体層であるＩｎ0.53Ｇａ0.47Ａｓ層１４の表面は、図１０の表面光学顕微鏡写真に示すように、凹凸が著しい。つまり、Ｉｎ0.53Ｇａ0.47Ａｓ層１４の結晶性を更に一層改善する必要がある。

そこで、本発明の目的は、基板に対して２％以上の格子不整合性を有するものの良好な結晶性の化合物半導体層を基板上に備える化合物半導体積層構造、並びにそのような化合物半導体積層構造を備える半導体装置、発光素子及び受光素子を提供することである。具体的には、例えば、ＧａＡｓ基板上に良好な結晶性でエピタキシャル成長した格子不整合系化合物半導体層であるＩｎＧａＡｓ層又はＩｎＰ層を有する積層構造を提供することである。

本発明による化合物半導体積層構造は、基板に対して２％以上の格子不整合性を有する化合物半導体層（以下、特定化合物半導体層と言う）を基板上に有する化合物半導体積層構造であって、ＩｎＰ層を最上層に有する積層構造からなるバッファ層が、基板と特定化合物半導体層との間の格子不整合性を緩和する緩和層として、ＩｎＰ層を特定化合物半導体層の下側に接した位置で基板と特定化合物半導体層との間に介在していることを特徴とする。

また、本発明は、上述の化合物半導体積層構造において、バッファ層を構成するＩｎＰ層以外の化合物半導体層が、化合物半導体の格子不整合性が下地層の平行方向の格子定数に対して十分に緩和し、かつ２次元成長を維持できる範囲の格子不整合性であり、化合物半導体層の膜厚が下地層に対する格子不整合性を十分に緩和し、かつ２次元成長を維持できる範囲の膜厚であることを特徴とする。

また、本発明は、上述の化合物半導体積層構造において、バッファ層が、最上層のＩｎＰ層と、ＩｎＰ層以外の複数の化合物半導体層とからなる積層構造として構成されていることを特徴とする。

また、本発明は、上述の化合物半導体積層構造において、バッファ層を構成するＩｎＰ層以外の複数の化合物半導体層の各格子定数が、基板の格子定数と特定化合物半導体層の格子定数の間の大きさの格子定数であって、かつ複数の化合物半導体層毎に階段状に増大ないし減少することを特徴とする。

また、本発明は、上述の化合物半導体積層構造において、バッファ層を構成するＩｎＰ層以外の化合物半導体層の格子定数が基板の格子定数と特定化合物半導体層の格子定数の間の大きさの格子定数であって、かつ連続的に増大ないし減少する傾斜組成層として構成されていることを特徴とする。

また、本発明は、上述の化合物半導体積層構造において、ＩｎＰ層の膜厚が０．０１μｍ以上１０μｍ以下であることを特徴とする。

また、本発明は、上述の化合物半導体積層構造において、基板がＧａＡｓもしくはＳｉで形成され、特定化合物半導体層、及びバッファ層を構成するＩｎＰ層以外の化合物半導体層がIII −Ｖ族化合物半導体からなり、III 族原子としてＩｎ、Ｇａ、及びＡｌの少なくとも一つ、Ｖ族原子としてＡｓ及びＳｂの少なくとも１つを含むことを特徴とする。

また、本発明は、上述の化合物半導体積層構造において、バッファ層を構成するＩｎＰ層以外の各化合物半導体層、及び特定化合物半導体層がＩｎx Ｇａ1-x Ａｓ層であって、各化合物半導体層の膜厚が臨界膜厚の１５倍以上かつ１００倍以下であることを特徴とする。

また、本発明による半導体装置は、上述の化合物半導体積層構造を備えることを特徴とする。

また、本発明による発光素子は、上述の化合物半導体積層構造を備え、半導体積層構造の特定化合物半導体層が発光層を構成することを特徴とする。

また、本発明による受光素子は、上述の化合物半導体積層構造を備え、化合物半導体積層構造の特定化合物半導体層が受光層を構成することを特徴とする。

尚、上述の臨界膜厚とは、一の化合物半導体層上に一の化合物半導体層と格子定数の異なる化合物半導体層を成長させて行くと、格子不整合により生じる歪みによって化合物半導体層中にミスフィット転位が生じ、歪みが緩和し始める厚さである。図１１に、この臨界膜厚と格子不整合との関係を、ＧａＡｓ基板もしくはＳｉ基板上にＩｎＧａＡｓを成長した場合を例として示す。ミスフィット転位は、格子不整合のある化合物半導体層を積層すると格子定数の違いにより歪みが生じ、その界面に２次元方向に発生する転位である。
ここで、２次元成長或いは２次元的に成長するとは、結晶成長が平面的に進行することをいう。３次元成長或いは３次元的に成長するとは、平面的な成長よりも立体的な上方向への成長が優勢して進行することをいう。

本発明によれば、基板と特定化合物半導体層との間の格子不整合性を緩和するバッファ層として、最上層（基板と反対側の最外層）にＩｎＰ層を有する積層構造からなるバッファ層を、ＩｎＰ層を特定化合物半導体層の下側に接して位置させるようにして、基板と特定化合物半導体層との間に介在させることにより、基板に対して２％以上の格子不整合性を有し、しかも結晶性の良好な特定化合物半導体層を基板上に備える化合物半導体積層構造を実現することができる。
即ち、組成むらが起こらず欠陥増殖速度が遅いＩｎＰ層を積層バッファ層の最上層に設けて、特定化合物半導体層への結晶転位の伝搬を抑制することにより、特定化合物半導体層の表面形状を改善し、結晶欠陥の発生を抑えることができる。

本発明によれば、基板と特定化合物半導体層との間の格子不整合性を緩和するバッファ層が基板と特定化合物半導体層との間に介在し、しかも欠陥増殖速度の遅いＩｎＰ層が特定化合物半導体層の基板側に接して設けられているので、基板と特定化合物半導体層との間の格子不整合性がバッファ層により緩和され、更にＩｎＰ層により欠陥転位の伝搬が著しく抑制される。
これは、ＩｎＰが２元系の化合物半導体であることから、ＩｎＰ層に組成むらが生じず、またＩｎＰの欠陥増殖速度が遅いという性質に依っていると考えられる。
また、化合物半導体層の２次元成長を維持することにより、基板と平行方向に伝播するミスフィット転位の発生に伴い、緩和が生じる。下地層に対して化合物半導体層の格子不整合性が大きすぎると、化合物半導体層が３次元的に成長してしまい、貫通転位の原因となる。また、下地層に対する格子不整合性が小さすぎると、ミスフィット転位による緩和が起こらない。

本発明を適用することにより、ＩｎＰ基板に比べ安価なＧａＡｓ基板を用いて波長１．３μｍの光学デバイスや、高性能の高電子移動度トランジスタを作製することができ、また、ＧａＡｓ基板上に光素子及び電気素子を集積化したモジュール等を形成することが可能になる。

また、本発明により、Ｓｉ基板上にＩｎＧａＡｓ層等の直接遷移型の半導体を成長することが可能とされることから、電子デバイスとの集積化により光電子集積回路（ＯＥＩＣ）を形成することが可能となり、特に通信分野においては、Ｓｉ基板上に作製したトランスインピーダンスアンプ（ＴＩＡ）と光通信用受光素子との集積化が可能とされることから、デバイスの小型化及びノイズの大幅な低減が図られ、付加価値の高いデバイスの作製が可能になる。

以下に、添付図面を参照して、実施形態例に基づいて本発明をより詳細に説明する。尚、以下の実施形態例で示した導電型、膜種、膜厚、成膜方法、その他寸法等は、本発明の理解を容易にするための例示であって、本発明はこれら例示に限定されるものではない。
因みに、本発明は、基板に対する格子不整合性が２％以上の特定化合物半導体層による化合物半導体積層構造であるが、Ｓｉ基板に対する格子不整合が最も大とされている１２％以下、すなわち２％〜１２％の格子不整合性を有する特定化合物半導体による化合物半導体積層構造とすることができるものである。

［化合物半導体積層構造の実施形態例１］
本実施形態例は本発明に係る化合物半導体積層構造の実施形態の一例であって、図１は本実施形態例の化合物半導体積層構造の構成を示す断面図である。
本実施形態例の化合物半導体積層構造３０は、例えばＧａＡｓよりなる基板３２上に、ＭＯＣＶＤ法（有機金属製成長法）により順次エピタキシャル成長させた、例えば膜厚０．３５μｍのＩｎ0.17Ｇａ0.83Ａｓよりなる第１バッファ層３４、例えば膜厚０．３５μｍのＩｎ0.28Ｇａ0.72Ａｓよりなる第２バッファ層３６、例えば膜厚０．３５μｍのＩｎ0.39Ｇａ0.61Ａｓよりなる第３バッファ層３８、及び例えば膜厚０．３５μｍのＩｎＰよりなる第４バッファ層４０からなる積層バッファ層４２と、第４バッファ層４０上にエピタキシャル成長させた、この例ではＧａＡｓに対して２％以上の格子不整合性を有する、例えば膜厚０．３５μｍのＩｎ0.53Ｇａ0.47Ａｓによる特定化合物半導体層４４とから構成されている。
上述のように、化合物半導体積層構造３０は、基板３２と、この基板を構成する例えばＧａＡｓに対して２％以上の格子不整合性を有する格子不整合系化合物半導体である例えばＩｎ0.53Ｇａ0.47Ａｓよりなる特定化合物半導体層４４との間にバッファ層として積層バッファ層４２を介在させている。

つまり、積層バッファ層４２では、ＩｎＧａＡｓからなる第１バッファ層３４から第３バッファ層３６のＩｎ組成比（原子比）が、格子不整合系化合物半導体である特定化合物半導体層４４に向かって、この例では積層方向に順次階段的に０．１１ずつ、即ち０．１７、０．２８、０．３９と増加している。

第１バッファ層３４の格子不整合性は、基板３２に対する第１バッファ層３４の格子不整合を十分に緩和し、第１バッファ層３４の２次元成長を維持できる範囲内で、例えば基板３２に対して１．３％以内である。また、第１バッファ層３４の膜厚は、基板３２に対する格子不整合を十分に緩和し、２次元成長を維持できる範囲内、例えば臨界膜厚の１５倍以上１００倍以下、好適には２０倍以上１００倍以下である。
そこで、本実施形態例では、第１バッファ層３４として、膜厚が０．３５μｍ、Ｉｎ組成ｘが０．１７のＩｎx Ｇａ1-x Ａｓ層が設けられている。

尚、第１バッファ層３４の歪みは完全に緩和されておらず、第１バッファ層３４の基板３２に平行方向の格子定数は、第１バッファ層３４を構成する例えばＩｎ0.17Ｇａ0.83Ａｓの、本来固有の格子定数より小さくなっている。
そこで、本実施形態例では、第２バッファ層３６を設けることにより第１バッファ層３４の歪みを緩和する。

第２バッファ層３６の格子不整合性は、第１バッファ層３４に対する第２バッファ層３６の格子不整合を十分に緩和し、第２バッファ層３６の２次元成長を維持できる範囲内で、例えば第１バッファ層３４に対して１．３％以内である。また、第２バッファ層３６の膜厚は、第１バッファ層３４に対する格子不整合を十分に緩和し、２次元成長を維持できる範囲内、例えば臨界膜厚の１５倍以上１００倍以下、好適には２０倍以上１００倍以下である。
そこで、本実施形態例では、第２バッファ層３６として、膜厚が０．３５μｍ、Ｉｎ組成ｘが０．２８のＩｎx Ｇａ1-x Ａｓ層が設けられている。

第１バッファ層３４を構成するＩｎx Ｇａ1-x Ａｓ層（ｘ＝０．１７）は、ＧａＡｓ基板３２との間に格子不整合が存在するために、緩和させる力（引っ張り歪み）が生じ、これにより、第１バッファ層３４の歪みは緩和する。更に、第２バッファ層３６を第１バッファ層３４上に成長させることにより、第１バッファ層３４と第２バッファ層３６との間の格子不整合性のために緩和させる力（引っ張り歪み）が生じる。
第１バッファ層３４上に第２バッファ層３６を積層することにより、第１バッファ層３４に基板３２と第２バッファ層３６から緩和させる力（引っ張り歪み）が働くので、第１バッファ層３４の緩和が促進する。

第３バッファ層３８の格子不整合性は、第２バッファ層３６に対する第３バッファ層３８の格子不整合を十分に緩和し、第３バッファ層３８の２次元成長を維持できる範囲内で、例えば第２バッファ層３６に対して１．３％以内である。また、第３バッファ層３８の膜厚は、第２バッファ層３４に対する格子不整合を十分に緩和し、２次元成長を維持できる範囲内、例えば臨界膜厚の１５倍以上１００倍以下、好適には２０倍以上１００倍以下である。
そこで、本実施形態例では、第３バッファ層３８として、膜厚が０．３５μｍ、Ｉｎ組成が０．３９のＩｎx Ｇａ1-x Ａｓ層が設けられている。これにより、第１バッファ層３４の緩和と同様にして、第２バッファ層３６の緩和が促進される。

そして、第３バッファ層上に上述のＩｎＰによる第４バッファ層を積層する上述の積層バッファ層４２の構成により、本実施形態例の積層構造３０は、図２に特定化合物半導体層４４の表面光学顕微鏡写真の写しを示すように、図９に示す従来の化合物半導体積層構造１０のＩｎ0.53Ｇａ0.47Ａｓ層１４の表面（図１０の、特定化合物半導体層１４の表面顕微鏡写真を参照）に比べて、表面に凹凸の少ない結晶性の良好なＩｎ0.53Ｇａ0.47Ａｓ層４４を有する。

第４バッファ層としてＩｎＰ層４０を設けていることを除いて、従来の化合物半導体積層構造１０と同じ構成の第１〜第３バッファ層を備える本実施形態例の化合物半導体積層構造３０が表面に凹凸の少ない結晶性の良好な特定化合物半導体層４４を有するのは、ＩｎＰ層を介在させることにより結晶転位の伝搬が顕著に抑制され、特定化合物半導体層４４の表面形状が大幅に改善するからである。これは、ＩｎＰが２元系の化合物半導体であることから、ＩｎＰ層に組成むらが生じず、またＩｎＰの欠陥増殖速度が遅いという性質に依っていると考えられる。

また、図３に、In層を設けた本実施形態例の化合物半導体積層構造の特定化合物半導体層４４の表面と、In層が設けられない従来の化合物半導体積層構造の特定化合物半導体層の表面とのＲＭＳの比較を示すグラフを示すように、本実施形態例の積層構造３０の特定化合物半導体層４４は、ＩｎＰ層４０を有しないことを除いて本実施形態例の積層バッファ層４２と同じ構成の従来の積層構造１０のＩｎ0.53Ｇａ0.47Ａｓ層１４に比べて、表面のＲＭＳ（Root Mean Square）が著しく小さい。このことから、本実施形態例の特定化合物半導体層４４は、従来のＩｎ0.53Ｇａ0.47Ａｓ層１４に比べて格別に結晶性が良好であると考えられる。

［化合物半導体積層構造の実施形態例２］
本実施形態例は本発明に係る化合物半導体層の積層構造の実施形態の他の例であって、図４Ａは本実施形態例の化合物半導体層の積層構造の構成を示す断面図、図４Ｂは組成傾斜層のＩｎ組成の変化を示すグラフである。
本実施形態例の化合物半導体積層構造５０は、図４Ａに示すように、例えばＧａＡｓよりなる基板５２上に、ＭＯＣＶＤ法（有機金属製成長法）によりエピタキシャル成長させた、例えば膜厚１．０μｍのＩｎ傾斜組成層であるＩｎx Ｇａ1-x Ａｓよりなる組成傾斜バッファ層５４と、このＩｎx Ｇａ1-x Ａｓ層５４上にエピタキシャル成長した例えばＩｎＰよりなるバッファ層５６とからなる積層バッファ層５８と、そのバッファ層５６上にエピタキシャル成長させた、基板５２を構成する材料この例ではＧａＡｓに対して２％以上の格子不整合性を有する、例えば膜厚０．３５μｍのＩｎ0.53Ｇａ0.47Ａｓよりなる特定化合物半導体層５９とから構成されている。

組成傾斜バッファ層５４では、Ｉｎ組成がＩｎx Ｇａ1-x Ａｓ層５４の成長方向にｘ＝０から例えばｘ＝０．４までの間が連続的に増大する。Ｉｎx Ｇａ1-x Ａｓ層５４の膜厚が１．０μｍに設定されている理由は、Ｉｎ組成が成長方向に急激に増大すると、欠陥等が発生し、結晶性が悪化するため、Ｉｎ組成を緩やかに増大させる必要があるからである。
上述の構成による積層バッファ層５８により、本実施形態例の化合物半導体積層構造５０は、実施形態例１と同様に、表面に凹凸の少ない結晶性の良好な特定化合物半導体層５９を有する。

［化合物半導体積層構造の実施形態例３］
本実施形態例は本発明に係る化合物半導体層の積層構造の実施形態の他の例であって、図５は本実施形態例の化合物半導体積層構造の構成を示す断面図である。
本実施形態例の化合物半導体積層構造１３０は、Ｓｉよりなる基板１３２上に、ＭＯＣＶＤ法により順次エピタキシャル成長させた、例えば膜厚１００ÅのＧａＡｓによる第１下地層１３３ａ及び膜厚１μｍのＧａＡｓによる第２下地層１３３ｂよりなる積層下地層１３３とを形成した。

続いて、連続ＭＯＣＶＤによって積層下地層１３３上に例えば膜厚０．３５μｍのＩｎ0.17Ｇａ0.83Ａｓよりなる第１バッファ層１３４、例えば膜厚０．３５μｍのＩｎ0.28Ｇａ0.72Ａｓよりなる第２バッファ層１３６、例えば膜厚０．３５μｍのＩｎ0.39Ｇａ0.61Ａｓよりなる第３バッファ層１３８、及び例えば膜厚０．３５μｍのＩｎＰよりなる第４バッファ層１４０からなる積層バッファ層１４２とを成長させた。
続いて、同様にＭＯＣＶＤによって、第４バッファ層１４０上に、この例ではＧａＡｓに対して２％以上の格子不整合性を有する、例えば膜厚０．３５μｍのＩｎ0.53Ｇａ0.47Ａｓによる特定化合物半導体層１４４とをエピタキシャル成長させた。

上述のように、化合物半導体積層構造１３０は、基板１３２と、この基板を構成する例えばＳｉに対して２％以上の格子不整合性を有する格子不整合系化合物半導体である例えばＩｎ0.53Ｇａ0.47Ａｓよりなる特定化合物半導体層１４４との間にバッファ層として積層バッファ層１４２を介在させている。

つまり、積層バッファ層１４２では、ＩｎＧａＡｓからなる第１バッファ層１３４から第３バッファ層１３６のＩｎ組成比（原子比）が、格子不整合系化合物半導体である特定化合物半導体層１４４に向かって、この例では積層方向に順次階段的に０．１１ずつ、即ち０．１７、０．２８、０．３９と増加している。

第１バッファ層１３４の格子不整合性は、基板１３２に対する第１バッファ層１３４の格子不整合を十分に緩和し、第１バッファ層１３４の２次元成長を維持できる範囲内で例えば基板１３２に対して１．３％以内である。また、第１バッファ層１３４の膜厚は、基板１３２に対する格子不整合を十分に緩和し、２次元成長を維持できる範囲内、例えば臨界膜厚の１５倍以上１００倍以下、好適には２０倍以上１００倍以下である。
そこで、本実施形態例では、第１バッファ層１３４として、膜厚が０．３５μｍ、Ｉｎ組成ｘが０．１７のＩｎx Ｇａ1-x Ａｓ層が設けられている。

この実施の形態例においては、積層下地層１３３が第１及び第２の積層下地層１３３ａ及び１３３ｂからなる構成とした。一般に、Ｓｉの上に直接ＧａＡｓを結晶成長させた場合には、このＧａＡｓは欠陥が多く結晶性も悪いものとなるが、この実施の形態例における積層下地層１３３の形成においては、２段階成長法によって、まず低温例えば３００℃におけるエピタキシーにより第１下地層１３３ａを成長させた後、例えば８００℃でアニールを行ってから高温例えば６００℃におけるエピタキシーにより第２下地層１３３ｂを成長形成する。

アニールを行うことにより、第１下地層１３３ａ中に発生した転位の移動及び転位同士の結合が進行し、転位の低減がなされることから、第２下地層１３３ｂの結晶性の向上、すなわち積層バッファ層１４２に隣接する例えばＧａＡｓの結晶性の向上がなされる。
また、第２下地層１３３ｂの結晶成長後に例えば１００℃まで温度を下げ、図６に示すように、例えば８００℃での５分間のアニールと昇温及び降温とを繰り返すサーマルサイクルアニール（ＴＣＡ；Thermal Cycle Anneal）を行うことによって、より効果的に転位の低減を図ることができる。

［発光素子の実施形態例］
本実施形態例は本発明に係る発光素子を半導体レーザ素子に適用した実施形態の一例であって、図７は本実施形態例の半導体レーザ素子の積層構造の構成を示す断面図である。
本実施形態例の半導体レーザ素子６０は、発振波長１．３μｍの端面出射型の半導体レーザ素子であって、図７に示すように、例えばＧａＡｓもしくはＳｉよりなる基板６２上に、ＭＯＣＶＤ法等のエピタキシャル成長法により形成した第１導電型（例えばｎ型）化合物半導体層の積層構造からなるバッファ層６４と、ｎ型バッファ層６４上にＭＯＣＶＤ法等により順次エピタキシャル成長させた例えばＩｎＰによる第１導電型クラッド層６６、例えばＩｎＧａＡｓＰによる活性層６８、及び例えばＩｎＰによる第２導電型（例えばｐ型）クラッド層７０の積層構造を有する。
また、第２導電型ＩｎＰクラッド層７０上に第２電極７２を、基板６２の裏面に第１電極７４を有する。
バッファ層６４は、実施形態例１の化合物半導体積層構造３０、又は実施形態例２の化合物半導体積層構造４０、或いは実施形態例３の化合物半導体積層構造１３０と同じ構成の積層バッファ層である。

本実施形態例の半導体レーザ素子６０では、基板６２と、この基板６２に対して２％以上の格子不整合性を有する格子不整合系化合物半導体である第１導電型クラッド層６６との間に、ＩｎＰ層を有する積層バッファ層６４を介在させていることにより、第１導電型クラッド層６６が、良好な結晶性でエピタキシャル成長している。
結晶転位が第１導電型クラッド層６６に発生していないので、活性層６８にも結晶転位が伝搬しない。従って、本実施形態例の半導体レーザ素子６０は良好な特性を示すことができる。

［受光素子の実施形態例］
本実施形態例は本発明に係る受光素子をフォトダイオードに適用した実施形態の一例であって、図８は本実施形態例のフォトダイオードの積層構造の構成を示す断面図である。
本実施形態例のフォトダイオード８０は、基板側から波長１．３μｍの光を受光するフォトダイオードであって、図８に示すように、例えばＧａＡｓもしくはＳｉよりなる基板８２上に、ＭＯＣＶＤ法等のエピタキシャル成長法により形成した第１導電型（例えばｎ型）の化合物半導体層の積層構造からなるバッファ層８４と、バッファ層８４上にＭＯＣＶＤ法等により順次エピタキシャル成長させた例えば真性（ｉ−）Ｉｎ0.53Ｇａ0.47Ａｓによる空乏層８６、及び例えば第２導電型（例えばｐ型）のＩｎ0.53Ｇａ0.47Ａｓによる第２導電層８８の積層構造を有する。
また、第２導電層８８上に第２電極９０を、基板８２の裏面にリング状の第１電極９２を有する。
バッファ層８４は、実施形態例１の化合物半導体積層構造３０、又は実施形態例２の化合物半導体積層構造４０、或いは実施形態例３の化合物半導体積層構造１３０と同じ構成の積層バッファ層である。

本実施形態例のフォトダイオード８０では、基板８２と、この基板８２に対して２％以上の格子不整合性を有する格子不整合系化合物半導体である真性空乏層８６との間に、ＩｎＰ層を有する積層バッファ層８４を介在させていることにより、空乏層８６が良好な結晶性でエピタキシャル成長している。従って、本実施形態例のフォトダイオード８０は良好な特性を示すことができる。

本実施形態例では、基板としてＧａＡｓ基板もしくはＳｉ基板を、基板に対して２％以上の格子不整合性を有する特定化合物半導体層としてＩｎx Ｇａ1-x Ａｓ層（ｘ＝０．５３）及びＩｎＰ層を例にして本発明を説明しているが、ＧａＡｓ基板もしくはＳｉ基板以外の基板であっても良く、特定化合物半導体層もＩｎx Ｇａ1-x Ａｓ層（ｘ＝０．５３）及びＩｎＰ層以外のものであっても良い。また、ＩｎＰ層以外のバッファ層を構成する化合物半導体層としてＩｎx Ｇａ1-x Ａｓ層を例にしているが、Ｉｎx Ｇａ1-x Ｐ層であっても良い。
本実施形態例の化合物半導体積層構造を利用した素子として半導体レーザ素子及び受光素子を例に挙げているが、これに限らず、高移動度トランジスタに適用しても良い。

本発明による化合物半導体積層構造の一例の構造を示す概略断面図である。 本発明による化合物半導体積層構造の一例における、特定化合物半導体層の表面光学顕微鏡写真の写しである。 本発明による化合物半導体積層構造の一例と従来の化合物半導体積層構造とにおける、特定化合物半導体層の表面のＲＭＳ（Root Mean Square）の比較を示すグラフである。 図４Ａ及び図４Ｂは、それぞれ、本発明による化合物半導体積層構造の別の例の構成を示す概略断面図と、組成傾斜バッファ層の組成の変化を示す模式図である。 本発明による化合物半導体積層構造の別の例の構造を示す概略断面図である。 本発明による化合物半導体積層構造の例の説明に供する、ＴＣＡ（Thermal Cycle Anneal）によるアニールの一例を示す模式図である。 本発明による化合物半導体積層構造を備える発光素子の、一例の構造を示す概略断面図である。 本発明による化合物半導体積層構造を備える受光素子の、一例の構造を示す概略断面図である。 従来の化合物半導体積層構造の構成を示す概略断面図である。 従来の化合物半導体積層構造のＩｎ0.53Ｇａ0.47Ａｓ層の表面光学顕微鏡写真の写しである。 臨界膜厚と格子不整合性との関係を示す概略図である。

符号の説明

１０……従来の化合物半導体積層構造、１２……基板、１４……特定化合物半導体層、１６……第１バッファ層、１８……第２バッファ層、２０……第３バッファ層、 ３０……実施形態例１の化合物半導体積層構造、３２……基板、３４……第１バッファ層、３６……第２バッファ層、３８……第３バッファ層、４０……第４バッファ層、４２……積層バッファ層、４４……特定化合物半導体層、５０……実施形態例２の化合物半導体積層構造、５２……基板、５４……組成傾斜バッファ層（成長方向にｘ＝０からｘ＝０．４に連続的に増大）、５６……バッファ層、５８……積層バッファ層、５９……特定化合物半導体層、６０……実施形態例の半導体レーザ素子（発光素子）、６２……基板、６４……バッファ層、６６……第１導電型クラッド層、６８……活性層、７０……第２導電型クラッド層、７２……第２電極、７４……第１電極、８０……実施形態例のフォトダイオード（受光素子）、８２……基板、８４……バッファ層、８６……空乏層、８８……第２導電層、９０……第２電極、９２……第１電極、１３０……実施形態例３の化合物半導体積層構造、１３２……基板、１３３……積層下地層、１３３ａ……第１下地層、１３３ｂ……第２下地層、１３４……第１バッファ層、１３６……第２バッファ層、１３８……第３バッファ層、１４０……第４バッファ層、１４２……積層バッファ層、１４４……特定化合物半導体層

Claims (11)

1. 基板に対して２％以上の格子不整合性を有する化合物半導体層（以下、特定化合物半導体層と言う）を基板上に有する化合物半導体積層構造であって、
   ＩｎＰ層を最上層に有する積層構造からなるバッファ層が、基板と特定化合物半導体層との間の格子不整合性を緩和する緩和層として、ＩｎＰ層を特定化合物半導体層の下側に接した位置で基板と特定化合物半導体層との間に介在していることを特徴とする化合物半導体積層構造。
2. バッファ層を構成するＩｎＰ層以外の化合物半導体層は、化合物半導体の格子不整合性が下地層の平行方向の格子定数に対して十分に緩和し、かつ２次元成長を維持できる範囲の格子不整合性であり、化合物半導体層の膜厚が下地層に対する格子不整合性を十分に緩和し、かつ２次元成長を維持できる範囲の膜厚であることを特徴とする請求項１に記載の化合物半導体積層構造。
3. バッファ層が、最上層のＩｎＰ層と、ＩｎＰ層以外の複数の化合物半導体層とからなる積層構造として構成されていることを特徴とする請求項１に記載の化合物半導体積層構造。
4. バッファ層を構成するＩｎＰ層以外の複数の化合物半導体層の各格子定数は、基板の格子定数と特定化合物半導体層の格子定数の間の大きさの格子定数であって、かつ複数の化合物半導体層毎に階段状に増大ないし減少することを特徴とする請求項１に記載の化合物半導体積層構造。
5. バッファ層を構成するＩｎＰ層以外の化合物半導体層の格子定数が基板の格子定数と特定化合物半導体層の格子定数の間の大きさの格子定数であって、かつ連続的に増大ないし減少する傾斜組成層として構成されていることを特徴とする請求項１に記載の化合物半導体積層構造。
6. ＩｎＰ層の膜厚が０．０１μｍ以上１０μｍ以下であることを特徴とする請求項１に記載の化合物半導体積層構造。
7. 基板がＧａＡｓもしくはＳｉで形成され、特定化合物半導体層、及びバッファ層を構成するＩｎＰ層以外の化合物半導体層がIII −Ｖ族化合物半導体からなり、III 族原子としてＩｎ、Ｇａ、及びＡｌの少なくとも一つ、Ｖ族原子としてＡｓ及びＳｂの少なくとも１つを含むことを特徴とする請求項１に記載の化合物半導体積層構造。
8. バッファ層を構成するＩｎＰ層以外の各化合物半導体層、及び特定化合物半導体層がＩｎx Ｇａ1-x Ａｓ層であって、各化合物半導体層の膜厚が臨界膜厚の１５倍以上かつ１００倍以下であることを特徴とする請求項７に記載の化合物半導体積層構造。
9. 請求項１に記載の化合物半導体積層構造を備えることを特徴とする半導体装置。
10. 請求項１に記載の化合物半導体積層構造を備え、
    半導体積層構造の特定化合物半導体層が発光層を構成することを特徴とする発光素子。
11. 請求項１に記載の化合物半導体積層構造を備え、
    化合物半導体積層構造の特定化合物半導体層が受光層を構成することを特徴とする受光素子。