JP4545573B2 - 半導体薄膜構造とその製造方法 - Google Patents
半導体薄膜構造とその製造方法 Download PDFInfo
- Publication number
- JP4545573B2 JP4545573B2 JP2004356475A JP2004356475A JP4545573B2 JP 4545573 B2 JP4545573 B2 JP 4545573B2 JP 2004356475 A JP2004356475 A JP 2004356475A JP 2004356475 A JP2004356475 A JP 2004356475A JP 4545573 B2 JP4545573 B2 JP 4545573B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- layer
- semiconductor
- semiconductor thin
- film structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Semiconductor Lasers (AREA)
- Light Receiving Elements (AREA)
Description
この理由は、前記活性層の近傍にミスフィット転位が導入された場合には前記素子の発光特性、あるいは信頼性を大きく阻害する要因となるためであり、活性層の組成が格子マッチングする混晶組成またはその近辺に限定されることにより上記半導体光源の発光波長の長波長側の限界が決定されていた。例えば、半導体レーザダイオードに関しては非特許文献1に報告されている。
この理由は、前記活性層の近傍にミスフィット転位が導入された場合には前記半導体受光素子の暗電流特性、あるいは信頼性を大きく阻害する要因となるためであるが、光吸収層の組成が格子マッチングする混晶組成またはその近辺に限定されることにより、上記半導体受光素子における受光波長の長波長側の限界が決定されていた。
よって、このような従来技術を用いた場合には上記の転位が暗電流の増加を引き起こすとともに素子の歩留まりを低下させるため、大面積の受光素子、あるいは多チャンネルのアレイ状受光素子を作成することが困難である、という問題点があった。
上記半導体フォトダイオードの問題点に関しては、たとえば非特許文献2に解説されている。
Japanese Journal of Applied Physics Vol.40 (2001) pp.467-471 Proceedings of 9th Internationa1 Conference on Indium Phosphide and Related Matrials (1997) pp.344-346 永井、安達、福井著、「III-V族化合物半導体混晶」(1988コロナ社刊) K. Onabe, "Calculation of Miscibility Gap in Quaternary InGaPAs with Strictiy Regular Solution Approximation" Japanese Journal of Applied Physics. Vol. 21, p. 797, 1982
(1)本発明の半導体薄膜構造は、III-V族化合物半導体基板上、あるいはIII-V族化合物半導体混晶基板上に、III-V族化合物半導体混晶薄膜が積層されて量子井戸構造が形成された構造、あるいはIII-V族化合物半導体混晶薄膜とIII-V族化合物半導体薄膜が積層されて量子井戸構造中が形成された構造において、前記半導体混晶薄膜の少なくとも一層が前記量子井戸構造中の量子井戸層をなす活性層又は光吸収層であり、前記活性層又は光吸収層は相分離によって形成された混晶組成の異なる複数の領域を有するとともに、前記活性層乃至光吸収層又は前記活性層乃至光吸収層の結晶成長時における下地層の少なくとも一部にビスマスまたはアンチモン、あるいはそれらの両方が添加されていることを特徴とする(請求項1)。
また、相分離構造を用いたことにより薄膜構造中にバンドギャップのゆらぎが生じるため、光増幅あるいは受光が可能な波長帯域を従来技術より広くすることも容易となる。
この結果、同半導体薄膜構造の界面においてミスフィット転位が導入される臨界膜厚が大きくなり量子井戸層をより厚くすることができるため、量子井戸層からの発光波長をより長波とすることが可能となる。
具体的には、前記半導体基板はGaAsまたはInGaAsであり、かつ前記活性層又は光吸収層は相分離によって形成された混晶組成の異なる複数のInGaAs領域よりなる構造であるか、または相分離によって形成された混晶組成の異なる複数のInGaAsP領域よりなる構造とすることができる(請求項2)。
またこの際、従来の結晶成長技術においては制御性良く相分離構造を生じさせることは困難であるとともに、相分離が生じている半導体混晶は一般的には光学特性が劣化することが多く見受けられたが、本発明では前記薄膜半導体層の成長時にビスマスまたはアンチモン、あるいはそれらの両方を供給することにより光学特性の劣化を伴うことなく顕著な相分離構造を制御性良く得ることが可能となる。
ここで、上記バイノーダル点を決定する各供給原料の配分比率、ならびに成長温度は混晶の種類によってそれぞれ異なるが、たとえば、非特許文献3並びにその参考文献等に計算手法、計算例等が掲載されている。
[作用]
さらに本発明の構造を用いた場合、上記半導体光増幅器の光増幅帯域並びに上記半導体受光素子の受光波長域がより広くなるという作用も有する。
また、上記構成の本発明による半導体薄膜構造の製造方法は、上記本発明による半導体薄膜構造を実現するための製造方法として作用する。
また、本発明による半導体薄膜構造を前記半導体光増幅器の活性層として使用した場合、従来技術を用いた場合に比べ、増幅できる波長の帯域を長波長側に広げることが可能である。
また、本発明による半導体薄膜構造の製造方法を用いた場合、本発明による半導体薄膜構造を再現性、歩留まり良く提供することが可能である。
なお、以下の実施例ではビスマスを添加する場合の半導体薄膜構造について説明するが、アンチモンの添加時、あるいはそれらの両方の添加時においても同様の効果が得られる。
また、本実施例を説明する図面においては視覚的な理解を容易にするため、相分離した混晶薄膜を模式的に二種類の混晶が整列したように模式的に図示しているが、実際の相分離した混晶薄膜中における混晶組成の分布状況はより複雑であり、さらに境界において組成が連続的に変化するためにその境界も不明瞭になる場合が多いことに注意が必要である。
図中、101はGaAs基板、102はAlGaAsクラッド層(膜厚1.5μm)、103はAlGaAs光閉じ込め層(膜厚200nm)、104はGaAs障壁層(膜厚50nm)、105は相分離InGaAs:Bi活性層(膜厚10nm)、106はGaAsコンタクト層(膜厚300nm)である。
ここで上記相分離によって形成されたIn組成が高いInGaAs:Biよりなる領域105aにおけるIn組成は、上記相分離InGaAs:Bi活性層105の平均的In組成に比べて大幅に高いため、その発光波長が長波長化している。
なお、図1に示した半導体薄膜構造を用いてデバイスを作成する場合には、基板の導電性がN型の場合には基板側クラッド層はN型、表面側のクラッド層とコンタクト層はP型となるように不純物ドーピングを行う。
また、同構造により半導体光増幅器を作成した結果、増幅帯域1.2〜1.3μmの増幅帯域を有する、広帯域、高飽和出力の素子が得られた。
図中、201はInP基板、202はInPクラッド層(膜厚1.5μm)、203はInGaAsP光閉じ込め層(膜厚200nm)、204はInGaAs障壁層(膜厚50nm)、205は相分離InGaAs:Bi活性層(膜厚10nm)、206はInGaAsコンタクト層(膜厚300nm)である。
ここで、上記相分離によって形成されたIn組成が高いInGaAs:Biよりなる領域205aにおけるIn組成は、上記相分離InGaAs:Bi活性層205の平均的In組成に比べて大幅に高いため、その発光波長が長波長化している。
なお、図2に示した半導体薄膜構造を用いてデバイスを作成する場合には、基板の導電性がN型の場合には基板側クラッド層はN型、表面側のクラッド層とコンタクト層はP型となるように不純物ドーピングを行う。
また、同様に半導体光増幅器を作成した結果、1.6〜2.1μmの間の任意の帯域に増幅帯域を有する、広帯域、高飽和出力の素子が得られた。
図中、301はInP基板、302はInPクラッド層、303はInGaAsP光閉じ込め層、304はInGaAs光閉じ込め層(膜厚50nm)、305は相分離InGaAs:Bi光吸収層(膜厚500nm)、306はInGaAsコンタクト層(膜厚300nm)である。
さらに、相分離InGaAs:Bi活性層305は、ビスマスが添加された半導体混晶薄膜であり、その中で、305aは相分離によって形成されたIn組成が高いInGaAs:Biよりなる領域、305bは同様に相分離によって形成されたIn組成が低いInGaAs:Biよりなる領域である。
なお、図3に示した半導体薄膜構造を用いてデバイスを作成する場合には、基板の導電性がN型の場合には基板側クラッド層はN型、表面側のクラッド層とコンタクト層はP型となるように不純物ドーピングを行う。
図3に示した半導体薄膜構造を用いてフォトダイオードを作成した結果、受光帯域1.0〜2.0μmの、広帯域、低暗電流の素子が得られた。
図中、401はGaAs基板、402はAlGaAsクラッド層(膜厚1.5μm)、403はAlGaAs光閉じ込め層(膜厚200nm)、404はGaAs障壁層(膜厚50nm)、405は相分離InGaNAs:Bi活性層(膜厚10nm)、406はGaAsコンタクト層(膜厚300m)である。
ここで上記相分離によって形成されたIn組成が高いInGaNAs:Biよりなる領域405aにおけるIn組成は、上記相分離InGaNAs:Bi活性層405の平均的In組成に比べて大幅に高いため、その発光波長が長波長化している。
なお、図4に示レた半導体薄膜構造を用いてデバイスを作成する場合には、基板の導電性がN型の場合には基板側クラッド層はN型、表面側のクラッド層とコンタクト層はP型となるように不純物ドーピングを行う。
また、同構造により半導体光増幅器を作成した結果、増幅帯域1.2〜1.5μmの間の任意の帯域に増幅帯域を有する、広帯域、高飽和出力の素子が得られた。
図中、501はInP基板、502はInPクラッド層(膜厚1.5μm)、503はInGaAsP光閉じ込め層(膜厚200nm)、504はInGaAs障壁層(膜厚50nm)、505は相分離InGaNAs:Bi活性層(膜厚10nm)、506はInGaAsコンタクト層(膜厚300nm)である。
また、さらに加えて505aと505bで構成される相分離InGaNAs:Bi活性層中にはビスマスが添加されているため、発光波長のさらなる長波長化ができた。
図5に示した半導体薄膜構造を種々の成長条件を用いて作成し、レーザダイオード素子を作成した結果、発光波長1.6〜2.3μmの素子が得られた。
また、同様に半導体光増幅器を作成した結果、1.6〜2.3μmの間の任意の帯域に増幅帯域を有する、広帯域、高飽和出力の素子が得られた。
図中、601はInP基板、602はInPクラッド層、603はInGaAsP光閉じ込め層(膜厚100nm)、604はInGaAs光閉じ込め層(膜厚50nm)、605は相分離InGaNAs:Bi光吸収層(膜厚500nm)、606はInGaAsコンタクト層(膜厚300nm)である。
さらに、相分離InGaNAs:Bi活性層605は、ビスマスが添加された半導体混晶薄膜であり、その中で、605aは相分離によって形成されたIn組成が高いInGaNAs:Biよりなる領域、605bは同様に相分離によって形成されたIn組成が低いInGaNAs:Biよりなる領域である。
また、さらに加えて領域605aと領域605bで構成される相分離InGaAs:Bi光吸収層605にはビスマスが添加されているため、発光波長のさらなる長波長化ができた。
また、面入射型のフォトダイオードを作成する場合には受光部のInGaAsコンタクト層はエッチオフされる。
図6に示した半導体薄膜構造を用いてフォトダイオードを作成した結果、受光帯域1.0〜2.3μmの、広帯域、低暗電流の素子が得られた。
図中、701はInP基板、702はInPクラッド層、703はInGaAsP光閉じ込め層、704−1は相分離InGaAs:Bi光閉じ込め層(膜厚50nm)、704−2はInGaAs光閉じ込め層(膜厚50nm)、705は相分離InGaAs光吸収層(膜厚500nm)、706はInGaAsコンタクト層(膜厚300nm)である。
さらに、相分離InGaAs:Bi光閉じ込め層704−1は、ビスマスが添加された半導体混晶薄膜であり、その中で、704−1aは相分離によって形成されたIn組成が高いInGaAs:Biよりなる領域、704−1bは同様に相分離によって形成されたIn組成が低いInGaAs:Biよりなる領域である。
ここで、光吸収層705中において相分離によって形成されたIn組成が高いInGaAsよりなる領域705aにおけるIn組成は相分離InGaAs光吸収層705の平均的In組成に比べて大幅に高いため、その受光波長が長波長化している。
ここで、この傾斜組成はフォトダイオードの分光感度特性に影響し、長波側の受光感度は実施例3の構造に比へ低下するものの、分光感度の平坦化に寄与するという特徴を有する。
また、面入射型のフォトダイオードを作成する場合には受光部のInGaAsコンタクト層706はエッチオフされる。
図7に示した半導体薄膜構造を用いてフォトダイオードを作成した結果、受光帯域1.0〜2.0μmの、広帯域、低暗電流の素子が得られた。
次に成長を中断し、基板温度を370℃まで下げた後、相分離InGaAs:Bi活性層205をトリメチルインジウム、トリイソプロピルガリウム、トリメチルビスマス、ターシャリーブチルアルシンを原料として成長した。
またさらに、InGaAs混晶が熱力学的に相分離を起こし得る370℃という温度下においてビスマス原料を供給したことにより相分離が促進され、In組成が高いInGaAs:Biよりなる領域205aとIn組成が低いInGaAs:Biよりなる領域205bが再現性良く形成できた。
各層の成長に用いた原料、ならびに成長温度を表1に示す。
TMA:トリメチルアルミニウム
TMG:トリメチルガリウム
AsH3:アルシン
TMI:トリメチルインジウム
TIPG:トリイソプロピルガリウム
TMBi:トリメチルビスマス
TBAs:ターシャリーブチルアルシン
PH3:ホスフィン
TBP:ターシャリーブチルホスフィン
請求項6においては、活性層又は光吸収層の成長条件、すなわち、各供給原料の配分比率、ならびに成長温度が、当該半導体混晶系における熱力学上のミシビリティギャップ内であること、言い換えればバイノーダル点より不安定側の領域であることを要件としている。
図8は、その関係を説明するための模式図であり(非特許文献3参照)、結晶AとBの自由エネルギー曲線とバイノーダル、スピノーダル曲線を表している。
また、ミシビリティギャップとは準安定領域と不安定域からなる領域であり、その境界はバイノーダル曲線となる。
図中、本実施例におけるInxGa1-xAs混晶に着目し、成長温度400℃における不安定域を読み取ると、x=0.34からx=0.67の組成となる。
各供給原料の配分比率は、成長温度に為ける気相と固相の平衡関係(成長装置の構造に依存する)を考慮し、固相組成が上記不安定域または準安定領域内となるように決定すればよい。
102 AlGaAsクラッド層
103 AlGaAs光閉じ込め層
104 GaAs障壁層
105 相分離InGaAs:Bi活性層
105a In組成の高いInGaAs:Biよりなる領域
105b In組成の低いInGaAs:Biよりなる領域
106 GaAsコンタクト層
201 InP基板
202 InPクラッド層
203 InGaAsP光閉じ込め層
204 InGaAs障壁層
205 相分離InGaAs:Bi活性層
205a In組成の高いInGaAs:Biよりなる領域
205b In組成の低いInGaAs:Biよりなる領域
206 InGaAsコンタクト層
301 InP基板
302 InPクラッド層
303 InGaAsP光閉じ込め層
304 InGaAs光閉じ込め層
305 相分離InGaAs:Bi光吸収層
305a In組成の高いInGaAs:Biよりなる領域
305b In組成の低いInGaAs:Biよりなる領域
306 InGaAsコンタクト層
401 GaAs基板
402 AlGaAsクラッド層
403 AlGaAs光閉じ込め層
404 GaAs障壁層
405 相分離InGaNAs:Bi活性層
405a In組成の高いInGaNAs:Biよりなる領域
405b In組成の低いInGaNAs:Biよりなる領域
406 GaAsコンタクト層
501 InP基板
502 InPクラッド層
503 InGaAsP光閉じ込め層
504 InGaAs障壁層
505 相分離InGaNAs:Bi活性層
505a In組成の高いInGaNAs:Biよりなる領域
505b In組成の低いInGaNAs:Biよりなる領域
506 InGaAsコンタクト層
601 InP基板
602 InPクラッド層
603 InGaAsP光閉じ込め層
604 InGaAs光閉じ込め層
605 相分離InGaNAs:Bi光吸収層
605a In組成の高いInGaNAs:Biよりなる領域
605b In組成の低いInGaNAs:Biよりなる領域
606 InGaAsコンタクト層
701 InP基板
702 InPクラッド層
703 InGaAsP光閉じ込め層
704−1 相分離InGaAs:Bi光閉じ込め層
704−2 InGaAs光閉じ込め層
705 相分離InGaAs光吸収層
706 InGaAsコンタクト層
Claims (8)
- III-V族化合物半導体基板上、あるいはIII-V族化合物半導体混晶基板上に、III-V族化合物半導体混晶薄膜が積層されて量子井戸構造が形成された構造、あるいはIII-V族化合物半導体混晶薄膜とIII-V族化合物半導体薄膜が積層されて量子井戸構造が形成された構造において、
前記半導体混晶薄膜の少なくとも一層が前記量子井戸構造中の量子井戸層をなす活性層又は光吸収層であり、前記活性層又は光吸収層は相分離によって形成された混晶組成の異なる複数の領域を有するとともに、前記活性層乃至光吸収層又は前記活性層乃至光吸収層の結晶成長時における下地層の少なくとも一部にビスマスまたはアンチモン、あるいはビスマスとアンチモンの両方が添加されていることを特徴とする半導体薄膜構造。 - 請求項1記載の半導体薄膜構造において、
前記半導体基板はGaAsまたはInGaAsであり、かつ前記活性層又は光吸収層は相分離によって形成された混晶組成の異なる複数のInGaAs領域よりなる構造であるか、または相分離によって形成された混晶組成の異なる複数のInGaAsP領域よりなる構造であることを特徴とする半導体薄膜構造。 - 請求項1記載の半導体薄膜構造において、
前記半導体基板はInPであり、かつ前記活性層又は光吸収層は相分離によって形成された混晶組成の異なる複数のInGaAs領域よりなる構造であるか、または相分離によって形成された混晶組成の異なる複数のInGaAsP領域よりなる構造であることを特徴とする半導体薄膜構造。 - 請求項1記載の半導体薄膜構造において、
前記半導体基板はGaAsまたはInGaAsであり、かつ前記活性層又は光吸収層は相分離によって形成された混晶組成の異なる複数のInGaNAs領域よりなる構造であることを特徴とする半導体薄膜構造。 - 請求項1記載の半導体薄膜構造において、
前記半導体基板はInPであり、かつ前記活性層又は光吸収層は相分離によって形成された混晶組成の異なる複数のInGaNAs領域よりなる構造であることを特徴とする半導体薄膜構造。 - 請求項1,2,3,4又は5に記載した半導体薄膜構造を製造する方法において、
前記活性層又は光吸収層の成長条件が、当該半導体混晶系における熱力学上のミシビリティギャップ内であり、かつ前記活性層乃至光吸収層の結晶成長時に、または、前記活性層乃至光吸収層の下地層の結晶成長時に、ビスマスまたはアンチモン、あるいはビスマスとアンチモンの両方を供給することを特徴とする半導体薄膜構造の製造方法。 - 請求項6記載の半導体薄膜構造の製造方法において、
ガリウムの原料としてトリイソプロピルガリウムを用いることを特徴とする半導体薄膜構造の製造方法。 - 請求項6記載の半導体薄膜構造の製造方法において、
ビスマスの原料としてトリメチルビスマスを用いることを特徴とする半導体薄膜構造の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356475A JP4545573B2 (ja) | 2004-12-09 | 2004-12-09 | 半導体薄膜構造とその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004356475A JP4545573B2 (ja) | 2004-12-09 | 2004-12-09 | 半導体薄膜構造とその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006165375A JP2006165375A (ja) | 2006-06-22 |
JP4545573B2 true JP4545573B2 (ja) | 2010-09-15 |
Family
ID=36667036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004356475A Expired - Fee Related JP4545573B2 (ja) | 2004-12-09 | 2004-12-09 | 半導体薄膜構造とその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4545573B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4629687B2 (ja) * | 2007-01-29 | 2011-02-09 | 株式会社日立製作所 | 光半導体素子、及びその製造方法 |
JP5857774B2 (ja) * | 2012-02-09 | 2016-02-10 | 三菱電機株式会社 | 半導体受光素子 |
JP6827562B2 (ja) * | 2017-12-04 | 2021-02-10 | 三菱電機株式会社 | 電界吸収型変調器、光半導体装置及び光モジュール |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10289998A (ja) * | 1997-04-11 | 1998-10-27 | Motorola Inc | 稀薄キャリア装置および製造方法 |
JPH11214316A (ja) * | 1998-01-29 | 1999-08-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体の製造方法 |
JP2000261036A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 窒化物半導体および窒化物半導体発光素子並びにこれらの製造方法 |
JP2004342851A (ja) * | 2003-05-15 | 2004-12-02 | Sharp Corp | 半導体膜の成長方法およびこの半導体膜を備えた半導体素子 |
-
2004
- 2004-12-09 JP JP2004356475A patent/JP4545573B2/ja not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH10289998A (ja) * | 1997-04-11 | 1998-10-27 | Motorola Inc | 稀薄キャリア装置および製造方法 |
JPH11214316A (ja) * | 1998-01-29 | 1999-08-06 | Nippon Telegr & Teleph Corp <Ntt> | 半導体の製造方法 |
JP2000261036A (ja) * | 1999-03-12 | 2000-09-22 | Toshiba Corp | 窒化物半導体および窒化物半導体発光素子並びにこれらの製造方法 |
JP2004342851A (ja) * | 2003-05-15 | 2004-12-02 | Sharp Corp | 半導体膜の成長方法およびこの半導体膜を備えた半導体素子 |
Also Published As
Publication number | Publication date |
---|---|
JP2006165375A (ja) | 2006-06-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR102209263B1 (ko) | 반도체 광디바이스의 제조 방법 및 반도체 광디바이스 | |
JP3425185B2 (ja) | 半導体素子 | |
EP2383846B1 (en) | Light emitting device and manufacturing method thereof | |
USRE41336E1 (en) | Fabrication method for algainnpassb based devices | |
KR20010107604A (ko) | 광학 장치, 광학 장치 제조용 기판, 광학 장치의 제조방법 및 광학 장치 제조용 기판의 제조 방법 | |
JPH0652807B2 (ja) | 光子装置用の4元ii−vi族材料 | |
JP3545197B2 (ja) | 半導体素子およびその製造方法 | |
CN113169244A (zh) | 具有稀释氮化物层的光电子装置 | |
JP5999916B2 (ja) | 半導体素子及びその製造方法 | |
JP4545573B2 (ja) | 半導体薄膜構造とその製造方法 | |
JP5279070B2 (ja) | 半導体素子 | |
JP2020534704A (ja) | 半導体多層構造 | |
JP3652977B2 (ja) | 半導体受光装置およびその製造方法 | |
JP2010225820A (ja) | 半導体受光素子 | |
JP2006237045A (ja) | 半導体量子ドット構造及びその製造方法 | |
JPH0513884A (ja) | 半導体レーザ | |
Deng et al. | III-V Quantum Dot Lasers Monolithically Grown on Silicon | |
JP2015035550A (ja) | 半導体素子およびその製造方法 | |
EP2438663B1 (en) | Laser diode and method of fabrication the laser diode | |
US11670913B2 (en) | Semiconductor layer structure with a thin blocking layer | |
JP7413599B1 (ja) | Iii-v族化合物半導体発光素子及びiii-v族化合物半導体発光素子の製造方法 | |
JP2000022180A (ja) | ノンアロイコンタクト用の半導体層を備えた導波路型光検出器 | |
JP4586094B2 (ja) | 半導体発光素子 | |
JP2009032985A (ja) | 半導体発光素子及びその製造方法 | |
JPH10242511A (ja) | 歪多重量子井戸構造 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070126 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100209 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100409 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100629 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100630 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130709 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |