JP2020534704A - 半導体多層構造 - Google Patents

半導体多層構造 Download PDF

Info

Publication number
JP2020534704A
JP2020534704A JP2020537283A JP2020537283A JP2020534704A JP 2020534704 A JP2020534704 A JP 2020534704A JP 2020537283 A JP2020537283 A JP 2020537283A JP 2020537283 A JP2020537283 A JP 2020537283A JP 2020534704 A JP2020534704 A JP 2020534704A
Authority
JP
Japan
Prior art keywords
layer
multilayer structure
substrate
semiconductor
semiconductor multilayer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020537283A
Other languages
English (en)
Other versions
JP7157162B2 (ja
Inventor
アホ，アルト
イソアホ，リク
トゥキアイネン，アンッティ
ドレル グイナ，ミルセア
ドレル グイナ，ミルセア
ヴィヘリアラ，ユッカ
Original Assignee
テーテーユー‐サェーティェ アェスアェル．
テーテーユー‐サェーティェ アェスアェル．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by テーテーユー‐サェーティェ アェスアェル．, テーテーユー‐サェーティェ アェスアェル． filed Critical テーテーユー‐サェーティェ アェスアェル．
Publication of JP2020534704A publication Critical patent/JP2020534704A/ja
Application granted granted Critical
Publication of JP7157162B2 publication Critical patent/JP7157162B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32316—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm comprising only (Al)GaAs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02461—Phosphides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02502—Layer structure consisting of two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/02546—Arsenides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/12—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region the resonator having a periodic structure, e.g. in distributed feedback [DFB] lasers
    • H01S5/125—Distributed Bragg reflector [DBR] lasers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/544—Solar cells from Group III-V materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Semiconductor Lasers (AREA)
  • Recrystallisation Techniques (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Led Devices (AREA)

Abstract

本発明によれば、Ｇｅでできた層（２，２４）を有する基板（５，７，１７）と、半導体多層構造（３，４，９，１１，１９，２３）であって、ＡｌxＧａ1-xＡｓ（ｘが約０．６）と、ＡｌxＧａ1-x-yＩｎyＡｓ（０≦ｘ≦０．６及び０≦ｙ≦０．０２）と、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦１）と、ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦０．７）と、ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＰzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１及び０≦ｃ≦０．３）からなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である少なくとも１つの第１層と、ＧａＩｎＡｓＮＳｂ、ＧａＩｎＡｓＮ、ＡｌＧａＩｎＡｓＮＳｂ、ＡｌＧａＩｎＡｓＮ、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＳｂ、ＧａＩｎＰ、ＧａＩｎＰＮＳｂ、ＧａＩｎＰＳｂ、ＧａＩｎＰＮ、ＡｌＩｎＰ、ＡｌＩｎＰＮＳｂ、ＡｌＩｎＰＮ、ＡｌＩｎＰＳｂ、ＡｌＧａＩｎＰ、ＡｌＧａＩｎＰＮＳｂ、ＡｌＧａＩｎＰＮ、ＡｌＧａＩｎＰＳｂ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓＰＮＳｂ、ＧａＩｎＡｓＰＮ、ＧａＩｎＡｓＰＳｂ、ＧａＡｓＰ、ＧａＡｓＰＮＳｂ、ＧａＡｓＰＮ、ＧａＡｓＰＳｂ ＡｌＧａＩｎＡｓ及びＡｌＧａＡｓからなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である少なくとも１つの第２層とを有する半導体多層構造（３，４，９，１１，１９，２３）とを備え、前記半導体多層構造（３，４，９，１１）が、前記基板（５，７，１７）の前記Ｇｅ層（２，２４）上に成長された半導体素子（１，１０，２０，３０，４０，５０，６０）が開示されている。【選択図】図１

Description

本開示は、ＡｌxＧａ1-xＡｓ（ｘが約０．６）、ＡｌxＧａ1-x-yＩｎyＡｓ（０≦ｘ≦０．６及び０≦ｙ≦０．０２）、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦１）、ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦０．７）、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＰzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１、及び０≦ｃ≦０．３）からなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である第１層と、ＧａＩｎＡｓＮＳｂ、ＧａＩｎＡｓＮ、ＡｌＧａＩｎＡｓＮＳｂ、ＡｌＧａＩｎＡｓＮ、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＳｂ、ＧａＩｎＰ、ＧａＩｎＰＮＳｂ、ＧａＩｎＰＳｂ、ＧａＩｎＰＮ、ＡｌＩｎＰ、ＡｌＩｎＰＮＳｂ、ＡｌＩｎＰＮ、ＡｌＩｎＰＳｂ、ＡｌＧａＩｎＰ、ＡｌＧａＩｎＰＮＳｂ、ＡｌＧａＩｎＰＮ、ＡｌＧａＩｎＰＳｂ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓＰＮＳｂ、ＧａＩｎＡｓＰＮ、ＧａＩｎＡｓＰＳｂ、ＧａＡｓＰ、ＧａＡｓＰＮＳｂ、ＧａＡｓＰＮ、ＧａＡｓＰＳｂ、ＡｌＧａＩｎＡｓ及びＡｌＧａＡｓからなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である少なくとも１つの第２層とを有する半導体多層構造を含む半導体素子に関する。
ガリウムヒ素（ＧａＡｓ）ベース材料の不活性層を有するＧａＡｓベース構造が、端面発光レーザ（ＥＥＬ）、垂直拡張共振器面発光レーザ（ＶＥＣＳＥＬ）、垂直共振器面発光レーザ（ＶＣＳＥＬ）、太陽電池（ＳＣ）、検出器、発光ダイオード（ＬＥＤ）、半導体光増幅器（ＳＯＡ）、飽和性吸収体ミラー（ＳＥＳＡＭ）などのオプトエレクトロニクス装置を製造するための応用性の高い手法である。更に、ＡｌＧａＡｓ材料又はＧａＡｓ材料の少なくとも１層を有するガリウムヒ素（ＧａＡｓ）ベース構造は、高速トランジスタを製造するための手法である。
ＡｌＧａＡｓ材料を主成分とする不活性層を含む半導体多層構造がＧａＡｓ基板上に製造されるとき、ＡｌＧａＡｓ層は、層厚さが大きくなると格子整合せず、構造に対する圧縮歪みが蓄積する。Ａｌの組成ｘが高いほどＡｌＧａＡｓ層が厚くなり、構造の公称歪みが大きくなる。
実験結果と臨界厚さ計算に基づいて、オプトエレクトロニクス部品の動作寿命は、構造の全歪みに強く依存する。歪みの蓄積によって、結晶成長中に不整合転位の形の歪み緩和が生じうる。不整合転位の形成は、素子性能の低下をもたらす。不整合転位がないと素子寿命を長くし、レーザ出力電力を高めうる。ＡｌxＧａ1-xＡｓ（ｘ＝０．６）を含むＧａＡｓ上に厚い層状構造を製造する際に過度の歪みが蓄積している可能性がある。そのような層は、典型的には、活性多層構造のクラッド層として使用され、半導体素子の寿命の短縮につながる。
したがって、ＧａＡｓ材料を主成分とする少なくとも１つの層と、圧縮歪みの蓄積を回避するか少なくとも減少させる更に他の材料の少なくとも１つの層とを含む半導体多層構造を提供する必要がある。
マイクロエレクトロニクス素子の中又はその上にオプトエレクトロニクス又は光素子を集積回路のように一体化することが望ましい。しかしながら、例えば、１．３μｍの電磁放射波長で動作するオプトエレクトロニクス素子を処理するには、ＡｌＧａＡｓ材料を主成分とする不活性層が必要である。しかしながら、ＡｌＧａＡｓ材料は、Ｓｉ基板上に要求品質で直接成長できない。
したがって、ＩＩＩ族元素とＶ族元素を主成分とするＳｉベースのマイクロエレクトロニクス及びオプトエレクトロニクス素子の集積化を提供するには、Ｓｉ基板、Ｇｅ基板又はＳｉＧｅ基板上に成長されたＩＩＩ族元素とＶ族元素を主成分とする半導体多層構造が必要である。
更に、Ｓｉ基板、Ｇｅ基板又はＳｉＧｅ基板上の高速トランジスタの集積化が必要である。
上記の目的の少なくとも１つは、請求項１による半導体素子によって解決される。
一実施形態において、半導体多層構造は、不活性層を構成する複数の第１層と活性層を形成する複数の第２層とを含むオプトエレクトロニクス半導体多層構造である。
驚くべきことに、ＡｌxＧａ1-xＡｓ（ｘは約０．６）、ＡｌxＧａ1-x-yＩｎyＡｓ（０≦ｘ≦０．６及び０≦ｙ≦０．０２）、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦１）、ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦０．７）、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＰzＳｂc(０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１及び０≦ｃ≦０．３）からなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である少なくとも１つの第１層と、ＧａＩｎＡｓＮＳｂ、ＧａＩｎＡｓＮ、ＡｌＧａＩｎＡｓＮＳｂ、ＡｌＧａＩｎＡｓＮ、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＮＳｂ、ＧａＩｎＰ、ＧａＩｎＰＮＳｂ、ＧａＩｎＰＳｂ、ＧａＩｎＰＮ、ＡｌＩｎＰ、ＡｌＩｎＰＮＳｂ、ＡｌＩｎＰＮ、ＡｌＩｎＰＳｂ、ＡｌＧａＩｎＰ、ＡｌＧａＩｎＰＮＳｂ、ＡｌＧａＩｎＰＮ、ＡｌＧａＩｎＰＳｂ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓＰＮＳｂ、ＧａＩｎＡｓＰＮ、ＧａＩｎＡｓＰＳｂ、ＧａＡｓＰ、ＧａＡｓＰＮＳｂ、ＧａＡｓＰＮ、ＧａＡｓＰＳｂ、ＡｌＧａＩｎＡｓ、及びＡｌＧａＡｓからなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である少なくとも１つの第２層とを有する半導体多層構造の成長が、基板のＧｅ層上で可能であることが分かった。
更に、材料のこの特定の組み合わせが、構造の圧縮歪みの累積的な蓄積を防ぐことが分かった。半導体多層構造の圧縮歪みの蓄積の低減は、半導体素子の予想動作寿命を実質的に増大させる。
本開示の一実施形態において、半導体多層構造は、能動オプトエレクトロニクス素子を構成する。一実施形態において、能動オプトエレクトロニクス素子は、電磁放射を生成し、検出し又は概して処理するための０．５４μｍ〜１．７μｍの単一波長又は複数波長で動作する。一実施形態において、能動オプトエレクトロニクス素子は、１．３μｍの波長で動作する。
オプトエレクトロニクス半導体多層構造の場合の複数の不活性層など、少なくとも１つの第１層のいずれかの層間の格子不整合を減少させるには複数の手法がある。
開示の一実施形態において、半導体多層構造の第１層の少なくとも１つは、ＡｌxＧａ1-xＡｓ（ｘは約０．６）、ＡｌxＧａ1-x-yＩｎyＡｓ（０＜ｘ≦０．６及び０＜ｙ≦０．０２）、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０＜ｘ≦１、０＜ｙ≦１、０＜ｚ≦０．３、及び０＜ｃ≦１）、ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＳｂc（０＜ｘ≦１、０＜ｙ≦１、０＜ｚ≦０．３、及び０＜ｃ≦０．７）、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＰzＳｂc（０＜ｘ≦１及び０＜ｙ≦１、０＜ｚ≦１、及び０＜ｃ≦０．３）からなる群から選択された材料からなる。
更に他の実施形態において、半導体多層構造の第１層は、ｘが約０．６とするとＡｌ組成ｘに依存して選択されたＡｌxＧａ1-xＡｓ材料、０≦ｘ≦０．６とするとＡｌxＧａ1-xＡｓ材料、０≦ｙ≦０．０２又はｘ＞０．６とするとＡｌxＧａ1-x-yＩｎyＡｓ材料、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０≦ｙ＜０．０２、０≦ｚ≦０．３、及び０≦ｃ≦１）からなる群から選択される材料からなる。
更に別の実施形態において、半導体多層構造の第１層は、Ａｌ組成ｘに依存して選択されたＡｌxＧａ1-ｘＡｓ材料からなり、ｘが約０．６であり、０≦ｘ≦０．６ならば材料はＡｌxＧａ1-xＡｓであり、０＜ｙ≦０．０２又はｘ＞０．６ならば材料はＡｌxＧａ1-x-y-ＩｎyＡｓであり、材料はＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０＜ｙ≦０．０２、０＜ｚ≦０．３、及び０＜ｃ≦１）からなる群から選択される。
複数の不活性層の材料として使用されうる上記のＡｌxＧａ1-xＡｓ材料はそれぞれ、基板のＧｅ層に対してかなり低い格子不整合を有する。
一実施形態において、オプトエレクトロニクス半導体多層構造の不活性層のいずれかの層など、半導体多層構造のうちの少なくとも１つの第１層が、ＧａＡｓの格子定数とＧｅの格子定数との差よりも小さく、基板のＧｅ層の格子定数とは異なる格子定数を有する。
一実施形態において、半導体多層構造の第１層のいずれか又は第２層のいずれかが、ドープされてもドープされなくてもよい。層のいずれかが、ｎ型又はｐ型導電率を提供するためにｎ型又はｐ型ドーピングを有してもよく、ドープされていなくてもよい。ドーパント要素の例は、Ｓｉ、Ｓｅ、Ｓｎ、Ｓ、Ｔｅ、Ｂｅ、Ｃ、Ｍｇ、Ｇｅ及びＺｎである。
本開示の一実施形態において、基板は、シリコン（Ｓｉ）の層、シリコンゲルマニウム（ＳｉＧｅ）の層、ゲルマニウム（Ｇｅ）の第２層、又はＳｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料からなる複数の層のいずれかを有し、Ｇｅ層は、Ｓｉ層上、又はＳｉＧｅ層上、又は第２のＧｅ層上、又はＳｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料からなる複数の層上に成長される。
本開示の更に他の実施形態において、基板のＧｅ層は、歪み緩和され、Ｇｅ層は、基板のＳｉ層、ＳｉＧｅ層又は第２のＧｅ層と直接接触して成長される。
更に代替実施形態において、基板のＧｅ層は、Ｓｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料からなる基板の更に他の層に対して圧縮歪みされ、基板は、更に、歪み補償層を有し、歪み補償層は、Ｇｅ層と半導体多層構造の間にＧｅ層と直接接触して成長される。
一実施形態において、歪み補償層は、Ｓｉ、ＳｉＧｅ、ＡｌＰ、ＧａＰ、ＧａＩｎＰ、ＡｌＩｎＰ、ＧａＡｓＰ、ＧａＩｎＡｓＰ、ＧａＮＡｓＰ、ＧａＡｓＮ、ＧａＩｎＡｓＮ、ＧａＩｎＮＰ及びＡｌＧａＩｎＡｓＰからなる群から選択された材料からなる。
基板のＳｉ又はＳｉＧｅ層上の基板の圧縮歪みＧｅ層には、基板のＧｅ層と半導体多層構造の層の間に歪み補償層が必要である。この場合、オプトエレクトロニクス多層構造の複数の不活性層などの第１層の格子定数を基板の歪みＧｅ層の格子定数と一致させるために、複数の不活性層などの第１層の少なくとも１つの材料にＮ、Ｐ又はこの両方を添加することが必要とされうる。特定の実施形態において、基板の圧縮歪みＧｅ層上のオプトエレクトロニクス多層構造の複数の不活性層などの半導体多層構造の少なくとも１つの第１層の材料が、ＡｌＧａＩｎＡｓＮＰＳｂベース材料からなる群から選択される。
本開示による半導体素子は、Ｓｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料からなる少なくとも１つの層を含む基板上の半導体多層構造の成長を可能にする。
基本的に、Ｓｉベース基板は、製造価格を低減することを可能にする。更に、本開示の一実施形態において、Ｓｉ、ＳｉＧｅ又はＧｅベース基板は、マイクロプロセッサ、メモリチップ及び論理構成要素などの超小形電子回路を半導体素子と同じ基板上に一体化することを可能にする。
一実施形態において、基板が、Ｓｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料からなる層を有し、基板のＧｅ層が、Ｓｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料からなる層上に成長され、マイクロエレクトロニクス素子が、Ｓｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料からなる層上に製造される。
一実施形態において、オプトエレクトロニクス半導体多層構造は、レーザ利得構造を構成するヘテロ構造である。
別の実施形態において、オプトエレクトロニクス半導体多層構造は、ＡｌＧａＡｓベース材料の複数の層を有する分布型ブラッグ反射器（ＤＢＲ）を有する活性半導体素子を含む。
別の実施形態において、半導体多層構造はトランジスタを含む。
本開示の更に他の利点、特徴及び用途は、実施形態の以下の記述並びにそれぞれの図から明らかになる。
本開示によるオプトエレクトロニクス半導体素子の一実施形態の概略断面図である。 本開示によるオプトエレクトロニクス半導体素子の代替実施形態の概略断面図である。 本開示によるオプトエレクトロニクス半導体素子の更に別の実施形態の概略断面図である。 本開示の一実施形態によるオプトエレクトロニクス半導体素子のより詳細な概略断面図である。 本開示の更に他の実施形態によるオプトエレクトロニクス半導体素子の詳細な概略断面図である。 本開示によるオプトエレクトロニクス半導体素子の更に別の実施形態の概略断面図である。 試験時間にわたる相対出力電力を表す相対グラフである。 図７のグラフの被測定素子の概略図である。 Ｇｅ基板上のＧａＡｓ層のＸ線回折信号を表わすグラフである。 本開示による半導体素子の概略断面図であり、半導体多層構造がトランジスタを含む。
図において、同一要素は同一引用符号によって示される。
図１から図４の概略断面図は、本開示の実施形態による半導体素子の基本設計を示す。
図１〜図６及び図１０の半導体素子１，１０，２０，３０は全て、Ｇｅ層２，３を有する基板を備える。例えばＧａＡｓ以外の本開示による選択されたＩＩＩ−Ｖ材料の半導体多層構造が、圧縮歪みの実質的な蓄積なしにＧｅ上に成長されうる。
驚くべきことに、ＧａＩｎＡｓＮＳｂ、ＧａＩｎＡｓＮ、ＡｌＧａＩｎＡｓＮＳｂ、ＡｌＧａＩｎＡｓＮ、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＳｂ、ＧａＩｎＰ、ＧａＩｎＰＮＳｂ、ＧａＩｎＰＳｂ、ＧａＩｎＰＮ、ＡｌＩｎＰ、ＡｌＩｎＰＮＳｂ、ＡｌＩｎＰＮ、ＡｌＩｎＰＳｂ、ＡｌＧａＩｎＰ、ＡｌＧａＩｎＰＮＳｂ、ＡｌＧａＩｎＰＮ、ＡｌＧａＩｎＰＳｂ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓＰＮＳｂ、ＧａＩｎＡｓＰＮ、ＧａＩｎＡｓＰＳｂ、ＧａＡｓＰ、ＧａＡｓＰＮＳｂ、ＧａＡｓＰＮ、ＧａＡｓＰＳｂ、ＡｌＧａＩｎＡｓ、及びＡｌＧａＡｓからなる群から選択された材料からなる活性層を構成し、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である複数の第２層、並びにＡｌxＧａ1-xＡｓ（ｘが約０．６）、ＡｌxＧａ1-x-yＩｎyＡｓ（０≦ｘ≦０．６及び０≦ｙ≦０．０２）、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３及び０≦ｃ≦１）、ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＳｂc（０≦ｘ≦１及び０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦０．７）、及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＰzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１及び０≦ｃ≦０．３）からなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である複数の不活性層とを有するオプトエレクトロニクス半導体多層構造をＧｅ層２上に成長させて、電磁放射の波長０．５４μｍ〜１．７μｍの範囲の波長で有効に動作する能動オプトエレクトロニクス素子を形成できることが分かった。
図１〜図３の例において、半導体多層構造３は、ＧａＩｎＡｓＮＳｂからなる複数の活性層と、ＡｌＧａＩｎＡｓＮＰからなる複数の不活性層とを含むレーザ構造である。
図１〜図３の多層構造３の不活性層には、ＧａＡｓの格子定数とＧｅの格子定数との差よりも大きく、基礎Ｇｅ層２，３の格子定数とは異なる格子定数はない。
図１と図２の実施形態は、基板２，５の特定の選択の点で異なる。
図１の実施形態において、基板は、Ｇｅ層２だけからなる。これと対照的に、図２の実施形態の基板５は、Ｇｅ層２並びにＳｉ層６からなる。
図２の実施形態において、Ｇｅ層は、Ｓｉ層６上に直接成長された歪み緩和Ｇｅ層である。半導体多層構造４は、緩和Ｇｅ層２上に直接成長される。
図２の実施形態は、基板５のＳｉ層６を、オプトエレクトロニクス半導体多層構造４を支持する同一基板５上のマイクロエレクトロニクス素子のための基板として使用できるという利点を有する。
図に描かれてない代替実施形態では、図２の基板５のＳｉ層６は、Ｇｅ又はＳｉＧｅからなる層と置き換えられうる。
図３の半導体素子２０は、主に、その基板７の特定の選択が図２の実施形態と異なる。この実施形態において、Ｇｅ層２４は、歪み緩和されないが、高い残留圧縮歪みを有し、したがって、図１と図２の歪み緩和Ｇｅ層２より小さい横方向格子定数を有する。
基板７上に多層構造３を更に成長できるようにするために、付加的な歪み補償層８、この場合はＡｌＩｎＰが、Ｇｅ層２４上に成長され、Ｇｅ層２４は、ＳｉＧｅ層１６上に成長される。
この場合、基板７上に多層構造９を成長できるようにするために、不活性層の材料の格子定数を低くしなければならない。図３の実施形態の場合、Ａｌ0.6Ｇａ0.39Ｉｎ0.01Ａｓ0.998Ｎ0.001Ｐ0.001が選択された。
Ｓｉ層６とＧｅ層２４の間のＳｉＧｅ層１６を使用することによって、格子定数は、ＳｉからＧｅに向けて徐々に高められ、ＳｉＧｅ層は、Ｇｅ層がその上に成長される前に緩和される。Ｇｅ組成は、ＳｉＧｅ層１６の厚さにより変化する。しかしながら、格子定数は、Ｇｅ層が成長されるまでＧｅの格子定数に達しない。したがって、Ｇｅ層２４内に残留圧縮歪みが残り、この歪みは、ＡｌＩｎＰの歪み補償層８の使用によって補償される。ＡｌＩｎＰは、Ｇｅ層２４と接するＳｉＧｅ層１６の部分より更に小さい格子定数を有する。
そのような構造上にＡｌＧａＡｓ材料を首尾良く成長させるには、不活性層のＡｌＧａＡｓ材料の格子定数を低くする必要がある。これは、ＡｌＧａＩｎＡｓＮＰの適切な組成を選択することによって行うことができ、例えば、Ａｌ0.06Ｇａ0.39Ｉｎ0.01Ａｓ0.949Ｎ0.001Ｐ0.05を使用でき、ここで、ｚとｃは、Ｇｅの格子定数より小さく歪み補償層８の格子定数より大きい所望の格子定数に達するように調整される。
図４は、図２の設計原理による半導体素子のより詳細な図を示す。
この場合も、基板５は、Ｓｉ層６と歪み緩和Ｇｅ層２を有し、レーザ構造１１が基板５上に成長される。図に描かれていない実施形態において、Ｓｉ層６は、Ｇｅ層と適切に置き換えられうる。
図５の実施形態において、Ｓｉ層６と歪みＧｅ層２４の間にＳｉＧｅ層１６がある。更に、Ｇｅ層２４とオプトエレクトロニクス半導体多層構造１１の間に歪み補償層８がある。この実施形態において、基板１７は、Ｓｉ層６、ＳｉＧｅ層１６、Ｇｅ層２４及び歪み補償層８によって構成される。
図４と図５のレーザ構造１１は、多重量子井戸構造１２を有する。多重量子井戸構造１２は、量子井戸材料と障壁材料の複数の交互層を有する。量子井戸材料は、２つの障壁材料層の間に挿入されたときに電子とホールのポテンシャル井戸（量子井戸）を構成する障壁材料より小さいバンドギャップを有する。多重量子井戸構造１２は、障壁材料によって分離された１つ以上の量子井戸によって構成される。
量子井戸構造１２は、ＧａＩｎＡｓの２つの導波路層１３両方の間に挟まれる。ＧａＩｎＡｓ層１４の機能は、導波路として働き、光場を多重量子井戸構造１２の領域内に閉じ込めることである。そのような非活性導波路層１３は、３μｍ以下の相当な厚さを有するが、構造に圧縮歪みを実質的に蓄積させない。
更に、オプトエレクトロニクス多層構造１１は、Ａｌ0.6Ｇａ0.4Ａｓの２つのクラッド層１４を有する。更に、上側クラッド層１４の上に接点層１５がある。
図６は、本開示による半導体素子４０の代替実施形態の概略断面図を示す。基板５上に、上で図２及び図４を参照して述べたように、オプトエレクトロニクス半導体多層構造２３が成長されている。
構造上の２つのクラッド層１４と付加的な接点層１５の間に埋め込まれた多重量子井戸構造１２に加えて、分布型ブラッグ反射器１８が多層構造２３に一体化されている。前に詳述されたような基板５の代替設計が実現されうる。
図７は、数時間の試験時間にわたる相対出力電力を任意単位で示すグラフである。図７のグラフ内の実線は、比較構造の出力電力を表し、ここで、レーザダイオードは、ＧａＡｓ基板上に製造されている。比較構造は、図８ｂ）に概略的に表される。比較構造の相対出力電力は、試験時間の増大とともに減少する。
図７のグラフ内の破線は、Ｇｅ層を有する基板上に構成されたレーザダイオードを含む本開示による半導体素子の相対出力電力を表わす。比較構造は、図８ａ）に概略的に表される。比較構造の相対出力電力は、試験時間にわたってほぼ一定である。
図８ｃ）は、図８ａ）と図８ｂ）によるレーザダイオードのオプトエレクトロニクス多層構造のバンドギャップを示す。
図９は、Ｇｅ基板上に成長されたＧａＡｓ層のω−２θ角度にわたってＸ線回折信号をプロットするグラフである。回折ピークの差（アークセカンドで）は、ＧａＡｓ層とＧｅ層間の格子不整合にリンクされる。Ｇｅ層上のＡｌＧａＡｓ材料ベース層の不整合は、これを超えるべきでない。図８のＧａＡｓ層の歪みは引っ張りであり、これは、ＧａＡｓピークが、Ｇｅピークの右側にあることを意味する。しかしながら、Ｇｅ上のＡｌＧａＡｓの歪みは圧縮でもよく、この場合、その回折ピークは、Ｇｅピークの左側になるが、距離は、ＧａＡｓピークとＧｅピークの距離と同じかそれよりも小さくなければならない。
図１０は、トランジスタを構成するマイクロエレクトロニクス多層半導体構造１９を有する半導体素子６０の概略断面図である。基板１７は、図５の基板１７と同一である。半導体多層構造１９によって構成されたトランジスタは、ＡｌＧａＡｓベース材料の層２１と、ＡｌＧａＩｎＡｓＮＳｂからなる層２２とを有する。トランジスタとして動作できるようにするため、多層構造１９は、更に、それぞれトランジスタのゲート、ドレイン及びソースとして働く接点２３及び２５を有する。
本来の開示のため、この開示、図面及び特許請求の範囲から当業者に明らかな全ての特徴は、それらの特徴が単に更に他の特徴と共に記述された場合でも、明示的に除外されないか技術的に不可能でない場合は、それ自体又は本明細書で開示された特徴の全ての組み合わせと一緒に組み合わされうることに注意されたい。特徴の全てのあり得る組み合わせの包括的かつ明確な記述は、単に記述の可読性を提供するために省略される。
開示を限られた数の実施形態に関して述べたが、開示がそのような実施形態に限定されないことは理解されよう。様々な変更を含む他の実施形態は本開示の範囲から逸脱しない。詳細には、好ましい実施形態の説明は、明細書及び図面に明示的に示され記述されたことに限定されずかつ明細書と図面の開示を全体として包含すると理解されるべきである。
１，１０，２０，３０，４０，５０ オプトエレクトロニクス半導体素子
６０ マイクロエレクトロニクス半導体素子
２，２４ Ｇｅ層
３，４，１１，２３ オプトエレクトロニクス半導体多層構造
５，７，１７ 基板
６ Ｓｉ層
８ 歪み補償層
１２ 多重量子井戸構造
１３ 導波路層
１４ クラッド層
１５ 接点層
１６ ＳｉＧｅ層
１８ 分布型ブラッグ反射器
１９ マイクロエレクトロニクス半導体多層構造
２１ ＡｌＧａＡｓベース層
２２ ＡｌＧａＩｎＡｓＮＳｂ層
２５ ソース／ドレイン
２６ ゲート

Claims (11)

  1. 半導体素子（１，１０，２０，３０，４０，５０，６０）であって、
    Ｇｅでできた層（２，２４）を有する基板（５，７，１７）と、
    半導体多層構造（３，４，９，１１，１９，２３）であって、
    ＡｌxＧａ1-xＡｓ（ｘが約０．６）と、
    ＡｌxＧａ1-x-yＩｎyＡｓ（０≦ｘ≦０．６及び０≦ｙ≦０．０２）と、
    ＡｌxＧａ1-x-yＩｎyＡｓ1-zＰz、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦１）と、
    ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦０．３、及び０≦ｃ≦０．７）と、
    ＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＰzＳｂc（０≦ｘ≦１、０≦ｙ≦１、０≦ｚ≦１及び０≦ｃ≦０．３）からなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である少なくとも１つの第１層と、
    ＧａＩｎＡｓＮＳｂ、ＧａＩｎＡｓＮ、ＡｌＧａＩｎＡｓＮＳｂ、ＡｌＧａＩｎＡｓＮ、ＧａＡｓ、ＧａＩｎＡｓ、ＧａＩｎＡｓＳｂ、ＧａＩｎＮＳｂ、ＧａＩｎＰ、ＧａＩｎＰＮＳｂ、ＧａＩｎＰＳｂ、ＧａＩｎＰＮ、ＡｌＩｎＰ、ＡｌＩｎＰＮＳｂ、ＡｌＩｎＰＮ、ＡｌＩｎＰＳｂ、ＡｌＧａＩｎＰ、ＡｌＧａＩｎＰＮＳｂ、ＡｌＧａＩｎＰＮ、ＡｌＧａＩｎＰＳｂ、ＧａＩｎＡｓＰ、ＧａＩｎＡｓＰＮＳｂ、ＧａＩｎＡｓＰＮ、ＧａＩｎＡｓＰＳｂ、ＧａＡｓＰ、ＧａＡｓＰＮＳｂ、ＧａＡｓＰＮ、ＧａＡｓＰＳｂ ＡｌＧａＩｎＡｓ及びＡｌＧａＡｓからなる群から選択された材料からなり、任意の材料に関して、全てのＩＩＩ族元素の含有率の和が１であり、全てのＶ族元素の含有率の和が１である少なくとも１つの第２層とを有する半導体多層構造（３，４，９，１１，１９，２３）とを備え、
    前記半導体多層構造（３，４，９，１１）が、前記基板（５，７，１７）の前記Ｇｅ層（２，２４）上に成長された半導体素子（１，１０，２０，３０，４０，５０，６０）。
  2. 前記半導体多層構造が、
    不活性層を形成する複数の前記第１層と、
    活性層を形成する複数の第２層とを有するオプトエレクトロニクス半導体多層構造（３，４，９，１１，２３）である、請求項１に記載の半導体素子（１，１０，２０，３０，４０，５０）。
  3. 前記半導体多層構造（３，４，９，１１，１９，２３）の少なくとも１つの第１層が、ｘが約０．６であり、０≦ｘ≦０．６ならば前記材料がＡｌxＧａ1-xＡｓであり、０≦ｙ≦０．０２又はｘ＞０．６ならば前記材料がＡｌxＧａ1-x-yＩｎyＡｓであり、前記材料が、ＡｌxＧａ1-x-yＩｎyＡｓｚＰ1-z、ＡｌxＧａ1-x-yＩｎyＡｓ1-zＮz及びＡｌxＧａ1-x-yＩｎyＡｓ1-z-cＮzＰc（０≦ｙ≦０．０２、０≦ｚ≦０．３、及び０≦ｃ≦１）からなる群から選択されるという条件のうちの１つを満たすＡｌxＧａ1-xＡｓ材料からなる、請求項１又は２に記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  4. 前記半導体多層構造（３，４，９，１１，１９，２３）の少なくとも１つの第１層が、ＧａＡｓの格子定数とＧｅの格子定数の差だけ又はこれより小さい前記基板（５，７，１７）の前記Ｇｅ層（２，２４）の格子定数とは異なる格子定数を有する、請求項１乃至３のいずれかに記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  5. 前記基板（５，７，１７）が、Ｓｉ、ＳｉＧｅ及びＧｅからなる群から選択された材料の１つ以上の付加層（６）を含む、請求項１乃至４のいずれかに記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  6. 前記Ｇｅ層（２）が、前記基板の前記少なくとも１つの付加層に対して歪み緩和された、請求項１乃至５のいずれかに記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  7. 前記Ｇｅ層（２４）が、前記基板（７）の前記少なくとも１つの付加層（６）に対して圧縮歪みされ、前記基板（７）が、更に、歪み補償層（８）を有し、前記歪み補償層（８）が、前記Ｇｅ層（２）と前記半導体多層構造（３，４，９，１１）の間、又は前記Ｇｅ層（２）と前記基板（７）の別の層の間で前記Ｇｅ層（２）と直接接触して成長された、請求項６に記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  8. 前記半導体多層構造（３，４，９，１１）が、レーザ利得構造を構成するヘテロ構造である、請求項２に記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  9. 前記基板（５，７）の前記更なる層（６）上にマイクロエレクトロニクス素子が製造された、請求項５に記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  10. 前記オプトエレクトロニクス半導体多層構造（３，４，９，１１）が、ＡｌＧａＡｓベース材料の複数の層を有する分布型ブラッグ反射器を含む、請求項２に記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
  11. 前記半導体多層構造がトランジスタである、請求項１乃至１０のいずれかに記載の半導体素子（１，１０，２０，３０，４０，５０，６０）。
JP2020537283A 2017-09-18 2017-09-18 半導体多層構造 Active JP7157162B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/EP2017/073521 WO2019052672A1 (en) 2017-09-18 2017-09-18 SEMICONDUCTOR MULTILAYER STRUCTURE

Publications (2)

Publication Number Publication Date
JP2020534704A true JP2020534704A (ja) 2020-11-26
JP7157162B2 JP7157162B2 (ja) 2022-10-19

Family

ID=59955549

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020537283A Active JP7157162B2 (ja) 2017-09-18 2017-09-18 半導体多層構造

Country Status (6)

Country Link
US (1) US11688996B2 (ja)
EP (1) EP3685450A1 (ja)
JP (1) JP7157162B2 (ja)
CN (1) CN111095578B (ja)
CA (1) CA3071711C (ja)
WO (1) WO2019052672A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688996B2 (en) 2017-09-18 2023-06-27 Tampere University Foundation, sr. Semiconductor multilayer structure

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG11202002830TA (en) 2017-11-22 2020-04-29 Iqe Plc A strain-balanced semiconductor structure
CN110165555A (zh) * 2019-04-28 2019-08-23 西安理工大学 一种基于GexSi1-x可变晶格常数基体的红光半导体激光器

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235485A (ja) * 1992-02-21 1993-09-10 Mitsubishi Electric Corp 半導体レーザの製造方法
JP2004221356A (ja) * 2003-01-15 2004-08-05 Hitachi Cable Ltd 発光ダイオード
WO2005108654A1 (en) * 2004-04-30 2005-11-17 Epispeed S.A. Method for producing virtual ge substrates for iii/v-integration on si(001)
US20070164311A1 (en) * 2003-09-05 2007-07-19 Hans Von Kaenel Ingaas/gaas lasers on-silicon produced by-lepecvd and mocvd
US20080149915A1 (en) * 2006-06-28 2008-06-26 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
JP2010225981A (ja) * 2009-03-25 2010-10-07 Fujitsu Ltd 光半導体素子、集積素子、光半導体素子の製造方法
CN103794694A (zh) * 2014-01-21 2014-05-14 浙江大学 具有拉伸应变的硅基锗薄膜及其制备方法
US20170033261A1 (en) * 2015-07-31 2017-02-02 International Business Machines Corporation Resonant cavity strained iii-v photodetector and led on silicon substrate

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002531959A (ja) 1998-12-03 2002-09-24 アリゾナ ボード オブ リージェンツ 光電式デバイスのための化合物半導体構造
EP2251912A1 (de) * 2009-05-11 2010-11-17 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Tunneldioden aus spannungskompensierten Verbindungshalbleiterschichten
CA3071711C (en) 2017-09-18 2023-03-21 Tty-Saatio Sr. Semiconductor multilayer structure

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05235485A (ja) * 1992-02-21 1993-09-10 Mitsubishi Electric Corp 半導体レーザの製造方法
JP2004221356A (ja) * 2003-01-15 2004-08-05 Hitachi Cable Ltd 発光ダイオード
US20070164311A1 (en) * 2003-09-05 2007-07-19 Hans Von Kaenel Ingaas/gaas lasers on-silicon produced by-lepecvd and mocvd
WO2005108654A1 (en) * 2004-04-30 2005-11-17 Epispeed S.A. Method for producing virtual ge substrates for iii/v-integration on si(001)
JP2009514252A (ja) * 2005-11-01 2009-04-02 マサチューセッツ・インスティテュート・オブ・テクノロジー モノリシックに集積化された半導体材料およびデバイス
US20080149915A1 (en) * 2006-06-28 2008-06-26 Massachusetts Institute Of Technology Semiconductor light-emitting structure and graded-composition substrate providing yellow-green light emission
JP2010225981A (ja) * 2009-03-25 2010-10-07 Fujitsu Ltd 光半導体素子、集積素子、光半導体素子の製造方法
CN103794694A (zh) * 2014-01-21 2014-05-14 浙江大学 具有拉伸应变的硅基锗薄膜及其制备方法
US20170033261A1 (en) * 2015-07-31 2017-02-02 International Business Machines Corporation Resonant cavity strained iii-v photodetector and led on silicon substrate

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MICHAEL E. GROENERT ET AL.: "Monolithic integration of room-temperature cw GaAs/AlGaAs lasers on Si substrates via relaxed graded", JOURNAL OF APPLIED PHYSICS, vol. Volume93, Number 1, JPN6021025899, 1 January 2003 (2003-01-01), pages 362 - 367, ISSN: 0004543009 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11688996B2 (en) 2017-09-18 2023-06-27 Tampere University Foundation, sr. Semiconductor multilayer structure

Also Published As

Publication number Publication date
CN111095578B (zh) 2023-10-27
WO2019052672A1 (en) 2019-03-21
JP7157162B2 (ja) 2022-10-19
US20200266610A1 (en) 2020-08-20
CN111095578A (zh) 2020-05-01
US20220021188A2 (en) 2022-01-20
EP3685450A1 (en) 2020-07-29
CA3071711C (en) 2023-03-21
CA3071711A1 (en) 2019-03-21
US11688996B2 (en) 2023-06-27

Similar Documents

Publication Publication Date Title
JP3425185B2 (ja) 半導体素子
US5937274A (en) Fabrication method for AlGaIn NPAsSb based devices
US6372356B1 (en) Compliant substrates for growing lattice mismatched films
US8410523B2 (en) Misfit dislocation forming interfacial self-assembly for growth of highly-mismatched III-SB alloys
US8222657B2 (en) Light emitting apparatus
WO2005086868A2 (en) Metamorphic buffer on small lattice constant substrates
JP2014003329A (ja) 応力低減電子ブロッキング層を有する窒化ガリウム・ベース半導体デバイス
JP4825269B2 (ja) シリコン上のゲルマニウムレーザーの方法と構造
US20140299885A1 (en) Substrate structures and semiconductor devices employing the same
JP7157162B2 (ja) 半導体多層構造
JP2006303147A (ja) 光半導体素子
US9099842B2 (en) Laser emission systems, heterostructure and active zone having coupled quantum-wells, and use for 1.55 mm laser emission
JP4641230B2 (ja) 光半導体装置
JP5205729B2 (ja) 半導体レーザ装置及びその製造方法
JP5149146B2 (ja) 光半導体素子及び集積素子
US11721954B2 (en) Vertical cavity surface emitting laser diode (VCSEL) having AlGaAsP layer with compressive strain
JP2006237045A (ja) 半導体量子ドット構造及びその製造方法
US7642565B2 (en) Radiation-emitting semiconductor component based on gallium nitride, and method for fabricating the semiconductor component
Deng et al. III-V Quantum Dot Lasers Monolithically Grown on Silicon
CN110581439A (zh) 具有缺陷阻隔层的激光二极管
JP4545573B2 (ja) 半導体薄膜構造とその製造方法
EP2438663B1 (en) Laser diode and method of fabrication the laser diode
US20220131033A1 (en) Growth Structure for a Radiation-Emitting Semiconductor Component, and Radiation-Emitting Semiconductor Component
CN114600325A (zh) 制造具有多个量子井的半导体结构
CN117595071A (zh) 层状结构

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200623

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201006

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210630

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210706

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211006

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20211203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211227

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220315

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20220613

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220623

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220913

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221006

R150 Certificate of patent or registration of utility model

Ref document number: 7157162

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150