JP2013093425A - 量子半導体装置及びその製造方法 - Google Patents

Abstract

【課題】動作波長を長波長化し得るとともに、利得異方性を十分に低減し得る量子半導体装置及びその製造方法を提供する。
【解決手段】半導体基板１０の上方に形成され、格子定数が半導体基板の格子定数より大きい量子ドット２０と、量子ドットの側面に接するように半導体基板の上方に形成され、格子定数が、半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、量子ドットの格子定数より小さく、ヤング率が、半導体基板のヤング率より小さいサイドバリア層２２とを有している。
【選択図】図１

Description

本発明は、量子半導体装置及びその製造方法に関する。

近時、半導体光増幅器や半導体レーザは、小型で消費電力が小さいため、光通信等の分野において大きな注目を集めている。

特に、活性層に量子ドットを用いた半導体光増幅器等は、優れた特性を実現可能なデバイスとして有望視されている。

特開２００４−１１１７１０号公報 特開２００６−２４５３７３号公報 特開２００７−２２７５６８号公報 特開２００８−２４４２３５号公報 特開２０１０−４０８７２号公報 特開平６−６１５０７号公報

K. Kawaguchi et al., "Optical properties of columnar InAsquantum dots on InP for semiconductor optical amplifiers", Appl. Phys. Lett. 93, 121908 (2008) H. Ebeet al., "Internal Strain of Self-Assembled InxGa1-xAs Quantum Dots Calculated to Realize Transverse-Magnetic-Mode-Sensitive Interband Optical Transition at Wavelengths of 1.5 μm bands", Jpn. J. Appl. Phys. 44, pp. 6312-6316 (2005)

しかしながら、提案されている半導体光増幅器等は、動作波長が十分に長く、しかも、利得異方性が十分に低いという要求を、必ずしも十分に満足し得るものではなかった。

本発明の目的は、動作波長を長波長化し得るとともに、利得異方性を十分に低減し得る量子半導体装置及びその製造方法を提供することにある。

実施形態の一観点によれば、半導体基板の上方に形成され、格子定数が前記半導体基板の格子定数より大きい量子ドットと、前記量子ドットの側面に接するように前記半導体基板の上方に形成され、格子定数が、前記半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層とを有することを特徴とする量子半導体装置が提供される。

実施形態の他の観点によれば、半導体基板の上方に、格子定数が前記半導体基板の格子定数より大きい量子ドットを形成する工程と、格子定数が、前記半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層を、前記量子ドットの側面に接するように前記半導体基板の上方に形成する工程とを有することを特徴とする量子半導体装置の製造方法が提供される。

開示の量子半導体装置及びその製造方法によれば、サイドバリア層の材料として、格子定数が、半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、量子ドットの格子定数より小さい材料を用いる。しかも、サイドバリア層のヤング率は、半導体基板のヤング率より小さい。このため、量子ドットに大きな格子歪みが加わるのを防止しつつ、量子ドットにおける格子歪みの異方性を制御し得る。このため、動作波長を長波長化するとともに、利得異方性を低減することが可能となり、ひいては、動作波長が長く、且つ、偏光無依存の量子半導体装置を提供することが可能となる。

図１は、第１実施形態による量子半導体装置を示す断面図である。 図２は、各材料の格子定数及びヤング率を示すグラフである。 図３は、量子ドットにおける格子歪みのシミュレーション結果を示すグラフである。 図４は、サイドバリア層の組成と量子ドットにおける格子歪みとの関係のシミュレーション結果を示すグラフである。 図５は、サイドバリア層の組成と動作波長との関係を示すグラフである。 図６は、サイドバリア層の格子定数を半導体基板の格子定数の１．００５倍とした場合における量子ドットの格子歪みのシミュレーション結果を示すグラフである。 図７は、第１実施形態による量子半導体装置の製造方法を示す工程断面図（その１）である。 図８は、第１実施形態による量子半導体装置の製造方法を示す工程断面図（その２）である。 図９は、第１実施形態による量子半導体装置の製造方法を示す工程断面図（その３）である。 図１０は、第１実施形態による量子半導体装置の製造方法を示す工程断面図（その４）である。 図１１は、第２実施形態による量子半導体装置を示す断面図である。 図１２は、第２実施形態による量子半導体装置の製造方法を示す工程断面図（その１）である。 図１３は、第２実施形態による量子半導体装置の製造方法を示す工程断面図（その２）である。 図１４は、第２実施形態による量子半導体装置の製造方法を示す工程断面図（その３）である。 図１５は、第２実施形態による量子半導体装置の製造方法を示す工程断面図（その４）である。 図１６は、第２実施形態による量子半導体装置の製造方法を示す工程断面図（その５）である。

［第１実施形態］
第１実施形態による量子半導体装置及びその製造方法について図１乃至図１０を用いて説明する。

（量子半導体装置）
まず、本実施形態による量子半導体装置について図１乃至図６を用いて説明する。図１は、本実施形態による量子半導体装置を示す断面図である。

なお、ここでは、本実施形態を半導体レーザや半導体光増幅器等に適用する場合を例に説明するが、本実施形態は、半導体レーザや半導体光増幅器に限定されるものではなく、様々な量子半導体装置に適用し得る。

図１に示すように、半導体基板１０上には、複数の半導体層１２，１４，１６を含む下地層１８が形成されている。半導体基板１０としては、例えばｎ^＋型のＧａＡｓ基板が用いられている。半導体基板１０としてＧａＡｓ基板を用いているのは、ＧａＡｓ基板はＩｎＰ基板と比較して安価であり、低コスト化に寄与し得るためである。

下地層１８は、例えば、半導体基板１０上に形成されたバッファ層１２と、バッファ層１２上に形成された下部クラッド層１４と、下部クラッド層１４上に形成された下部バリア層１６とを有している。

バッファ層１２は、半導体基板１０と格子整合することが好ましい。ここでは、バッファ層１２の材料として、例えばｎ^＋型のＧａＡｓが用いられている。バッファ層１２の厚さは、例えば５００ｎｍ程度とする。

なお、本願の明細書及び特許請求の範囲において、格子整合するとは、完全に格子整合する場合のみならず、実質的に格子整合する場合をも含むものとする。

下部クラッド層１４は、半導体基板１０及びバッファ層１２と格子整合することが好ましい。ここでは、下部クラッド層１４の材料として、例えば、ｎ型のＡｌ_０．３５Ｇａ_０．６５Ａｓが用いられている。下部クラッド層１４の厚さは、例えば１．５μｍ程度とする。

下部バリア層１６は、半導体基板１０、バッファ層１２及び下部クラッド層１４と格子整合することが好ましい。ここでは、下部バリア層１６の材料として、例えばＧａＡｓが用いられている。下部バリア層１６の厚さは、例えば５０ｎｍ程度とする。

こうして、半導体基板１０上に下地層１８が形成されている。

下地層１８上には、複数の量子ドット２０が形成されている。量子ドット２０の材料としては、半導体基板１０や下地層１８より格子定数より大きい材料が用いられている。ここでは、量子ドット２０の材料として、例えばＩｎＡｓが用いられている。

量子ドット２０は、Ｓ−Ｋ（Stranski-Krastanow）モードにより自己形成された三次元成長島により形成されている。

Ｓ−Ｋモードとは、エピタキシャル成長される半導体結晶が、成長開始当初は２次元成長（膜成長）するが、膜の弾性限界を超えた段階で３次元成長するモードのことである。下地の材料と格子定数が異なる膜をエピタキシャル成長することにより、３次元成長島より成る量子ドットが自己形成される。Ｓ−Ｋモードは、量子ドットを容易に自己形成することができるモードであるため、量子半導体装置等の分野で広く用いられている。

量子ドット２０を用いた量子半導体装置における利得異方性は、量子ドット２０における格子歪みの異方性に依存する。ｚ方向、即ち、半導体基板１０の主面の法線方向における格子歪み（ε_ｚｚ）が、ｘ方向の格子歪み（ε_ｘｘ）やｙ方向の格子歪み（ε_ｙｙ）、即ち、半導体基板１０の面内方向における格子歪より大きい場合には、ＴＥ偏光に対する利得が大きい傾向がある。一方、ｘ方向の格子歪み（ε_ｘｘ）やｙ方向の格子歪み（ε_ｙｙ）がｚ方向の格子歪み（ε_ｚｚ）より大きい場合には、ＴＭ偏光に対する利得が大きい傾向がある。このため、量子ドット２０における格子歪みの各方向成分の大きさを調整することにより、利得異方性を低減することが可能である。

また、量子ドット２０を用いた量子半導体装置における利得異方性は、量子ドット２０の形状の異方性、より具体的には、量子ドット２０のアスペクト比（縦横比）に依存する。即ち、量子ドット２０のアスペクト比を大きくしていくと、ＴＭ偏光に対する利得が上昇する。一方、量子ドット２０のアスペクト比を小さくしていくと、ＴＭ偏光に対する利得が低下する。

このように、量子ドット２０を用いた量子半導体装置における利得異方性は、量子ドット２０における格子歪みの異方性や量子ドット２０の形状の異方性に依存する。このため、量子ドット２０における格子歪みの各方向成分の大きさや量子ドット２０のアスペクト比等を適宜調整すれば、ＴＥ偏光に対する利得とＴＭ偏光に対する利得とのバランスを調整することが可能である。そして、ＴＥ偏光に対する利得とＴＭ偏光に対する利得とが同等になるように、量子ドット２０の格子歪みの各方向成分の大きさや量子ドット２０のアスペクト比等を適宜調整すれば、利得異方性を十分に低減することが可能である。そして、偏光無依存の量子半導体装置を提供することも可能となる。

量子ドット２０の底面の寸法は、例えば２０〜３０ｎｍ程度とする。量子ドット２０の高さは、例えば１０〜２０ｎｍ程度とする。

なお、量子ドット２０の寸法は、上記に限定されるものではない。偏光依存性が十分に低減されるように、量子ドット２０の寸法を適宜設定すればよい。

上述したように、量子ドット２０の材料としては、半導体基板１０や下地層１８より格子定数の大きい材料が用いられている。このため、後述するサイドバリア層２２により量子ドット２０の格子歪みを制御していない状態においては、量子ドット２０には、ｘ方向及びｙ方向（半導体基板の面内方向）に圧縮歪みが生じている一方、ｚ方向（高さ方向）に引っ張り歪みが生じている。

そこで、本実施形態では、格子定数が比較的小さいサイドバリア層２２を、量子ドット２０の側面に接するように下地層１８上に形成している。サイドバリア層２２は、複数の量子ドット２０間を埋め込むように形成されている。量子ドット２０とサイドバリア層２２とにより量子ドット層２４が形成されている。格子定数が比較的小さいサイドバリア層２２を量子ドット２０の側面に接するように形成するため、量子ドット２０における縦方向の引っ張り歪みがサイドバリア層２２により緩和され、量子ドット２０における格子歪みの異方性が緩和される。

サイドバリア層２２の材料としては、格子定数が比較的小さく、且つ、ヤング率が比較的小さい材料が用いられている。

本実施形態において、ヤング率が比較的小さい材料をサイドバリア層２２の材料として用いているのは、以下のような理由によるものである。

即ち、量子ドット２０の材料として用いられているＩｎＡｓは、ヤング率が比較的小さい材料、即ち、比較的柔らかい材料である。

このような柔らかい材料の量子ドット２０間を埋め込むように硬い材料のサイドバリア層２２を形成した場合には、量子ドット２０に大きな歪みが加わる。具体的には、量子ドット２０におけるHydrostatic歪みが大きくなる。Hydrostatic歪みとは、量子ドット２０における格子済みの各方向成分の総和のことであり、ε_ｘｘ＋ε_ｙｙ＋ε_ｚｚで定義される。

量子ドット２０のバンドギャップＥｇは、以下のような式で近似される。

Ｅｇ ≒ Ｅｇ_０＋ａ（ε_ｘｘ＋ε_ｙｙ＋ε_ｚｚ）
ここで、ａ（ａ＜０）は変形ポテンシャルを示している。Ｅｇ_０は、バルク材料のバンドギャップを示している。

動作波長の長さは、バンドギャップの大きさに反比例する。従って、量子ドット２０における圧縮Hydrostatic歪みが大きくなると、動作波長は短くなる。

このように、サイドバリア層２２の材料として、ヤング率が比較的大きい材料を用いた場合には、量子ドット２０のバンドギャップが大きくなり、動作波長が短くなる。従って、サイドバリア層２２の材料として、ヤング率が比較的大きい材料を用いた場合には、動作波長の長波長化を実現することが困難である。

このような理由により、本実施形態では、サイドバリア層２２として、ヤング率が比較的小さい材料を用いている。具体的には、半導体基板１０や半導体層１６の材料よりヤング率の小さい材料が、サイドバリア層２２の材料として用いられている。

サイドバリア層２２の材料として、格子定数が比較的低く、且つ、ヤング率が比較的小さい材料を用いているため、利得異方性を低減することが可能となるとともに、動作波長の長波長化を実現することが可能となる。

図２は、各材料の格子定数及びヤング率を示すグラフである。図２における横軸は、格子定数を示している。図２における縦軸は、ヤング率を示している。

図３は、量子ドットにおける格子歪みのシミュレーション結果を示すグラフである。図３における横軸は、量子ドット２０の中心からの距離を示している。図３における縦軸は、量子ドット２０における格子歪みを示している。図３における太い実線及び太い破線は、サイドバリア層の材料としてＺｎＳｅ_０．７Ｓ_０．３を用いた場合を示している。ＺｎＳｅ_０．７Ｓ_０．３のヤング率は、４９ＧＰａ程度であり、比較的小さい。図３における細い実線及び細い破線は、サイドバリア層の材料としてＧａＡｓ_０．７Ｐ_０．３を用いた場合を示している。ＧａＡｓ_０．７Ｐ_０．３のヤング率は、９０ＧＰａ程度であり、比較的大きい。太い実線及び細い実線は、いずれもｚ方向、即ち、半導体基板１０の主面の法線方向における格子歪みを示している。太い破線及び細い破線は、いずれもｘ方向又はｙ方向、即ち、半導体基板１０の面内方向における格子歪みを示している。シミュレーションの条件は、以下の通りとした。即ち、半導体基板１０としては、ＧａＡｓ基板を用いた。量子ドット２０の材料としては、ＩｎＡｓを用いた。量子ドット２０のｘ方向、ｙ方向の寸法はそれぞれ２５ｎｍとし、量子ドット２０のｚ方向の寸法は２０ｎｍとした。

図３から分かるように、サイドバリア層２２の材料として、ヤング率が比較的小さいＺｎＳｅ_０．７Ｓ_０．３を用いた場合には、量子ドットにおいて、ｚ方向の格子歪み曲線とｘ方向又はＹ方向の格子歪み曲線とが交差する。このことから、サイドバリア層２０の材料として、ヤング率が比較的小さい材料を用いた場合には、量子ドット２０における格子歪みの異方性を容易に低減し得ることが分かる。

一方、サイドバリア層２２の材料として、ヤング率が比較的大きいＧａＡｓ_０．７Ｐ_０．３を用いた場合には、量子ドット２０において、ｚ方向の格子歪み曲線とｘ方向又はＹ方向の格子歪み曲線とは交差しない。このことから、サイドバリア層２２の材料として、ヤング率が比較的大きい材料を用いた場合には、量子ドット２０における格子歪みの異方性を低減することが困難であることが分かる。

図４は、サイドバリア層の組成と量子ドットにおける格子歪みとの関係のシミュレーション結果を示すグラフである。図４における横軸は、サイドバリア層２２の材料として用いられるＺｎＳｅ_１−ｙＳ_ｙ又はＧａＡｓ_１−ｙＰ_ｙにおける組成ｙを示している。図４における縦軸は、量子ドットにおける格子歪みを示している。図４における太い実線は、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いた場合における量子ドットのBiaxial歪みを示している。図４における細い実線は、サイドバリア層２２の材料としてＧａＡｓ_１−ｙＰ_ｙを用いた場合における量子ドットのBiaxial歪みを示している。なお、Biaxial歪みは、ε_ｚｚ−（ε_ｘｘ＋ε_ｙｙ）／２で定義される。図４における太い破線は、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いた場合におけるHydrostatic歪みを示している。図４における細い破線は、サイドバリア層２２の材料としてＧａＡｓ_１−ｙＰ_ｙを用いた場合におけるHydrostatic歪みを示している。なお、上述したように、Hydrostatic歪みは、量子ドットにおける格子済みの各方向成分の総和であり、ε_ｘｘ＋ε_ｙｙ＋ε_ｚｚで定義される。シミュレーションの条件は、以下の通りとした。即ち、半導体基板１０の材料としては、ＧａＡｓを用いた。量子ドット２０の材料としては、ＩｎＡｓを用いた。量子ドット２０のｘ方向、ｙ方向の寸法はそれぞれ２５ｎｍとし、量子ドット２０のｚ方向の寸法は２０ｎｍとした。

図４から分かるように、量子ドット２０におけるBiaxial歪みの大きさは、組成ｙの大きさに依存する。このことから、組成ｙの大きさを適宜設定することにより、量子ドット２０におけるBiaxial歪みを適宜設定し得ることが分かる。

また、図４から分かるように、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いた場合には、サイドバリア層２２の材料としてＧａＡｓ_１−ｙＰ_ｙを用いた場合と比較して、Hydrostatic歪みが小さくなる。このため、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いた場合には、サイドバリア層２２の材料としてＧａＡｓ_１−ｙＰ_ｙを用いた場合と比較して、量子ドット２０におけるバンドギャップが小さくなる。動作波長の大きさは、バンドギャップの大きさに反比例する。従って、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いることにより、動作波長の長波長化を実現することが可能となることが分かる。

図５は、サイドバリア層の組成と動作波長との関係を示すグラフである。図５における横軸は、サイドバリア層２２の材料として用いられるＺｎＳｅ_１−ｙＳ_ｙ又はＧａＡｓ_１−ｙＰ_ｙにおける組成ｙを示している。図５における縦軸は、動作波長を示している。図５における太い実線は、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いた場合における軽正孔（light hole）の動作波長を示している。図５における太い破線は、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いた場合における重正孔（heavy hole）の動作波長を示している。図５における細い実線は、サイドバリア層２２の材料としてＧａＡｓ_１−ｙＰ_ｙを用いた場合における軽正孔の動作波長を示している。図５における細い破線は、サイドバリア層２２の材料としてＧａＡｓ_１−ｙＰ_ｙを用いた場合における重正孔の動作波長を示している。シミュレーションの条件は、以下の通りとした。即ち、半導体基板１０の材料としては、ＧａＡｓを用いた。量子ドット２０の材料としては、ＩｎＡｓを用いた。量子ドット２０のｘ方向、ｙ方向の寸法はそれぞれ２５ｎｍとし、量子ドット２０のｚ方向の寸法は２０ｎｍとした。

軽正孔の動作波長曲線と重正孔の動作波長曲線とが交差する箇所の波長は、偏光無依存に対応するものである。

図５から分かるように、サイドバリア層２２の材料としてＧａＡｓ_１−ｙＰ_ｙを用いた場合における軽正孔の動作波長曲線と重正孔の動作波長曲線との交差箇所の波長は、１．３μｍより短くなっている。

これに対し、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いた場合における軽正孔の動作波長曲線と重正孔の動作波長曲線との交差箇所の波長は、１．４２μｍ程度であり、１．３μｍに対して十分に長くなっている。このことから、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いることにより、動作波長を１．３μｍ以上とすることが可能となることが分かる。動作波長を１．３μｍ以上とすることが可能となるため、サイドバリア層２２の材料としてＺｎＳｅ_１−ｙＳ_ｙを用いることにより、通信波長帯で用い得る量子半導体装置を提供し得ることが分かる。

図６は、サイドバリア層の格子定数を半導体基板の格子定数の１．００５倍とした場合における量子ドットの格子歪みのシミュレーション結果を示すグラフである。図６における横軸は、量子ドット２０の中心からの距離を示している。図６における縦軸は、量子ドットにおける格子歪みを示している。図６における太い実線は、ｚ方向における格子歪みを示している。図６における太い破線は、ｘ方向又はｙ方向における格子歪みを示している。シミュレーションの条件は、以下の通りとした。即ち、サイドバリア層２２の格子定数は、半導体基板１０の格子定数の１．００５倍とした。サイドバリア層２２のヤング率は、ＺｎＳｅのヤング率と同等とした。半導体基板１０の材料としては、ＧａＡｓを用いた。量子ドット２０の材料としては、ＩｎＡｓを用いた。量子ドット２０のｘ方向、ｙ方向の寸法は２０ｎｍとし、量子ドット２０のｚ方向の寸法は２０ｎｍとした。

図６から分かるように、量子ドット２０の中心の近傍において、ｚ方向の格子歪みとｘ方向又はＹ方向の格子歪みとがほぼ同等となる。

サイドバリア層２２の格子定数を、半導体基板１０の格子定数の１．００５倍より大きくした場合には、ｚ方向の格子歪みとｘ方向又はＹ方向の格子歪みとを同等とすることが困難となると考えられる。従って、サイドバリア層２２の格子定数を、半導体基板１０の格子定数の１．００５倍より大きくした場合には、利得異方性を十分に低減することが困難となる。

従って、サイドバリア層２２の格子定数は、半導体基板１０や半導体層１６の格子定数の１．００５倍以下であることが好ましい。

一方、サイドバリア層２２の格子定数が、半導体基板１０や半導体層１６の格子定数に対して過度に小さい場合には、良好な結晶性が得られない。ＧａＮの格子定数は、半導体基板１０に用いられているＧａＡｓの格子定数の０．７９６００２倍であるが、サイドバリア層２２の材料としてＧａＮを用いた場合であっても、動作波長を十分に長くすることが可能であり、利得異方性を十分に低減することが可能である。従って、サイドバリア層２２の格子定数をＧａＮと同程度まで小さくしても、動作波長を十分に長くすることは可能であり、利得異方性を十分に低減することは可能である。従って、サイドバリア層２２の格子定数は、半導体基板１０や半導体層１６の格子定数の少なくとも０．７９倍以上とすればよい。

このように、利得異方性の十分に低い量子半導体装置を得るためには、サイドバリア層２２の材料として、格子定数が、半導体基板１０等の格子定数の０．７９倍〜１．００５倍の範囲内であり、量子ドット２０の格子定数より小さい材料を用いることが好ましい。更には、サイドバリア層２２の材料として、格子定数が、半導体基板１０等の格子定数の０．７９倍〜１．００５倍の範囲内とすることが好ましい。また、サイドバリア層２２の材料は、ヤング率が半導体基板１０等のヤング率より小さいことが好ましい。このような条件を満たす材料としては、例えば、上述したＺｎＳｅＳ、即ち、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）が挙げられる。

本実施形態において半導体基板１０や半導体層１６の材料として用いられているＧａＡｓの格子定数は、０．５６５３２５ｎｍである。一方、ＺｎＳｅＳの格子定数は、０．５４２〜０．５６６７６ｎｍである。ＺｎＳｅＳの格子定数は、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内であり、且つ、量子ドット２０の格子定数より小さい。従って、ＺｎＳｅＳにより形成されたサイドバリア層２２の格子定数は、格子定数に関しての上記の要件を満たしている。

また、半導体基板１０や半導体層１６の材料として用いられているＧａＡｓのヤング率は、８５ＧＰａである。一方、ＺｎＳｅＳのヤング率は、４８．４〜５０．３ＧＰａである。ＺｎＳｅＳのヤング率は、ＧａＡｓのヤング率より小さい。従って、ＺｎＳｅＳにより形成されたサイドバリア層２２のヤング率は、ヤング率に関しての上記の要件を満たしている。

従って、本実施形態では、サイドバリア層２２の材料として、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）を用いる。

このように、本実施形態によれば、サイドバリア層２２の材料として、格子定数が、半導体基板１０等の格子定数の０．７９倍〜１．００５倍の範囲内であり、且つ、量子ドット２０の格子定数より小さい材料が用いられている。しかも、サイドバリア層２２のヤング率は、半導体基板１０等のヤング率より小さい。このため、本実施形態によれば、量子ドット２０に大きな格子歪みが加わるのを防止しつつ、量子ドット２０における格子歪みの異方性を制御し得る。量子ドット２０に大きな格子歪みが加わらないため、量子ドット２０のバンドギャップを小さくすることができ、動作波長を長波長化することができる。量子ドットにおける格子歪みの異方性を制御し得るため、利得異方性を低減することが可能となる。このように、本実施形態によれば、動作波長を長波長化するとともに、利得異方性を低減することが可能となり、ひいては、動作波長が長く、且つ、偏光無依存の量子半導体装置を提供することが可能となる。

量子ドット層２４上には、複数の半導体層２６，２８，３０を含むキャップ層３２が形成されている。

キャップ層３２は、例えば、量子ドット層２４上に形成された上部バリア層２６と、上部バリア層２６上に形成された上部クラッド層２８と、上部クラッド層２８上に形成されたコンタクト層３０とを有している。

上部バリア層２６の材料としては、例えばＧａＡｓが用いられている。上部バリア層２６の厚さは、例えば５０ｎｍ程度とする。

上部クラッド層２８の材料としては、例えばｐ型のＡｌ_０．３５Ｇａ_０．６５Ａｓが用いられている。上部クラッド層２８の厚さは、例えば１μｍ程度とする。

コンタクト層３０の材料としては、例えばｐ^＋型のＧａＡｓが用いられている。コンタクト層３０の厚さは、例えば３００ｎｍ程度とする。

こうして、本実施形態による量子半導体装置が形成されている。

このように、本実施形態によれば、サイドバリア層２２の材料として、格子定数が比較的小さく、且つ、ヤング率が比較的小さい材料が用いられている。具体的には、サイドバリア層２２の材料として、格子定数が、半導体基板１０や半導体層１６の格子定数の０．７９倍〜１．００５倍の範囲内であり、且つ、量子ドット２０の格子定数より小さい材料が用いられている。しかも、サイドバリア層２２のヤング率は、半導体基板１０や半導体層１６のヤング率より小さい。このようなサイドバリア層２２は、量子ドット２０に大きな格子歪みを加えることなく、量子ドット２０における格子歪みの異方性を制御し得る。このため、本実施形態によれば、利得異方性を低減することが可能となり、ひいては、偏光無依存の量子半導体装置を提供することが可能となる。

（量子半導体装置の製造方法）
次に、本実施形態による量子半導体装置の製造方法を図７乃至図１０を用いて説明する。図７乃至図１０は、本実施形態による量子半導体装置の製造方法を示す工程断面図である。

まず、半導体基板１０上の全面に、以下のようにして、複数の半導体層１２，１４，１６を含む下地層１８を形成する。

即ち、まず、図７（ａ）に示すように、半導体基板１０上の全面に、例えばＭＢＥ（Molecular Beam Epitaxy、分子線エピタキシー）法又はＭＯＣＶＤ（Metal Organic Chemical Vapor Deposition、有機金属気相成長）法等により、バッファ層１２を形成する。バッファ層１２は、半導体基板１０と格子整合することが好ましい。半導体基板としては、例えばｎ^＋型のＧａＡｓ基板を用いる。バッファ層１２の材料としては、例えばｎ^＋型のＧａＡｓを用いる。バッファ層１２の厚さは、例えば５００ｎｍ程度とする。バッファ層１２の成長温度は、例えば５８０℃程度とする。

次に、図７（ｂ）に示すように、バッファ層１２上の全面に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、下部クラッド層１４を形成する。下部クラッド層１４は、半導体基板１０及びバッファ層１２と格子整合することが好ましい。下部クラッド層１４の材料としては、例えば、ｎ型のＡｌ_０．３５Ｇａ_０．６５Ａｓを用いる。下部クラッド層１４の厚さは、例えば１．５μｍ程度とする。下部クラッド層１４の成長温度は、例えば５８０℃程度とする。

次に、図７（ｃ）に示すように、下部クラッド層１４上の全面に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、下部バリア層１６を形成する。下部バリア層１６は、半導体基板１０、バッファ層１２及び下部クラッド層１４に格子整合することが好ましい。下部バリア層１６の材料としては、例えばＧａＡｓを用いる。下部バリア層１６の厚さは、例えば５０ｎｍ程度とする。下部バリア層１６の成長温度は、例えば５８０℃程度とする。

こうして、半導体基板１０上に複数の半導体層１２，１４，１６を含む下地層１８が形成される。

次に、図８（ａ）に示すように、例えばＭＢＥ法又はＭＯＣＶＤ法等により、下地層１８上に量子ドット２０を形成する。量子ドット２０の材料としては、格子定数が半導体基板１０や半導体層１６の格子定数より大きい材料を用いる。ここでは、量子ドット２０の材料として、例えばＩｎＡｓを用いる。量子ドット２０の材料として、下地の半導体層１６の材料と格子定数が異なる材料を用いるため、半導体層１６上には、Ｓ−Ｋモードにより形成された三次元成長島により量子ドット２０が自己形成される。量子ドット２０の密度は、例えば１×１０^１０〜１×１０^１１ｃｍ^−２程度とする。量子ドット２０の成長温度は、例えば４００〜５３０℃程度とする。量子ドット２０の底面の寸法は、例えば２０〜３０ｎｍ程度とする。量子ドット２０の高さは、例えば１０〜２０ｎｍ程度とする。

なお、量子ドット２０の寸法は、これに限定されるものではない。利得異方性は量子ドット２０のアスペクト比に依存するため、利得異方性が十分に低減されるように量子ドット２０のアスペクト比を適宜調整することが好ましい。

また、ここでは、Ｓ−Ｋモードにより量子ドット２０を自己形成する場合を例に説明したが、これに限定するものではない。例えば、液滴エピタキシー法やパターニング等により量子ドット２０を形成することも可能である。

次に、図８（ｂ）に示すように、例えばＭＢＥ法又はＭＯＣＶＤ法等により、量子ドット２０間を埋め込むように下地層１６上にサイドバリア層２２を形成する。サイドバリア層２２は、量子ドット２０の側面に接する。サイドバリア層２２の材料としては、例えば、ＺｎＳｅ_１−ｙＳ_ｙを用いる。サイドバリア層２２における組成ｙは、例えば０．２とする。サイドバリア層２２の厚さは、例えば２０ｎｍ程度とする。

なお、サイドバリア層２２における組成ｙは、これに限定されるものではない。利得異方性はサイドバリア層２２の組成ｙに依存するため、利得異方性が十分に低減されるようにサイドバリア層２２の組成ｙを適宜調整することが好ましい。

次に、図８（ｃ）に示すように、量子ドット２０のうちのサイドバリア層２２の上面より高い位置に突出している部分を除去する。量子ドット２０のうちのサイドバリア層２２の上面より高い位置に突出している部分を除去する際には、例えばＩｎｄｉｕｍ−Ｆｌｕｓｈ法を用いることができる。Ｉｎｄｉｕｍ−Ｆｌｕｓｈ法は、熱処理を行うことにより、サイドバリア層２２の上面より高い位置に突出している量子ドット２０の上部を除去する手法である。熱処理温度は、例えば４８０℃程度とする。これにより、量子ドット２０のうちのサイドバリア層２２の上面より上方に突出している部分が除去され、サイドバリア層２２の上面の高さと量子ドット２０の上面の高さとが同等程度となる。量子ドット２０とサイドバリア層２２とにより、量子ドット層２４が形成される。

次に、量子ドット層２４上に、以下のようにして、複数の半導体層２６，２８，３０を含むキャップ層３２を形成する。

即ち、まず、図９（ａ）に示すように、量子ドット層２４上の全面に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、上部バリア層２６を形成する。上部バリア層２６の材料としては、例えばＧａＡｓを用いる。上部バリア層２６の厚さは、例えば５０ｎｍ程度とする。

次に、図９（ｂ）に示すように、上部バリア層２６上の全面に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、上部クラッド層２８を形成する。上部クラッド層２８の材料としては、例えばｐ型のＡｌ_０．３５Ｇａ_０．６５Ａｓを用いる。上部クラッド層２８の厚さは、例えば１μｍ程度とする。

次に、図１０に示すように、上部クラッド層２８上の全面に、例えばＭＢＥ法又はＭＯＣＶＤ法等により、コンタクト層３０を形成する。コンタクト層３０の材料としては、例えばｐ^＋型のＧａＡｓを用いる。コンタクト層３０の厚さは、例えば３００ｎｍ程度とする。

こうして、複数の半導体層２６，２８，３０を含むキャップ層３２が量子ドット層２４上に形成される。

こうして、本実施形態による量子半導体装置が形成されている。

このように、本実施形態によれば、格子定数が比較的小さく、且つ、ヤング率が比較的小さいサイドバリア層２２を量子ドット２０の側面に接するように形成する。本実施形態によれば、このようなサイドバリア層２２を形成するため、量子ドット２０に大きな格子歪みを加えることなく、量子ドット２０における格子歪みの異方性を制御し得る。このため、本実施形態によれば、利得異方性を比較的容易に低減することができ、ひいては、偏光無依存の量子半導体装置を提供することが可能となる。

［第２実施形態］
第２実施形態による量子半導体装置及びその製造方法を図１１乃至図１６を用いて説明する。図１乃至図１０に示す第１実施形態による量子半導体装置及びその製造方法と同一の構成要素には、同一の符号を付して説明を省略または簡潔にする。

（量子半導体装置）
まず、本実施形態による量子半導体装置について図１１を用いて説明する。図１１は、本実施形態による量子半導体装置を示す断面図である。

本実施形態による量子半導体装置は、複数の量子ドット２０ａ〜２０ｅを積層させた量子ドット積層体（コラムナ量子ドット）３４が形成されているものである。

図１に示すように、下地層１８上には、量子ドット２０ａが形成されている。量子ドット２０ａの材料は、第１実施形態において上述した量子ドット２０の材料と同様に、例えばＩｎＡｓとする。量子ドット２０ａのｘ方向、ｙ方向の寸法は、例えば２５ｎｍ程度とする。量子ドット２０ａのｚ方向の寸法は、例えば４ｎｍ程度とする。

下地層１８上には、量子ドット２０ａの側面に接するようにサイドバリア層２２ａが形成されている。サイドバリア層２２ａの材料は、第１実施形態において上述したサイドバリア層２２の材料と同様に、例えば、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）とする。サイドバリア層２０ａの厚さは、例えば４ｎｍ程度とする。量子ドット２０ａとサイドバリア層２２ａとにより量子ドット層２４ａが形成されている。

量子ドット層２４ａ上には、量子ドット２０ｂが形成されている。かかる量子ドット２０ｂは、下層の量子ドット２０ａと重なり合うように形成されている。量子ドット２０ｂの下面は、量子ドット２０ａの上面と接している。量子ドット２０ｂの材料は、量子ドット２０ａの材料と同様に、例えばＩｎＡｓとする。量子ドット２０ｂのｘ方向、ｙ方向の寸法は、例えば量子ドット２０ａと同程度とする。量子ドット２０ｂのｚ方向の寸法は、例えば量子ドット２０ａと同程度とする。

量子ドット層２４ａ上には、量子ドット２０ｂの側面に接するようにサイドバリア層２２ｂが形成されている。サイドバリア層２２ｂの材料は、サイドバリア層２２ａの材料と同様に、例えば、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）とする。サイドバリア層２２ｂの厚さは、例えばサイドバリア層２２ａと同程度とする。量子ドット２０ｂとサイドバリア層２２ｂとにより量子ドット層２４ｂが形成されている。

量子ドット層２４ｂ上には、量子ドット２０ｃが形成されている。かかる量子ドット２０ｃは、下層の量子ドット２０ｂと重なり合うように形成されている。量子ドット２０ｃの下面は、量子ドット２０ｂの上面と接している。量子ドット２０ｃの材料は、量子ドット２０ｂの材料と同様に、例えばＩｎＡｓとする。量子ドット２０ｃのｘ方向、ｙ方向の寸法は、例えば量子ドット２０ｂと同程度とする。量子ドット２０ｃのｚ方向の寸法は、例えば量子ドット２０ｂと同程度とする。

量子ドット層２４ｂ上には、量子ドット２０ｃの側面に接するようにサイドバリア層２２ｃが形成されている。サイドバリア層２２ｃの材料は、サイドバリア層２２ｂの材料と同様に、例えば、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）とする。サイドバリア層２２ｃの厚さは、例えばサイドバリア層２２ｂと同程度とする。量子ドット２０ｃとサイドバリア層２２ｃとにより量子ドット層２４ｃが形成されている。

量子ドット層２４ｃ上には、量子ドット２０ｄが形成されている。かかる量子ドット２０ｄは、下層の量子ドット２０ｃと重なり合うように形成されている。量子ドット２０ｄの下面は、量子ドット２０ｃの上面と接している。量子ドット２０ｄの材料は、量子ドット２０ｃの材料と同様に、例えばＩｎＡｓとする。量子ドット２０ｄのｘ方向、ｙ方向の寸法は、例えば量子ドット２０ｃと同程度とする。量子ドット２０ｄのｚ方向の寸法は、例えば量子ドット２０ｃと同程度とする。

量子ドット層２４ｃ上には、量子ドット２０ｄの側面に接するようにサイドバリア層２２ｄが形成されている。サイドバリア層２２ｄの材料は、サイドバリア層２２ｃの材料と同様に、例えば、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）とする。サイドバリア層２２ｄの厚さは、例えばサイドバリア層２２ｃと同程度とする。量子ドット２０ｄとサイドバリア層２２ｄとにより量子ドット層２４ｄが形成されている。

量子ドット層２４ｄ上には、量子ドット２０ｅが形成されている。かかる量子ドット２０ｅは、下層の量子ドット２０ｄと重なり合うように形成されている。量子ドット２０ｅの下面は、量子ドット２０ｄの上面と接している。量子ドット２０ｅの材料は、量子ドット２０ｄの材料と同様に、例えばＩｎＡｓとする。量子ドット２０ｅのｘ方向、ｙ方向の寸法は、例えば量子ドット２０ｄと同程度とする。量子ドット２０ｅのｚ方向の寸法は、例えば量子ドット２０ｄと同程度とする。

量子ドット層２４ｄ上には、量子ドット２０ｅの側面に接するようにサイドバリア層２２ｅが形成されている。サイドバリア層２２ｅの材料は、サイドバリア層２２ｄの材料と同様に、例えば、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）とする。サイドバリア層２２ｅの厚さは、例えばサイドバリア層２２ｄと同程度とする。量子ドット２０ｅとサイドバリア層２２ｅとにより量子ドット層２４ｅが形成されている。

こうして、複数の量子ドット層２４ａ〜２４ｅが下地層１８上に積層されている。そして、複数の量子ドット２０ａ〜２０ｅの積層体である量子ドット積層体３４が形成されている。

このように、本実施形態では、複数の量子ドット２０ａ〜２０ｅを積層させた量子ドット積層体（コラムナ量子ドット）３４が形成されている。積層された量子ドット２０ａ〜２０ｅは互いに結合するため、積層された複数の量子ドット２０ａ〜２０ｅにより形成された量子ドット積層体３４は、全体として、アスペクト比（縦横比）の大きい量子ドット３４として機能し得る。

なお、ここでは、５層の量子ドット層２４ａ〜２４ｅを積層する場合を例に説明したが、量子ドット層２４ａ〜２４ｅの積層数は５層に限定されるものではない。上述したように、量子ドット２０を用いた量子半導体装置の利得異方性は、量子ドット２０のアスペクト比に依存する。本実施形態では、量子ドット２０ａ〜２０ｅを積層した量子ドット積層体３４が１つの量子ドットとして機能するため、本実施形態による量子半導体装置の利得異方性は、量子ドット積層体３４のアスペクト比に依存する。従って、量子ドット積層体３４のアスペクト比が、利得異方性が十分に低減されるようなアスペクト比となるように、量子ドット層２４ａ〜２４ｅの積層数を適宜設定すればよい。

このように、本実施形態によれば、量子ドット２０ａ〜２０ｅを積層することにより量子ドット積層体３４が形成されている。本実施形態によれば、量子ドット２０ａ〜２０ｅの積層数を調整することにより、量子ドット積層体３４のアスペクト比を容易に調整し得るため、利得異方性をより容易に低減することが可能となる。従って、本実施形態によれば、偏光無依存の量子半導体装置をより容易に提供し得る。

（量子半導体装置の製造方法）
次に、本実施形態による量子半導体装置の製造方法について図１２乃至図１６を用いて説明する。図１２乃至図１６は、本実施形態による量子半導体装置の製造方法を示す工程断面図である。

まず、半導体基板１０上に下地層１８を形成する工程は、図７（ａ）乃至図７（ｃ）を用いて上述した第１実施形態による量子半導体装置の製造方法と同様であるため、説明を省略する。

次に、図１２（ａ）に示すように、例えばＭＢＥ法又はＭＯＣＶＤ法等により、下地層１８上に量子ドット２０ａを形成する。量子ドット２０ａの材料としては、格子定数が半導体基板１０や半導体層１６の格子定数より大きい材料を用いる。ここでは、量子ドット２０ａの材料として、例えばＩｎＡｓを用いる。量子ドット２０ａの材料として、下地の半導体層１６の材料と格子定数が異なる材料を用いるため、半導体層１６上には、Ｓ−Ｋモードにより形成された三次元成長島により量子ドット２０ａが自己形成される。量子ドット２０ａの密度は、例えば１×１０^１０〜１×１０^１１ｃｍ^−２程度とする。量子ドット２０ａの成長温度は、例えば４００〜５３０℃程度とする。量子ドット２０ａの底面の寸法は、例えば２０〜３０ｎｍ程度とする。量子ドット２０ａの高さは、例えば４〜６ｎｍ程度とする。

次に、図１２（ｂ）に示すように、例えばＭＢＥ法又はＭＯＣＶＤ法等により、量子ドット２０ａ間を埋め込むように下地層１６上にサイドバリア層２２ａを形成する。サイドバリア層２２ａは、量子ドット２０ａの側面に接する。サイドバリア層２２ａの材料としては、例えば、ＺｎＳｅ_１−ｙＳ_ｙ（０≦ｙ≦１）を用いる。サイドバリア層２２ａにおける組成ｙは、例えば０．２とする。サイドバリア層２２ａの厚さは、例えば４ｎｍ程度とする。

なお、サイドバリア層２２ａにおける組成ｙは、これに限定されるものではない。利得異方性はサイドバリア層２２ａの組成ｙに依存するため、利得異方性が十分に低減されるようにサイドバリア層２２ａの組成ｙを適宜調整することが好ましい。

次に、図１２（ｃ）に示すように、量子ドット２０ａのうちのサイドバリア層２２ａの上面より高い位置に突出している部分を除去する。量子ドット２０ａのうちのサイドバリア層２２ａの上面より高い位置に突出している部分を除去する際には、例えばＩｎｄｉｕｍ−Ｆｌｕｓｈ法を用いることができる。熱処理温度は、例えば４８０℃程度とする。これにより、量子ドット２０ａのうちのサイドバリア層２２ａの上面より上方に突出している部分が除去され、サイドバリア層２２ａの上面の高さと量子ドット２０ａの上面の高さとが同等程度となる。量子ドット２０ａとサイドバリア層２２ａとにより、量子ドット層２４ａが形成される。

次に、図１２（ａ）を用いて上述した量子ドット２０ａの形成方法と同様にして、量子ドット層２４ａ上に量子ドット２０ｂを形成する（図１３（ａ）参照）。量子ドット２０ｂは、量子ドット２０ａ上に重なるように形成される。

次に、図１２（ｂ）を用いて上述したサイドバリア層２２ａの形成方法と同様にして、量子ドット層２４ａ上にサイドバリア層２２ｂを形成する（図１３（ｂ）参照）。

次に、図１２（ｃ）を用いて上述した方法と同様にして、量子ドット２０ｂのうちのサイドバリア層２２ｂの上面より高い位置に突出している部分を除去する。量子ドット２０ｂとサイドバリア層２２ｂとにより、量子ドット層２４ｂが形成される。

次に、図１２（ａ）を用いて上述した量子ドット２０ａの形成方法と同様にして、量子ドット層２４ｂ上に量子ドット２０ｃを形成する（図１４（ａ）参照）。量子ドット２０ｃは、量子ドット２０ｂ上に重なるように形成される。

次に、図１２（ｂ）を用いて上述したサイドバリア層２２ａの形成方法と同様にして、量子ドット層２４ｂ上にサイドバリア層２２ｃを形成する（図１４（ｂ）参照）。

次に、図１２（ｃ）を用いて上述した方法と同様にして、量子ドット２０ｃのうちのサイドバリア層２２ｃの上面より高い位置に突出している部分を除去する。量子ドット２０ｃとサイドバリア層２２ｃとにより、量子ドット層２４ｃが形成される（図１４（ｃ）参照）。

次に、図１２（ａ）を用いて上述した量子ドット２０ａの形成方法と同様にして、量子ドット層２４ｃ上に量子ドット２０ｄを形成する。量子ドット２０ｄは、量子ドット２０ｃ上に重なるように形成される。

次に、図１２（ｂ）を用いて上述したサイドバリア層２２ａの形成方法と同様にして、量子ドット層２４ｃ上にサイドバリア層２２ｄを形成する。

次に、図１２（ｃ）を用いて上述した方法と同様にして、量子ドット２０ｄのうちのサイドバリア層２２ｄの上面より高い位置に突出している部分を除去する。量子ドット２０ｄとサイドバリア層２２ｄとにより、量子ドット層２４ｄが形成される（図１５（ａ）参照）。

次に、図１２（ａ）を用いて上述した量子ドット２０ａの形成方法と同様にして、量子ドット層２４ｄ上に量子ドット２０ｅを形成する。量子ドット２０ｅは、量子ドット２０ｄ上に重なるように形成される。

次に、図１２（ｂ）を用いて上述したサイドバリア層２２ａの形成方法と同様にして、量子ドット層２４ｄ上にサイドバリア層２２ｅを形成する。

次に、図１２（ｃ）を用いて上述した方法と同様にして、量子ドット２０ｅのうちのサイドバリア層２２ｅの上面より高い位置に突出している部分を除去する。量子ドット２０ｅとサイドバリア層２２ｅとにより、量子ドット層２４ｅが形成される（図１５（ｂ）参照）。

こうして、複数の量子ドット層２４ａ〜２４ｅが下地層１８上に積層される。そして、複数の量子ドット２０ａ〜２０ｅの積層体により量子ドット積層体３４が形成される。

このように、本実施形態では、複数の量子ドット２０ａ〜２０ｅを積層させた量子ドット積層体（コラムナドット）３４が形成されている。積層された量子ドット２０ａ〜２０ｅは互いに結合するため、積層された複数の量子ドット２０ａ〜２０ｅにより形成された量子ドット積層体３４は、全体として、アスペクト比（縦横比）の大きい量子ドット３４として機能し得る。

なお、ここでは、５層の量子ドット層２４ａ〜２４ｅを積層する場合を例に説明したが、量子ドット層２４ａ〜２４ｅの積層数は５層に限定されるものではない。上述したように、量子ドット２０を用いた量子半導体装置の利得異方性は、量子ドット２０のアスペクト比に依存する。本実施形態では、量子ドット２０ａ〜２０ｅを積層した量子ドット積層体３４が１つの量子ドットとして機能するため、本実施形態による量子半導体装置の利得異方性は、量子ドット積層体３４のアスペクト比に依存する。従って、量子ドット積層体３４のアスペクト比が、利得異方性が十分に低減されるようなアスペクト比となるように、量子ドット層２４ａ〜２４ｅの積層数を適宜設定すればよい。

この後、図９及び図１０を用いて上述した第１実施形態による量子半導体装置と同様にして、キャップ層３２を形成する。

こうして本実施形態による量子半導体装置が製造される。

このように、本実施形態によれば、量子ドット２０ａ〜２０ｅを積層することにより量子ドット積層体３４を形成する。本実施形態によれば、量子ドット２０ａ〜２０ｅの積層数を調整することにより、量子ドット積層体３４のアスペクト比を容易に調整し得るため、利得異方性をより容易に低減することが可能となる。従って、本実施形態によれば、偏光無依存の量子半導体装置をより容易に提供し得る。

［変形実施形態］
上記実施形態に限らず種々の変形が可能である。

例えば、上記実施形態では、サイドバリア層２２、２２ａ〜２２ｅの材料としてＺｎＳｅＳを用いる場合を例に説明したが、これに限定されるものではない。サイドバリア層２２の材料として、ＺｎＳｅ、ＺｎＳ、ＺｎＳｅＳ、ＺｎＴｅＳ、ＢｅＺｎＳｅ、ＣｄＺｎＳ、又は、これらの化合物を適宜用いることができる。これらの材料は、II−VI族材料であり、いずれも閃亜鉛鉱型（zinc-blende型）の結晶構造とすることが可能である。ＧａＡｓの格子定数は０．５６５３２５ｎｍであり、ＧａＡｓの格子定数の１．００５倍は０．５６８１５１６ｎｍであり、ＧａＡｓの格子定数の０．７９倍は０．４４６６０６８ｎｍである。また、ＧａＡｓのヤング率は、８５ＧＰａである。ＺｎＳｅの格子定数は０．５６６７６ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＺｎＳｅのヤング率は４８．４ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、ＺｎＳｅをサイドバリア層２２、２２ａ〜２２ｅの材料として用いることは可能である。また、ＺｎＳの格子定数は０．５４２ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＺｎＳのヤング率は５０．３ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、ＺｎＳをサイドバリア層２２、２２ａ〜２２ｅの材料として用いることは可能である。また、ＺｎＴｅＳの格子定数は０．５４２〜０．６１０１５ｎｍであり、組成を適宜設定することにより、格子定数をＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内にすることが可能である。また、ＺｎＴｅＳのヤング率は、４１．７〜５０．３ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲となるように組成を設定すれば、ＺｎＴｅＳをサイドバリア層２２、２２ａ〜２２ｅの材料として用いることは可能である。また、ＢｅＺｎＳｅの格子定数は０．５１５２〜０．５６６７６ｎｍであり、組成を適宜設定することにより、格子定数をＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内にすることが可能である。また、ＢｅＺｎＳｅのヤング率は、４８．４〜１１５．５ＧＰａであり、組成を適宜設定することにより、ＧａＡｓのヤング率より小さくし得る。従って、ＧａＡｓのヤング率よりヤング率が小さくなるように組成を設定すれば、ＢｅＺｎＳｅをサイドバリア層２２、２２ａ〜２２ｅの材料として用いることは可能である。また、ＣｄＺｎＳの格子定数は０．５４２〜０．５８３２ｎｍであり、組成を適宜設定することにより、格子定数をＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内にすることが可能である。また、ＣｄＺｎＳのヤング率は、４３．４〜５５．５ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内となるように組成を設定すれば、ＣｄＺｎＳをサイドバリア層２２、２２ａ〜２２ｅの材料として用いることは可能である。

また、サイドバリア層２２、２２ａ〜２２ｅの材料として、ＣｕＡｌＳ_２、ＣｕＧａＳ_２、ＣｕＩｎＳ_２、ＣｕＡｌＳｅ_２、ＣｕＧａＳｅ_２、又は、これらの化合物を適宜用いることも可能である。これらの材料は、カルコパイライト系材料であり、いずれも閃亜鉛鉱型の結晶構造とすることが可能である。ＣｕＡｌＳ_２の格子定数は０．５３２ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＣｕＡｌＳ_２のヤング率は６５．１ＧＰａ程度と推測され、ＧａＡｓのヤング率より小さいと推測される。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＣｕＡｌＳ_２を用いることは可能と考えられる。また、ＣｕＧａＳ_２の格子定数は０．５３５ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＣｕＧａＳ_２のヤング率は７４．１ＧＰａ程度と推測され、ＧａＡｓのヤング率より小さいと推測される。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＣｕＧａＳ_２を用いることは可能と考えられる。また、ＣｕＩｎＳ_２の格子定数は０．５５２ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＣｕＩｎＳ_２のヤング率は５７．６ＧＰａ程度と推測され、ＧａＡｓのヤング率より小さいと推測される。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＣｕＩｎＳ_２を用いることは可能と考えられる。また、ＣｕＡｌＳｅ_２の格子定数は０．５６０ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＣｕＡｌＳｅ_２のヤング率は５４．６ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＣｕＡｌＳｅ_２を用いることは可能と考えられる。また、ＣｕＧａＳｅ_２の格子定数は０．５６１ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＣｕＧａＳｅ_２のヤング率は６２．８ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＣｕＧａＳｅ_２を用いることは可能である。

また、サイドバリア層２２、２２ａ〜２２ｅの材料として、ＧａＮ、ＩｎＮ、又は、ＩｎＧａＮを用いることができる。これらの材料は、III−Ｖ族材料であり、いずれも閃亜鉛鉱型の結晶構造とすることが可能である。ＧａＮの格子定数は０．４５ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＧａＮのヤング率は１８ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＧａＮを用いることは可能である。また、ＩｎＮの格子定数は０．４９８ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＩｎＮのヤング率は８．７ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＩｎＮを用いることは可能である。また、ＩｎＧａＮの格子定数は０．４５〜０．４９８ｎｍであり、ＧａＡｓの格子定数の０．７９倍〜１．００５倍の範囲内である。また、ＩｎＧａＮのヤング率は８．７〜１８ＧＰａであり、ＧａＡｓのヤング率より小さい。従って、サイドバリア層２２、２２ａ〜２２ｅの材料としてＩｎＧａＮを用いることは可能である。

また、上記実施形態では、半導体基板１０としてＧａＡｓ基板を用いる場合を例に説明したが、これに限定されるものではない。例えば、半導体基板１０としてＧａＰ基板、Ｓｉ基板、Ｇｅ基板、ＩｎＰ基板等を用いてもよい。

また、上記実施形態では、量子ドット２０、２０ａ〜２０ｅの材料として、ＩｎＡｓを用いる場合を例に説明したが、これに限定されるものではない。例えば、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、ＩｎＳｂＡｓ等を量子ドット２０、２０ａ〜２０ｅの材料として用いてもよい。

上記実施形態では、半導体層１２，１４，１６の材料として、ＧａＡｓやＡｌＧａＡｓを用いる場合を例に説明したが、これに限定されるものではない。半導体基板１０と格子整合する材料を半導体層１２，１４，１６の材料として適宜用いることができる。例えば、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓＰ、ＧａＳｂＰ、又は、ＧａＳｂＡｓＰ等を半導体層１２，１４，１６の材料として用いてもよい。

上記実施形態に関し、更に以下の付記を開示する。

（付記１）
半導体基板の上方に形成され、格子定数が前記半導体基板の格子定数より大きい量子ドットと、
前記量子ドットの側面に接するように前記半導体基板の上方に形成され、格子定数が、前記半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層と
を有することを特徴とする量子半導体装置。

（付記２）
付記１記載の量子半導体装置において、
前記半導体基板上に形成され、前記半導体基板に格子整合する半導体層を更に有し、
前記量子ドット及び前記サイドバリア層は、前記半導体層上に形成されており、
前記サイドバリア層の前記格子定数は、前記半導体層の格子定数の０．７９倍〜１．００５倍の範囲内であり、
前記サイドバリア層の前記ヤング率は、前記半導体層のヤング率より小さい
ことを特徴とする量子半導体装置。

（付記３）
付記１又は２記載の量子半導体装置において、
前記半導体基板は、ＧａＡｓにより形成されている
ことを特徴とする量子半導体装置。

（付記４）
付記１乃至３のいずれかに記載の量子半導体装置において、
前記サイドバリア層は、ＺｎＳｅ、ＺｎＳ、ＺｎＳｅＳ、ＺｎＴｅＳ、ＢｅＺｎＳｅ、ＣｄＺｎＳ、又は、これらの化合物により形成されている
ことを特徴とする量子半導体装置。

（付記５）
付記１乃至３のいずれかに記載の量子半導体装置において、
前記サイドバリア層は、ＣｕＡｌＳ_２、ＣｕＧａＳ_２、ＣｕＩｎＳ_２、ＣｕＡｌＳｅ_２、ＣｕＧａＳｅ_２、又は、これらの化合物により形成されている
ことを特徴とする量子半導体装置。

（付記６）
付記１乃至３のいずれかに記載の量子半導体装置において、
前記サイドバリア層は、ＧａＮ、ＩｎＮ、又は、ＩｎＧａＮにより形成されている
ことを特徴とする量子半導体装置。

（付記７）
付記１乃至６のいずれかに記載の量子半導体装置において、
複数の前記量子ドットが積層されており、
複数の前記サイドバリア層が積層されている
ことを特徴とする量子半導体装置。

（付記８）
付記１乃至７のいずれかに記載の量子半導体装置において、
前記量子ドットは、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、又は、ＩｎＳｂＡｓにより形成されている
ことを特徴とする量子半導体装置。

（付記９）
付記２記載の量子半導体装置において、
前記半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓＰ、ＧａＳｂＰ、又は、ＧａＳｂＡｓＰにより形成されている
ことを特徴とする量子半導体装置。

（付記１０）
付記１乃至９のいずれかに記載の量子半導体装置において、
前記量子ドットは、Ｓ−Ｋモードにより自己形成された三次元成長島により形成されている
ことを特徴とする量子半導体装置。

（付記１１）
半導体基板の上方に、格子定数が前記半導体基板の格子定数より大きい量子ドットを形成する工程と、
格子定数が、前記半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層を、前記量子ドットの側面に接するように前記半導体基板の上方に形成する工程と
を有することを特徴とする量子半導体装置の製造方法。

（付記１２）
付記１１記載の量子半導体装置の製造方法において、
前記量子ドットを形成する工程の前に、前記半導体基板に格子整合する半導体層を形成する工程を更に有し、
前記サイドバリア層の前記格子定数は、前記半導体層の格子定数の０．７９倍〜１．００５倍の範囲内である
ことを特徴とする量子半導体装置の製造方法。

（付記１３）
付記１１又は１２記載の量子半導体装置の製造方法において、
前記半導体基板は、ＧａＡｓにより形成されている
ことを特徴とする量子半導体装置の製造方法。

（付記１４）
付記１１乃至１３のいずれかに記載の量子半導体装置の製造方法において、
前記サイドバリア層は、ＺｎＳｅ、ＺｎＳ、ＺｎＳｅＳ、ＺｎＴｅＳ、ＢｅＺｎＳｅ、ＣｄＺｎＳ、又は、これらの化合物により形成されている
ことを特徴とする量子半導体装置の製造方法。

（付記１５）
付記１１乃至１３のいずれかに記載の量子半導体装置の製造方法において、
前記サイドバリア層は、ＣｕＡｌＳ_２、ＣｕＧａＳ_２、ＣｕＩｎＳ_２、ＣｕＡｌＳｅ_２、ＣｕＧａＳｅ_２、又は、これらの化合物により形成されている
ことを特徴とする量子半導体装置の製造方法。

（付記１６）
付記１１乃至１３のいずれかに記載の量子半導体装置の製造方法において、
前記サイドバリア層は、ＧａＮ、ＩｎＮ、又は、ＩｎＧａＮにより形成されている
ことを特徴とする量子半導体装置の製造方法。

（付記１７）
付記１１乃至１７のいずれかに記載の量子半導体装置の製造方法において、
前記量子ドットを形成する工程と前記サイドバリア層を形成する工程とを交互に繰り返し行うことにより、複数の前記量子ドットと、前記複数の量子ドットの側面にそれぞれ接する複数の前記サイドバリア層とを積層する
ことを特徴とする量子半導体装置の製造方法。

（付記１８）
付記１１乃至１７のいずれかに記載の量子半導体装置の製造方法において、
前記量子ドットは、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、又は、ＩｎＳｂＡｓにより形成されている
ことを特徴とする量子半導体装置の製造方法。

（付記１９）
付記１２記載の量子半導体装置の製造方法において、
前記半導体層は、ＧａＡｓ、ＡｌＧａＡｓ、ＩｎＧａＰ、ＩｎＡｌＰ、ＩｎＧａＡｓＰ、ＩｎＡｌＧａＡｓＰ、ＧａＳｂＰ、又は、ＧａＳｂＡｓＰにより形成されている
ことを特徴とする量子半導体装置の製造方法。

（付記２０）
付記１１乃至１９のいずれかに記載の量子半導体装置の製造方法において、
前記量子ドットを形成する工程では、Ｓ−Ｋモードにより三次元成長島を自己形成することにより、前記量子ドットを形成する
ことを特徴とする量子半導体装置の製造方法。

１０…半導体基板
１２…バッファ層
１４…下部クラッド層
１６…下部バリア層
１８…下地層
２０、２０ａ〜２０ｅ…量子ドット
２２、２２ａ〜２２ｅ…サイドバリア層
２４、２４ａ〜２４ｅ…量子ドット層
２６…上部バリア層
２８…上部クラッド層
３０…コンタクト層
３２…キャップ層
３４…量子ドット積層体

Claims (10)

1. 半導体基板の上方に形成され、格子定数が前記半導体基板の格子定数より大きい量子ドットと、
   前記量子ドットの側面に接するように前記半導体基板の上方に形成され、格子定数が、前記半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層と
   を有することを特徴とする量子半導体装置。
2. 請求項１記載の量子半導体装置において、
   前記半導体基板上に形成され、前記半導体基板に格子整合する半導体層を更に有し、
   前記量子ドット及び前記サイドバリア層は、前記半導体層上に形成されており、
   前記サイドバリア層の前記格子定数は、前記半導体層の格子定数の０．７９倍〜１．００５倍の範囲内であり、
   前記サイドバリア層の前記ヤング率は、前記半導体層のヤング率より小さい
   ことを特徴とする量子半導体装置。
3. 請求項１又は２記載の量子半導体装置において、
   前記半導体基板は、ＧａＡｓにより形成されている
   ことを特徴とする量子半導体装置。
4. 請求項１乃至３のいずれか１項に記載の量子半導体装置において、
   前記サイドバリア層は、ＺｎＳｅ、ＺｎＳ、ＺｎＳｅＳ、ＺｎＴｅＳ、ＢｅＺｎＳｅ、ＣｄＺｎＳ、又は、これらの化合物により形成されている
   ことを特徴とする量子半導体装置。
5. 請求項１乃至３のいずれか１項に記載の量子半導体装置において、
   前記サイドバリア層は、ＣｕＡｌＳ_２、ＣｕＧａＳ_２、ＣｕＩｎＳ_２、ＣｕＡｌＳｅ_２、ＣｕＧａＳｅ_２、又は、これらの化合物により形成されている
   ことを特徴とする量子半導体装置。
6. 請求項１乃至３のいずれか１項に記載の量子半導体装置において、
   前記サイドバリア層は、ＧａＮ、ＩｎＮ、又は、ＩｎＧａＮにより形成されている
   ことを特徴とする量子半導体装置。
7. 請求項１乃至６のいずれか１項に記載の量子半導体装置において、
   複数の前記量子ドットが積層されており、
   複数の前記サイドバリア層が積層されている
   ことを特徴とする量子半導体装置。
8. 請求項１乃至７のいずれか１項に記載の量子半導体装置において、
   前記量子ドットは、ＩｎＡｓ、ＩｎＧａＡｓ、ＩｎＡｌＡｓ、又は、ＩｎＳｂＡｓにより形成されている
   ことを特徴とする量子半導体装置。
9. 請求項１乃至８のいずれか１項に記載の量子半導体装置において、
   前記量子ドットは、Ｓ−Ｋモードにより自己形成された三次元成長島により形成されている
   ことを特徴とする量子半導体装置。
10. 半導体基板の上方に、格子定数が前記半導体基板の格子定数より大きい量子ドットを形成する工程と、
    格子定数が、前記半導体基板の格子定数の０．７９倍〜１．００５倍の範囲内であり、前記量子ドットの格子定数より小さく、ヤング率が、前記半導体基板のヤング率より小さいサイドバリア層を、前記量子ドットの側面に接するように前記半導体基板の上方に形成する工程と
    を有することを特徴とする量子半導体装置の製造方法。

Images