JP2004296557A - 半導体装置、その測定装置、および測定方法 - Google Patents

半導体装置、その測定装置、および測定方法 Download PDF

Info

Publication number
JP2004296557A
JP2004296557A JP2003083922A JP2003083922A JP2004296557A JP 2004296557 A JP2004296557 A JP 2004296557A JP 2003083922 A JP2003083922 A JP 2003083922A JP 2003083922 A JP2003083922 A JP 2003083922A JP 2004296557 A JP2004296557 A JP 2004296557A
Authority
JP
Japan
Prior art keywords
semiconductor device
measurement
protrusion
measuring
probe card
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003083922A
Other languages
English (en)
Inventor
Hiromasa Kato
博正 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2003083922A priority Critical patent/JP2004296557A/ja
Publication of JP2004296557A publication Critical patent/JP2004296557A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Measuring Leads Or Probes (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Wire Bonding (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

【課題】高周波試験が可能で、電極パッドにプローブダメージを与えることがなく、ワイヤボンド接合やバンプ接合を容易にし、製造が容易で、電極パッドの面積の縮小が可能な半導体装置およびその測定方法を提供する。
【解決手段】半導体装置５０の電極パッド５２上に突起５３を形成し、測定装置側のテストボード５３の下面に取付けられているプローブカード５３の下面のフレキシブルシート５４の配線パターン５５の先端部の測定用ランド５６に上記突起５３を接触させて特性の測定を行なう。
【選択図】 図３

Description

【０００１】
【発明の属する技術分野】
本発明は半導体装置、その測定装置、および測定方法に係り、とくにウエハレベルでの半導体装置の良否判断や、特性評価等が容易に行ない得る半導体装置、その測定装置、および測定方法に関する。
【０００２】
【従来の技術】
半導体装置のウエハレベルでの良否判断や、特性評価等においては、一般的にその目的のための試験時にのみ一時的に半導体装置の電極と測定装置の測定端子とを電気的に接続して試験を行なうようにしている。そして従来より知られている半導体装置の電極と試験装置の測定端子との接続のための方法に関しては、（１）針式のメカニカルプローブを用いる方式、（２）メンブレンプローブを用いる方式、（３）異方性導電ゴムを用いる方式、（４）弾性を持つ接触構造を半導体装置側の電極に形成する方法等が用いられ、あるいは提案されている。
【０００３】
（１）の針式のメカニカルプローブを用いた方式は、接続要素を構成するコンタクトが一般的にカンチレバー式プローブカードと呼ばれており、現在の半導体装置の試験においては最も多く使用されているものである。このようなカンチレバー式プローブカードと半導体装置との試験時における接続状態の一例を図９に示す。
【０００４】
半導体装置１は分割溝から成るスクライブライン２を備え、このスクライブライン２のところで分割されることによってベアチップになる。ここでは分割される前の状態において、この半導体装置１の測定を行なうものである。そして半導体装置１は所定の位置に電極パッド３を備えている。
【０００５】
これに対して測定装置側には導電性金属でできた弾性を生む程度に硬くしかも細長いプローブ５をプローブカード４に取付けるようにしている。プローブ５はその中間位置が樹脂６によってプローブカード４に支持されるとともに、このプローブ５の基端側の部分はプローブカード４の表面に形成されたランドから成る端子７に半田８によって強固に接合されている。そしてこのようなプローブ５の自由端側が被測定対象である半導体装置１の電極パッド３に対応した位置になるように製造時に位置決めされる。従って図９に示す要領で圧力をかけてプローブ５の先端を半導体装置１の電極パッド３に接触させることによって、良好な接続状態を実現でき、試験装置による半導体装置の試験が可能になる。
【０００６】
（２）のメンブレンプローブのコンタクトを用いる方式は、特開平１−２６９０６５号公報、特開平２−１２６１６０号公報、特開平２−１２６１５９号公報、特開平２−１４１６８１号公報、特開平２−１６３６６４号公報等によって開示されている。そしてこの方式は上記の図９に示すプローブ５による高周波信号の劣化を改善する有効な方法である。
【０００７】
この方式のプローブは図１０に示すように、ニッケル等の硬い導電性金属からできた突起状のコンタクト１４であって、このコンタクト１４は通常は高さが５０μｍ以下の微小なものであって、このコンタクト１４をプローブとして半導体装置１の電極パッド３の接続に用いる。ここでコンタクト１４はプローブカード４の下面に設けられた押圧ブロック１１の上に被せるように張設されたフレキシブルシート１２上に設けられる。フレキシブルシート１２上には配線パターン１３が形成されるとともに、この配線パターン１３の先端側の部分の上にコンタクト１４が形成される。
【０００８】
このようにこの方式の特徴は、コンタクト１４を半導体装置１側ではなくて装置側に設けることにある。コンタクト１４と接続されるインピーダンス的に整合のとれた配線パターン１３にこの微小なプローブ１４を形成するように配置することによって、高周波信号の劣化がなくなり、高周波特性が大幅に改善される。
【０００９】
（３）の異方性導電ゴムを用いる方式は、特許３１２９３０５号等によって提案されている。この方式の試験時における接続直前の状態が図１１に示される。すなわち半導体装置１側の電極パッド３上に突起１９を形成しておく。そしてプローブカード４の下面に形成された押圧ブロック１１の下面に張設されたフレキシブルシート１２の外表面に配線パターン１３が形成されるとともに、配線パターン１３の終端に設けられる接続用ランド１７の表面に異方性導電性シート１８を取付けておく。
【００１０】
測定の際に上記異方性導電シート１８が押圧ブロック１１と半導体装置１の電極パッド３とによって挟まれ、これによって突起１９の部分で異方性導電シート１８が強く圧力を受け、突起１９と対応する部分において異方性導電シート１８が電気的な接続を得ることになる。
【００１１】
このような異方性導電シート１８を用いた方式は、接触子として機能する突起１９と異方性導電シート１８との間の高さ方向の寸法が短いために、図９に示すプローブ５を用いる場合における高周波信号の劣化の問題を解決できる。またプローブカード４側の測定用ランド１７の上に図１０に示すようなコンタクト１４を設ける必要がなくなる。
【００１２】
（４）のコンタクトを用いた方式は、弾性をもった測定子２２を半導体装置１の電極パッド３に図１２に示すように形成するものであって、特許第３００６８８５号等によって提案されているものである。
【００１３】
この方式は、測定時に測定子２２を試験装置側の測定ランドに接触させることによって電気的な接続を得るものである。ここで測定子２２は弾性を有しており、圧力によって屈伸するために、複数の測定子２２の高さのバラツキがある程度大きくなっても、均一に接続させることが可能になり、安定した試験が可能になる。また測定子２２の高さは１００μｍ以下にすることも可能であって、高周波特性にも優れた方式である。
【００１４】
【特許文献１】特開平２−１４１６８１号公報
【特許文献２】特許第３１２９３０５号公報
【発明が解決しようとする課題】
上記の（１）の針式のメカニカルプローブを用いる図９に示す方式は、プローブ５自体がインダクタ素子となるために、高周波信号に対してプローブ５がインピーダンスになり、高周波信号が減衰する。従って高周波信号を扱う半導体装置の試験用途に使用することができないのが最大の欠点である。プローブ５を短くするのは構造上、あるいは製造方法上限界があり、現在達成可能な最短のプローブ５でも１ＧＨｚを超える高周波信号の試験には対応できない。
【００１５】
（２）のメンブレンプローブを用いる図１０に示す方式の場合には、微細な配線パターン１３とコンタクト１４とを半導体製造技術を用いてフレキシブルシート１２上に製作する必要があり、非常に製作費用がかかることである。現時点においては図９に示すプローブ方式に対してコストが１０〜１００倍になる。
【００１６】
またさらなる問題としては、コンタクト１４が微小であるために、試験時に使用するコンタクト１４と電極パッド３との位置合わせの装置で、自動的にコンタクト１４を検出してアライメントすることが困難なことである。実際には、コンタクト１４だけではなく半導体装置毎に異なるコンタクト１４上の配線パターン１３の影響もあって、アライメント処理を不安定なものにしている。このような理由によって、メンブレンプローブ方式はあまり広く用いられていない。
【００１７】
次に（３）の異方性導電シート１８を用いる方式（図１１）は、導電シート１８によって良好な接続状態を得るためには、突起１９の接触面積が大きく、かつ高さが高い必要がある。従って半導体装置１側の電極パッド３の面積を大きくする必要があり、半導体装置１側の面積が大きくなって半導体ウエハ当りのチップの収率を悪くしている。突起１９の面積は少なくとも３００×３００μｍ以上を要し、高さが１００μｍ以上必要になる。またこのような測定を終った後にワイヤボンドによってパッケージングやベア実装を行なう場合には、上記の測定用の突起１９を除去するか、あるいは別のエリアにワイヤボンド用の電極パッドを設ける必要を生じ、これによって半導体装置１側の電極パッド３の数が増加する欠点がある。
【００１８】
（４）の弾性をもつ接触構造、すなわち図１２に示す方式は、まず弾性を持つ微小な測定子２２を半導体装置１の電極パッド３上に直接形成することが非常に困難であって、現時点においては実用化できるレベルにまで製造技術が確立されていない。またワイヤボンドを用いて、パッケージングやベア実装を行なう場合には上記の測定子２２を除去する必要があり、これによって半導体装置の製造工程が増加する欠点がある。
【００１９】
本願発明はこのような問題点に鑑みてなされたものであって、ウエハレベルあるいはベアチップでの半導体装置の高周波特性を測定することができ、電極パッドにプローブダメージのない試験を可能にし、ワイヤボンド接合やバンプ接合を妨げることがなく、容易に製造することによって製造コストを下げることができ、しかも電極パッドの面積の縮小を可能にし、チップの収率を上げて製造コストを下げることを目的とする。
【００２０】
すなわち本願発明は上記のような目的を達成するための半導体装置、半導体装置の測定装置、および半導体装置の測定方法を提供することを目的とする。
【００２１】
【課題を解決するための手段】
本願の主要な発明は、
半導体装置の電極パッド上にさらに導電性突起部を形成し、
前記導電性突起部を測定装置の検出部に接触させて測定を行なうことを特徴とする半導体装置に関するものである。
【００２２】
ここで前記突起部が弾性を有しない小さな突起であって、硬い導電性金属から形成されることが好ましい。また前記突起部よりも高さが低い平坦な面を有する平坦部の上に前記突起部が形成され、前記平坦部が測定時の機械的な圧力に対して衝撃を吸収するとともに、前記平坦部の表面がワイヤボンドまたはバンプ接合の接続部を構成することが好適である。また前記突起部が前記電極の中心に対して側方に偏倚して形成されることが好ましい。
【００２３】
測定装置に関する主要な発明は、
測定ユニットを搭載したテストボードと、
前記テストボードの下面に取付けられ、検出部を有するプローブカードと、
前記プローブカードの下面に対向するように半導体装置を載置するステージと、
を有し、前記半導体装置の電極上に設けられた突起部に対して前記検出部を接触させて測定を行なうことを特徴とする半導体装置の測定装置に関するものである。
【００２４】
ここで前記プローブカードの下面にドーム状に絶縁シートを配し、該絶縁シートの表面に配線パターンを形成し、しかも前記配線パターンと接続された検出部を前記絶縁シートの表面に設けることが好ましい。また前記半導体装置の突起部と前記検出部との内の一方を他方に対して相対的に側方にスクライブさせるスクライブ手段を有することが好ましい。
【００２５】
測定方法に関する主要な発明は、
テストボード上に測定ユニットを搭載し、しかも前記テストボードの下面にプローブカードを取付け、該プローブカード上に設けられた検出部を半導体装置の電極上に設けられた突起部と接触させて半導体装置の測定を行なうことを特徴とする半導体装置の測定方法に関するものである。
【００２６】
ここで前記プローブカードの下面に配されたドーム状の絶縁シートの表面の配線パターンと接続される測定用ランドによって検出部を形成し、該検出部を前記半導体装置の突起部と接触させることが好ましい。また前記半導体装置の突起部と前記検出部との内の一方を他方に対して相対的に側方にスクライブすることによって絶縁層を除去して電気的な接続を得ることが好ましい。
【００２７】
本願に含まれる発明の好ましい態様は、硬い導電性の突起を電極パッドに有する半導体装置で、この突起は測定時にプローブ（接触子）の役割で使用されることを特徴とする。また突起が相手側接触面の表面層（酸化膜）を削ることによって良好な接続状態を得ることができるので、突起の先端部の硬度は通常接触面として使用される相手側の測定用ランドの金またはアルミニウムよりも硬い材料であって、構造的には機械的な圧力に対して強固であることを特徴とする。
【００２８】
ここで上記突起は上段と下段の層で形成され、上段の層の硬度が下段の層のそれよりも大きい突起電極である。また上記突起とともに、試験時にデバイスを保護するための衝撃を吸収する構造を電極パッドに有する半導体装置である。また突起とともに接続のためのワイヤボンドまたはバンプ形成等に必要な領域を電極パッドに有し、かつそのエリアの高さが試験用の突起先端よりも低い半導体装置である。
【００２９】
また別の好ましい態様は、上記のような突起を有する半導体装置の試験装置であって、突起に対して試験時に接続するコンタクトの部位を半導体装置に対して水平方向に移動（スクライブ）させることによって、理想的な接触状態を得る半導体試験装置である。
【００３０】
上記のような態様によれば、半導体装置のベアチップでの高周波特性等の高周波の各種の試験が可能になる。回路基板上における半導体装置の実装面積を縮小するために、今後ベアチップを直接回路基板上に実装することが増える傾向にある。半導体装置を実装した製品の歩留りを上げるには、ベアチップ状態での半導体装置の実動作試験を行なうことが必要がある。上記の態様によれば、プローブが極小であって、高周波測定に優れるために、高周波試験が可能になる。
【００３１】
また電極パッドにプローブダメージのない試験を可能にし、ワイヤボンド接合やバンプ接合を容易にする利点がある。半導体装置の電極の上部に形成された突起がプローブの役割を果すために、電極部にはプローブダメージがないために、接合強度の向上が望める。
【００３２】
また容易に製造できるコンタクト構造にすることによって、製造コストが低減される。従来は購入していたコンタクトの機能を、半導体装置製造プロセスに若干の追加を加えることによって形成できるために、製造コストを安く抑えることが可能になる。
【００３３】
また電極パッドの面積の縮小を可能にし、チップ収率を上げて製造コストを下げることが可能になる。突起部を半導体装置の電極の上部に形成するが、電極とは電気的に導通していればよいために、電極の面積は従来より小さくできる。そして素子、配線幅の微細化が進んで電極面積の割合が大きくなるので、電極の大きさを縮小できればチップ収率が上がって、製造コストを下げることが可能になる。
【００３４】
【発明の実施の形態】
以下本願に含まれる発明を図示の実施の形態によって説明する。まず半導体測定装置の概要について説明する。図１および図２は本実施の形態の半導体装置の測定装置の概要を示したものであって、この測定装置は図１に示すように測定ヘッド３０を備えている。測定ヘッド３０の下側にはその内部にウエハステージ３１を備え、このウエハステージ３１上に半導体ウエハから成る半導体装置５０を載置するようになっている。そしてウエハステージ３１はＸ−Ｙ−Ｚテーブル３７によって、Ｘ軸方向、Ｙ軸方向、およびＺ軸方向に移動調整可能に構成されている。
【００３５】
これに対して測定ヘッド３０の下部にはテストボード３３が配置されている。テストボード３３上には図２に示すように、複数の測定ユニット３４が放射状に配置されている。そして測定ユニット３４の下面にはプローブカード３５が取付けられている。このプローブカード３５の下面にはドーム状に下方に突出する検出部３６が形成され、この部分を上記半導体装置５０に接触させて測定を行なうようにしている。
【００３６】
テストボード３３上の各測定ユニット３４は図１に示すように、ハーネスを介して計測ユニット３９の測定器４０に接続されている。また上記テストボード３３を備える測定ヘッド３０はアーム４１および駆動ユニット４２によって高さ方向および側方に移動可能になっている。
【００３７】
図３および図４はとくにこの測定装置の主要部であプローブカード３５およびその下面に取付けられているフレキシブルシート５４の構造を示している。プローブカード３５はほぼ円形の形状をなしており、その下面であって中央部に図４に示す円形のドーム状をなすフレキシブルシート５４が取付けられている。フレキシブルシート５４は保持板５７に中心部が押付けられるとともに、保持板５７がピン５８によってプローブカード３５に取付けられるようになっている。
【００３８】
そしてこのフレキシブルシート５４上には図４Ａに示すような配線パターン５５が形成されるとともに、これらの配線パターン５５の終端部であって図４において中心部側の部分が測定用ランド５６を形成している。すなわちこの測定装置は、フレキシブルシート５４の配線パターン５５の一部によって測定用ランド５６を形成しており、測定用ランド５６が平坦になってフレキシブルシート５４の下面の中央部の近傍に形成されている。図４Ｂは上記フレキシブルシート５４を下面に取付けたプローブカード３５を上から見た状態を示しており、プローブカード３５上に形成された配線パターン６０がスルーホールを介して下側のフレキシブルシート５４の配線パターン５５と接続されている。
【００３９】
そして上記測定用ランド５６から成る検出部に対して接触するように、半導体装置５０側は図３および図５に示すように、突起５３を備えている。半導体ウエハから成る半導体装置５０は分割溝から成るスクライブライン５１のところで分割することによってベアチップになる。ここでは分割する前の状態で検出を行なうようになっており、それぞれの半導体チップのユニットには電極パッド５２が形成されるとともに、この電極パッド５２上に突起５３が形成されている。
【００４０】
上記突起５３の形状は図５に拡大して示すように、階段状に構成されており、電極パッド５２上にまず平坦部５９が形成されるとともに、この平坦部５９の上部であってその側方に突起５３が形成されている。すなわち突起５３は電極パッド５２の中心部に対して側方に偏倚した位置に形成されている。なお上記突起５３および平坦部５９の外表面には金属薄膜６６が形成されている。また上記電極パッド５２と平坦部５９との間にはバリアメタルから成る薄膜６３が形成されている。
【００４１】
次にこのような突起５３を電極パッド５２上に備える半導体装置５０の特性の測定の動作について説明する。図１に示すように上記の半導体装置５０をウエハステージ３１上に吸着保持して載置する。これに対して測定ユニット３４を載置しているテストボード３３の下面にプローブカード３５を取付けるとともに、このプローブカード３５の下面であって下方に突出する突部から成る検出部３６によって検出を行なう。この場合にはＸ−Ｙ−Ｚテーブル３７によってウエハステージ３１を上方（Ｚ軸方向）へ移動させるとともに、Ｘ軸方向およびＹ軸方向の位置調整を行ない、これによって半導体装置５０の電極パッド５２上の突起５３がプローブカード３５の下面に取付けられているフレキシブルシート５４の測定用ランド５６に接触するように位置決めする。
【００４２】
以上のような動作によって、半導体装置５０の電極パッド５２が突起５３およびフレキシブルシート５４の配線パターン５５を通して測定ユニット３４に接続される。従って測定ユニット３４によってこの半導体装置５０の測定が行なわれる。そして測定データはハーネスを介して計測ユニット３９に供給され、その計測器４０によって記録され、あるいは表示が行なわれる。
【００４３】
上記のような測定動作の際に、とくに測定を開始する際に、これに先立ってスクラブを行なうことが好ましい。このような測定は、半導体装置５０を測定ヘッド３０に対して側方に少し移動させればよく、Ｘ−Ｙ−Ｚテーブル３７のＸ軸方向あるいはＹ軸方向の移動動作によって達成される。なおこれに代えて駆動ユニット４２によってテストボード３３およびプローブカード３５を側方に移動させることによっても達成できる。
【００４４】
このように本実施の形態の半導体装置の測定は、従来技術の各種の問題を解決して以下の効果を上げるためのものである。
（１）ベアチップでの高周波試験を可能にする。
（２）電極パッド５２にプローブダメージのない試験を可能にし、ワイヤボンド接合やバンプ接合を容易にする。
（３）容易に製造できるコンタクト構造にすることによって、製造コストを下げる。
（４）電極パッドの面積の縮小を可能にし、半導体ウエーハ当りのチップ収率を上げて製造コストを下げる。
【００４５】
このような目的を達成するための測定は、被試験対象である半導体装置５０の電極パッド５２に突起５３を形成した突起構造とする。この突起５３はプローブとして機能し、試験装置の測定ユニット３０に接続される接続用ランド５６に接触することによって電気的な接続を実現するために、異方性導電性シートを介在させる従来の（３）の方式とは異なる。またこの突起５３の先端部は弾性を有しない小さな硬い材料のものであって、従来（４）のスプリング機能を有する接触式方式とは異なるものである。
【００４６】
半導体装置５０は半導体ウエハの状態で真空吸着等の方法によってウエハステージ３１に保持される（図１参照）。また半導体装置上には水平に測定用ランド５６と測定ユニット３０に接続するための配線パターン５５が施されたフレキシブルシート５４が保持板５７の下部に取付けられる。保持板５７はピン５８を介して上下方向に移動調整できるようになっており、フレキシブルシート５４が保持板５７の下面に弛みなく取付けられるようになっている。
【００４７】
ここで測定を行なう場合には、上記フレキシブルシート５４の下面の配線パターン５５の先端側の測定用ランド５６とウエハステージ３１に保持された半導体装置５０の電極パッド５２上の突起５３を水平面上において位置合わせを行なう。そしてこの後にウエハステージ３１かプローブカード３５を上下方向に微小量移動することによって、突起５３と測定用ランド５６とを接触させかつ適当な圧力をかけることが可能になる。さらに電気的に良好な接続状態を得るために、突起５３と測定用ランド５６とが接触した状態で、ウエハステージ３１あるいはプローブカード３５を水平方向に僅かに移動し、測定用ランド５６および／または突起５３の表面に自然成膜される酸化膜を削り取ってスクライブする。
【００４８】
次に上記突起５３の周辺部の構造について説明するに、突起５３の周辺部は図５に示す構造になっている。すなわちその特徴は、
（１）電極５２の上部に形成された突起５３は電極５２と電気的に導通しており、測定試験のプローブとして用いられる。硬い導電性の金属で形成され、かつ微小な突起５３であるので、弾性を有しない。
（２）突起５３は測定用ランド５６に対して主に水平方向にスクライブすることで絶縁層除去を行ない、良好な電気的な接続を得る。
（３）突起５３よりも高さの低い平坦な面をもった突起から成る平坦部５９を有している。この平坦部５９は試験時の機械的な圧力に対する衝撃を吸収する役割を果す。またこの低い突起から成る平坦部５９はワイヤボンドやバンプ接合のときの接合部となり得る。
（４）低い突起から成る平坦部５９の上面には平坦な面が大きく形成されるように、突起５３は電極５２の中心部に対して側方に偏倚した位置に形成する。
【００４９】
次に上記のようなプローブを構成する突起５３を電極パッド５２上に形成した半導体装置５０の製造プロセスを図６によって説明する。シリコン基板６１上にアルミ電極５９を図６Ａに示すように形成する。次いで図６Ｂに示すようにシリコン基板６１の表面であってその全面にＳｉＯ２ やＳｉ３ Ｎ４ 等のパッシベーション膜６２を形成し、さらにこのパッシベーション膜６２を選択的にエッチングによって除去し、アルミ電極５２の大部分を露出させる。
【００５０】
次いで図６Ｃに示すように、上記シリコン基板６１のさらに表面にバリアメタルとしてＡｕ／Ｐｄ／Ｔｉや、Ａｕ／Ｃｕ／Ｃｒ等の構成の薄膜６３を積層する。そして図６Ｄに示すようにフォトエッチング法によってＡｌ電極５２に対応するバリアメタル膜６３を露出させるための開口部を有するレジストパターン６４を形成する。そして上記バリアメタル６３を陰極として電気メッキを施し、導電性金属突起５９を選択的に形成する。なおこの場合の金属突起物は例えばＡｕ等の材料を用いることが好ましい。
【００５１】
次いで図６Ｅに示すように、上段の突起５３を形成するための開口部を有するレジストパターン６５を形成した後、電解メッキを施してＮｉ等の硬度の高い導電性金属突起物５３を選択的に形成する。さらに突起５３の高さを均一にするためにポリッシュ処理によってレベリングすることが好ましい。
【００５２】
この後にレジスト６５、６４を除去し、図６Ｆに示すようにスパッタまたは蒸着によってＡｕ等の導電性金属の薄膜６６を外表面に成膜する。さらに不要なバリアメタル膜６３を除去する。以上の工程によって電極パッド５２上に平坦部５９および突起５３を有する半導体装置５０が得られることになる。
【００５３】
次に変形例の構成を図７によって説明する。図７に示す構成は、電極５２上に平坦部５９を形成するとともに、この平坦部５９の両側にそれぞれ突起５３を形成したものである。このような構造によっても、上記突起５３をプローブとして図１〜図４に示す測定装置によって半導体装置の測定が可能になる。
【００５４】
図９は別の変形例を示している。この変形例は半導体ウエハ５０上に形成された互いに隣接する一対の電極５２に共通に平坦部５９を形成するとともに、このような平坦部５９の両端部にそれぞれ突起５３を形成したものである。このような変形例においても、従来の問題を解決でき、しかも主要な実施の形態と同様の効果が得られる有用な構造を提供できる。
【００５５】
以上本願に含まれる発明を図示の実施の形態および変形例によって説明したが、本願発明は上記実施の形態によって限定されることなく、本願に含まれる発明の技術的思想の範囲内で各種の変更が可能である。例えば上記実施の形態は、半導体装置５０を分割する前の状態で、すなわち半導体ウエハの形態のままでその特性を測定するようにしているが、スクライブライン５１のところで分割したベアチップの状態で測定を行なうようにしてもよい。また半導体装置５０の表面に形成される電極パッド５２上の突起５３の形状については、必ずしも上記実施の形態に限定されることなく、その他各種の形態を採用することができる。
【００５６】
【発明の効果】
本願の主要な発明は、半導体装置の電極パッド上にさらに導電性突起部を形成し、導電性突起部を測定装置の検出部に接触させて測定を行なうようにしたものである。
【００５７】
従ってこのような半導体装置によれば、導電性突起部を測定装置の検出部に接触させて測定を行なうことが可能になり、半導体装置あるいはベアチップでの高周波試験が可能になる。また電極パッドにプローブダメージを与えることなく試験を行なうことが可能になって、ワイヤボンド接合やバンプ接合の接合が容易になる。また電極パッド上に突起を形成するだけであるからコストが増大することがなく、しかも電極パッドの面積の縮小を可能にし、チップ収率を上げて製造コストを下げることが可能になる。
【００５８】
測定装置あるいは測定方法に関する主要な発明は、テストボード上に測定ユニットを搭載し、しかもテストボードの下面にプローブカードを取付け、該プローブカード上に設けられた検出部を半導体装置の電極上に設けられた突起部と接触させて半導体装置の測定を行なうようにしたものである。
【００５９】
従ってこのような測定装置あるいは測定方法によれば、半導体ウエハの形態で、あるいはベアチップの状態で半導体装置の実装試験を行なうことが可能になる。とくに測定装置のプローブが半導体装置の電極パッド上の突起によって構成されるために、プローブが極小になって高周波特性に優れた試験装置あるいは試験方法を提供できるようになる。
【図面の簡単な説明】
【図１】半導体装置の測定装置の全体の構成を示す正面図である。
【図２】半導体測定装置のテストボードの要部平面図である。
【図３】テストボードの下面に取付けられたプローブカードの縦断面図である。
【図４】プローブカードの下面のフレキシブルシートの展開底面図（Ａ）およびフレキシブルシートを取付けたプローブカードの平面図（Ｂ）である。
【図５】電極パッドに突起を形成した半導体装置の拡大断面図である。
【図６】半導体装置の電極パッドに突起を形成する動作を示す縦断面図である。
【図７】変形例の半導体装置の縦断面図である。
【図８】別の変形例の半導体装置の縦断面図である。
【図９】従来のメカニカルプローブを用いた測定装置を示す要部縦断面図である。
【図１０】メンブレンプローブを用いた測定装置の要部縦断面図である。
【図１１】異方性導電性ゴムを用いた測定装置の要部縦断面図である。
【図１２】弾性を有する測定子を用いた測定装置の要部縦断面図である。
【符号の説明】
１‥‥半導体装置、２‥‥スクライブライン（分割溝）、３‥‥電極パッド、４‥‥プローブカード、５‥‥プローブ、６‥‥樹脂、７‥‥端子（ランド）、８‥‥半田、１１‥‥押圧ブロック、１２‥‥フレキシブルシート、１３‥‥配線パターン、１４‥‥コンタクト、１７‥‥測定用ランド、１８‥‥異方性導電シート、１９‥‥突起、２２‥‥測定子、３０‥‥測定ヘッド、３１‥‥ウエハステージ、３３‥‥テストボード、３４‥‥測定ユニット、３５‥‥プローブカード、３６‥‥検出部（突部）、３７‥‥Ｘ−Ｙ−Ｘテーブル、３９‥‥計測ユニット、４０‥‥計測器、４１‥‥アーム、４２‥‥駆動ユニット、５０‥‥半導体装置（半導体ウエハ）、５１‥‥スクライブライン（分割溝）、５２‥‥電極パッド、５３‥‥突起、５４‥‥フレキシブルシート、５５‥‥配線パターン、５６‥‥測定用ランド、５７‥‥保持板、５８‥‥ピン、５９‥‥平坦部、６０‥‥配線パターン、６１‥‥シリコン基板、６２‥‥パッシベーション膜、６３‥‥薄膜（バリアメタル）、６４‥‥レジストパターン、６５‥‥レジストパターン、６６‥‥金属薄膜

Claims (10)

  1. 半導体装置の電極パッド上にさらに導電性突起部を形成し、
    前記導電性突起部を測定装置の検出部に接触させて測定を行なうことを特徴とする半導体装置。
  2. 前記突起部が弾性を有しない小さな突起であって、硬い導電性金属から形成されることを特徴とする請求項１に記載の半導体装置。
  3. 前記突起部よりも高さが低い平坦な面を有する平坦部の上に前記突起部が形成され、前記平坦部が測定時の機械的な圧力に対して衝撃を吸収するとともに、前記平坦部の表面がワイヤボンドまたはバンプ接合の接続部を構成することを特徴とする請求項１に記載の半導体装置。
  4. 前記突起部が前記電極の中心に対して側方に偏倚して形成されることを特徴とする請求項１に記載の半導体装置。
  5. 測定ユニットを搭載したテストボードと、
    前記テストボードの下面に取付けられ、検出部を有するプローブカードと、
    前記プローブカードの下面に対向するように半導体装置を載置するステージと、
    を有し、前記半導体装置の電極上に設けられた突起部に対して前記検出部を接触させて測定を行なうことを特徴とする半導体装置の測定装置。
  6. 前記プローブカードの下面にドーム状に絶縁シートを配し、該絶縁シートの表面に配線パターンを形成し、しかも前記配線パターンと接続された検出部を前記絶縁シートの表面に設けたことを特徴とする請求項５に記載の半導体装置の測定装置。
  7. 前記半導体装置の突起部と前記検出部との内の一方を他方に対して相対的に側方にスクライブさせるスクライブ手段を有することを特徴とする請求項５に記載の半導体装置の測定装置。
  8. テストボード上に測定ユニットを搭載し、しかも前記テストボードの下面にプローブカードを取付け、該プローブカード上に設けられた検出部を半導体装置の電極上に設けられた突起部と接触させて半導体装置の測定を行なうことを特徴とする半導体装置の測定方法。
  9. 前記プローブカードの下面に配されたドーム状の絶縁シートの表面の配線パターンと接続される測定用ランドによって検出部を形成し、該検出部を前記半導体装置の突起部と接触させることを特徴とする請求項８に記載の半導体装置の測定方法。
  10. 前記半導体装置の突起部と前記検出部との内の一方を他方に対して相対的に側方にスクライブすることによって絶縁層を除去して電気的な接続を得ることを特徴とする請求項８に記載の半導体装置の測定方法。
JP2003083922A 2003-03-25 2003-03-25 半導体装置、その測定装置、および測定方法 Pending JP2004296557A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003083922A JP2004296557A (ja) 2003-03-25 2003-03-25 半導体装置、その測定装置、および測定方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003083922A JP2004296557A (ja) 2003-03-25 2003-03-25 半導体装置、その測定装置、および測定方法

Publications (1)

Publication Number Publication Date
JP2004296557A true JP2004296557A (ja) 2004-10-21

Family

ID=33399225

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003083922A Pending JP2004296557A (ja) 2003-03-25 2003-03-25 半導体装置、その測定装置、および測定方法

Country Status (1)

Country Link
JP (1) JP2004296557A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138459A (ko) * 2020-05-11 2021-11-19 충화 프레시전 테스트 테크 컴퍼티 리미티드 어레이형 박막 프로브 카드 및 이의 테스트 모듈

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210138459A (ko) * 2020-05-11 2021-11-19 충화 프레시전 테스트 테크 컴퍼티 리미티드 어레이형 박막 프로브 카드 및 이의 테스트 모듈
KR102353542B1 (ko) 2020-05-11 2022-01-19 충화 프레시전 테스트 테크 컴퍼티 리미티드 어레이형 박막 프로브 카드 및 이의 테스트 모듈

Similar Documents

Publication Publication Date Title
US7405581B2 (en) Probing system uses a probe device including probe tips on a surface of a semiconductor die
EP1766426B1 (en) Probe head having a membrane suspended probe
JP4521611B2 (ja) 半導体集積回路装置の製造方法
JP2001091539A (ja) マイクロファブリケーションで形成するコンタクトストラクチャ
US20070103178A1 (en) Probe sheet adhesion holder, probe card, semiconductor test device, and manufacturing method of semiconductor device
JPH09281144A (ja) プローブカードとその製造方法
US8766658B2 (en) Probe
US20080010824A1 (en) Probe card and method for manufacturing probe card
WO2007029422A1 (ja) 半導体装置の検査装置及び電源供給ユニット
KR100980369B1 (ko) 프로브 카드의 프로브 니들 구조체와 그 제조 방법
JP2001284421A (ja) コンタクトストラクチャ
JP2006507506A (ja) プローブアレイとその製造方法
JP2004053409A (ja) プローブカード
JP2002071719A (ja) プローブカード及びその製造方法
JP2004296557A (ja) 半導体装置、その測定装置、および測定方法
JP2006525516A (ja) マッチングデバイスを利用するデバイスのプロービング
KR100347863B1 (ko) 프로브 카드
JP2002139547A (ja) 電気的特性検査装置におけるプロービング装置およびプロービングシート構造並びに角錐バンプ付プリント配線基板の製造方法
JP2009250697A (ja) 半導体集積回路装置の製造方法およびメンブレン型のプローブ・カード
JPH0562748A (ja) Ｉｃソケツト
JP3204146B2 (ja) コンタクトプローブおよびその製造方法、並びにコンタクトプローブを備えたプローブ装置
US8362792B2 (en) Manufacturing method of probe card and the probe card
JPH1174322A (ja) ウエハプローバー
KR20010093028A (ko) 프로브 카드의 제조 방법
JP3204120B2 (ja) コンタクトプローブおよびそれを備えたプローブ装置