JP2004295587A - メモリ制御システム - Google Patents
メモリ制御システム Download PDFInfo
- Publication number
- JP2004295587A JP2004295587A JP2003088173A JP2003088173A JP2004295587A JP 2004295587 A JP2004295587 A JP 2004295587A JP 2003088173 A JP2003088173 A JP 2003088173A JP 2003088173 A JP2003088173 A JP 2003088173A JP 2004295587 A JP2004295587 A JP 2004295587A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- signal
- external
- program
- command
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Stored Programmes (AREA)
- Microcomputers (AREA)
Abstract
【課題】外部ＲＯＭに対するリード制御およびライト制御を外部制御装置からのコマンドにより行うことができるようにし、システムの汎用性の向上を図れるメモリ制御システムを提供する。
【解決手段】外部制御装置６からのコマンドに従って、リード信号制御部４は外部ＲＯＭとしてのフラッシュＲＯＭ２をリード制御し、また、ライト信号制御部５はフラッシュＲＯＭ２をライト制御する。例えば、ライト信号制御部５が外部制御装置６からのコマンドに従って、ＲＯＭ切換信号とライト用ストローブ信号とを入力すると、フラッシュＲＯＭ２に対して書込み許可信号を出力する。これにより、フラッシュＲＯＭ２が書込み可能となり、マイクロコントローラ１はフラッシュＲＯＭ２に対してプログラムを書込むことができる。
【選択図】 図１
【解決手段】外部制御装置６からのコマンドに従って、リード信号制御部４は外部ＲＯＭとしてのフラッシュＲＯＭ２をリード制御し、また、ライト信号制御部５はフラッシュＲＯＭ２をライト制御する。例えば、ライト信号制御部５が外部制御装置６からのコマンドに従って、ＲＯＭ切換信号とライト用ストローブ信号とを入力すると、フラッシュＲＯＭ２に対して書込み許可信号を出力する。これにより、フラッシュＲＯＭ２が書込み可能となり、マイクロコントローラ１はフラッシュＲＯＭ２に対してプログラムを書込むことができる。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＣＰＵと内部ＲＯＭを有するマイクロコントローラと、このマイクロコントローラの外部に接続された外部ＲＯＭとを備え、前記各ＲＯＭを制御して所定の処理を行うメモリ制御システムに関する。
【０００２】
【従来の技術】
この種の従来のメモリ制御システムは、ＣＰＵと内部ＲＯＭを有するマイクロコントローラと、このマイクロコントローラの外部に設けられた外部ＲＯＭとを備え、前記ＣＰＵは内部ＲＯＭ内のプログラムまたは外部ＲＯＭ内のプログラムによって動作するように構成されている（例えば特許文献１に記載の内部メモリ及び外部メモリの利用、特許文献２に記載のプログラムコードメモリシステムなど）。マイクロコントローラは、内部ＲＯＭ内のプログラムおよび外部ＲＯＭ内のプログラムの何れのプログラムによって動作させるかを設定するＲＯＭ切換信号を入力するためのＥＡ♯端子を備え、このＥＡ♯端子へのＲＯＭ切換信号のレベルを切換えることによって内部ＲＯＭまたは外部ＲＯＭを起動させている。
【０００３】
【特許文献１】
特開平１１−１２００７７号公報
【０００４】
【特許文献２】
特開平１１−１５４０８２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来のメモリ制御システムでは、外部ＲＯＭに対するリード制御およびライト制御はマイクロコントローラ（ＣＰＵ）内で行っているので、パーソナルコンピュータなどの外部制御装置からのコマンドにより外部ＲＯＭに対するリード制御およびライト制御を行うことができず、つまり、外部制御装置からの操作により、外部ＲＯＭに対するプログラムの読出し、および書込みを行うことができず、汎用性が劣るという課題があった。
【０００６】
本発明は上記のような課題を解決するためになされたもので、外部ＲＯＭに対するリード制御およびライト制御を外部制御装置からのコマンドにより行うことができるようにし、システムの汎用性の向上を図れるメモリ制御システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために請求項１の発明は、ＣＰＵと内部ＲＯＭを有するマイクロコントローラと、このマイクロコントローラの外部に接続された外部ＲＯＭとを備え、前記各ＲＯＭを制御して所定の処理を行うメモリ制御システムにおいて、ＲＯＭ切換信号とリード用ストローブ信号とストローブ・イネーブル信号とを入力信号とし、前記外部ＲＯＭへのリード信号を制御するリード信号制御部と、ＲＯＭ切換信号とライト用ストローブ信号とを入力信号とし、前記外部ＲＯＭへのライト信号を制御するライト信号制御部とを設けたことを特徴とするメモリ制御システムを提供する。
【０００８】
この構成のメモリ制御システムにおいて、例えば、外部制御装置からのコマンドに従って、リード信号制御部がＲＯＭ切換信号とリード用ストローブ信号とストローブ・イネーブル信号とを入力すると、外部ＲＯＭに対して読出し許可信号を出力する。これにより、外部ＲＯＭが読出し可能となり、マイクロコントローラは外部ＲＯＭからプログラムを読み出すことができる。また、ライト信号制御部がＲＯＭ切換信号とライト用ストローブ信号とを入力すると、外部ＲＯＭに対して書込み許可信号を出力する。これにより、外部ＲＯＭが書込み可能となり、マイクロコントローラは外部ＲＯＭに対してプログラムを書込むことができる。
【０００９】
したがって、この構成のメモリ制御システムによれば、リード信号制御部およびライト信号制御部を備えているので、外部制御装置からの操作により、外部ＲＯＭに対するプログラムの読出し、および書込みを行うことができ、このシステムの汎用性が向上する。
【００１０】
請求項２の発明では、請求項１の発明のメモリ制御システムにおいて、ＣＰＵは、内部ＲＯＭに記憶されたプログラムにより外部制御装置からのプログラム書換えコマンドを認識すると、外部ＲＯＭに記憶されたプログラムを書き換える処理を行うので、外部ＲＯＭに対するプログラムの書換え処理が途中で失敗しても内部ＲＯＭ内のプログラムにより再び外部ＲＯＭに対するプログラムの書換えが可能になり、書換え処理の信頼性が向上する。
【００１１】
請求項３の発明では、請求項１の発明のメモリ制御システムにおいて、ＣＰＵは、内部ＲＯＭに記憶されたプログラムによりプログラム書換えコマンドがないことを認識した時、あるいは外部ＲＯＭへのプログラム書換え終了後、内部ＲＯＭに記憶されたプログラムにより外部ＲＯＭ起動コマンドを発行するので、その外部ＲＯＭ起動コマンドに従ってリード信号制御部から読出し許可信号が出力され、外部ＲＯＭに入力され、これにより、外部ＲＯＭ内のプログラムが起動される。このように、プログラム書換えコマンドがないことを認識した時、あるいは外部ＲＯＭへのプログラム書換え終了後、自動的に外部ＲＯＭ内のプログラムが起動されるので、ユーザがプログラム書換えコマンドがないことを確認したり、外部ＲＯＭへのプログラム書換え終了を確認したりすることなく、自動的に外部ＲＯＭ内のプログラムを起動できるので、操作性が向上する。
【００１２】
請求項４の発明では、請求項１の発明のメモリ制御システムにおいて、ＣＰＵは、外部制御装置からの内部ＲＯＭ切換コマンドを受信すると、外部ＲＯＭに記憶されたプログラムにより内部ＲＯＭ切換起動コマンドを発行するので、外部制御装置により内部ＲＯＭを起動させることが可能になり、システムの汎用性が向上する。
【００１３】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の一実施形態に係るメモリ制御システムの構成を示すブロック図である。このメモリ制御システムは、ＣＰＵ１１と内部ＲＯＭ１２を有するマイクロコントローラ１、外部ＲＯＭとしてのフラッシュＲＯＭ２、ＲＯＭ切換え／ＣＰＵリセット制御部３、リード信号制御部４、ライト信号制御部５、および外部制御装置６とのインターフェイスであるシリアルＩ／Ｆ７を備えている。
【００１４】
ラインＬ１は、コマンドなどの伝送を行うために、シリアルＩ／Ｆ６とマイクロコントローラ１とを接続している。ラインＬ２は、マイクロコントローラ１とＲＯＭ切換え／ＣＰＵリセット制御部３とを接続しており、マイクロコントローラ１からのコマンドなどをＲＯＭ切換え／ＣＰＵリセット制御部３に伝送するためのものである。
【００１５】
ラインＬ３は、ＲＯＭ切換え／ＣＰＵリセット制御部３とマイクロコントローラ１とを接続しており、ＲＯＭ切換え／ＣＰＵリセット制御部３からのリセット信号をマイクロコントローラ１に伝送するためのものである。ラインＬ４は、ＲＯＭ切換え／ＣＰＵリセット制御部３と、マイクロコントローラ１間、リード信号制御部４間、およびライト信号制御部５間とをそれぞれ接続しており、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＲＯＭ切換信号を伝送するためのものである。
【００１６】
ラインＬ５は、マイクロコントローラ１とフラッシュＲＯＭ２とを接続しており、アドレス信号およびデータ信号を伝送するためのものである。ラインＬ６はフラッシュＲＯＭ２のＣＥバー端子をＧＮＤに接続するためのものである。ラインＬ７はリード信号制御部４とフラッシュＲＯＭ２とを接続しており、リード信号制御部４からのＯＥ信号（読出し許可信号）をフラッシュＲＯＭ２に伝送するためのものである。ラインＬ８は、ライト信号制御部５とフラッシュＲＯＭ２とを接続しており、ライト信号制御部５からのＷＥ信号（書込み許可信号）をフラッシュＲＯＭ２に伝送するためのものである。
【００１７】
マイクロコントローラ１において、ＲＥＳＥＴ端子はラインＬ３を介して伝送されてきたリセット信号を入力するための端子であり、ＥＡ♯バー／Ｖｐｐ端子は、マイクロコントローラ１のＣＰＵ１１が、内部ＲＯＭ１２内のプログラムまたは外部ＲＯＭであるフラッシュＲＯＭ２内のプログラムの何れのプログラムによって動作させるかを設定するためのＥＡ信号（ＲＯＭ切換信号）を入力するための端子であり、ラインＬ４に接続されている。
【００１８】
また、マイクロコントローラ１において、ＷＲバー端子は、ラインＬ９に接続されており、フラッシュＲＯＭ２に対してライト動作を行わせるためのライト用ストローブ信号を出力させるための端子であり、ＲＤバー端子は、ラインＬ１０に接続されており、フラッシュＲＯＭ２に対してリード動作を行わせるためのリード用ストローブ信号を出力させるための端子である。また、ＰＳＥＮバー端子は、ラインＬ１１に接続されており、フラッシュＲＯＭ２からデータを読み出すときのストローブ・イネーブル信号を出力させるための端子である。
【００１９】
フラッシュＲＯＭ２において、ＷＥバー端子は、ラインＬ８に接続されており書込み許可信号を入力するための端子であり、ＯＥバー端子は、ラインＬ７に接続されており、読出し許可信号を入力するための端子である。また、ＣＥバー端子は、ラインＬ６を介してＧＮＤに接続されており、当該フラッシュＲＯＭ２を動作可能にするチップ・イネーブル信号を入力するための端子であり、この場合ＣＥバー端子の信号レベルをＬｏｗにすることにより、当該フラッシュＲＯＭ２が動作可能になっている。
【００２０】
次に図２に示すフローチャートを参照して図１に示すメモリ制御システムの動作について説明する。この図２において、ステップＳ２からステップＳ６までの処理は内部ＲＯＭ１２に記憶されたプログラムにより実行され、ステップＳ７からステップＳ１０までの処理は外部ＲＯＭであるフラッシュＲＯＭ２に記憶されたプログラムにより実行されるものである。
【００２１】
内部ＲＯＭ１２には、外部ＲＯＭ書換えプログラムおよび外部制御装置６からのコマンド確認プログラムなどが記憶されている。外部ＲＯＭとしてのフラッシュＲＯＭ２には、表示装置制御用プログラムおよび外部制御装置６からのコマンド確認プログラムなどが記憶されている。外付けのフラッシュＲＯＭ２を設けることにより、内部ＲＯＭ１２には無いプログラムを記憶させることができ、また内部ＲＯＭ１２では記憶容量が足りないプログラムをフラッシュＲＯＭ２に記憶させることができ、機能のバージョンアップなどに有効となる。
【００２２】
先ず、本システムが電源オンされると（ステップＳ１）、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＥＡ♯信号（ＲＯＭ切換信号）がラインＬ４を介してマイクロコントローラ１のＥＡ♯バー／Ｖｐｐ端子に入力され、マイクロコントローラ１では、そのＥＡ♯信号がＨｉｇｈであるかＬｏｗであるかを判断する（ステップＳ２）。電源オン時は、ＥＡ♯信号はＨｉｇｈとなっており、必ず内部ＲＯＭ１２に記憶されているプログラムが実行される。
【００２３】
したがって、このときのステップＳ２の判断ではＥＡ♯信号がＨｉｇｈであると判断され、次に、外部制御装置６はシリアルＩ／Ｆ７を介してコマンドを発行し、マイクロコントローラ１は、そのコマンドをラインＬ１を介して受信する（ステップＳ３）。
【００２４】
そして、マイクロコントローラ１は、その受信したコマンドが、フラッシュＲＯＭ内のプログラムを書き換えるためのプログラム書換えコマンドであるか否かを判断し（ステップＳ４）、プログラム書換えコマンドであると判断すると、外部ＲＯＭであるフラッシュＲＯＭ２のプログラムを、ラインＬ５を介して書き換える（ステップＳ５）。このとき、マイクロコントローラ１は、外部制御装置６より書換えデータをシリアルＩ／Ｆ７およびラインＬ１を介して入力し、更にラインＬ５を介してフラッシュＲＯＭ２に供給する。これにより、フラッシュＲＯＭ２のプログラムは書き換えられることになる。
【００２５】
なお、フラッシュＲＯＭ２を書換え可能にするには、ライト信号制御部４は、マイクロコントローラ１からのライト用ストローブ信号をラインＬ９を介して入力すると共に、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＲＯＭ切換信号を入力することにより、ラインＬ８に書込み許可信号を出力し、フラッシュＲＯＭ２を書込み可能状態にしている。
【００２６】
前記ステップＳ５の処理の後、マイクロコントローラ１は、外部フラッシュＲＯＭ起動コマンドを発行し、ラインＬ２を介してＲＯＭ切換え／ＣＰＵリセット制御部３に入力する。これにより、ＲＯＭ切換え／ＣＰＵリセット制御部３は、ＥＡ♯信号（ＲＯＭ切換信号）をＬｏｗにし、このＬｏｗのＥＡ♯信号をラインＬ４に出力すると共に、リセット信号を発行してラインＬ３に出力する（ステップＳ６）。
【００２７】
また、ステップＳ４において、プログラム書換えコマンドでないと判断されたときは、直ぐに前記ステップＳ６の処理に移る。なお、このステップＳ６の処理を設けたことにより、システムの電源をオン／オフしなくても、マイクロコントローラ１のＣＰＵ１１をリセットすることができ、これにより、例えば、外部制御装置６からのリセット処理や、ユーザの操作によるリセット処理を無くすことができる。
【００２８】
ステップＳ６の処理の後、マイクロコントローラ１はリセットされ（ステップＳ１）、このときはＥＡ♯信号はＬｏｗになっているので（ステップＳ２）、フラッシュＲＯＭ２に対するモニタの制御に移り（ステップＳ７）、フラッシュＲＯＭ２内の表示装置制御用プログラムが実行される。
【００２９】
なお、この表示装置制御用プログラムが実行されるには、フラッシュＲＯＭ２を読出し可能状態にしなければならないので、リード信号制御部４は、マイクロコントローラ１からのストローブ・イネーブル信号およびリード用ストローブ信号をラインＬ１１およびラインＬ１０をそれぞれ介して入力すると共に、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＬｏｗのＥＡ♯信号（ＲＯＭ切換信号）を入力して、ラインＬ７に読出し許可信号を出力し、フラッシュＲＯＭ２を読出し可能状態にしている。
【００３０】
一方、フラッシュＲＯＭ２内の表示装置制御用プログラムでは、プログラムループの中で、外部制御装置６によるシリアルＩ／Ｆ７からのコマンドがないかのチェックを行っている（ステップＳ８）。即ち、マイクロコントローラ１は、前記表示装置制御プログラムによる制御に従って外部制御装置６によるシリアルＩ／Ｆ７からのコマンドが入ってきていないかのチェックを行っている。
【００３１】
そして、マイクロコントローラ１がコマンドを受信すると、フラッシュＲＯＭ２内の表示装置制御用プログラムの制御に従って、そのコマンドが内部ＲＯＭ切換コマンドであるか否かを判断し（ステップＳ９）、そのコマンドが内部ＲＯＭ切換コマンドであれば、ＲＯＭ切換え／ＣＰＵリセット制御部３に対して内部ＲＯＭ起動コマンドを発行する。また、ステップＳ９において、内部ＲＯＭ切換コマンドがないと判断されたときは、ステップＳ７の処理に戻る。
【００３２】
即ち、内部ＲＯＭ切換コマンドがあれば、マイクロコントローラ１は、ラインＬ２を介して内部ＲＯＭ起動コマンドをＲＯＭ切換え／ＣＰＵリセット制御部３に与える。これによりＲＯＭ切換え／ＣＰＵリセット制御部３は、ＥＡ♯信号（ＲＯＭ切換信号）をＬｏｗからＨｉｇｈに切換え、ＣＰＵリセット信号を発行する（ステップＳ１０）。
【００３３】
なお、このステップＳ１０の処理を設けたことにより、システムの電源をオン／オフしなくても、マイクロコントローラ１のＣＰＵ１１をリセットすることができ、これにより、例えば、外部制御装置６からのリセット処理や、ユーザの操作によるリセット処理を無くすことができる。
【００３４】
前記ステップＳ１０の処理の後、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＨｉｇｈのＥＡ♯信号はラインＬ４を介して、また、ＣＰＵリセット信号はラインＬ３を介してそれぞれマイクロコントローラ１に入力される。これにより、マイクロコントローラ１はリセットされ（ステップＳ１）、このときはＥＡ♯信号はＨｉｇｈであるので、ステップＳ２からステップＳ３の処理に移り、内部ＲＯＭ１２の処理に切り換る。これにより、マイクロコントローラ１は内部ＲＯＭ１に記憶されたプログラムに従って再び動作することになる。
【００３５】
なお、上記実施形態では、外部ＲＯＭとしてのフラッシュＲＯＭに表示装置を制御するためのプログラムを記憶させて表示装置を制御するものに適用したが、それに限らず、プリンタを制御するためのプログラムをフラッシュＲＯＭに記憶させ、プリンタを制御するのに用いてもよい。
【００３６】
【発明の効果】
以上のように請求項１の発明によれば、ＲＯＭ切換信号とリード用ストローブ信号とストローブ・イネーブル信号とを入力信号とし、外部ＲＯＭへのリード信号を制御するリード信号制御部と、ＲＯＭ切換信号とライト用ストローブ信号とを入力信号とし、外部ＲＯＭへのライト信号を制御するライト信号制御部とを設けたので、外部制御装置からの操作により、外部ＲＯＭに対するプログラムの読出し、および書込みを行うことができ、したがって、このメモリ制御システムの汎用性の向上を図ることができる。
【００３７】
請求項２の発明によれば、ＣＰＵは、内部ＲＯＭに記憶されたプログラムにより外部制御装置からのプログラム書換えコマンドを認識すると、外部ＲＯＭに記憶されたプログラムを書き換える処理を行うので、外部ＲＯＭに対するプログラムの書換え処理が途中で失敗しても、内部ＲＯＭ内のプログラムにより再び外部ＲＯＭに対するプログラムの書換えが可能になり、書換え処理の信頼性が向上する。
【００３８】
請求項３の発明によれば、ＣＰＵは、内部ＲＯＭに記憶されたプログラムによりプログラム書換えコマンドがないことを認識した時、あるいは外部ＲＯＭへのプログラム書換え終了後、内部ＲＯＭに記憶されたプログラムにより外部ＲＯＭ起動コマンドを発行するので、ユーザがプログラム書換えコマンドがないことを確認したり、外部ＲＯＭへのプログラム書換え終了を確認したりすることなく、自動的に外部ＲＯＭ内のプログラムを起動できるので、操作性が向上する。
【００３９】
請求項４の発明によれば、ＣＰＵは、外部制御装置からの内部ＲＯＭ切換コマンドを受信すると、外部ＲＯＭに記憶されたプログラムにより内部ＲＯＭ切換起動コマンドを発行するので、外部制御装置により内部ＲＯＭを起動させることが可能になり、システムの汎用性が向上する。
【図面の簡単な説明】
【図１】本発明の実施形態に係るメモリ制御システムの構成を示すブロック図である。
【図２】前記実施形態のメモリ制御システムのメモリ制御を説明するためのフローチャートである。
【符号の説明】
１ マイクロコントローラ
２ フラッシュＲＯＭ（外部ＲＯＭ）
４ リード信号制御部
５ ライト信号制御部
６ 外部制御装置
１１ ＣＰＵ
１２ 内部ＲＯＭ
【発明の属する技術分野】
本発明は、ＣＰＵと内部ＲＯＭを有するマイクロコントローラと、このマイクロコントローラの外部に接続された外部ＲＯＭとを備え、前記各ＲＯＭを制御して所定の処理を行うメモリ制御システムに関する。
【０００２】
【従来の技術】
この種の従来のメモリ制御システムは、ＣＰＵと内部ＲＯＭを有するマイクロコントローラと、このマイクロコントローラの外部に設けられた外部ＲＯＭとを備え、前記ＣＰＵは内部ＲＯＭ内のプログラムまたは外部ＲＯＭ内のプログラムによって動作するように構成されている（例えば特許文献１に記載の内部メモリ及び外部メモリの利用、特許文献２に記載のプログラムコードメモリシステムなど）。マイクロコントローラは、内部ＲＯＭ内のプログラムおよび外部ＲＯＭ内のプログラムの何れのプログラムによって動作させるかを設定するＲＯＭ切換信号を入力するためのＥＡ♯端子を備え、このＥＡ♯端子へのＲＯＭ切換信号のレベルを切換えることによって内部ＲＯＭまたは外部ＲＯＭを起動させている。
【０００３】
【特許文献１】
特開平１１−１２００７７号公報
【０００４】
【特許文献２】
特開平１１−１５４０８２号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、このような従来のメモリ制御システムでは、外部ＲＯＭに対するリード制御およびライト制御はマイクロコントローラ（ＣＰＵ）内で行っているので、パーソナルコンピュータなどの外部制御装置からのコマンドにより外部ＲＯＭに対するリード制御およびライト制御を行うことができず、つまり、外部制御装置からの操作により、外部ＲＯＭに対するプログラムの読出し、および書込みを行うことができず、汎用性が劣るという課題があった。
【０００６】
本発明は上記のような課題を解決するためになされたもので、外部ＲＯＭに対するリード制御およびライト制御を外部制御装置からのコマンドにより行うことができるようにし、システムの汎用性の向上を図れるメモリ制御システムを提供することを目的とする。
【０００７】
【課題を解決するための手段】
上記目的を達成するために請求項１の発明は、ＣＰＵと内部ＲＯＭを有するマイクロコントローラと、このマイクロコントローラの外部に接続された外部ＲＯＭとを備え、前記各ＲＯＭを制御して所定の処理を行うメモリ制御システムにおいて、ＲＯＭ切換信号とリード用ストローブ信号とストローブ・イネーブル信号とを入力信号とし、前記外部ＲＯＭへのリード信号を制御するリード信号制御部と、ＲＯＭ切換信号とライト用ストローブ信号とを入力信号とし、前記外部ＲＯＭへのライト信号を制御するライト信号制御部とを設けたことを特徴とするメモリ制御システムを提供する。
【０００８】
この構成のメモリ制御システムにおいて、例えば、外部制御装置からのコマンドに従って、リード信号制御部がＲＯＭ切換信号とリード用ストローブ信号とストローブ・イネーブル信号とを入力すると、外部ＲＯＭに対して読出し許可信号を出力する。これにより、外部ＲＯＭが読出し可能となり、マイクロコントローラは外部ＲＯＭからプログラムを読み出すことができる。また、ライト信号制御部がＲＯＭ切換信号とライト用ストローブ信号とを入力すると、外部ＲＯＭに対して書込み許可信号を出力する。これにより、外部ＲＯＭが書込み可能となり、マイクロコントローラは外部ＲＯＭに対してプログラムを書込むことができる。
【０００９】
したがって、この構成のメモリ制御システムによれば、リード信号制御部およびライト信号制御部を備えているので、外部制御装置からの操作により、外部ＲＯＭに対するプログラムの読出し、および書込みを行うことができ、このシステムの汎用性が向上する。
【００１０】
請求項２の発明では、請求項１の発明のメモリ制御システムにおいて、ＣＰＵは、内部ＲＯＭに記憶されたプログラムにより外部制御装置からのプログラム書換えコマンドを認識すると、外部ＲＯＭに記憶されたプログラムを書き換える処理を行うので、外部ＲＯＭに対するプログラムの書換え処理が途中で失敗しても内部ＲＯＭ内のプログラムにより再び外部ＲＯＭに対するプログラムの書換えが可能になり、書換え処理の信頼性が向上する。
【００１１】
請求項３の発明では、請求項１の発明のメモリ制御システムにおいて、ＣＰＵは、内部ＲＯＭに記憶されたプログラムによりプログラム書換えコマンドがないことを認識した時、あるいは外部ＲＯＭへのプログラム書換え終了後、内部ＲＯＭに記憶されたプログラムにより外部ＲＯＭ起動コマンドを発行するので、その外部ＲＯＭ起動コマンドに従ってリード信号制御部から読出し許可信号が出力され、外部ＲＯＭに入力され、これにより、外部ＲＯＭ内のプログラムが起動される。このように、プログラム書換えコマンドがないことを認識した時、あるいは外部ＲＯＭへのプログラム書換え終了後、自動的に外部ＲＯＭ内のプログラムが起動されるので、ユーザがプログラム書換えコマンドがないことを確認したり、外部ＲＯＭへのプログラム書換え終了を確認したりすることなく、自動的に外部ＲＯＭ内のプログラムを起動できるので、操作性が向上する。
【００１２】
請求項４の発明では、請求項１の発明のメモリ制御システムにおいて、ＣＰＵは、外部制御装置からの内部ＲＯＭ切換コマンドを受信すると、外部ＲＯＭに記憶されたプログラムにより内部ＲＯＭ切換起動コマンドを発行するので、外部制御装置により内部ＲＯＭを起動させることが可能になり、システムの汎用性が向上する。
【００１３】
【発明の実施の形態】
以下、添付図面を参照しつつ、本発明の実施の形態について説明する。図１は本発明の一実施形態に係るメモリ制御システムの構成を示すブロック図である。このメモリ制御システムは、ＣＰＵ１１と内部ＲＯＭ１２を有するマイクロコントローラ１、外部ＲＯＭとしてのフラッシュＲＯＭ２、ＲＯＭ切換え／ＣＰＵリセット制御部３、リード信号制御部４、ライト信号制御部５、および外部制御装置６とのインターフェイスであるシリアルＩ／Ｆ７を備えている。
【００１４】
ラインＬ１は、コマンドなどの伝送を行うために、シリアルＩ／Ｆ６とマイクロコントローラ１とを接続している。ラインＬ２は、マイクロコントローラ１とＲＯＭ切換え／ＣＰＵリセット制御部３とを接続しており、マイクロコントローラ１からのコマンドなどをＲＯＭ切換え／ＣＰＵリセット制御部３に伝送するためのものである。
【００１５】
ラインＬ３は、ＲＯＭ切換え／ＣＰＵリセット制御部３とマイクロコントローラ１とを接続しており、ＲＯＭ切換え／ＣＰＵリセット制御部３からのリセット信号をマイクロコントローラ１に伝送するためのものである。ラインＬ４は、ＲＯＭ切換え／ＣＰＵリセット制御部３と、マイクロコントローラ１間、リード信号制御部４間、およびライト信号制御部５間とをそれぞれ接続しており、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＲＯＭ切換信号を伝送するためのものである。
【００１６】
ラインＬ５は、マイクロコントローラ１とフラッシュＲＯＭ２とを接続しており、アドレス信号およびデータ信号を伝送するためのものである。ラインＬ６はフラッシュＲＯＭ２のＣＥバー端子をＧＮＤに接続するためのものである。ラインＬ７はリード信号制御部４とフラッシュＲＯＭ２とを接続しており、リード信号制御部４からのＯＥ信号（読出し許可信号）をフラッシュＲＯＭ２に伝送するためのものである。ラインＬ８は、ライト信号制御部５とフラッシュＲＯＭ２とを接続しており、ライト信号制御部５からのＷＥ信号（書込み許可信号）をフラッシュＲＯＭ２に伝送するためのものである。
【００１７】
マイクロコントローラ１において、ＲＥＳＥＴ端子はラインＬ３を介して伝送されてきたリセット信号を入力するための端子であり、ＥＡ♯バー／Ｖｐｐ端子は、マイクロコントローラ１のＣＰＵ１１が、内部ＲＯＭ１２内のプログラムまたは外部ＲＯＭであるフラッシュＲＯＭ２内のプログラムの何れのプログラムによって動作させるかを設定するためのＥＡ信号（ＲＯＭ切換信号）を入力するための端子であり、ラインＬ４に接続されている。
【００１８】
また、マイクロコントローラ１において、ＷＲバー端子は、ラインＬ９に接続されており、フラッシュＲＯＭ２に対してライト動作を行わせるためのライト用ストローブ信号を出力させるための端子であり、ＲＤバー端子は、ラインＬ１０に接続されており、フラッシュＲＯＭ２に対してリード動作を行わせるためのリード用ストローブ信号を出力させるための端子である。また、ＰＳＥＮバー端子は、ラインＬ１１に接続されており、フラッシュＲＯＭ２からデータを読み出すときのストローブ・イネーブル信号を出力させるための端子である。
【００１９】
フラッシュＲＯＭ２において、ＷＥバー端子は、ラインＬ８に接続されており書込み許可信号を入力するための端子であり、ＯＥバー端子は、ラインＬ７に接続されており、読出し許可信号を入力するための端子である。また、ＣＥバー端子は、ラインＬ６を介してＧＮＤに接続されており、当該フラッシュＲＯＭ２を動作可能にするチップ・イネーブル信号を入力するための端子であり、この場合ＣＥバー端子の信号レベルをＬｏｗにすることにより、当該フラッシュＲＯＭ２が動作可能になっている。
【００２０】
次に図２に示すフローチャートを参照して図１に示すメモリ制御システムの動作について説明する。この図２において、ステップＳ２からステップＳ６までの処理は内部ＲＯＭ１２に記憶されたプログラムにより実行され、ステップＳ７からステップＳ１０までの処理は外部ＲＯＭであるフラッシュＲＯＭ２に記憶されたプログラムにより実行されるものである。
【００２１】
内部ＲＯＭ１２には、外部ＲＯＭ書換えプログラムおよび外部制御装置６からのコマンド確認プログラムなどが記憶されている。外部ＲＯＭとしてのフラッシュＲＯＭ２には、表示装置制御用プログラムおよび外部制御装置６からのコマンド確認プログラムなどが記憶されている。外付けのフラッシュＲＯＭ２を設けることにより、内部ＲＯＭ１２には無いプログラムを記憶させることができ、また内部ＲＯＭ１２では記憶容量が足りないプログラムをフラッシュＲＯＭ２に記憶させることができ、機能のバージョンアップなどに有効となる。
【００２２】
先ず、本システムが電源オンされると（ステップＳ１）、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＥＡ♯信号（ＲＯＭ切換信号）がラインＬ４を介してマイクロコントローラ１のＥＡ♯バー／Ｖｐｐ端子に入力され、マイクロコントローラ１では、そのＥＡ♯信号がＨｉｇｈであるかＬｏｗであるかを判断する（ステップＳ２）。電源オン時は、ＥＡ♯信号はＨｉｇｈとなっており、必ず内部ＲＯＭ１２に記憶されているプログラムが実行される。
【００２３】
したがって、このときのステップＳ２の判断ではＥＡ♯信号がＨｉｇｈであると判断され、次に、外部制御装置６はシリアルＩ／Ｆ７を介してコマンドを発行し、マイクロコントローラ１は、そのコマンドをラインＬ１を介して受信する（ステップＳ３）。
【００２４】
そして、マイクロコントローラ１は、その受信したコマンドが、フラッシュＲＯＭ内のプログラムを書き換えるためのプログラム書換えコマンドであるか否かを判断し（ステップＳ４）、プログラム書換えコマンドであると判断すると、外部ＲＯＭであるフラッシュＲＯＭ２のプログラムを、ラインＬ５を介して書き換える（ステップＳ５）。このとき、マイクロコントローラ１は、外部制御装置６より書換えデータをシリアルＩ／Ｆ７およびラインＬ１を介して入力し、更にラインＬ５を介してフラッシュＲＯＭ２に供給する。これにより、フラッシュＲＯＭ２のプログラムは書き換えられることになる。
【００２５】
なお、フラッシュＲＯＭ２を書換え可能にするには、ライト信号制御部４は、マイクロコントローラ１からのライト用ストローブ信号をラインＬ９を介して入力すると共に、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＲＯＭ切換信号を入力することにより、ラインＬ８に書込み許可信号を出力し、フラッシュＲＯＭ２を書込み可能状態にしている。
【００２６】
前記ステップＳ５の処理の後、マイクロコントローラ１は、外部フラッシュＲＯＭ起動コマンドを発行し、ラインＬ２を介してＲＯＭ切換え／ＣＰＵリセット制御部３に入力する。これにより、ＲＯＭ切換え／ＣＰＵリセット制御部３は、ＥＡ♯信号（ＲＯＭ切換信号）をＬｏｗにし、このＬｏｗのＥＡ♯信号をラインＬ４に出力すると共に、リセット信号を発行してラインＬ３に出力する（ステップＳ６）。
【００２７】
また、ステップＳ４において、プログラム書換えコマンドでないと判断されたときは、直ぐに前記ステップＳ６の処理に移る。なお、このステップＳ６の処理を設けたことにより、システムの電源をオン／オフしなくても、マイクロコントローラ１のＣＰＵ１１をリセットすることができ、これにより、例えば、外部制御装置６からのリセット処理や、ユーザの操作によるリセット処理を無くすことができる。
【００２８】
ステップＳ６の処理の後、マイクロコントローラ１はリセットされ（ステップＳ１）、このときはＥＡ♯信号はＬｏｗになっているので（ステップＳ２）、フラッシュＲＯＭ２に対するモニタの制御に移り（ステップＳ７）、フラッシュＲＯＭ２内の表示装置制御用プログラムが実行される。
【００２９】
なお、この表示装置制御用プログラムが実行されるには、フラッシュＲＯＭ２を読出し可能状態にしなければならないので、リード信号制御部４は、マイクロコントローラ１からのストローブ・イネーブル信号およびリード用ストローブ信号をラインＬ１１およびラインＬ１０をそれぞれ介して入力すると共に、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＬｏｗのＥＡ♯信号（ＲＯＭ切換信号）を入力して、ラインＬ７に読出し許可信号を出力し、フラッシュＲＯＭ２を読出し可能状態にしている。
【００３０】
一方、フラッシュＲＯＭ２内の表示装置制御用プログラムでは、プログラムループの中で、外部制御装置６によるシリアルＩ／Ｆ７からのコマンドがないかのチェックを行っている（ステップＳ８）。即ち、マイクロコントローラ１は、前記表示装置制御プログラムによる制御に従って外部制御装置６によるシリアルＩ／Ｆ７からのコマンドが入ってきていないかのチェックを行っている。
【００３１】
そして、マイクロコントローラ１がコマンドを受信すると、フラッシュＲＯＭ２内の表示装置制御用プログラムの制御に従って、そのコマンドが内部ＲＯＭ切換コマンドであるか否かを判断し（ステップＳ９）、そのコマンドが内部ＲＯＭ切換コマンドであれば、ＲＯＭ切換え／ＣＰＵリセット制御部３に対して内部ＲＯＭ起動コマンドを発行する。また、ステップＳ９において、内部ＲＯＭ切換コマンドがないと判断されたときは、ステップＳ７の処理に戻る。
【００３２】
即ち、内部ＲＯＭ切換コマンドがあれば、マイクロコントローラ１は、ラインＬ２を介して内部ＲＯＭ起動コマンドをＲＯＭ切換え／ＣＰＵリセット制御部３に与える。これによりＲＯＭ切換え／ＣＰＵリセット制御部３は、ＥＡ♯信号（ＲＯＭ切換信号）をＬｏｗからＨｉｇｈに切換え、ＣＰＵリセット信号を発行する（ステップＳ１０）。
【００３３】
なお、このステップＳ１０の処理を設けたことにより、システムの電源をオン／オフしなくても、マイクロコントローラ１のＣＰＵ１１をリセットすることができ、これにより、例えば、外部制御装置６からのリセット処理や、ユーザの操作によるリセット処理を無くすことができる。
【００３４】
前記ステップＳ１０の処理の後、ＲＯＭ切換え／ＣＰＵリセット制御部３からのＨｉｇｈのＥＡ♯信号はラインＬ４を介して、また、ＣＰＵリセット信号はラインＬ３を介してそれぞれマイクロコントローラ１に入力される。これにより、マイクロコントローラ１はリセットされ（ステップＳ１）、このときはＥＡ♯信号はＨｉｇｈであるので、ステップＳ２からステップＳ３の処理に移り、内部ＲＯＭ１２の処理に切り換る。これにより、マイクロコントローラ１は内部ＲＯＭ１に記憶されたプログラムに従って再び動作することになる。
【００３５】
なお、上記実施形態では、外部ＲＯＭとしてのフラッシュＲＯＭに表示装置を制御するためのプログラムを記憶させて表示装置を制御するものに適用したが、それに限らず、プリンタを制御するためのプログラムをフラッシュＲＯＭに記憶させ、プリンタを制御するのに用いてもよい。
【００３６】
【発明の効果】
以上のように請求項１の発明によれば、ＲＯＭ切換信号とリード用ストローブ信号とストローブ・イネーブル信号とを入力信号とし、外部ＲＯＭへのリード信号を制御するリード信号制御部と、ＲＯＭ切換信号とライト用ストローブ信号とを入力信号とし、外部ＲＯＭへのライト信号を制御するライト信号制御部とを設けたので、外部制御装置からの操作により、外部ＲＯＭに対するプログラムの読出し、および書込みを行うことができ、したがって、このメモリ制御システムの汎用性の向上を図ることができる。
【００３７】
請求項２の発明によれば、ＣＰＵは、内部ＲＯＭに記憶されたプログラムにより外部制御装置からのプログラム書換えコマンドを認識すると、外部ＲＯＭに記憶されたプログラムを書き換える処理を行うので、外部ＲＯＭに対するプログラムの書換え処理が途中で失敗しても、内部ＲＯＭ内のプログラムにより再び外部ＲＯＭに対するプログラムの書換えが可能になり、書換え処理の信頼性が向上する。
【００３８】
請求項３の発明によれば、ＣＰＵは、内部ＲＯＭに記憶されたプログラムによりプログラム書換えコマンドがないことを認識した時、あるいは外部ＲＯＭへのプログラム書換え終了後、内部ＲＯＭに記憶されたプログラムにより外部ＲＯＭ起動コマンドを発行するので、ユーザがプログラム書換えコマンドがないことを確認したり、外部ＲＯＭへのプログラム書換え終了を確認したりすることなく、自動的に外部ＲＯＭ内のプログラムを起動できるので、操作性が向上する。
【００３９】
請求項４の発明によれば、ＣＰＵは、外部制御装置からの内部ＲＯＭ切換コマンドを受信すると、外部ＲＯＭに記憶されたプログラムにより内部ＲＯＭ切換起動コマンドを発行するので、外部制御装置により内部ＲＯＭを起動させることが可能になり、システムの汎用性が向上する。
【図面の簡単な説明】
【図１】本発明の実施形態に係るメモリ制御システムの構成を示すブロック図である。
【図２】前記実施形態のメモリ制御システムのメモリ制御を説明するためのフローチャートである。
【符号の説明】
１ マイクロコントローラ
２ フラッシュＲＯＭ（外部ＲＯＭ）
４ リード信号制御部
５ ライト信号制御部
６ 外部制御装置
１１ ＣＰＵ
１２ 内部ＲＯＭ
Claims (4)
- ＣＰＵと内部ＲＯＭを有するマイクロコントローラと、このマイクロコントローラの外部に接続された外部ＲＯＭとを備え、前記各ＲＯＭを制御して所定の処理を行うメモリ制御システムにおいて、ＲＯＭ切換信号とリード用ストローブ信号とストローブ・イネーブル信号とを入力信号とし、前記外部ＲＯＭへのリード信号を制御するリード信号制御部と、ＲＯＭ切換信号とライト用ストローブ信号とを入力信号とし、前記外部ＲＯＭへのライト信号を制御するライト信号制御部とを設けたことを特徴とするメモリ制御システム。
- 前記ＣＰＵは、前記内部ＲＯＭに記憶されたプログラムにより外部制御装置からのプログラム書換えコマンドを認識すると、前記外部ＲＯＭに記憶されたプログラムを書き換える処理を行うことを特徴とする請求項１に記載のメモリ制御システム。
- 前記ＣＰＵは、前記内部ＲＯＭに記憶されたプログラムによりプログラム書換えコマンドがないことを認識した時、あるいは前記外部ＲＯＭへのプログラム書換え終了後、前記内部ＲＯＭに記憶されたプログラムにより外部ＲＯＭ起動コマンドを発行することを特徴とする請求項１に記載のメモリ制御システム。
- 前記ＣＰＵは、外部制御装置からの内部ＲＯＭ切換コマンドを受信すると、前記外部ＲＯＭに記憶されたプログラムにより内部ＲＯＭ切換起動コマンドを発行することを特徴とする請求項１に記載のメモリ制御システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088173A JP2004295587A (ja) | 2003-03-27 | 2003-03-27 | メモリ制御システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003088173A JP2004295587A (ja) | 2003-03-27 | 2003-03-27 | メモリ制御システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004295587A true JP2004295587A (ja) | 2004-10-21 |
Family
ID=33402375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003088173A Withdrawn JP2004295587A (ja) | 2003-03-27 | 2003-03-27 | メモリ制御システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004295587A (ja) |
-
2003
- 2003-03-27 JP JP2003088173A patent/JP2004295587A/ja not_active Withdrawn
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2842750B2 (ja) | Ｉｃカード | |
| JPH08137763A (ja) | フラッシュメモリ制御装置 | |
| US5933595A (en) | Computer apparatus having electrically rewritable nonvolatile memory, and nonvolatile semiconductor memory | |
| KR20020036717A (ko) | 마이크로컴퓨터 및 그 제어 방법 | |
| KR100385184B1 (ko) | 컴퓨터 및 컴퓨터의 운영체계 정보 자동 설정 방법 | |
| WO2001020541A1 (fr) | Dispositif recreatif, dispositif de traitement de donnees et memoire portable | |
| JP2004295587A (ja) | メモリ制御システム | |
| JP2003271420A (ja) | 電子制御装置 | |
| JP5010065B2 (ja) | マイクロコンピュータ | |
| JP4988982B2 (ja) | マイクロコンピュータの制御方法 | |
| JP4005950B2 (ja) | マイクロコントローラ | |
| JP4042940B2 (ja) | オンチップ・プログラミング機能を持つマイクロコントローラ | |
| JPH10283172A (ja) | フラッシュｒｏｍデータ書き換え方式 | |
| JP2004013338A (ja) | データ処理装置および方法 | |
| KR100297562B1 (ko) | 통신용 제어 시스템의 하드웨어 자원 인식 제어장치 및 방법 | |
| KR100621635B1 (ko) | 원낸드 플래시 메모리 장치의 인터럽트 제어 방법 및 장치 | |
| JP2004287712A (ja) | 電子装置 | |
| JPH04276838A (ja) | メモリ内蔵ｃｐｕ装置 | |
| JP2000259448A (ja) | プログラムデバッグ装置 | |
| JP2002049536A (ja) | メモリ制御装置およびメモリ制御方法 | |
| JP2943867B1 (ja) | シーケンス制御装置 | |
| JP3405239B2 (ja) | 初期値設定変更装置 | |
| JPH11229953A (ja) | エンジン制御装置 | |
| JP2011159126A (ja) | 集積回路装置及びその制御方法、並びにデバッグシステム及びその制御方法 | |
| JP2001325243A (ja) | マイクロコンピュータ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051227 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060208 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20070228 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090121 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090127 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20090326 |