JP2004273767A - 半導体のパッシベーション構造およびその製造方法 - Google Patents
半導体のパッシベーション構造およびその製造方法 Download PDFInfo
- Publication number
- JP2004273767A JP2004273767A JP2003062609A JP2003062609A JP2004273767A JP 2004273767 A JP2004273767 A JP 2004273767A JP 2003062609 A JP2003062609 A JP 2003062609A JP 2003062609 A JP2003062609 A JP 2003062609A JP 2004273767 A JP2004273767 A JP 2004273767A
- Authority
- JP
- Japan
- Prior art keywords
- film
- hole
- bonding pad
- side wall
- passivation structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】従来の半導体のボンディングパッド付近のパッシベーション構造および製造方法は、ポリイミド膜のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【解決手段】ボンディングパッド上のＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけ、孔１７が上方に開いた形にする。傾斜角度は４５°以下、つまり傾斜がなだらかで、孔１７の開き角が大きい方が望ましい。
【選択図】 図３
【解決手段】ボンディングパッド上のＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけ、孔１７が上方に開いた形にする。傾斜角度は４５°以下、つまり傾斜がなだらかで、孔１７の開き角が大きい方が望ましい。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション構造とその製造方法に関する。
【０００２】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション構造とその製造方法を、工程順に図４〜図６を用いて説明する（第一従来例）。図４〜図６はボンディングパッド付近の断面図である。
【０００３】
図４（ａ）のように、シリコン基板４０上のアルミニウム膜からなるボンディングパッド４１は、ＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４で覆われている。ＳｉＯ２膜４３、ＳｉＯＮ膜４４はカバー膜と呼ばれる。ボンディングパッド４１（アルミニウム膜）の厚さは０．６μｍ、ＴｉＮ膜４２の厚さは０．０５μｍ、ＳｉＯ２膜４３の厚さは０．１μｍ、ＳｉＯＮ膜４４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ること、およびボンディングパッド４１以外の部分をポリイミド膜で覆うことである。
【０００４】
まず図４（ｂ）のように、ＳｉＯＮ膜４４の上にフォトレジスト膜４５を塗布する。全体がフォトレジスト膜４５により覆われる。
【０００５】
次に図４（ｃ）のように、フォトレジスト膜４５を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４５に孔４６をあける。
【０００６】
次に図４（ｄ）のように、フォトレジスト膜４５をマスクにしてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をプラズマエッチングし、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去り、孔４７をあける。これによりいったんボンディングパッド４１は露出する。
【０００７】
次に図５（ｅ）のように、不要になったフォトレジスト膜４５を取り去る。
【０００８】
次に図５（ｆ）のように、全体にポリイミド膜４８を塗布する。このポリイミド膜４８は非感光性である。
【０００９】
次に図５（ｇ）のように、ポリイミド膜４８の上にフォトレジスト４９を塗布する。
【００１０】
次に図５（ｈ）のように、フォトレジスト膜４９を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４９に孔５０をあける。
【００１１】
次に図６（ｉ）のように、フォトレジスト膜４９をマスクにしてポリイミド膜４８をエッチングし、ポリイミド膜４８に孔５１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド４１が露出する。
【００１２】
最後に図６（ｊ）のように、不要になったフォトレジスト膜４９を取り去る。
【００１３】
以上で当初の目的通り、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ることと、ボンディングパッド４１以外の部分をポリイミド膜４８で覆うことが完了する。
【００１４】
ところが以上説明した従来のパッシベーション構造とその製造方法には、図６（ｉ）のようにポリイミド膜４８をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド４１が腐食されやすいという欠点がある。
【００１５】
特にポリイミド膜４８をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド４１が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす（ボンディング強度が落ちる）。しかしそれを懸念してポリイミド膜４８のエッチング時間を短めにすると、今度は特に、ＳｉＯ２膜４３、ＳｉＯＮ膜４４の孔の側壁にポリイミド膜４８のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド４１に載ると、これもボンディング強度が落ちる原因になる。
【００１６】
という訳でポリイミド膜４８のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【００１７】
上に説明した従来のパッシベーション構造とその製造方法の欠点を解決する手段が特開平５−３２６６１４号公報に記載されている（第二従来例）。その手段のポイントは次の通りである。
【００１８】
従来の製造方法では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去ってからポリイミド４８を塗布し、ポリイミド膜４８をエッチングする。そのためエッチング液が直接ボンディングパッド４１に触れてしまい、ボンディングパッド４１が荒れる。
【００１９】
これを防ぐため特開平５−３２６６１４では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去る前にポリイミド４８を塗布し、次に第一のフォトレジストを用いてポリイミド膜４８をエッチングし、その後第二のフォトレジストを用いてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をエッチングするようにしている。こうすればポリイミド膜４８のエッチング液はＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２により妨げられて直接ボンディングパッド４１に触れることはない、という訳である。
【００２０】
【特許文献１】
特開平５−３２６６１４号公報
【００２１】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜４８のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【００２２】
本願発明者は上に述べた従来の問題点を解決するため、第一従来例をシンプルな手段により改良し、ポリイミド膜のエッチング時間のマージンを十分にして、エッチング工程の不良発生が防げる方法を見出した。
【００２３】
【課題を解決するための手段】
本発明のポイントは、ボンディングパッド上のＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁に傾斜をつけ、孔が上方に開いた形にすることである。この傾斜の角度は４５°以下、つまり傾斜がなだらかで、孔の開き角が大きい方が効果が大きい。
【００２４】
従来は孔の側壁の傾斜については特にコントロールしていなかったため、ＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁はほぼ垂直に立っていた。ポリイミド膜をエッチングするとき、従来のように孔の側壁が垂直に立っていると、孔の側壁近傍はエッチング液の循環が悪いので平面部に比べてエッチングが遅れる。したがって孔の側壁のポリイミド膜を完全に取り除くために長時間エッチングせざる得ない。その結果、平面部つまりボンディングパッドのアルミニウム表面部分についてはポリイミド膜が消失してからもエッチングが続き、ボンディングパッドが荒れてしまう。
【００２５】
本発明のようにＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁に傾斜をつけ、孔が上方に開いた形にすると、孔の側壁近傍のエッチング液の循環は平面部とそれほど変わらなくなる。そのため孔の側壁のポリイミド膜のエッチング遅れがほとんどなくなるので、平面部のポリイミド膜と側壁のポリイミド膜はほぼ同時に消失するようになる。その結果側壁のポリイミド膜のエッチング残りを心配して長時間エッチングする必要がなくなる。したがってボンディングパッドがオーバーエッチングされることがなくなり、ボンディングパッドが荒れることがなくなる。
【００２６】
孔の側壁への傾斜の付け方であるが、ＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜にドライエッチングで孔を開けるとき、ドライエッチングの条件（ガス組成、ガス圧など）を制御することによりＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁に傾斜をつけることができる。
【００２７】
請求項１記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜にボンディング用の孔を有する半導体のパッシベーション構造において、カバー膜の孔の側壁が、孔が上方に開く方向の傾斜を有することを特徴とする半導体のパッシベーション構造である。
【００２８】
請求項２記載の発明は、請求項１記載の半導体のパッシベーション構造において、孔の側壁の傾斜が４５°以下であることを特徴とする半導体のパッシベーション構造である。
【００２９】
請求項３記載の発明は、請求項１記載の半導体のパッシベーション構造において、カバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含むことを特徴とする半導体のパッシベーション構造である。
【００３０】
請求項４記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜にボンディング用の孔を有する半導体のパッシベーション構造の製造方法において、ポリイミド膜を塗布する前に、カバー膜の孔の側壁に、孔が上方に開く方向の傾斜をつけておくことを特徴とする半導体のパッシベーション構造の製造方法である。
【００３１】
請求項５記載の発明は、請求項４記載の半導体のパッシベーション構造の製造方法において、孔の側壁の傾斜が４５°以下であることを特徴とする半導体のパッシベーション構造の製造方法である。
【００３２】
請求項６記載の発明は、請求項４記載の半導体のパッシベーション構造の製造方法において、カバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含むことを特徴とする半導体のパッシベーション構造の製造方法である。
【００３３】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法の一実施例を工程順に図１〜図３を用いて説明する。図１〜図３はボンディングパッド付近の断面図である。
【００３４】
図１（ａ）のように、シリコン基板１０上のアルミニウム膜からなるボンディングパッド１１は、ＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４で覆われている。ここでボンディングパッド１１のアルミニウム膜の厚さは０．６μｍ、ＴｉＮ膜１２の厚さは０．０５μｍ、ＳｉＯ２膜１３の厚さは０．１μｍ、ＳｉＯＮ膜１４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜で覆うことである。
【００３５】
まず図１（ｂ）のように、ＳｉＯＮ膜１４の上にフォトレジスト膜１５を塗布する。それにより全体がフォトレジスト膜１５により覆われる。
【００３６】
次に図１（ｃ）のように、フォトレジスト膜１５を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１５に孔１６をあける。フォトレジスト膜１５の孔１６の側壁はほぼ垂直である。
【００３７】
次に図１（ｄ）のように、フォトレジスト膜１５をマスクにしてＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２をプラズマエッチングし、ボンディングパッド１１上のＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２を取り去り、孔１７をあける。これによりいったんボンディングパッド１１は露出する。
【００３８】
本発明の特徴は、孔１７の側壁１７ａが垂直ではなく斜めで、そのため孔１７が上に向かって開いた形になることである。側壁１７ａの傾斜の角度は４５°以下（傾斜が緩いこと）が望ましい。
【００３９】
ＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２にドライエッチングで孔を開けるとき、ドライエッチングの条件（ガス組成、ガス圧など）を制御することによりＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけることができる。ドライエッチング条件はドライエッチング装置により異なるので一概には決まらない。そのため実験的に条件出しをする必要がある。
【００４０】
次に図２（ｅ）のように、不要になったフォトレジスト膜１５を取り去る。
【００４１】
次に図２（ｆ）のように、全体にポリイミド膜１８を塗布する。このポリイミド膜１８は非感光性である。
【００４２】
次に図２（ｇ）のように、ポリイミド膜１８の上に更にフォトレジスト膜１９を塗布する。
【００４３】
次に図２（ｈ）のように、フォトレジスト膜１９を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１９に孔２０をあける。
【００４４】
次に図３（ｉ）のように、フォトレジスト膜１９をマスクにしてポリイミド膜１８をエッチングし、ポリイミド膜１８に孔２１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ポリイミド膜１８をエッチングするとき、従来のように孔の側壁が垂直に立っていると、孔の側壁近傍はエッチング液の循環が悪いので平面部に比べてエッチングが遅れる。したがって孔の側壁のポリイミド膜１８を完全に取り除くために長時間エッチングせざる得ない。その結果、平面部つまりボンディングパッド１１のアルミニウム表面部分についてはポリイミド膜１８が消失してからもエッチングが続き、ボンディングパッド１１を荒らしてしまう。
【００４５】
本発明のようにＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけ、孔１７が上方に開いた形にすると、側壁１７ａ近傍のエッチング液の循環は平面部（ボンディングパッド１１）とそれほど変わらなくなる。そのため側壁１７ａのポリイミド膜１８のエッチング遅れがほとんどなくなるので、平面部のポリイミド膜１８と側壁１７ａのポリイミド膜１８はほぼ同時に消失するようになる。その結果側壁１７ａのポリイミド膜１８のエッチング残りを心配して長時間エッチングする必要がなくなる。したがってボンディングパッド１１がオーバーエッチングされることがなくなり、ボンディングパッド１１を荒らすようなことがなくなる。
【００４６】
最後に図３（ｊ）のように、不要になったフォトレジスト膜１９を取り去る。
【００４７】
以上で目的通り、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ることと、ボンディングパッド１１以外の部分をポリイミド膜１８で覆うことが完了する。
【００４８】
【発明の効果】
本発明ではＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけ、孔１７が上方に開いた形にしたので、孔１７の側壁１７ａ近傍のエッチング液の循環は平面部とそれほど変わらなくなった。そのため孔１７の側壁１７ａのポリイミド膜のエッチング遅れがほとんどなくなり、平面部のポリイミド膜１８と側壁１７ａのポリイミド膜１８はほぼ同時に消失するようになった。その結果側壁１７ａのポリイミド膜１８のエッチング残りを心配して長時間エッチングする必要がなくなった。したがってボンディングパッド１１がオーバーエッチングされることがなくなり、ボンディングパッド１１が荒れるようなことがなくなった。
【図面の簡単な説明】
【図１】本発明のパッシベーション構造とその製造方法の一例を工程順に表わした断面図
【図２】本発明のパッシベーション構造とその製造方法の一例を工程順に表わした断面図
【図３】本発明のパッシベーション構造とその製造方法の一例を工程順に表わした断面図
【図４】従来のパッシベーション構造とその製造方法の第一例を工程順に表わした断面図
【図５】従来のパッシベーション構造とその製造方法の第一例を工程順に表わした断面図
【図６】従来のパッシベーション構造とその製造方法の第一例を工程順に表わした断面図
【符号の説明】
１０ シリコン基板
１１ ボンディングパッド
１２ ＴｉＮ膜
１３ ＳｉＯ２膜
１４ ＳｉＯＮ膜
１５ フォトレジスト膜
１６ フォトレジスト膜の孔
１７ 孔
１７ａ 側壁
１８ ポリイミド膜
１９ フォトレジスト膜
２０ フォトレジスト膜の孔
２１ 孔
４０ シリコン基板
４１ ボンディングパッド
４２ ＴｉＮ膜
４３ ＳｉＯ２膜
４４ ＳｉＯＮ膜
４５ フォトレジスト膜
４６ フォトレジスト膜の孔
４７ 孔
４８ ポリイミド膜
４９ フォトレジスト膜
５０ フォトレジスト膜の孔
５１ 孔
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション構造とその製造方法に関する。
【０００２】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション構造とその製造方法を、工程順に図４〜図６を用いて説明する（第一従来例）。図４〜図６はボンディングパッド付近の断面図である。
【０００３】
図４（ａ）のように、シリコン基板４０上のアルミニウム膜からなるボンディングパッド４１は、ＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４で覆われている。ＳｉＯ２膜４３、ＳｉＯＮ膜４４はカバー膜と呼ばれる。ボンディングパッド４１（アルミニウム膜）の厚さは０．６μｍ、ＴｉＮ膜４２の厚さは０．０５μｍ、ＳｉＯ２膜４３の厚さは０．１μｍ、ＳｉＯＮ膜４４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ること、およびボンディングパッド４１以外の部分をポリイミド膜で覆うことである。
【０００４】
まず図４（ｂ）のように、ＳｉＯＮ膜４４の上にフォトレジスト膜４５を塗布する。全体がフォトレジスト膜４５により覆われる。
【０００５】
次に図４（ｃ）のように、フォトレジスト膜４５を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４５に孔４６をあける。
【０００６】
次に図４（ｄ）のように、フォトレジスト膜４５をマスクにしてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をプラズマエッチングし、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去り、孔４７をあける。これによりいったんボンディングパッド４１は露出する。
【０００７】
次に図５（ｅ）のように、不要になったフォトレジスト膜４５を取り去る。
【０００８】
次に図５（ｆ）のように、全体にポリイミド膜４８を塗布する。このポリイミド膜４８は非感光性である。
【０００９】
次に図５（ｇ）のように、ポリイミド膜４８の上にフォトレジスト４９を塗布する。
【００１０】
次に図５（ｈ）のように、フォトレジスト膜４９を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４９に孔５０をあける。
【００１１】
次に図６（ｉ）のように、フォトレジスト膜４９をマスクにしてポリイミド膜４８をエッチングし、ポリイミド膜４８に孔５１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド４１が露出する。
【００１２】
最後に図６（ｊ）のように、不要になったフォトレジスト膜４９を取り去る。
【００１３】
以上で当初の目的通り、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ることと、ボンディングパッド４１以外の部分をポリイミド膜４８で覆うことが完了する。
【００１４】
ところが以上説明した従来のパッシベーション構造とその製造方法には、図６（ｉ）のようにポリイミド膜４８をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド４１が腐食されやすいという欠点がある。
【００１５】
特にポリイミド膜４８をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド４１が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす（ボンディング強度が落ちる）。しかしそれを懸念してポリイミド膜４８のエッチング時間を短めにすると、今度は特に、ＳｉＯ２膜４３、ＳｉＯＮ膜４４の孔の側壁にポリイミド膜４８のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド４１に載ると、これもボンディング強度が落ちる原因になる。
【００１６】
という訳でポリイミド膜４８のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【００１７】
上に説明した従来のパッシベーション構造とその製造方法の欠点を解決する手段が特開平５−３２６６１４号公報に記載されている（第二従来例）。その手段のポイントは次の通りである。
【００１８】
従来の製造方法では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去ってからポリイミド４８を塗布し、ポリイミド膜４８をエッチングする。そのためエッチング液が直接ボンディングパッド４１に触れてしまい、ボンディングパッド４１が荒れる。
【００１９】
これを防ぐため特開平５−３２６６１４では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去る前にポリイミド４８を塗布し、次に第一のフォトレジストを用いてポリイミド膜４８をエッチングし、その後第二のフォトレジストを用いてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をエッチングするようにしている。こうすればポリイミド膜４８のエッチング液はＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２により妨げられて直接ボンディングパッド４１に触れることはない、という訳である。
【００２０】
【特許文献１】
特開平５−３２６６１４号公報
【００２１】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜４８のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【００２２】
本願発明者は上に述べた従来の問題点を解決するため、第一従来例をシンプルな手段により改良し、ポリイミド膜のエッチング時間のマージンを十分にして、エッチング工程の不良発生が防げる方法を見出した。
【００２３】
【課題を解決するための手段】
本発明のポイントは、ボンディングパッド上のＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁に傾斜をつけ、孔が上方に開いた形にすることである。この傾斜の角度は４５°以下、つまり傾斜がなだらかで、孔の開き角が大きい方が効果が大きい。
【００２４】
従来は孔の側壁の傾斜については特にコントロールしていなかったため、ＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁はほぼ垂直に立っていた。ポリイミド膜をエッチングするとき、従来のように孔の側壁が垂直に立っていると、孔の側壁近傍はエッチング液の循環が悪いので平面部に比べてエッチングが遅れる。したがって孔の側壁のポリイミド膜を完全に取り除くために長時間エッチングせざる得ない。その結果、平面部つまりボンディングパッドのアルミニウム表面部分についてはポリイミド膜が消失してからもエッチングが続き、ボンディングパッドが荒れてしまう。
【００２５】
本発明のようにＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁に傾斜をつけ、孔が上方に開いた形にすると、孔の側壁近傍のエッチング液の循環は平面部とそれほど変わらなくなる。そのため孔の側壁のポリイミド膜のエッチング遅れがほとんどなくなるので、平面部のポリイミド膜と側壁のポリイミド膜はほぼ同時に消失するようになる。その結果側壁のポリイミド膜のエッチング残りを心配して長時間エッチングする必要がなくなる。したがってボンディングパッドがオーバーエッチングされることがなくなり、ボンディングパッドが荒れることがなくなる。
【００２６】
孔の側壁への傾斜の付け方であるが、ＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜にドライエッチングで孔を開けるとき、ドライエッチングの条件（ガス組成、ガス圧など）を制御することによりＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔の側壁に傾斜をつけることができる。
【００２７】
請求項１記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜にボンディング用の孔を有する半導体のパッシベーション構造において、カバー膜の孔の側壁が、孔が上方に開く方向の傾斜を有することを特徴とする半導体のパッシベーション構造である。
【００２８】
請求項２記載の発明は、請求項１記載の半導体のパッシベーション構造において、孔の側壁の傾斜が４５°以下であることを特徴とする半導体のパッシベーション構造である。
【００２９】
請求項３記載の発明は、請求項１記載の半導体のパッシベーション構造において、カバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含むことを特徴とする半導体のパッシベーション構造である。
【００３０】
請求項４記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜にボンディング用の孔を有する半導体のパッシベーション構造の製造方法において、ポリイミド膜を塗布する前に、カバー膜の孔の側壁に、孔が上方に開く方向の傾斜をつけておくことを特徴とする半導体のパッシベーション構造の製造方法である。
【００３１】
請求項５記載の発明は、請求項４記載の半導体のパッシベーション構造の製造方法において、孔の側壁の傾斜が４５°以下であることを特徴とする半導体のパッシベーション構造の製造方法である。
【００３２】
請求項６記載の発明は、請求項４記載の半導体のパッシベーション構造の製造方法において、カバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含むことを特徴とする半導体のパッシベーション構造の製造方法である。
【００３３】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション構造およびその製造方法の一実施例を工程順に図１〜図３を用いて説明する。図１〜図３はボンディングパッド付近の断面図である。
【００３４】
図１（ａ）のように、シリコン基板１０上のアルミニウム膜からなるボンディングパッド１１は、ＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４で覆われている。ここでボンディングパッド１１のアルミニウム膜の厚さは０．６μｍ、ＴｉＮ膜１２の厚さは０．０５μｍ、ＳｉＯ２膜１３の厚さは０．１μｍ、ＳｉＯＮ膜１４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜で覆うことである。
【００３５】
まず図１（ｂ）のように、ＳｉＯＮ膜１４の上にフォトレジスト膜１５を塗布する。それにより全体がフォトレジスト膜１５により覆われる。
【００３６】
次に図１（ｃ）のように、フォトレジスト膜１５を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１５に孔１６をあける。フォトレジスト膜１５の孔１６の側壁はほぼ垂直である。
【００３７】
次に図１（ｄ）のように、フォトレジスト膜１５をマスクにしてＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２をプラズマエッチングし、ボンディングパッド１１上のＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２を取り去り、孔１７をあける。これによりいったんボンディングパッド１１は露出する。
【００３８】
本発明の特徴は、孔１７の側壁１７ａが垂直ではなく斜めで、そのため孔１７が上に向かって開いた形になることである。側壁１７ａの傾斜の角度は４５°以下（傾斜が緩いこと）が望ましい。
【００３９】
ＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２にドライエッチングで孔を開けるとき、ドライエッチングの条件（ガス組成、ガス圧など）を制御することによりＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけることができる。ドライエッチング条件はドライエッチング装置により異なるので一概には決まらない。そのため実験的に条件出しをする必要がある。
【００４０】
次に図２（ｅ）のように、不要になったフォトレジスト膜１５を取り去る。
【００４１】
次に図２（ｆ）のように、全体にポリイミド膜１８を塗布する。このポリイミド膜１８は非感光性である。
【００４２】
次に図２（ｇ）のように、ポリイミド膜１８の上に更にフォトレジスト膜１９を塗布する。
【００４３】
次に図２（ｈ）のように、フォトレジスト膜１９を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１９に孔２０をあける。
【００４４】
次に図３（ｉ）のように、フォトレジスト膜１９をマスクにしてポリイミド膜１８をエッチングし、ポリイミド膜１８に孔２１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ポリイミド膜１８をエッチングするとき、従来のように孔の側壁が垂直に立っていると、孔の側壁近傍はエッチング液の循環が悪いので平面部に比べてエッチングが遅れる。したがって孔の側壁のポリイミド膜１８を完全に取り除くために長時間エッチングせざる得ない。その結果、平面部つまりボンディングパッド１１のアルミニウム表面部分についてはポリイミド膜１８が消失してからもエッチングが続き、ボンディングパッド１１を荒らしてしまう。
【００４５】
本発明のようにＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけ、孔１７が上方に開いた形にすると、側壁１７ａ近傍のエッチング液の循環は平面部（ボンディングパッド１１）とそれほど変わらなくなる。そのため側壁１７ａのポリイミド膜１８のエッチング遅れがほとんどなくなるので、平面部のポリイミド膜１８と側壁１７ａのポリイミド膜１８はほぼ同時に消失するようになる。その結果側壁１７ａのポリイミド膜１８のエッチング残りを心配して長時間エッチングする必要がなくなる。したがってボンディングパッド１１がオーバーエッチングされることがなくなり、ボンディングパッド１１を荒らすようなことがなくなる。
【００４６】
最後に図３（ｊ）のように、不要になったフォトレジスト膜１９を取り去る。
【００４７】
以上で目的通り、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ることと、ボンディングパッド１１以外の部分をポリイミド膜１８で覆うことが完了する。
【００４８】
【発明の効果】
本発明ではＳｉＯＮ膜１４、ＳｉＯ２膜１３、ＴｉＮ膜１２の孔１７の側壁１７ａに傾斜をつけ、孔１７が上方に開いた形にしたので、孔１７の側壁１７ａ近傍のエッチング液の循環は平面部とそれほど変わらなくなった。そのため孔１７の側壁１７ａのポリイミド膜のエッチング遅れがほとんどなくなり、平面部のポリイミド膜１８と側壁１７ａのポリイミド膜１８はほぼ同時に消失するようになった。その結果側壁１７ａのポリイミド膜１８のエッチング残りを心配して長時間エッチングする必要がなくなった。したがってボンディングパッド１１がオーバーエッチングされることがなくなり、ボンディングパッド１１が荒れるようなことがなくなった。
【図面の簡単な説明】
【図１】本発明のパッシベーション構造とその製造方法の一例を工程順に表わした断面図
【図２】本発明のパッシベーション構造とその製造方法の一例を工程順に表わした断面図
【図３】本発明のパッシベーション構造とその製造方法の一例を工程順に表わした断面図
【図４】従来のパッシベーション構造とその製造方法の第一例を工程順に表わした断面図
【図５】従来のパッシベーション構造とその製造方法の第一例を工程順に表わした断面図
【図６】従来のパッシベーション構造とその製造方法の第一例を工程順に表わした断面図
【符号の説明】
１０ シリコン基板
１１ ボンディングパッド
１２ ＴｉＮ膜
１３ ＳｉＯ２膜
１４ ＳｉＯＮ膜
１５ フォトレジスト膜
１６ フォトレジスト膜の孔
１７ 孔
１７ａ 側壁
１８ ポリイミド膜
１９ フォトレジスト膜
２０ フォトレジスト膜の孔
２１ 孔
４０ シリコン基板
４１ ボンディングパッド
４２ ＴｉＮ膜
４３ ＳｉＯ２膜
４４ ＳｉＯＮ膜
４５ フォトレジスト膜
４６ フォトレジスト膜の孔
４７ 孔
４８ ポリイミド膜
４９ フォトレジスト膜
５０ フォトレジスト膜の孔
５１ 孔
Claims (6)
- ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造において、前記のカバー膜の孔の側壁が、孔が上方に開く方向の傾斜を有することを特徴とする半導体のパッシベーション構造。
- 請求項１記載の半導体のパッシベーション構造において、前記の孔の側壁の傾斜が４５°以下であることを特徴とする半導体のパッシベーション構造。
- 請求項１記載の半導体のパッシベーション構造において、前記のカバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含むことを特徴とする半導体のパッシベーション構造。
- ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション構造の製造方法において、前記のポリイミド膜を塗布する前に、前記のカバー膜の孔の側壁に、孔が上方に開く方向の傾斜をつけておくことを特徴とする半導体のパッシベーション構造の製造方法。
- 請求項４記載の半導体のパッシベーション構造の製造方法において、前記の孔の側壁の傾斜が４５°以下であることを特徴とする半導体のパッシベーション構造の製造方法。
- 請求項４記載の半導体のパッシベーション構造の製造方法において、前記のカバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含むことを特徴とする半導体のパッシベーション構造の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062609A JP2004273767A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062609A JP2004273767A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273767A true JP2004273767A (ja) | 2004-09-30 |
Family
ID=33124424
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062609A Pending JP2004273767A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション構造およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273767A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220005742A1 (en) * | 2014-03-07 | 2022-01-06 | Infineon Technologies Ag | Semiconductor Device with a Passivation Layer and Method for Producing Thereof |
| US11362053B2 (en) | 2019-10-30 | 2022-06-14 | Samsung Electronics Co., Ltd. | Semiconductor chip formed using a cover insulation layer and semiconductor package including the same |
-
2003
- 2003-03-10 JP JP2003062609A patent/JP2004273767A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220005742A1 (en) * | 2014-03-07 | 2022-01-06 | Infineon Technologies Ag | Semiconductor Device with a Passivation Layer and Method for Producing Thereof |
| US11854926B2 (en) * | 2014-03-07 | 2023-12-26 | Infineon Technologies Ag | Semiconductor device with a passivation layer and method for producing thereof |
| US11362053B2 (en) | 2019-10-30 | 2022-06-14 | Samsung Electronics Co., Ltd. | Semiconductor chip formed using a cover insulation layer and semiconductor package including the same |
| US11769742B2 (en) | 2019-10-30 | 2023-09-26 | Samsung Electronics Co., Ltd. | Semiconductor chip and semiconductor package including the same |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006303452A (ja) | 半導体装置及びその製造方法 | |
| JP4394430B2 (ja) | 半導体素子の金属配線の形成方法 | |
| JPH07335748A (ja) | 半導体素子の製造方法 | |
| JP2004273767A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
| TWI343078B (en) | Wet cleaning process and method for fabricating semiconductor device using the same | |
| JP3670552B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004273768A (ja) | 半導体のパッシベーション方法 | |
| US7045463B2 (en) | Method of etching cavities having different aspect ratios | |
| JP2004273769A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
| JP2888732B2 (ja) | 半導体装置の製造方法 | |
| KR20060015949A (ko) | 금속 패턴 형성 방법 | |
| JP2778127B2 (ja) | 半導体装置の製造方法 | |
| JP2002043421A (ja) | 半導体装置の製造方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JP2007227970A (ja) | 半導体装置及びその製造方法 | |
| JP2005167122A (ja) | 半導体装置の製造方法 | |
| JP2005039183A (ja) | 半導体素子の金属配線層形成方法 | |
| JPH09186142A (ja) | 多層構造を有する半導体装置の製造方法 | |
| JP3132194B2 (ja) | 半導体装置の製造方法 | |
| JP3546752B2 (ja) | 半導体装置の製造方法 | |
| JPH06209047A (ja) | 半導体装置の配線形成方法 | |
| JPH0637188A (ja) | コンタクトホールの形成方法 | |
| CN113582130A (zh) | 基于晶圆制备mems器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050512 |