JP2004273768A - 半導体のパッシベーション方法 - Google Patents
半導体のパッシベーション方法 Download PDFInfo
- Publication number
- JP2004273768A JP2004273768A JP2003062610A JP2003062610A JP2004273768A JP 2004273768 A JP2004273768 A JP 2004273768A JP 2003062610 A JP2003062610 A JP 2003062610A JP 2003062610 A JP2003062610 A JP 2003062610A JP 2004273768 A JP2004273768 A JP 2004273768A
- Authority
- JP
- Japan
- Prior art keywords
- film
- bonding pad
- polyimide
- etching
- sio2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/03—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
- H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
- H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
- H01L2224/02165—Reinforcing structures
- H01L2224/02166—Collar structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01022—Titanium [Ti]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0105—Tin [Sn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0494—4th Group
- H01L2924/04941—TiN
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
【課題】従来の半導体のボンディングパッド付近のパッシベーション方法は、ポリイミド膜のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【解決手段】ボンディングパッド１１上においては、カバー膜１２、１３、１４の少なくとも一部の層を残して、ポリイミド膜１８の塗布およびエッチングをおこない、その後にカバー膜の残りの層をエッチングして取り去り、ボンディングパッド１１を露出させる。
【選択図】 図３
【解決手段】ボンディングパッド１１上においては、カバー膜１２、１３、１４の少なくとも一部の層を残して、ポリイミド膜１８の塗布およびエッチングをおこない、その後にカバー膜の残りの層をエッチングして取り去り、ボンディングパッド１１を露出させる。
【選択図】 図３
Description
【０００１】
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション方法に関する。
【０００２】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション方法を、工程順に図４〜図６を用いて説明する（第一従来例）。図４〜図６はボンディングパッド付近の断面図である。
【０００３】
図４（ａ）のように、シリコン基板４０上のアルミニウム膜からなるボンディングパッド４１は、ＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４で覆われている。ＳｉＯ２膜４３、ＳｉＯＮ膜４４はカバー膜と呼ばれる。ボンディングパッド４１（アルミニウム膜）の厚さは０．６μｍ、ＴｉＮ膜４２の厚さは０．０５μｍ、ＳｉＯ２膜４３の厚さは０．１μｍ、ＳｉＯＮ膜４４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ること、およびボンディングパッド４１以外の部分をポリイミド膜で覆うことである。
【０００４】
まず図４（ｂ）のように、ＳｉＯＮ膜４４の上にフォトレジスト膜４５を塗布する。全体がフォトレジスト膜４５により覆われる。
【０００５】
次に図４（ｃ）のように、フォトレジスト膜４５を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４５に孔４６をあける。
【０００６】
次に図４（ｄ）のように、フォトレジスト膜４５をマスクにしてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をプラズマエッチングし、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去り、孔４７をあける。これによりいったんボンディングパッド４１は露出する。
【０００７】
次に図５（ｅ）のように、不要になったフォトレジスト膜４５を取り去る。
【０００８】
次に図５（ｆ）のように、全体にポリイミド膜４８を塗布する。このポリイミド膜４８は非感光性である。
【０００９】
次に図５（ｇ）のように、ポリイミド膜４８の上にフォトレジスト膜４９を塗布する。
【００１０】
次に図５（ｈ）のように、フォトレジスト膜４９を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４９に孔５０をあける。
【００１１】
次に図６（ｉ）のように、フォトレジスト膜４９をマスクにしてポリイミド膜４８をエッチングし、ポリイミド膜４８に孔５１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド４１が露出する。
【００１２】
最後に図６（ｊ）のように、不要になったフォトレジスト膜４９を取り去る。
【００１３】
以上で当初の目的通り、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ることと、ボンディングパッド４１以外の部分をポリイミド膜４８で覆うことが完了する。
【００１４】
ところが以上説明した従来のパッシベーション方法には、図６（ｉ）のようにポリイミド膜４８をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド４１が腐食されやすいという欠点がある。
【００１５】
特にポリイミド膜４８をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド４１が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす（ボンディング強度が落ちる）。しかしそれを懸念してポリイミド膜４８のエッチング時間を短めにすると、今度は特に、ＳｉＯ２膜４３、ＳｉＯＮ膜４４の孔の側壁にポリイミド膜４８のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド４１に載ると、これもボンディング強度が落ちる原因になる。
【００１６】
という訳でポリイミド膜４８のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【００１７】
上に説明した従来のパッシベーション方法の欠点を解決する手段が特開平５−３２６６１４号公報に記載されている（第二従来例）。その手段のポイントは次の通りである。
【００１８】
従来の方法では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去ってからポリイミド４８を塗布し、ポリイミド膜４８をエッチングする。そのためエッチング液が直接ボンディングパッド４１に触れてしまい、ボンディングパッド４１が荒れる。
【００１９】
これを防ぐため特開平５−３２６６１４では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去る前にポリイミド４８を塗布し、次に第一のフォトレジストを用いてポリイミド膜４８をエッチングし、その後第二のフォトレジストを用いてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をエッチングするようにしている。こうすればポリイミド膜４８のエッチング液はＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２により妨げられて直接ボンディングパッド４１に触れることはない、という訳である。
【００２０】
【特許文献１】
特開平５−３２６６１４号公報
【００２１】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜４８のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【００２２】
本願発明者は上に述べた従来の問題点を解決するため、第一従来例を改良し、ポリイミド膜のエッチング時間が長くてもボンディングパッドの表面が荒れないプロセスを発明した。
【００２３】
【課題を解決するための手段】
従来は図４（ｄ）のように、フォトレジスト膜４５をマスクにしてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をプラズマエッチングし、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去るため、ボンディングパッド４１が露出する。
【００２４】
本発明のポイントは、フォトレジスト膜をマスクにしてプラズマエッチングするとき、ＳｉＯＮ膜は従来と同様エッチングするが、ＳｉＯ２膜（とＴｉＮ膜）は従来とは異なりエッチングしないで残すことである。こうすればボンディングパッド４１の表面はＳｉＯ２膜でカバーされるので露出しない。そのため後工程でポリイミド膜を塗布・エッチングするときも、エッチング液はＳｉＯ２膜で隔てられているので、直接ボンディングパッドの表面に触れない。したがってポリイミド膜を長時間エッチングしてもボンディングパッドの表面は腐食されない。なおＳｉＯ２膜とＴｉＮ膜はポリイミド膜のエッチングが完了してからプラズマエッチングして取り除く。プラズマエッチングのときはボンディングパッドの表面はほとんど荒れない。
【００２５】
ＳｉＯＮ膜とＳｉＯ２膜ではプラズマエッチングの条件が大きく異なるため、ＳｉＯＮ膜だけエッチングしてＳｉＯ２膜を残すことは比較的容易である。なお本発明の作用原理から明らかなように、ＳｉＯ２膜の表面が多少エッチングされても問題ないので、エッチングを厳密にＳｉＯＮ膜だけに限る必要はない。このためプラズマエッチング時間にマージンがあり、工程管理が容易である。
【００２６】
請求項１記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション方法において、ボンディングパッド上においては、カバー膜の少なくとも一部の層を残して、ポリイミド膜の塗布およびエッチングをおこない、その後にカバー膜の残りの層をエッチングして取り去り、ボンディングパッドを露出させることを特徴とする半導体のパッシベーション方法である。
【００２７】
請求項２記載の発明は、請求項１記載の半導体のパッシベーション方法において、カバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含み、カバー膜の中の残す層に少なくともＳｉＯ２膜が含まれることを特徴とする半導体のパッシベーション方法である。
【００２８】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション方法の一実施例を工程順に図１〜図３を用いて説明する。図１〜図３はボンディングパッド付近の断面図である。
【００２９】
図１（ａ）のように、シリコン基板１０上のアルミニウム膜からなるボンディングパッド１１は、ＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４で覆われている。ここでボンディングパッド１１のアルミニウム膜の厚さは０．６μｍ、ＴｉＮ膜１２の厚さは０．０５μｍ、ＳｉＯ２膜１３の厚さは０．１μｍ、ＳｉＯＮ膜１４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜で覆うことである。
【００３０】
まず図１（ｂ）のように、ＳｉＯＮ膜１４の上にフォトレジスト膜１５を塗布する。それにより全体がフォトレジスト膜１５により覆われる。
【００３１】
次に図１（ｃ）のように、フォトレジスト膜１５を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１５に孔１６をあける。
【００３２】
次に図１（ｄ）のように、フォトレジスト膜１５をマスクにしてＳｉＯＮ膜１４をプラズマエッチングし、ボンディングパッド１１上のＳｉＯＮ膜１４を取り去り、孔１７をあける。しかしプラズマエッチングの条件をコントロールしてＳｉＯ２膜１３、ＴｉＮ膜１２はエッチングされないようにする。したがってボンディングパッド１１はＳｉＯ２膜１３、ＴｉＮ膜１２によりカバーされた状態となる。本発明の特徴は上記のように、ポリイミド膜の塗布前のボンディングパッド１１がＳｉＯ２膜１３、ＴｉＮ膜１２によりカバーされていることである。
【００３３】
ＳｉＯＮ膜１４とＳｉＯ２膜１３ではプラズマエッチングの条件が大きく異なるため、ＳｉＯＮ膜１４だけエッチングしてＳｉＯ２膜１３を残すことは比較的容易である。なお本発明の方法においてはＳｉＯ２膜１３の表面が多少エッチングされても問題ないので、エッチングを厳密にＳｉＯＮ膜１４だけに限る必要はない。このためプラズマエッチング時間にマージンがあり、工程管理が容易である。
【００３４】
次に図２（ｅ）のように、不要になったフォトレジスト膜１５を取り去る。
【００３５】
次に図２（ｆ）のように、全体にポリイミド膜１８を塗布する。このポリイミド膜１８は非感光性である。ここで本発明の特徴として、ボンディングパッド１１とポリイミド膜１８の間にＳｉＯ２膜１３、ＴｉＮ膜１２があるため、ポリイミド膜１８は直接ボンディングパッド１１に触れることがない。
【００３６】
次に図２（ｇ）のように、ポリイミド膜１８の上に更にフォトレジスト膜１９を塗布する。
【００３７】
次に図２（ｈ）のように、フォトレジスト膜１９を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１９に孔２０をあける。
【００３８】
次に図３（ｉ）のように、フォトレジスト膜１９をマスクにしてポリイミド膜１８をエッチングし、ポリイミド膜１８に孔２１をあける。エッチングには有機アミン系アルカリ溶液を用いる。このとき本発明の特徴として、ボンディングパッド１１とポリイミド１８の間にＳｉＯ２膜１３、ＴｉＮ膜１２があるため、ポリイミド膜１８のエッチング液が直接ボンディングパッド１１に触れることがない。したがってエッチング液によってボンディングパッド１１が荒れる心配がないから、ポリイミド膜１８のエッチングに十分時間をかけることができ、ポリイミド残りが発生しないようにできる。
【００３９】
次に図３（ｊ）のように、不要になったフォトレジスト膜１９を取り去る。
【００４０】
最後に図３（ｋ）のように、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３をプラズマエッチングによって取り去る。
【００４１】
以上で目的通り、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜１８で覆うことが完了する。
【００４２】
【発明の効果】
本発明ではまず図１（ｄ）のように、フォトレジスト膜１５をマスクにしてＳｉＯＮ膜１４をプラズマエッチングし、ボンディングパッド１１上のＳｉＯＮ膜１４を取り去り、孔１７をあける。しかしＳｉＯ２膜１３、ＴｉＮ膜１２はエッチングしない。したがってボンディングパッド１１はＳｉＯ２膜１３、ＴｉＮ膜１２によりカバーされた状態となる。次に図３（ｉ）のようにポリイミド膜１８をエッチングし、孔２１をあける。このときボンディングパッド１１とポリイミド１８の間にＳｉＯ２膜１３、ＴｉＮ膜１２があるためエッチング液が直接ボンディングパッド１１に触れることがない。エッチング液によってボンディングパッド１１が荒れる心配がないから、ポリイミド膜１８のエッチングに十分時間をかけることができ、ポリイミド残りが発生しないようにできる。
【図面の簡単な説明】
【図１】本発明のパッシベーション方法の一例を工程順に表わした断面図
【図２】本発明のパッシベーション方法の一例を工程順に表わした断面図
【図３】本発明のパッシベーション方法の一例を工程順に表わした断面図
【図４】従来のパッシベーション方法の第一例を工程順に表わした断面図
【図５】従来のパッシベーション方法の第一例を工程順に表わした断面図
【図６】従来のパッシベーション方法の第一例を工程順に表わした断面図
【符号の説明】
１０ シリコン基板
１１ ボンディングパッド
１２ ＴｉＮ膜
１３ ＳｉＯ２膜
１４ ＳｉＯＮ膜
１５ フォトレジスト膜
１６ フォトレジスト膜の孔
１７ ＳｉＯＮ膜の孔
１８ ポリイミド膜
１９ フォトレジスト膜
２０ フォトレジスト膜の孔
２１ ポリイミド膜の孔
４０ シリコン基板
４１ ボンディングパッド
４２ ＴｉＮ膜
４３ ＳｉＯ２膜
４４ ＳｉＯＮ膜
４５ フォトレジスト膜
４６ フォトレジスト膜の孔
４７ ＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔
４８ ポリイミド膜
４９ フォトレジスト膜
５０ フォトレジスト膜の孔
５１ ポリイミド膜の孔
【発明の属する技術分野】
本発明は半導体のボンディングパッド周辺のパッシベーション方法に関する。
【０００２】
【従来の技術】
従来の一般的なボンディングパッド周辺のパッシベーション方法を、工程順に図４〜図６を用いて説明する（第一従来例）。図４〜図６はボンディングパッド付近の断面図である。
【０００３】
図４（ａ）のように、シリコン基板４０上のアルミニウム膜からなるボンディングパッド４１は、ＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４で覆われている。ＳｉＯ２膜４３、ＳｉＯＮ膜４４はカバー膜と呼ばれる。ボンディングパッド４１（アルミニウム膜）の厚さは０．６μｍ、ＴｉＮ膜４２の厚さは０．０５μｍ、ＳｉＯ２膜４３の厚さは０．１μｍ、ＳｉＯＮ膜４４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ること、およびボンディングパッド４１以外の部分をポリイミド膜で覆うことである。
【０００４】
まず図４（ｂ）のように、ＳｉＯＮ膜４４の上にフォトレジスト膜４５を塗布する。全体がフォトレジスト膜４５により覆われる。
【０００５】
次に図４（ｃ）のように、フォトレジスト膜４５を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４５に孔４６をあける。
【０００６】
次に図４（ｄ）のように、フォトレジスト膜４５をマスクにしてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をプラズマエッチングし、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去り、孔４７をあける。これによりいったんボンディングパッド４１は露出する。
【０００７】
次に図５（ｅ）のように、不要になったフォトレジスト膜４５を取り去る。
【０００８】
次に図５（ｆ）のように、全体にポリイミド膜４８を塗布する。このポリイミド膜４８は非感光性である。
【０００９】
次に図５（ｇ）のように、ポリイミド膜４８の上にフォトレジスト膜４９を塗布する。
【００１０】
次に図５（ｈ）のように、フォトレジスト膜４９を露光・現像し、ボンディングパッド４１の上部のフォトレジスト膜４９に孔５０をあける。
【００１１】
次に図６（ｉ）のように、フォトレジスト膜４９をマスクにしてポリイミド膜４８をエッチングし、ポリイミド膜４８に孔５１をあける。エッチングには有機アミン系アルカリ溶液を用いる。ここで再びボンディングパッド４１が露出する。
【００１２】
最後に図６（ｊ）のように、不要になったフォトレジスト膜４９を取り去る。
【００１３】
以上で当初の目的通り、ボンディングパッド４１上のＴｉＮ膜４２、ＳｉＯ２膜４３、ＳｉＯＮ膜４４を取り去ることと、ボンディングパッド４１以外の部分をポリイミド膜４８で覆うことが完了する。
【００１４】
ところが以上説明した従来のパッシベーション方法には、図６（ｉ）のようにポリイミド膜４８をエッチングするとき、エッチング液が非常に強力な有機アミン系アルカリ溶液であるため、アルミニウム膜でできたボンディングパッド４１が腐食されやすいという欠点がある。
【００１５】
特にポリイミド膜４８をきれいに取り去るため時間をかけて十分エッチングすると、ボンディングパッド４１が腐食されて表面が荒れてしまいワイヤボンディングに支障をきたす（ボンディング強度が落ちる）。しかしそれを懸念してポリイミド膜４８のエッチング時間を短めにすると、今度は特に、ＳｉＯ２膜４３、ＳｉＯＮ膜４４の孔の側壁にポリイミド膜４８のエッチング残りが発生しやすくなる。これがはがれてボンディングパッド４１に載ると、これもボンディング強度が落ちる原因になる。
【００１６】
という訳でポリイミド膜４８のエッチング時間は長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい厄介な工程であった。
【００１７】
上に説明した従来のパッシベーション方法の欠点を解決する手段が特開平５−３２６６１４号公報に記載されている（第二従来例）。その手段のポイントは次の通りである。
【００１８】
従来の方法では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去ってからポリイミド４８を塗布し、ポリイミド膜４８をエッチングする。そのためエッチング液が直接ボンディングパッド４１に触れてしまい、ボンディングパッド４１が荒れる。
【００１９】
これを防ぐため特開平５−３２６６１４では、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去る前にポリイミド４８を塗布し、次に第一のフォトレジストを用いてポリイミド膜４８をエッチングし、その後第二のフォトレジストを用いてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をエッチングするようにしている。こうすればポリイミド膜４８のエッチング液はＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２により妨げられて直接ボンディングパッド４１に触れることはない、という訳である。
【００２０】
【特許文献１】
特開平５−３２６６１４号公報
【００２１】
【発明が解決しようとする課題】
第一従来例の方法は、ポリイミド膜４８のエッチング時間が長くても短くてもワイヤボンディングに支障をきたす。そのためポリイミド膜４８のエッチング工程はエッチング時間のマージンが少なく不良が出やすい。
【００２２】
本願発明者は上に述べた従来の問題点を解決するため、第一従来例を改良し、ポリイミド膜のエッチング時間が長くてもボンディングパッドの表面が荒れないプロセスを発明した。
【００２３】
【課題を解決するための手段】
従来は図４（ｄ）のように、フォトレジスト膜４５をマスクにしてＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２をプラズマエッチングし、ボンディングパッド４１上のＳｉＯＮ膜４４、ＳｉＯ２膜４３、ＴｉＮ膜４２を取り去るため、ボンディングパッド４１が露出する。
【００２４】
本発明のポイントは、フォトレジスト膜をマスクにしてプラズマエッチングするとき、ＳｉＯＮ膜は従来と同様エッチングするが、ＳｉＯ２膜（とＴｉＮ膜）は従来とは異なりエッチングしないで残すことである。こうすればボンディングパッド４１の表面はＳｉＯ２膜でカバーされるので露出しない。そのため後工程でポリイミド膜を塗布・エッチングするときも、エッチング液はＳｉＯ２膜で隔てられているので、直接ボンディングパッドの表面に触れない。したがってポリイミド膜を長時間エッチングしてもボンディングパッドの表面は腐食されない。なおＳｉＯ２膜とＴｉＮ膜はポリイミド膜のエッチングが完了してからプラズマエッチングして取り除く。プラズマエッチングのときはボンディングパッドの表面はほとんど荒れない。
【００２５】
ＳｉＯＮ膜とＳｉＯ２膜ではプラズマエッチングの条件が大きく異なるため、ＳｉＯＮ膜だけエッチングしてＳｉＯ２膜を残すことは比較的容易である。なお本発明の作用原理から明らかなように、ＳｉＯ２膜の表面が多少エッチングされても問題ないので、エッチングを厳密にＳｉＯＮ膜だけに限る必要はない。このためプラズマエッチング時間にマージンがあり、工程管理が容易である。
【００２６】
請求項１記載の発明は、ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション方法において、ボンディングパッド上においては、カバー膜の少なくとも一部の層を残して、ポリイミド膜の塗布およびエッチングをおこない、その後にカバー膜の残りの層をエッチングして取り去り、ボンディングパッドを露出させることを特徴とする半導体のパッシベーション方法である。
【００２７】
請求項２記載の発明は、請求項１記載の半導体のパッシベーション方法において、カバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含み、カバー膜の中の残す層に少なくともＳｉＯ２膜が含まれることを特徴とする半導体のパッシベーション方法である。
【００２８】
【発明の実施の形態】
本発明の半導体のボンディングパッド周辺のパッシベーション方法の一実施例を工程順に図１〜図３を用いて説明する。図１〜図３はボンディングパッド付近の断面図である。
【００２９】
図１（ａ）のように、シリコン基板１０上のアルミニウム膜からなるボンディングパッド１１は、ＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４で覆われている。ここでボンディングパッド１１のアルミニウム膜の厚さは０．６μｍ、ＴｉＮ膜１２の厚さは０．０５μｍ、ＳｉＯ２膜１３の厚さは０．１μｍ、ＳｉＯＮ膜１４の厚さは０．３μｍである。これから説明する工程の目的は、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜で覆うことである。
【００３０】
まず図１（ｂ）のように、ＳｉＯＮ膜１４の上にフォトレジスト膜１５を塗布する。それにより全体がフォトレジスト膜１５により覆われる。
【００３１】
次に図１（ｃ）のように、フォトレジスト膜１５を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１５に孔１６をあける。
【００３２】
次に図１（ｄ）のように、フォトレジスト膜１５をマスクにしてＳｉＯＮ膜１４をプラズマエッチングし、ボンディングパッド１１上のＳｉＯＮ膜１４を取り去り、孔１７をあける。しかしプラズマエッチングの条件をコントロールしてＳｉＯ２膜１３、ＴｉＮ膜１２はエッチングされないようにする。したがってボンディングパッド１１はＳｉＯ２膜１３、ＴｉＮ膜１２によりカバーされた状態となる。本発明の特徴は上記のように、ポリイミド膜の塗布前のボンディングパッド１１がＳｉＯ２膜１３、ＴｉＮ膜１２によりカバーされていることである。
【００３３】
ＳｉＯＮ膜１４とＳｉＯ２膜１３ではプラズマエッチングの条件が大きく異なるため、ＳｉＯＮ膜１４だけエッチングしてＳｉＯ２膜１３を残すことは比較的容易である。なお本発明の方法においてはＳｉＯ２膜１３の表面が多少エッチングされても問題ないので、エッチングを厳密にＳｉＯＮ膜１４だけに限る必要はない。このためプラズマエッチング時間にマージンがあり、工程管理が容易である。
【００３４】
次に図２（ｅ）のように、不要になったフォトレジスト膜１５を取り去る。
【００３５】
次に図２（ｆ）のように、全体にポリイミド膜１８を塗布する。このポリイミド膜１８は非感光性である。ここで本発明の特徴として、ボンディングパッド１１とポリイミド膜１８の間にＳｉＯ２膜１３、ＴｉＮ膜１２があるため、ポリイミド膜１８は直接ボンディングパッド１１に触れることがない。
【００３６】
次に図２（ｇ）のように、ポリイミド膜１８の上に更にフォトレジスト膜１９を塗布する。
【００３７】
次に図２（ｈ）のように、フォトレジスト膜１９を露光・現像し、ボンディングパッド１１の上部のフォトレジスト膜１９に孔２０をあける。
【００３８】
次に図３（ｉ）のように、フォトレジスト膜１９をマスクにしてポリイミド膜１８をエッチングし、ポリイミド膜１８に孔２１をあける。エッチングには有機アミン系アルカリ溶液を用いる。このとき本発明の特徴として、ボンディングパッド１１とポリイミド１８の間にＳｉＯ２膜１３、ＴｉＮ膜１２があるため、ポリイミド膜１８のエッチング液が直接ボンディングパッド１１に触れることがない。したがってエッチング液によってボンディングパッド１１が荒れる心配がないから、ポリイミド膜１８のエッチングに十分時間をかけることができ、ポリイミド残りが発生しないようにできる。
【００３９】
次に図３（ｊ）のように、不要になったフォトレジスト膜１９を取り去る。
【００４０】
最後に図３（ｋ）のように、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３をプラズマエッチングによって取り去る。
【００４１】
以上で目的通り、ボンディングパッド１１上のＴｉＮ膜１２、ＳｉＯ２膜１３、ＳｉＯＮ膜１４を取り去ること、およびボンディングパッド１１以外の部分をポリイミド膜１８で覆うことが完了する。
【００４２】
【発明の効果】
本発明ではまず図１（ｄ）のように、フォトレジスト膜１５をマスクにしてＳｉＯＮ膜１４をプラズマエッチングし、ボンディングパッド１１上のＳｉＯＮ膜１４を取り去り、孔１７をあける。しかしＳｉＯ２膜１３、ＴｉＮ膜１２はエッチングしない。したがってボンディングパッド１１はＳｉＯ２膜１３、ＴｉＮ膜１２によりカバーされた状態となる。次に図３（ｉ）のようにポリイミド膜１８をエッチングし、孔２１をあける。このときボンディングパッド１１とポリイミド１８の間にＳｉＯ２膜１３、ＴｉＮ膜１２があるためエッチング液が直接ボンディングパッド１１に触れることがない。エッチング液によってボンディングパッド１１が荒れる心配がないから、ポリイミド膜１８のエッチングに十分時間をかけることができ、ポリイミド残りが発生しないようにできる。
【図面の簡単な説明】
【図１】本発明のパッシベーション方法の一例を工程順に表わした断面図
【図２】本発明のパッシベーション方法の一例を工程順に表わした断面図
【図３】本発明のパッシベーション方法の一例を工程順に表わした断面図
【図４】従来のパッシベーション方法の第一例を工程順に表わした断面図
【図５】従来のパッシベーション方法の第一例を工程順に表わした断面図
【図６】従来のパッシベーション方法の第一例を工程順に表わした断面図
【符号の説明】
１０ シリコン基板
１１ ボンディングパッド
１２ ＴｉＮ膜
１３ ＳｉＯ２膜
１４ ＳｉＯＮ膜
１５ フォトレジスト膜
１６ フォトレジスト膜の孔
１７ ＳｉＯＮ膜の孔
１８ ポリイミド膜
１９ フォトレジスト膜
２０ フォトレジスト膜の孔
２１ ポリイミド膜の孔
４０ シリコン基板
４１ ボンディングパッド
４２ ＴｉＮ膜
４３ ＳｉＯ２膜
４４ ＳｉＯＮ膜
４５ フォトレジスト膜
４６ フォトレジスト膜の孔
４７ ＳｉＯＮ膜、ＳｉＯ２膜、ＴｉＮ膜の孔
４８ ポリイミド膜
４９ フォトレジスト膜
５０ フォトレジスト膜の孔
５１ ポリイミド膜の孔
Claims (2)
- ボンディングパッド上のカバー膜およびポリイミド膜に、ボンディング用の孔を有する半導体のパッシベーション方法において、
前記のボンディングパッド上においては、前記のカバー膜の少なくとも一部の層を残して、前記のポリイミド膜の塗布およびエッチングをおこない、
その後に前記のカバー膜の残りの層をエッチングして取り去り、前記のボンディングパッドを露出させることを特徴とする半導体のパッシベーション方法。 - 請求項１記載の半導体のパッシベーション方法において、前記のカバー膜が少なくともＳｉＯＮ膜およびＳｉＯ２膜を含み、前記のカバー膜の中の残す層に少なくともＳｉＯ２膜が含まれることを特徴とする半導体のパッシベーション方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062610A JP2004273768A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003062610A JP2004273768A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004273768A true JP2004273768A (ja) | 2004-09-30 |
Family
ID=33124425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003062610A Pending JP2004273768A (ja) | 2003-03-10 | 2003-03-10 | 半導体のパッシベーション方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004273768A (ja) |
-
2003
- 2003-03-10 JP JP2003062610A patent/JP2004273768A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2005285890A (ja) | 亜鉛酸化物の加工方法 | |
| CN113678230A (zh) | 半导体装置的制造方法 | |
| JP3825314B2 (ja) | 半導体装置の製造方法 | |
| JP2004282034A (ja) | 半導体装置及びその製造方法 | |
| US20040067654A1 (en) | Method of reducing wafer etching defect | |
| JP2004273768A (ja) | 半導体のパッシベーション方法 | |
| US6723250B1 (en) | Method of producing structured wafers | |
| JP2004273769A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
| JP2842405B2 (ja) | 半導体装置の製造方法 | |
| JP2004273767A (ja) | 半導体のパッシベーション構造およびその製造方法 | |
| JP2013175497A (ja) | 貫通孔形成方法、該貫通孔形成方法による貫通孔を有するシリコン基板の製造方法 | |
| JP2009016582A (ja) | パターン形成方法 | |
| JPH03248429A (ja) | 半導体装置の製造方法 | |
| JP4534763B2 (ja) | 半導体素子の製造方法 | |
| JP2007335564A (ja) | リッジ部を有する半導体素子の製造方法 | |
| JP2778127B2 (ja) | 半導体装置の製造方法 | |
| US7071101B1 (en) | Sacrificial TiN arc layer for increased pad etch throughput | |
| JP3132194B2 (ja) | 半導体装置の製造方法 | |
| JP3109506B2 (ja) | パターン形成方法 | |
| JP2770398B2 (ja) | コンタクトホールの形成方法 | |
| JP2001068545A (ja) | 半導体装置の製造方法 | |
| JP2001176962A (ja) | 半導体装置及び製造方法 | |
| JP2006186275A5 (ja) | ||
| JPH04123432A (ja) | 半導体装置の製造方法 | |
| JPH09186142A (ja) | 多層構造を有する半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20050119 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050512 |