JP2004264515A - 電流生成回路、電気光学装置および電子機器 - Google Patents

電流生成回路、電気光学装置および電子機器 Download PDF

Info

Publication number
JP2004264515A
JP2004264515A JP2003054012A JP2003054012A JP2004264515A JP 2004264515 A JP2004264515 A JP 2004264515A JP 2003054012 A JP2003054012 A JP 2003054012A JP 2003054012 A JP2003054012 A JP 2003054012A JP 2004264515 A JP2004264515 A JP 2004264515A
Authority
JP
Japan
Prior art keywords
current
circuit
transistor
electro
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003054012A
Other languages
English (en)
Other versions
JP4066849B2 (ja
Inventor
Toshiyuki Kasai
利幸 河西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2003054012A priority Critical patent/JP4066849B2/ja
Priority to KR1020040004966A priority patent/KR100614478B1/ko
Priority to CNB2004100032329A priority patent/CN100412928C/zh
Priority to TW093102328A priority patent/TWI237804B/zh
Priority to US10/773,334 priority patent/US7310093B2/en
Publication of JP2004264515A publication Critical patent/JP2004264515A/ja
Application granted granted Critical
Publication of JP4066849B2 publication Critical patent/JP4066849B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】回路構成がシンプルで、かつ、電流Ｉ１に対して電流Ｉ２を滑らかな非線形特性とする。
【解決手段】電源電圧ＶＤＤが給電端子Ｎｄに、抵抗値が互いに異なる抵抗４１、４２の一端がそれぞれ接続される。トランジスタ５１のソースは、抵抗４１の他端に接続されるとともに、そのゲートに飽和接続されている。トランジスタ５２のソースは、抵抗４２の他端に接続されるとともに、そのゲートは、トランジスタ５１において飽和接続されたゲートに接続されている。トランジスタ５２に流れる電流Ｉ２は、トランジスタ５１に流れる電流Ｉ１の２乗で示される関数となるので、その特性が滑らかな非線形特性となる。
【選択図】 図４

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば有機ＥＬ（Ｅｌｅｃｔｒｏｎｉｃ Ｌｕｍｉｎｅｓｃｅｎｃｅ）パネルなどの表示パネルの駆動に用いて好適な電流生成回路、電気光学装置および電子機器に関する。
【０００２】
【従来の技術】
近年、有機ＥＬパネルが、次世代の表示パネルとして注目されている。この理由は、液晶パネルにおける液晶素子が単に光の透過量を変化させるものに過ぎないのに対し、有機ＥＬパネルの有機ＥＬ素子はそれ自体が発光する自発光素子であるからである。さらに、有機ＥＬパネルは、液晶パネルよりも視野角が広く、高コントラストであり、応答速度が速いなどの優れた特性を有する。ここで、有機ＥＬ素子は、電圧駆動型の液晶素子とは異なり、いわゆる電流駆動型の素子であるため、駆動に際しては、階調（輝度）に応じた電圧ではなく、電流を生成する必要があり、そのための電流生成型Ｄ／Ａコンバータが考案されている（例えば、特許文献１参照）。
【０００３】
一方で、人間の視覚特性は対数的または指数的な性質を持つことが一般に知られており、階調が線形的に変化していても、人間の目にはそれが線形的に変化している、とは感じられないことがある。こうした事情から、電気光学装置においては対数的または指数的な非線形特性（γ特性）を持たせることにより、人間の見た目としての線形特性を得るといったことがしばしば行われる。こうした一連の処理を称してγ補正と呼ぶことがある。
このγ補正を考慮した場合、有機ＥＬ素子の階調（輝度）を線形的に指示するディジタルデータに対し、非線形特性の電流信号を生成し有機ＥＬ素子に供給することによって、観察者に視認される階調変化が線形的とさせる構成が考えられる。
このような構成としては、例えば、（１）線形特性のディジタルデータを、テーブル等を用いて非線形特性のディジタルデータに変換する、（２）ディジタルデータで表現される階調範囲を複数の領域に分割するとともに、当該分割領域では線形特性として、必要とするγ特性を複数の線形特性を用いて近似的に表現する、といった構成が挙げられる。
【０００４】
【特許文献１】
特開２０００−１２２６０８号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記（１）の構成では回路の複雑化を招き、（２）の構成では滑らかなγ特性が得にくい、といった問題がある。
本発明は、このような事情に鑑みてなされたもので、その目的とするところは、回路構成がシンプルで、かつ、滑らかな非線形特性（γ特性）が得られる電流生成回路、これを用いた電気光学装置および電子機器を提供することにある。
【０００６】
【課題を解決するための手段】
上記目的を達成するために本発明に係る電流生成回路は、電源電圧が給電される電源端子に、その一端がそれぞれ接続されるとともに、その抵抗値が互いに異なる第１および第２の抵抗と、そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第１のトランジスタであって、その第１の端子が前記第１の抵抗の他端に接続されるとともに、その第２の端子と前記ゲートとが共通接続された第１のトランジスタと、そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第２のトランジスタであって、その第１の端子が前記第２の抵抗の他端に接続され、そのゲートが前記第１のトランジスタのゲートに接続された第２のトランジスタとを備え、前記第１のトランジスタに流れる電流に対して、前記第２のトランジスタに流れる電流を非線形化することを特徴とする。本発明によれば、回路構成がシンプルとなるだけでなく、滑らかな非線形特性を得ることが可能となる。
なお、第１および第２の抵抗は、実質的にその抵抗値が異なれば良く、したがって、単に配線幅や配線長を異ならせただけのものであっても良い。また、第１の抵抗の抵抗値がゼロでなければ、第２の抵抗の抵抗値がゼロであっても良い。
【０００７】
また、本発明に係る電流生成回路は、電源電圧が給電される電源端子に、その一端がそれぞれ接続されるとともに、その抵抗値が互いに異なる第１および第２の抵抗であって、少なくとも一方が可変抵抗である第１および第２の抵抗と、そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第１のトランジスタであって、その第１の端子が前記第１の抵抗の他端に接続されるとともに、その第２の端子と前記ゲートとが共通接続された第１のトランジスタと、そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第２のトランジスタであって、その第１の端子が前記第２の抵抗の他端に接続され、そのゲートが前記第１のトランジスタのゲートに接続された第２のトランジスタとを備えることを特徴とする。本発明によれば、回路構成がシンプルとなるだけでなく、滑らかな非線形特性を得ることが可能となる。
ここで、前記第１および第２の抵抗のうち、前記第１の抵抗のみが可変抵抗であることが好ましい。これにより非線形特性を調整することができる。
このような可変抵抗は、所定抵抗値を有する複数の抵抗素子を直列または並列に接続した構成を含むようすることが好ましい。
【０００８】
上記電流生成回路を複数個従属接続するとともに、前段に位置する電流生成回路の第２のトランジスタに流れる電流を、後段に位置する電流生成回路の第１のトランジスタに流すようにしても良い。
一方、ディジタルデータを該データに応じた電流値の電流信号に変換して、該電流信号を前記第１のトランジスタに流すＤ／Ａ変換回路を備えても良い。
【０００９】
上記目的を達成するために本発明に係る電気光学装置は、複数の走査線と複数のデータ線との交差部に配置される画素回路と、前記走査線を選択する走査線駆動回路と、請求項１乃至４のいずれかに記載の電流生成回路を有するとともに、その電流生成回路の第２のトランジスタに流れる電流をデータ線に流すデータ線駆動回路とを備え、一の走査線と一のデータ線との交差部に配置される画素回路は、前記走査線駆動回路によって当該一の走査線が選択されたとき、当該一のデータ線に流れる電流に応じた電荷を蓄積する容量素子と、当該一の走査線の選択が終了したとき、前記容量素子に蓄積された電荷に応じた電流が流れる電気光学素子とを有することを特徴とする。本発明によれば、非線形特性を得るための回路構成がシンプルとなるだけでなく、滑らかな非線形特性を得ることが可能となる。
この電気光学装置において、前記電流生成回路における第１の抵抗または第２の抵抗の抵抗値を、任意に設定する設定回路を備えることが好ましい。
【００１０】
また、本発明に係る電気光学装置は、原色に対応した複数種類の画素回路であって、複数の走査線と複数のデータ線との交差部に、同一原色に対応する画素回路は同一のデータ線を共用するように配置される画素回路と、前記走査線を選択する走査線駆動回路と、請求項３に記載の電流生成回路を原色毎に有するとともに、一の原色に対応する電流生成回路の第２のトランジスタに流れる電流を、その原色に対応するデータ線に流すデータ線駆動回路とを備え、一の走査線と一のデータ線との交差部に配置される画素回路は、前記走査線駆動回路によって当該一の走査線が選択されたとき、当該一のデータ線に流れる電流に応じた電荷を蓄積する容量素子と、当該一の走査線の選択が終了したとき、前記容量素子に蓄積された電荷に応じた電流が流れる電気光学素子とを有することを特徴とする。本発明によれば、非線形特性を得るための回路構成がシンプルとなるだけでなく、滑らかな非線形特性を得ることが可能となる。
この電気光学装置において、前記電流生成回路における第１の抵抗または第２の抵抗の抵抗値を、原色毎に設定する設定回路を備えることが好ましい。これにより非線形特性の調整を原色毎に一括して実行できる。
このような設定回路を備える場合、前記設定回路に対し設定すべき抵抗値を指示する指示回路を有することも好ましい。ここで指示回路としては、例えば検出された温度に応じて抵抗値を指示するものであっても良いし、予め記憶した抵抗値のうち、表示モードに応じたものを読み出して指示しても良い。
【００１１】
また、このような電気光学装置において、前記電気光学素子の階調を規定するディジタルデータを記憶するメモリと、前記メモリからディジタルデータを読み出す制御回路と、前記制御回路によって読み出されたディジタルデータを、該データに応じた電流値の電流信号に変換して、該電流信号を前記電流生成回路の第１のトランジスタに流すＤ／Ａ変換回路とを備える構成としても良い。
なお、電気光学装置における電気光学素子としては、有機エレクトロルミネッセンス素子であることが望ましい。
また、本発明に係る電子機器としては、これらの電気光学装置が実装されたことが望ましい。
【００１２】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態について説明する。図１は、実施形態に係る電流生成回路の構成を示す図である。
この図に示されるように、電流生成回路１０は、例えば画素の階調を線形的に規定するディジタルデータＤｐｉｘを入力して、当該データに対して線形関係の電流を有する電流信号を生成するＤ／Ａ変換回路２０と、この電流信号の電流に対して非線形特性の関係にある電流に変換して出力する非線形化回路４０とを有する。
なお、説明の便宜上、ディジタルデータＤｐｉｘは６ビットとして、十進表記で「０」から「６３」までの６４（２の６乗）段階で階調を規定するものとする。また、本実施形態において、電流生成回路１０は、Ｄ／Ａ変換回路２０と非線形化回路４０とをまとめたものを指すが、非線形化回路４０のみを、（狭義の）電流生成回路と称する場合もある。
【００１３】
電流生成回路１０のうち、まずＤ／Ａ変換回路２０について説明する。図２は、Ｄ／Ａ変換回路２０の構成を示す回路図である。
この図において、スイッチＳｗ０は、ディジタルデータＤｐｉｘの最下位ビットＤ０が‘１’である場合にオンする一方、‘０’である場合にオフするものである。同様に、スイッチＳｗ１〜Ｓｗ５の各々は、ディジタルデータＤｐｉｘの５位ビットＤ１、４位ビットＤ２、３位ビットＤ３、２位ビットＤ４、最上位ビットＤ５がそれぞれ‘１’である場合にオンする一方、それぞれ‘０’である場合にオフするものである。
スイッチＳｗ０〜Ｓｗ５の各一端は、端子Ｎ１に共通接続される一方、スイッチＳｗ０の他端は、トランジスタ３０のドレイン（電極）に接続され、同様に、スイッチＳｗ１〜Ｓｗ５の各他端は、トランジスタ３１〜３５の各ドレインに接続されている。そして、これらトランジスタ３０〜３５のソース（電極）は接地、すなわち、電源電圧の低位側電圧が給電される端子に共通接続されている。
【００１４】
そして、トランジスタ３０〜３５のゲート・ソース電極間には、共通の基準電圧Ｖｒｅｆが印加されている。このため、各トランジスタが飽和領域で動作しているとき、それぞれのソース・ドレイン間に流れる電流は、その利得係数（電流増幅率）βによって定まる。ここで、トランジスタ３０〜３５の利得係数βの比が、１：２：４：８：１６：３２になるように設定すると、端子Ｎ１に流れる電流Ｉｉｎは、各トランジスタに流れる電流の和となるので、図３に示されるような特性となる。
すなわち、電流Ｉｉｎは、ディジタルデータＤｐｉｘが最低値「０」（十進表記）のときにゼロをとってから、ディジタルデータＤｐｉｘが最大値「６３」のときにＩｍａｘとなるまで、直線的に増加する（厳密に言えば、離散的である）。
【００１５】
次に、非線形化回路４０について説明する。図４は、非線形化回路４０の構成を示す回路図である。この図に示されるように、非線形化回路４０は、抵抗４１、４２と、ｐチャネル型トランジスタ５１、５２とを有し、端子Ｎ１に流れる電流Ｉｉｎ（Ｉ１）に対し、電流Ｉｏｕｔ（Ｉ２）を非線形化して、端子Ｎ２に供給するカレントミラー回路である。
ここで、抵抗４１の一端と抵抗４２の一端とは、互いに電源の高位側電圧ＶＤＤが給電される端子Ｎｄに共通接続されている。トランジスタ５１のソースは、抵抗４１の他端に接続される一方、ゲート・ドレイン間が飽和接続されている。また、トランジスタ５２のソースは、抵抗４２の他端に接続される一方、同トランジスタ４２のゲートは、トランジスタ４１において飽和接続されたゲートに接続され、そのドレインが端子Ｎ２に接続されている。
なお、トランジスタ３０〜３５、５１、５２については、この実施形態では、ＦＥＴを想定しているが、バイポーラ型などを用いても良く、その型式に限定はない。
【００１６】
ここで、トランジスタ５１のソース（抵抗４１の他端）における電圧をＶ１とし、トランジスタ５２のソース（抵抗４２の他端）の電圧をＶ２とし、トランジスタ５１のゲート（トランジスタ５２のゲート）の電圧をＶ３とし、トランジスタ５１の利得係数をβ１とし、トランジスタ５２の利得係数をβ２とし、トランジスタ５１、５２のしきい値電圧をＶｔｈとし、抵抗４１の抵抗値をＲ１とし、そして、抵抗４２の抵抗値をＲ２としたとき、飽和領域で動作しているトランジスタに流れる電流がゲート・ソース間電圧の２乗則に従うとすれば、電流Ｉ１およびＩ２は、それぞれ次の式（１）、（２）のように表すことができる。
Ｉ１＝｛β１（Ｖ１−Ｖ３−Ｖｔｈ）２｝／２ ……（１）
Ｉ２＝｛β２（Ｖ２−Ｖ３−Ｖｔｈ）２｝／２ ……（２）
【００１７】
抵抗４１、４２における電圧降下は、それぞれ次の式（３）、（４）のように表すことができる。
Ｉ１・Ｒ１＝ＶＤＤ−Ｖ１ ……（３）
Ｉ２・Ｒ２＝ＶＤＤ−Ｖ２ ……（４）
【００１８】
まず、式（１）より、
（２Ｉ１／β１）１／２＝Ｖ１−Ｖ３−Ｖｔｈ ……（５）
また、式（３）、（４）を用いてＶＤＤの項を消去するとともに、Ｖ１について解くと、次の式（６）が得られる。
Ｖ１＝Ｖ２−Ｉ１・Ｒ１＋Ｉ２・Ｒ２ ……（６）
続いて、式（５）の右辺におけるＶ１に、式（６）で示されるＶ１を代入すると、図６に示されるように式（７）が得られる。次に、式（２）の右辺における括弧の項に、式（７）の左辺を代入して、図７に示されるように整理すると、式（８）が得られる。
そして、この式（８）を、Ｉ２について解くと、図８に示される式（９）が得られる。
【００１９】
図４において、抵抗４１、４２は、その抵抗値が異なれば良く、したがって、配線幅や配線長を異ならせただけのものであっても良い。また、抵抗４１の抵抗値がゼロでなければ、抵抗４２の抵抗値がゼロであっても良い。
そこで、式（９）に示される特性を簡略化して説明するために、端子Ｎｄとトランジスタ５２のソースとの間を短絡して、抵抗４２の抵抗値Ｒ２＝０にすると、式（９）は、図９に示される式（１０）に簡略化される。
式（１０）において、出力電流Ｉ２は、入力電流Ｉ１の２乗の関数で示されるので、その特性をディジタルデータＤｐｉ ｘとの関連において示せば、図５の符号ａで示される通りとなる。ここで、図５は、ディジタルデータＤｐｉｘが最小値の「０」である場合の出力電流Ｉ２を０％とするとともに、ディジタルデータＤｐｉｘが最大値の「６３」である場合の出力電流Ｉ２を１００％として正規化して、相対電流Ｉｏｕｔとして出力電流Ｉ２を表現したものである。
このように本実施形態によれば、出力電流Ｉ２（Ｉｏｕｔ）の特性ａを、ディジタルデータＤｐｉｘに対して滑らかな非線形とすることができる。また、その特性ａも、後述する電気光学装置において理想的と考えられる特性ｂ（γ係数が２．２）に近づけることができる。
【００２０】
ここで、図９の式（１０）において、抵抗４１の抵抗値Ｒ１は、入力電流Ｉ１の係数であるので、抵抗４１を可変抵抗としたとき、
出力電流Ｉ２の変化率を調整することができる。抵抗４１を可変抵抗とする場合には、例えば、図１０（ａ）に示されるように、抵抗４１に替えて、直列に接続された複数の抵抗と、これら抵抗の両端をディジタルデータＤｓの各ビットにしたがってオンオフさせるスイッチとからなる電子ボリュームとしても良い。また、図１０（ｂ）に示されるように、並列に接続された複数の抵抗と、これら抵抗の接続をディジタルデータＤｓの各ビットにしたがってオンオフさせるスイッチとから電子ボリュームを構成しても良い。このような電子ボリュームを用いると、ディジタルデータＤｓにしたがって合成抵抗としてのＲ１が、電流生成回路１０の外部から設定されて、出力電流Ｉ２の変化率を調整することができる。
【００２１】
また、図１１に示されるように、カレントミラー回路を２段以上接続して非線形化回路４０を構成しても良い。
図１１において、抵抗４３の一端は接地される一方、その他端は、ドレイン・ゲート間が飽和接続されたｎチャネル型トランジスタ５３のソースに接続されている。また、トランジスタ５３のドレインは、トランジスタ５２のドレインに接続されている。ｎチャネル型のトランジスタ５４のソースは接地され、そのドレインは端子Ｎ２に接続される一方、そのゲートは、トランジスタ５３のゲート（ドレイン）に接続されている。
このような構成において、電流Ｉ２は、入力電流Ｉ１の２乗の関数で示され、さらに、端子Ｎ２を介しトランジスタ５４に流れる電流Ｉ３は、電流Ｉ２の２乗の関数で示されるので、結局、電流Ｉ３は、入力電流Ｉ１の４乗の関数で示されることになる。したがって、ディジタルデータＤｐｉｘに対する電流Ｉ３（Ｉｏｕｔ）の特性は、図５において符号ｃで示される通りとなり、符号ａの特性と比較して、γ補正の程度をきつくすることができる。
【００２２】
次に、このような電流生成回路を適用した電気光学装置について説明する。図１２は、この電気光学装置の構成を示すブロック図である。
この図に示されるように、電気光学装置１００は、複数ｍ本の走査線１０２と複数ｎ本のデータ線１０４とが互いに直交して（電気的には絶縁されている）延設されるとともに、その交差部に画素回路１１０を備える表示パネル１２０と、走査線１０２の各々を駆動する走査線駆動回路１３０と、データ線１０４の各々を駆動するデータ線駆動回路１４０と、コンピュータなどの外部機器から供給されて、表示すべき画像の画素の階調を画素毎に規定するディジタルデータＤｍｅｍを記憶するためのメモリ１５０と、各部を制御する制御回路１６０と、各部に電源を供給する電源回路１７０とを含む。
なお、この電気光学装置１００においても、ディジタルデータＤｐｉｘを６ビットとして、１画素あたり「０」から「６３」までの６４（２の６乗）階調のいずれかを規定するものとする。
【００２３】
一方、走査線駆動回路１３０は、走査線１０２を１本ずつ順番に選択するための走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを生成するものであり、詳細には、図１３に示されるように、１垂直走査期間（１Ｆ）の最初のタイミングから、１水平走査期間（１Ｈ）に相当する幅のパルスを１行目の走査線１０２に走査信号Ｙ１として供給し、以降、このパルスを順次シフトして、２、３、…、ｍ行目の走査線１０２の各々に走査信号Ｙ２、Ｙ３、…、Ｙｍとして供給する。ここで、一般的にｉ（ｉは、１≦ｉ≦ｍを満たす整数）行目の走査線１０２に供給される走査信号ＹｉがＨレベルになると、当該走査線１０２が選択されたことを意味する。また、走査線駆動回路１３０は、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍにくわえて、その論理レベルを反転した信号を、それぞれ発光制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、…、Ｖｇｍとして生成して、表示パネル１２０に供給するが、発光制御信号を供給する信号線は、図１２においては省略されている。
【００２４】
制御回路１６０は、走査線駆動回路１３０による走査線１０２の選択を制御するとともに、走査線１０２の選択動作に同期させて１列からｎ列までのデータ線１０４に対応するディジタルデータＤｐｉｘ−１〜Ｄｐｉｘ−ｎをメモリ１５０から読み出してデータ線駆動回路１４０に供給する。
データ線駆動回路１４０は、図１４に示されるように、本件の特徴部分である電流生成回路１０をデータ線１０４毎に有する。ここで、一般的にｊ（ｊは、１≦ｊ≦ｎを満たす整数）列目の電流生成回路１０には、選択走査線１０２とｊ列目のデータ線１０４との交差部に対応するディジタルデータＤｐｉｘ−ｊが供給される。この電気光学装置１００において、ｊ列目の電流生成回路１０は、例えば図２に示されるＤ／Ａ変換回路２０と、図１１に示される非線形化回路４０とを組み合わせた構成であり、供給されたディジタルデータＤｐｉｘ−ｊに対して非線形化した電流Ｉｏｕｔを生成するとともに、対応するｊ列目のデータ線１０４に流すものである。例えば、３列目に対応する電流生成回路１０は、選択走査線１０２と３列目のデータ線１０４との交差部に対応するディジタルデータＤｐｉｘ−３のディジタル値に応じた電流Ｉｏｕｔを生成するとともに、３列目のデータ線１０４に流す。
【００２５】
なお、電気光学装置１００における符号１２０、１３０、１４０、１５０、１６０、１７０の各要素は、それぞれが独立した部品により構成される場合や、一部または全部が一体となって構成される場合（例えば、走査線駆動回路１３０およびデータ線駆動回路１４０が一体となって集積化される場合や、表示パネル１２０を除く要素の一部または全部をプログラマブルＩＣチップで構成するとともに、これらの要素の機能を、当該ＩＣチップに書き込まれたプログラムによりソフトウェア的に実現する場合）など、実際には様々な形態で製品化され得る。
【００２６】
次に、電気光学装置１００における画素回路１１０について説明する。図１５は、その構成の一例を示す回路図である。なお、すべての画素回路１１０は、互いに同一構成であるが、ここでは走査信号を一般化して説明するために、ｉ行目の走査線１０２と、ある一列のデータ１０４との交差部分に設けられる画素回路１１０について説明することにする。
この図に示されるように、該走査線１０２と該データ線１０４との交差部分に設けられた画素回路１１０には、４個の薄膜トランジスタ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ、以下「ＴＦＴ」と省略する）１１０２、１１０４、１１０６、１１０８と、容量素子１１２０と、有機ＥＬ素子１１３０とが備えられる。
このうち、ｐチャネル型のＴＦＴ１１０２のソースは、電源における高位側の電圧Ｖｄｄが印加された電源線１０９に接続される一方、そのドレインは、ｎチャネル型ＴＦＴ１１０４のドレイン、ｎチャネル型ＴＦＴ１１０６のドレインおよびｎチャネル型ＴＦＴ１１０８のソースにそれぞれ接続されている。
【００２７】
容量素子１１２０の一端は、上記電源線１０９に接続される一方、その他端は、ＴＦＴ１１０２のゲートおよびＴＦＴ１１０８のドレインにそれぞれ接続されている。ＴＦＴ１１０４のゲートは走査線１０２に接続され、そのソースは、データ線１０４に接続されている。また、ＴＦＴ１１０８のゲートは走査線１０２に接続されている。
一方、ＴＦＴ１１０６のゲートは、発光制御線１０８に接続され、そのソースは、有機ＥＬ素子１１３０の陽極に接続されている。ここで、発光制御線１０８については、走査線駆動回路１３０による発光制御信号Ｖｇｉが供給される。また、有機ＥＬ素子１１３０については、陽極と陰極の間に有機ＥＬ層が挟持されて、順方向電流に応じた輝度にて発光する構成となっている。なお、有機ＥＬ素子１１３０の陰極は、画素回路１１０のすべてにわたって共通の電極であり、電源における低位（基準）電位に接地されている。
【００２８】
このような構成において、ｉ行目の走査線１０２が選択されて、走査信号ＹｉがＨレベルになると、ｎチャネル型ＴＦＴ１１０８が、ソースおよびドレインの間において導通（オン）状態となるので、ＴＦＴ１１０２は、ゲートとドレインとが互いに接続されたダイオードとして機能する。走査線１０２に供給される走査信号ＹｉがＨレベルになると、ｎチャネル型ＴＦＴ１１０４も、ＴＦＴ１１０８と同様に導通状態となるので、結局、電流生成回路１０による電流Ｉｏｕｔが、電源線１０９→ＴＦＴ１１０２→ＴＦＴ１１０４→データ線１０４という経路で流れるとともに、そのときに、ＴＦＴ１１０２のゲートの電位に応じた電荷が容量素子１１２０に蓄積される。
【００２９】
次に、ｉ行目の走査線１０２の選択が終了して非選択となり、走査信号ＹｉがＬレベルになると、ＴＦＴ１１０４、１１０８はともに非導通（オフ）状態となるが、容量素子１１２０における電荷の蓄積状態は変化しないので、ＴＦＴ１１０２のゲートは、電流Ｉｏｕｔが流れたときの電圧に保持されることになる。
また、走査信号ＹｉがＬレベルになると、発光制御信号ＶｇｉがＨレベルとなる。このため、ｎチャネル型のＴＦＴ１１０６がオンするので、ＴＦＴ１１０２のソースおよびドレインの間には、そのゲート電圧に応じた電流が流れる。詳細には、この電流は、電源線１０９→ＴＦＴ１１０２→ＴＦＴ１１０６→有機ＥＬ素子１１３０という経路で流れる。このため、有機ＥＬ素子１１３０は、該電流値に応じた輝度で発光することになる。
【００３０】
ここで、有機ＥＬ素子１１３０に流れる電流値は、ＴＦＴ１１０２のゲート電圧で定まるが、そのゲート電圧は、Ｈレベルの走査信号によって電流Ｉｏｕｔがデータ線１０４に流れたときに、容量素子１１２０によって保持された電圧である。このため、発光制御信号ＶｇｉがＨレベルになったときに、有機ＥＬ素子１１３０に流れる電流は、直前に流れた電流Ｉｏｕｔにほぼ一致する。
したがって、仮に、画素回路１１０のすべてにわたってＴＦＴ１１０２の特性にバラツキが生じても、各画素回路１１０に含まれる有機ＥＬ素子１１３０に対し同じ大きさの電流を供給することができるので、該バラツキに起因する表示ムラを抑えることが可能となる。
【００３１】
ここでは、１個の画素回路１１０についてのみについて説明しているが、ｉ行目の走査線１０２は、ｍ個の画素回路１１０に共用されているので、走査信号ＹｉがＨレベルになると、共用されるｍ個の画素回路１１０においても同様な動作が実行されることになる。
さらに、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍは、図１３に示されるように、順番に排他的にＨレベルとなるので、これによって、すべての画素回路１１０においては、そのＴＦＴ１１０２のゲートは、その有機ＥＬ素子１１３０の階調に応じた電流Ｉｏｕｔが流れたときの電圧に、容量素子１１２０によって保持されることになる。
【００３２】
なお、各トランジスタ１１０２、１１０４、１１０６、１１０８のチャネル型は、必ずしも上述した通りである必要はなく、実際にはｐまたはｎチャネル型を適宜選択することが可能である。
また、データ線駆動回路１４０において、図１１に示される電流生成回路１０を採用した理由は、画素回路１１０において、有機ＥＬ素子１１３０がｐチャネル型のＴＦＴ１１０２によって駆動されるので、データ線１０４を介して画素回路１１０から電流を引き抜く形で、有機ＥＬ素子１１３０電流を流す必要があるためである。
したがって、画素回路１１０を、有機ＥＬ素子１１３０がｎチャネル型のＴＦＴ１１０２が駆動する構成とすれば、図４や図１１に示した電流生成回路１０を採用し、データ線１０４を介して画素回路１１０に電流を供給する形で、有機ＥＬ素子１１３０電流を流す構成としても良い。
一方、電気光学装置１００において、発光制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、…、Ｖｇｍについては、走査信号駆動回路１３０が走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍの論理レベルを反転して供給する構成としたが、別個の回路により供給する構成としても良いし、発光制御信号Ｖｇ１、Ｖｇ２、Ｖｇ３、…、Ｖｇｍのアクティブレベル（Ｈレベル）となる期間を一括して狭める方向に制御する構成としても良い。
【００３３】
ところで、電気光学装置においてカラー表示をする場合、画素回路を、Ｒ（赤）、Ｇ（緑）、Ｂ（青）の３原色に対応させるとともに、これら３つの画素回路によって表示画像の１画素とさせる構成が一般的である。このような構成において、Ｒ、Ｇ、Ｂに対応する有機ＥＬ素子では、色バランスを補正するために、原色毎にγ特性を調整することが必要となる。また、電気光学装置においては、環境（外光強度、温度など）や、信号フォーマット、表示モードなどに応じて、γ特性を事後的に調整・設定することが必要となる場合もある。
【００３４】
そこで、このような必要性に対応した電気光学装置について説明する。図１６は、この電気光学装置の表示パネル１２０におけるＲ、Ｇ、Ｂの画素回路の配列を示す図である。この図に示されるように、Ｒ、Ｇ、Ｂの画素回路１１０は、列方向に（データ線１０４の延設方向に）沿って同色が配列するストライプ配列となっており、同一列に配列する同色の画素回路１１０は、同一のデータ線１０４を共用する構成となっている。
図１７は、この電気光学装置のデータ線駆動回路１４０の構成を示す図である。この図に示されるデータ線駆動回路１４０は、データ線１０４毎に電流生成回路１０を有する点において図１４の構成と共通であるが、データ線１０４がＲ、Ｇ、Ｂに対応するので、電流生成回路１０も、同様にＲ、Ｇ、Ｂに対応することになる。また、この電流生成回路１０は、その非線形化回路４０における抵抗４１が可変となっており、その抵抗値は、例えば図１０（ａ）や図１０（ｂ）に示したような電子ボリュームによって設定される。
【００３５】
指示回路１４１０は、温度を検出する温度センサや、外部光の強度を検出する光センサ、画像信号のフォーマットを判別する判別回路、表示モードを指定するスイッチなどであって、その検出結果や、判別結果、指定内容を示す情報Ｑを設定回路１４２０に供給する。
設定回路１４２０は、情報Ｑに応じたディジタルデータＤｓを、色毎に独立して生成するとともにして、電流生成回路１０の色毎にそれぞれ供給する。ここで、情報Ｑに応じたディジタルデータＤｓを生成する構成としては、例えば情報Ｑを引数とする関数を用いてディジタルデータＤｓを演算する構成や、予めプリセットされたテーブルを用いて情報ＱをディジタルデータＤｓに変換する構成など、種々想定される。
このような電気光学装置によれば、電流生成回路１０における非線形特性を、環境、モード等に応じてＲ、Ｇ、Ｂ毎に一括して適切に調整することができる。
なお、環境、モード等に応じた調整をＲ、Ｇ、Ｂ毎に個別設定する必要がなければ、図１８に示すようにディジタルデータＤｓを共通化してもよい。これにより、図１７の構成に比べて回路の簡素化がはかれる。
【００３６】
なお、図１４や図１７に示したデータ線駆動回路１４０は、データ線１０４毎に電流生成回路１０を有する構成であったが、例えば、図１９に示されるような構成としても良い。すなわち、この構成では、シフトレジスタ１４３０によって１水平走査期間中おいて順番にデータ線１０４の１本ずつが選択される一方、選択されたデータ線１０４に、電流生成回路１０によって生成された電流が流される構成である（点順次型）。
このような点順次型構成においても、カラー表示するとともに、図１７の指示回路１４１０や設定回路１４２０を設けても良い。
【００３７】
以上説明した電気光学装置１００は、本件の特徴部分である電流生成回路１０を、有機ＥＬパネルのデータ線駆動回路に適用したものであったが、当該電流生成回路については、有機ＥＬパネル以外の表示パネル、例えば、ＦＥＤ（Ｆｉｅｌｄ Ｅｍｉｓｓｉｏｎ Ｄｉｓｐｌａｙ）などの他の様々な表示パネルにも適用することができる。
【００３８】
次に、電気光学装置１００を適用した電子機器のいくつかの事例について説明する。
図２０は、この電気光学装置１００を適用したモバイル型のパーソナルコンピュータの構成を示す斜視図である。この図において、パーソナルコンピュータ２１００は、キーボード２１０２を備えた本体２１０４と、表示ユニットとしての電気光学装置１００とを備えている。
【００３９】
また、図２１は、前述の電気光学装置１００を適用した携帯電話機の構成を示す斜視図である。この図において、携帯電話機２２００は、複数の操作ボタン２２０２のほか、受話口２２０４、送話口２２０６とともに、前述の電気光学装置１００を備えている。
【００４０】
図２２は、前述の電気光学装置１００をファインダに適用したディジタルスチルカメラの構成を示す斜視図である。銀塩カメラは、被写体の光像によってフィルムを感光させるのに対し、ディジタルスチルカメラ２３００は、被写体の光像をＣＣＤ（Ｃｈａｒｇｅ Ｃｏｕｐｌｅｄ Ｄｅｖｉｃｅ）などの撮像素子により光電変換して撮像信号を生成・記憶するものである。ここで、ディジタルスチルカメラ２３００における本体２３０２の背面には、上述した電気光学装置１００が設けられている。この電気光学装置１００は、撮像信号に基づいて表示を行うので、被写体を表示するファインダとして機能することになる。また、本体２３０２の前面側（図２２においては裏面側）には、光学レンズやＣＣＤなどを含んだ受光ユニット２３０４が設けられている。
【００４１】
撮影者が電気光学装置１００に表示された被写体像を確認して、シャッタボタン２３０６を押下すると、その時点におけるＣＣＤの撮像信号が、回路基板２３０８のメモリに転送・記憶される。
また、このディジタルスチルカメラ２３００にあって、ケース２３０２の側面には、外部表示を行うためのビデオ信号出力端子２３１２と、データ通信用の入出力端子２３１４とが設けられている。
【００４２】
なお、電気光学装置１００が適用される電子機器としては、図２０に示されるパーソナルコンピュータや、図２１に示される携帯電話機、図２２に示されるディジタルスチルカメラの他にも、液晶テレビや、ビューファインダ型、モニタ直視型のビデオテープレコーダ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種電子機器の表示部として、前述した電気光学装置１００が適用可能であることは言うまでもない。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電流生成回路の構成を示す図である。
【図２】同電流生成回路におけるＤ／Ａ変換回路の構成を示す図である。
【図３】同Ｄ／Ａ変換回路の入出力特性を示す図である。
【図４】同電流生成回路における非線形化回路の構成を示す図である。
【図５】同電流生成回路の入出力特性を示す図である。
【図６】同電流生成回路の特性を説明するための式を示す図である。
【図７】同電流生成回路の特性を説明するための式を示す図である。
【図８】同電流生成回路の特性を説明するための式を示す図である。
【図９】同電流生成回路の特性を説明するための式を示す図である。
【図１０】同電流生成回路の応用例を示す図である。
【図１１】同電流生成回路の応用例を示す図である。
【図１２】同電流生成回路を適用した電気光学装置を示す図である。
【図１３】同電気光学装置の走査線駆動回路の動作説明図である。
【図１４】同電気光学装置のデータ線駆動回路を示す図である。
【図１５】同電気光学装置の画素回路を示す図である。
【図１６】同カラー表示をする場合の画素回路の配列を示す図である。
【図１７】同データ線駆動回路の応用例を示す図である。
【図１８】同データ線駆動回路の応用例を示す図である。
【図１９】同データ線駆動回路の応用例を示す図である。
【図２０】同電気光学装置を用いたパソコンを示す図である。
【図２１】同電気光学装置を用いた携帯電話機を示す図である。
【図２２】同電気光学装置を用いたディジタルスチルカメラを示す図である。
【符号の説明】
１０…電流生成回路、２０…Ｄ／Ａ変換回路、４０…非線形化回路、４１…抵抗（第１の抵抗）、４２…抵抗（第２の抵抗）、５１…トランジスタ（第１のトランジスタ）、５２…トランジスタ（第２のトランジスタ）、１００…電気光学装置、１０２…走査線、１０４…データ線、１１０…画素回路、１２０…表示パネル、１３０…走査線駆動回路、１４０…データ線駆動回路、１５０…メモリ、１６０…制御回路、１１２０…容量素子、１１３０…有機ＥＬ素子、２１００…パーソナルコンピュータ、２２００…携帯電話機、２３００…ディジタルスチルカメラ。

Claims (15)

  1. 電源電圧が給電される電源端子に、その一端がそれぞれ接続されるとともに、その抵抗値が互いに異なる第１および第２の抵抗と、
    そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第１のトランジスタであって、その第１の端子が前記第１の抵抗の他端に接続されるとともに、その第２の端子と前記ゲートとが共通接続された第１のトランジスタと、
    そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第２のトランジスタであって、その第１の端子が前記第２の抵抗の他端に接続され、そのゲートが前記第１のトランジスタのゲートに接続された第２のトランジスタと
    を備え、
    前記第１のトランジスタに流れる電流に対して、前記第２のトランジスタに流れる電流を非線形化する
    ことを特徴とする電流生成回路。
  2. 電源電圧が給電される電源端子に、その一端がそれぞれ接続されるとともに、その抵抗値が互いに異なる第１および第２の抵抗であって、少なくとも一方が可変抵抗である第１および第２の抵抗と、
    そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第１のトランジスタであって、その第１の端子が前記第１の抵抗の他端に接続されるとともに、その第２の端子と前記ゲートとが共通接続された第１のトランジスタと、
    そのゲートの電圧に応じた電流を、その第１の端子および第２の端子間に流す第２のトランジスタであって、その第１の端子が前記第２の抵抗の他端に接続され、そのゲートが前記第１のトランジスタのゲートに接続された第２のトランジスタと
    を備えることを特徴とする電流生成回路。
  3. 前記第１および第２の抵抗のうち、前記第１の抵抗のみが可変抵抗である
    ことを特徴とする請求項２に記載の電流生成回路。
  4. 前記可変抵抗は、所定抵抗値を有する複数の抵抗素子を直列に接続した構成を含むことを特徴とする請求項２または３に記載された電流生成回路。
  5. 前記可変抵抗は、所定抵抗値を有する複数の抵抗素子を並列に接続した構成を含むことを特徴とする請求項２または３に記載された電流生成回路。
  6. 請求項１または２に記載された電流生成回路を複数個従属接続するとともに、
    前段に位置する電流生成回路の第２のトランジスタに流れる電流を、後段に位置する電流生成回路の第１のトランジスタに流す
    ことを特徴とする電流生成回路。
  7. ディジタルデータを該データに応じた電流値の電流信号に変換して、該電流信号を前記第１のトランジスタに流すＤ／Ａ変換回路
    を備えることを特徴とする請求項１または２に記載された電流生成回路。
  8. 複数の走査線と複数のデータ線との交差部に配置される画素回路と、
    前記走査線を選択する走査線駆動回路と、
    請求項１乃至７のいずれかに記載の電流生成回路を有するとともに、その電流生成回路の第２のトランジスタに流れる電流をデータ線に流すデータ線駆動回路とを備え、
    一の走査線と一のデータ線との交差部に配置される画素回路は、
    前記走査線駆動回路によって当該一の走査線が選択されたとき、当該一のデータ線に流れる電流に応じた電荷を蓄積する容量素子と、
    当該一の走査線の選択が終了したとき、前記容量素子に蓄積された電荷に応じた電流が流れる電気光学素子と
    を有することを特徴とする電気光学装置。
  9. 原色に対応した複数種類の画素回路であって、複数の走査線と複数のデータ線との交差部に、同一原色に対応する画素回路は同一のデータ線を共用するように配置される画素回路と、
    前記走査線を選択する走査線駆動回路と、
    請求項３に記載の電流生成回路を原色毎に有するとともに、一の原色に対応する電流生成回路の第２のトランジスタに流れる電流を、その原色に対応するデータ線に流すデータ線駆動回路とを備え、
    一の走査線と一のデータ線との交差部に配置される画素回路は、
    前記走査線駆動回路によって当該一の走査線が選択されたとき、当該一のデータ線に流れる電流に応じた電荷を蓄積する容量素子と、
    当該一の走査線の選択が終了したとき、前記容量素子に蓄積された電荷に応じた電流が流れる電気光学素子と
    を有することを特徴とする電気光学装置。
  10. 前記電流生成回路における第１の抵抗または第２の抵抗の抵抗値を、任意に設定する設定回路を備える
    ことを特徴とする請求項８に記載の電気光学装置。
  11. 前記電流生成回路における第１の抵抗または第２の抵抗の抵抗値を、原色毎に設定する設定回路を備える
    ことを特徴とする請求項９に記載の電気光学装置。
  12. 前記設定回路に対し設定すべき抵抗値を指示する指示回路を有する
    ことを特徴とする請求項１０または１１に記載の電気光学装置。
  13. 前記電気光学素子の階調を規定するディジタルデータを記憶するメモリと、
    前記メモリからディジタルデータを読み出す制御回路と、
    前記制御回路によって読み出されたディジタルデータを、該データに応じた電流値の電流信号に変換して、該電流信号を前記電流生成回路の第１のトランジスタに流すＤ／Ａ変換回路とを備える
    ことを特徴とする請求項８または９に記載の電気光学装置。
  14. 前記電気光学素子は、
    有機エレクトロルミネッセンス素子である
    ことを特徴とする請求項８乃至１３のいずれかに記載の電気光学装置。
  15. 請求項８乃至１４のいずれかに記載の電気光学装置が実装された
    ことを特徴とする電子機器。
JP2003054012A 2003-02-28 2003-02-28 電流生成回路、電気光学装置および電子機器 Expired - Fee Related JP4066849B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2003054012A JP4066849B2 (ja) 2003-02-28 2003-02-28 電流生成回路、電気光学装置および電子機器
KR1020040004966A KR100614478B1 (ko) 2003-02-28 2004-01-27 전류 생성 회로, 전기 광학 장치 및 전자 기기
CNB2004100032329A CN100412928C (zh) 2003-02-28 2004-02-02 电流生成电路、电光学装置及电子机器
TW093102328A TWI237804B (en) 2003-02-28 2004-02-02 Current generating circuit, optoelectronic apparatus, and electronic machine
US10/773,334 US7310093B2 (en) 2003-02-28 2004-02-09 Current generating circuit, electro-optical apparatus, and electronic unit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003054012A JP4066849B2 (ja) 2003-02-28 2003-02-28 電流生成回路、電気光学装置および電子機器

Publications (2)

Publication Number Publication Date
JP2004264515A true JP2004264515A (ja) 2004-09-24
JP4066849B2 JP4066849B2 (ja) 2008-03-26

Family

ID=33118469

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003054012A Expired - Fee Related JP4066849B2 (ja) 2003-02-28 2003-02-28 電流生成回路、電気光学装置および電子機器

Country Status (5)

Country Link
US (1) US7310093B2 (ja)
JP (1) JP4066849B2 (ja)
KR (1) KR100614478B1 (ja)
CN (1) CN100412928C (ja)
TW (1) TWI237804B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI413103B (zh) * 2010-08-19 2013-10-21 Au Optronics Corp 記憶體電路、畫素電路、及相關資料存取方法
US9666137B2 (en) * 2010-10-25 2017-05-30 Apple Inc. OLED driving technique
JP2016063118A (ja) * 2014-09-19 2016-04-25 株式会社東芝 撮像素子、撮像装置および半導体装置
CN113658547B (zh) * 2021-08-03 2023-03-07 武汉天马微电子有限公司 一种显示面板及显示装置
CN115357091B (zh) * 2022-08-26 2024-05-03 南京大学 适用于动态显示芯片的电流调节方法和系统

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5646310A (en) * 1979-09-21 1981-04-27 Pioneer Electronic Corp Amplifying circuit
NL8103813A (nl) * 1981-08-14 1983-03-01 Philips Nv Stroomstabilisatieschakeling.
JPH01220580A (ja) 1988-02-26 1989-09-04 Toshiba Corp ガンマ補正回路
JPH01303807A (ja) 1988-06-01 1989-12-07 Hitachi Ltd ベキ乗回路
JPH05291834A (ja) * 1992-04-09 1993-11-05 Pioneer Electron Corp 電力増幅器
US5714968A (en) * 1994-08-09 1998-02-03 Nec Corporation Current-dependent light-emitting element drive circuit for use in active matrix display device
JPH09319323A (ja) * 1996-05-28 1997-12-12 Toshiba Microelectron Corp 定電流駆動回路
JPH10107565A (ja) * 1996-09-30 1998-04-24 Sanyo Electric Co Ltd トランジスタ回路
CN1187722A (zh) * 1996-12-26 1998-07-15 冲电气工业株式会社 光通信装置,其节能方法及使用方法,和光通信系统
JP3719800B2 (ja) * 1996-12-26 2005-11-24 沖電気工業株式会社 光通信装置および光通信システム
US5786808A (en) * 1997-04-17 1998-07-28 Vlsi Technology, Inc. Digital positioning joystick system and method therefor
JPH11513A (ja) * 1997-06-11 1999-01-06 Koden:Kk エアコン用空気清浄フイルター
JP3039454B2 (ja) * 1997-06-23 2000-05-08 日本電気株式会社 基準電圧発生回路
JP3436342B2 (ja) * 1998-01-30 2003-08-11 株式会社山武 高周波発振型近接スイッチ装置
US6181142B1 (en) * 1998-07-21 2001-01-30 Ade Corporation Nonlinear current mirror for loop-gain control
JP4138102B2 (ja) 1998-10-13 2008-08-20 セイコーエプソン株式会社 表示装置及び電子機器
KR100344810B1 (ko) * 2000-07-26 2002-07-20 엘지전자주식회사 고전압소자를 이용한 전류구동회로
JP2004517535A (ja) * 2000-12-22 2004-06-10 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ 画像表示装置のレベルシフタ
JP4089340B2 (ja) * 2001-08-02 2008-05-28 セイコーエプソン株式会社 電子装置、電気光学装置及び電子機器
US6756738B2 (en) * 2002-02-12 2004-06-29 Rohm Co., Ltd. Organic EL drive circuit and organic EL display device using the same
JP3868836B2 (ja) 2002-03-27 2007-01-17 ローム株式会社 有機ｅｌ駆動回路および有機ｅｌ表示装置

Also Published As

Publication number Publication date
CN1525427A (zh) 2004-09-01
KR100614478B1 (ko) 2006-08-22
TWI237804B (en) 2005-08-11
KR20040077456A (ko) 2004-09-04
JP4066849B2 (ja) 2008-03-26
US20040222986A1 (en) 2004-11-11
TW200423004A (en) 2004-11-01
CN100412928C (zh) 2008-08-20
US7310093B2 (en) 2007-12-18

Similar Documents

Publication Publication Date Title
JP4270322B2 (ja) 画素へのプログラミング電流の供給
US7088311B2 (en) Current generating circuit, semiconductor integrated circuit, electro-optical device, and electronic apparatus
US7872618B2 (en) Control circuit for electronic devices, electronic circuit, electro-optical apparatus, driving method for electro-optical apparatus, electronic system, and control method for electronic devices
JP3912313B2 (ja) 画素回路、電気光学装置および電子機器
US7542031B2 (en) Current supply circuit, current supply device, voltage supply circuit, voltage supply device, electro-optical device, and electronic apparatus
JP4626660B2 (ja) 電気光学装置、電子機器、及び電気光学装置の駆動方法
US20040155873A1 (en) Electronic circuit, electro-optical device, method of driving electro-optical device, and electronic apparatus
JP2003233347A (ja) 画素へのプログラミング電流の供給
JP4066849B2 (ja) 電流生成回路、電気光学装置および電子機器
JP2005234037A (ja) 電気光学装置、その駆動回路および駆動方法、ならびに電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070206

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20070403

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070405

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070918

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071113

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20071122

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071231

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4066849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110118

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120118

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130118

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140118

Year of fee payment: 6

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees