JP2004258671A - 液晶装置及び投写型表示装置 - Google Patents

Abstract

【課題】 液晶装置及びそれを用いた投写型表示装置において、偏光板等に反射した光の影響による画素スイッチング用ＴＦＴのリーク電流を抑え、画素スイッチング用ＴＦＴの特性の安定化を図ること。
【解決手段】 液晶装置１００の液晶装置用基板３００において、薄膜トランジスタのチャネル部分を遮光し、周辺見切り遮光膜の領域下まで延設される支線と、周辺見切り遮光膜の領域下で表示領域の辺に沿うように形成され支線と電気的に接続される幹線とを有する遮光性の容量配線７と、容量配線に電気的に接続された定電位配線８とを備える。
【選択図】 図２２

Description

本発明は液晶装置及び投写型表示装置に関するものである。さらに詳しくは、薄膜トランジスタ（以下、ＴＦＴと称す。）を画素スイッチング用素子として用いた液晶装置における遮光構造に関するものである。

従来、アクティブマトリクス駆動方式の液晶装置としては、ガラス基板上にマトリクス状に画素電極を形成するとともに、各画素電極に対応してアモルファスシリコン膜やポリシリコン膜を半導体層とした画素スイッチング用ＴＦＴを形成し、各画素電極にＴＦＴを介して電圧を印加して、液晶を駆動する構成が実用化されている。画素スイッチング用にポリシリコンＴＦＴを用いた液晶装置は、画面表示部を駆動、制御するためのシフトレジスタ回路等の周辺駆動回路を構成する駆動回路用のＴＦＴを画素スイッチング用ＴＦＴとほぼ同一工程で形成することが可能なため、高集積化に適しているとして注目されている。

アクティブマトリクス駆動方式の液晶装置にあっては、表示の高精細化を図ることを目的に対向基板にブラックマトリクス（あるいはブラックストライプ）と呼ばれるクロム膜あるいはアルミニウム膜等で形成した遮光膜が形成されている。また、この遮光膜を画素スイッチング用ＴＦＴと重なるように形成し、対向基板側から入射される光が画素スイッチング用ＴＦＴのチャネル領域及びその接合領域に光が届いて画素スイッチング用ＴＦＴにリーク電流が流れないような構成をとっている。

しかしながら、光によるリーク電流は、対向基板側からの入射光のみならず、液晶装置用基板の裏面側に配置された偏光板等で反射した光が画素スイッチング用ＴＦＴのチャネル領域に照射されることが原因で流れることがある。

このような反射光（戻り光）によるリーク電流を防止する方法として、特許文献１には、画素スイッチング用ＴＦＴのチャネル領域の下層側にも遮光膜を設ける発明が提案されている。

特公平３−５２６１１号公報

しかし、それに開示の発明では当該遮光膜の電位が固定されていないため、当該ＴＦＴの半導体層と遮光膜との間の寄生容量によってＴＦＴ特性が変動したり劣化するという問題点がある。

一方、周辺駆動回路は画素数の増加や液晶装置を内蔵する電子機器の小型化に伴って、ますます高集積化が望まれている。特に、周辺駆動回路を同一基板内に内蔵した液晶装置では、回路の高集積化を図る技術としてアルミニウム等の金属膜を絶縁膜を介して多層に形成して配線する多層配線技術が用いられているが、多層配線構成にするほど製造プロセスの工程数が増加し、製造コストが高くなるという問題点がある。

また、アクティブマトリクス駆動方式の液晶装置の動作周波数の高速化に伴い、ＴＦＴ特性の向上を図るためにＳＯＩ技術やレーザーアニールによる再結晶化技術等を採用して半導体膜の高品質化を図る試みが成されているが、このような方法によるＴＦＴの特性向上は、特性のばらつきが大きく、かつ、製造工程が複雑になるといった問題点がある。

そこで、本発明の目的は、液晶装置及びそれを用いた投写型表示装置において、偏光板等で反射した光の影響による画素スイッチング用のＴＦＴのリーク電流を抑制し、画素スイッチング用ＴＦＴの特性の安定化を図ることができる技術を提供することにある。

上記課題を解決するため、本発明は、複数のデータ線及び複数の走査線によって画素がマトリクス状に構成された表示領域と、該表示領域より外周側で前記データ線及び前記走査線の少なくとも一方に接続された周辺駆動回路と、前記データ線及び走査線に対応して設けられた複数の薄膜トランジスタとを具備する液晶装置用基板と、該液晶装置用基板と対向基板との間に挟まれた液晶と、前記液晶装置用基板と前記対向基板とを貼り合せるシール材とを有する液晶装置において、前記表示領域の外側縁に沿って形成され、前記表示領域を規定する周辺見切り用の遮光膜と、前記薄膜トランジスタのチャネル部分を遮光し、前記周辺見切り用の遮光膜の領域下まで延設される支線と、前記周辺見切り用の遮光膜の領域下で前記表示領域の辺に沿うように形成され前記支線と電気的に接続される幹線とを有する遮光性の容量配線と、前記容量配線に電気的に接続された定電位配線とを備えることを特徴とする。

本発明に係る液晶装置では、データ線及び走査線に接続された薄膜トランジスタ、即ち画素スイッチング用ＴＦＴのチャネル領域に重なるように遮光性の容量配線が形成されているので、光が画素スイッチング用ＴＦＴのチャネル領域に届かない。それ故、画素スイッチング用ＴＦＴには、液晶装置用基板の裏面側からの反射光に起因するリーク電流が発生しない。

また、本発明に係る液晶装置は、前記支線は、前記走査線及び前記データ線に沿って延設されているとよい。

また、本発明に係る液晶装置は、前記容量配線と前記薄膜トランジスタのドレイン領域とで蓄積容量を構成するとよい。

また、本発明に係る液晶装置は、前記周辺見切り遮光膜は、前記シール材の内側の領域で、かつ前記表示領域の外側縁に沿って形成されるとよい。

また、本発明に係る液晶装置は、ＴＦＴの光に起因するリーク電流を抑えてあるので、強い光の照射を受ける投写型表示装置のライトバルブとして用いることが好ましい。このような投写型表示装置では、本発明に係る液晶装置によって光源からの光を変調し、該変調した光を投写光学手段によって拡大投写する。

添付図面を参照して、本発明の実施の形態について説明する。

（液晶装置の基本的な構成）
図１及び図２はそれぞれ、本発明を適用した液晶装置の平面図、及びそのＨ−Ｈ′線における断面図である。

これらの図に示すように、液晶装置１００は、後述する画素がマトリクス状に形成された矩形の表示領域６１（画面表示領域）、この表示領域６１の外側領域に形成されたデータ線駆動回路１０３（周辺駆動回路）、及び表示領域６１の両側に形成された一対の走査線駆動回路１０４（周辺駆動回路）を備える液晶装置用基板３００と、この液晶装置用基板３００に対向配置された対向基板３１とから概略構成されている。液晶装置用基板３００には、後述する各画素１０５毎にＩＴＯ膜（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）からなる画素電極１４が形成されている。対向基板３１には、略全面に対向電極３２が形成され、かつ、各画素１０５に対応してブラックマトリクス６が形成されている。対向基板３１は、ガラスやネオセラム、あるいは石英といった透明基板上にＩＴＯ膜等の透明導電膜からなる対向電極３２が形成されている。さらに、対向基板３１には、液晶装置１００をモジュールとして組立た際に光が漏れないように表示領域６１の外側縁に沿って周辺見切り用の遮光膜６０（表示画面見切り用の遮光膜）が形成されている。

対向基板３１と液晶装置用基板３００とは、表示領域６１の外側で周辺見切り用の遮光膜６０の外周縁に沿って形成されたギャップ材含有のシール材２００によって所定のセルギャップを隔てて貼り合わされ、このシール材２００の内側領域に液晶１０８が封入されている。シール材２００は、表示領域６１とデータ線駆動回路１０３との間では後述するデータ線の上で封止を行い、表示領域６１と走査線駆動回路１０４との間では後述する走査線の上で封止を行う。シール材２００は部分的に途切れており、この途切れ部分によって液晶注入口２４１が構成されている。従って、液晶装置１００では、対向基板３１と液晶装置用基板３００とを貼り合わせた後、シール材２００の内側領域を減圧状態にして、液晶注入口２４１から液晶１０８を減圧注入し、液晶１０８を封入した後には、液晶注入口２４１は封止剤２４２で塞がれる。

シール材２００としてはエポキシ樹脂や各種の紫外線硬化樹脂などが用いられ、それにはグラスファイバーやガラスビーズなどからなるギャップ材が配合されている。液晶１０８としては周知のＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）型液晶等が用いられる。液晶１０８として、高分子中に微小粒として分散させた高分子分散型液晶を用いれば、配向膜も偏光板も不要になるため、光利用効率が高くなり、明るいアクティブマトリクス型の液晶装置１００を提供できる。さらに、画素電極１４については、ＩＴＯ膜に代えてアルミニウム膜等の非透過で反射率の高い金属膜を用いれば、液晶装置１００を反射型の液晶装置として構成できる。この反射型の液晶装置１００の場合には、電圧無印加状態で液晶分子がほぼ垂直配向されたＳＨ（Ｓｕｐｅｒ Ｈｏｍｅｏｔｒｏｐｉｃ）型液晶などを用いることができる。さらに、その他の液晶を用いてもよいことは言うまでもない。

本形態において、対向基板３１は液晶装置用基板３００よりも小さいので、液晶装置用基板３００は、周辺駆動回路が対向基板３１の外周縁よりはみ出た状態で貼り合わされる。従って、走査線駆動回路１０４及びデータ線駆動回路１０３は対向基板３１の外側に位置しており、対向基板３１とは対向していないので、ポリイミド等の配向膜や液晶が直流成分によって劣化するのを防ぐことができる。シール材２００は、対向基板３１からみれば基板外周縁に沿って形成されているが、液晶装置用基板３００からみれば内側に形成されている。液晶装置用基板３００には、対向基板３１より外側の部分に多数の実装端子１０７が形成され、ワイヤボンディング、あるいはＡＣＦ（Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕｃｔｉｖｅ Ｆｉｌｍ）圧着等の方法によりフレキシブルプリント配線基板が接続される。

（液晶装置用基板及び表示領域の基本的な構成）
図３は、本形態の液晶装置１００に用いられる駆動回路内蔵型の液晶装置用基板３００のブロック図である。なお、図３には、液晶装置用基板３００の基本的な構成要素が分かりやすいように、後述する液晶装置用基板３００側の第１の遮光膜についての図示を省略してある。

図３からわかるように、液晶装置用基板３００の表示領域６１では、基板１０の上に複数の走査線２と複数のデータ線３とによって複数の画素１０５がマトリクス状に構成されている。各画素１０５の詳細なブロック図と構成図を図４（Ａ）と（Ｂ）に示されている。図４（Ａ）、（Ｂ）に示されるように、画素１０５には、走査線２及びデータ線３に接続する画素スイッチング用ＴＦＴ１０２が形成されている。このＴＦＴ１０２に接続される画素電極と対向基板３１の対向電極３２との間に液晶１０８を挟んで液晶セルＣＥが構成されている。液晶セルＣＥに対しては、走査線２と同時形成した容量配線１８を利用して蓄積容量ＣＡＰが構成されている。すなわち、本形態では、画素スイッチング用のＴＦＴ１０２を構成する半導体層１のうち、ドレイン領域を拡張し、この拡張領域を蓄積容量ＣＡＰの第１電極とし、走査線２と同時形成した容量配線１８を第２電極とし、第１及び第２電極との間に形成されたゲート絶縁膜を誘電膜として蓄積容量ＣＡＰが構成されている。

ここで、容量配線１８を形成した領域は、横方向の電界等の影響を受けて液晶のディスクリネーションが発生して画面表示品位の劣化を引き起こす領域であり、この領域には、対向基板３１のブラックマトリクス６（図２参照。）を重ねて遮光していた。しかるに、本形態では、このようなデッドスペースとなるべき領域に容量配線１８を配置することにより、画素１０５において光が透過可能な面積を無駄にすることなく、フリッカーやクロストーク等の発生を防止している。
それ故、本形態の液晶装置１００では、高品位な表示を行なうことができる。

また、本形態では、第１の遮光膜７に定電位を供給するための、例えば走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹを供給するデータ線３と同一のアルミニウム膜等で形成された定電位配線８を利用して、走査線２と同一のポリシリコン膜等で形成された容量配線１８をコンタクトホール５において電気的に接続しても良い。コンタクトホール５は、データ線３と高濃度ソース領域１ａを接続するためのコンタクトホールと同一工程で形成できる。このような構成にすれば、第１の遮光膜７と容量配線１８へ定電位を供給する定電位配線８を共用できるため、それぞれに専用配線を設ける必要がなくなり、少ない面積で有効にレイアウトできる。また、周辺駆動回路の電源や対向基板に対向電極電位を供給するための定電位配線を代用するため、専用の実装端子１０７及び引き回し配線２８が必要なくなる。従って、実装端子の削減やスペースの有効利用が図れるため、特に液晶装置が小型化するほど有利になる。

なお、図示を省略するが、蓄積容量ＣＡＰについては、画素スイッチング用のＴＦＴ１０２を構成する半導体膜のドレイン領域を延設し、それを前段の走査線２とゲート絶縁膜を介して重ねることによって構成することも可能である。
液晶装置用基板３００では、データ線駆動回路１０３の側の辺部分には定電源ＶＤＤＸ、ＶＳＳＸ、ＶＤＤＹ、ＶＳＳＹ、変調画像信号ＶＩＤ１〜ＶＩＤ６、各種信号（走査線シフトレジスタ回路２３１のスタート信号ＤＹ、クロック信号ＣＬＹ、その反転クロック信号ＣＬＹＢ、データ線シフトレジスタ回路２２１のスタート信号ＤＸ、クロック信号ＣＬＸ、及びその反転クロック信号ＣＬＸＢ）などが入力される多数の実装端子１０７が構成されている。実装端子１０７は、アルミニウム膜等の金属膜、金属シリサイド膜、あるいはＩＴＯ膜等の導電膜から構成されている。これらの実装端子１０７からは、走査線駆動回路１０４及びデータ線駆動回路１０３を駆動するための複数の信号配線２８がシール材２００より基板外周側を通ってそれぞれ引き回されている。これらの信号配線２８は、データ線３と同時形成されたアルミニウム膜等の低抵抗な金属膜や金属シリサイド膜からなり、静電気対策等で抵抗を付加する場合は、第２層間絶縁膜１３にコンタクトホールを開孔して、走査線と同一工程で同一材料で形成されたポリシリコン膜とコンタクトホールで電気的に接続するようにしても良い。なお、実装端子１０７から外部入力される対向電極電位ＬＣＣＯＭを液晶装置用基板３００から対向基板３１に供給するために、液晶装置用基板３００には上下導通用端子１０６が形成されている。この上下導通用端子１０６に所定の径を有する上下導通材を介在させて液晶装置用基板３００と対向基板３１とを貼り合わせれば、液晶装置用基板３００側から対向基板３１の対向電極３２に対して対向電極電位ＬＣＣＯＭを印加することができる。

液晶装置用基板３００において、データ線駆動回路１０３の側には、データ線シフトレジスタ回路２２１、データ線バッファ回路２２２、データ線シフトレジスタ回路２２１からデータ線バッファ回路２２２を介して出力された信号に基づいて動作するＴＦＴからなるアナログスイッチを備えるデータサンプリング回路１０１、及び６相に展開された各変調画像信号ＶＩＤ１〜ＶＩＤ６に対応する６本の画像信号線２２５が構成されている。

データ線駆動回路１０３のデータ線シフトレジスタ回路２２１は、たとえば、共通のスタート信号ＤＸが各系列毎に入力される複数系列で構成してもよい。このように、データ線シフトレジスタ回路２２１を多系列で構成すれば、クロック信号ＣＬＸ、及びその反転クロック信号ＣＬＸＢの転送周波数を低くできるので、回路負荷を低減することができる。データ線シフトレジスタ回路２２１には、実装端子１０７を介して外部からスタート信号ＤＸが供給されるとともに、各段のフリップフロップ（図示せず。）には、クロック信号ＣＬＸ、及びその反転クロック信号ＣＬＸＢが供給される。従って、データ線シフトレジスタ回路２２１では、スタート信号ＤＸが入力された以降、クロック信号ＣＬＸ、及びその反転クロック信号ＣＬＸＢの立ち上がりエッジに同期して、シフト信号（データサンプリング回路１０１のアナログスイッチを駆動するためのサンプリング信号Ｘ１、Ｘ２、Ｘ３・・・）が生成され、出力されていく。そして、データ線シフトレジスタ回路２２１からデータ線バッファ回路２２２を介してデータサンプリング回路１０１に位相がずれたサンプリング信号が出力されると、このサンプリング信号に基づいて、各アナログスイッチが順次動作する。その結果、画像信号線２２５を介して供給される変調画像信号ＶＩＤ１〜ＶＩＤ６は、所定のタイミングで所定のデータ線３に取り込まれ、走査線２に介して供給される走査信号により選択された各画素１０５に保持される。なお、本例では、データ線３をある一定のタイミングで１本毎に順次駆動していく方法を説明したが、３本や６本や１２本といった多数のデータ線３を１つのサンプリング信号で同時に選択する一方、外部から入力する変調画像信号のタイミングを変化させることでも同様の画像表示が得られる。また、データ線３に供給される変調画像信号の相展開数は６相のみならず、データサンプリング回路１０１を構成するアナログスイッチの書き込み特性が良ければ、５相以下でも良いし、変調画像信号の周波数が高ければ、７相以上に増やしても良い。この際、少なくとも変調画像信号の相展開数だけ画像信号線２２５が必要なことは言うまでもない。さらに、データ線駆動回路１０３を表示領域６１を挟んで反対側にも構成することにより、２つのデータ線駆動回路１０３でデータ線３をそれぞれ１本おきに櫛歯状に駆動しても良い。このような構成をとれば、シフトレジスタの駆動周波数を半分にすることができ、回路負荷を低減できる。

走査線駆動回路１０４でも、同様に、スタート信号ＤＹ、クロック信号ＣＬＹ、及びその反転クロック信号ＣＬＹＢに基づいてシフト信号（走査信号）を生成し、出力していく走査線シフトレジスタ２３１、及び走査線バッファ回路２３２が構成されている。本形態では、表示領域６１を挟んで両側に走査線駆動回路１０４を構成し、走査線２を両側から駆動するので、走査線２の駆動上の負荷を軽減することができる。なお、走査線２の時定数を無視できるような場合は、走査線駆動回路１０４を表示領域６１の片側のみに構成してもよい。

液晶装置用基板３００では、表示領域６１に対してデータ線駆動回路１０３が形成されている側とは反対側で周辺見切り用の遮光膜６０（図３で右上がりの斜線を付した領域）に重なる領域には、データ線３に対する補助回路１０９も形成されている。この補助回路１０９は、ＴＦＴを利用したスイッチング回路１７１と、このスイッチング回路１７１を介してデータ線３に対して電気的に接続する例えば２本の信号配線１７２と、スイッチング回路１７１を制御する信号配線１７３とを有する。この補助回路１０９では、信号配線１７３に供給される制御信号ＮＲＧに基づいてスイッチング回路１７１を動作させれば、データ線３と信号配線１７２との接続状態を制御できる。従って、画像信号の１水平帰線期間の間に制御信号ＮＲＧにより補助回路１０９を駆動し、データ線３に一定レベルの電位を信号ＮＲＳ１、ＮＲＳ２として予め印加するプリチャージ機能により、実際の変調画像信号ＶＩＤ１〜ＶＩＤ６をデータサンプリング回路１０１を介してデータ線３に書き込む負荷を軽減することができる。なお、補助回路１０９としては、点欠陥や線欠陥を検出するための検査用回路を構成したり、上述のプリチャージ機能と検査回路を兼用させることも可能である。

図５は図４（Ｂ）のＡ−Ａ’断面図である。

画素スイッチング用ＴＦＴ１０２は、図４（Ｂ）及び図５からわかるように、走査線２（ゲート電極）と、走査線２からの電界によりチャネルが形成されるチャネル領域１ｃと、走査線２とチャネル領域１cとの間に形成されたゲート絶縁膜１２と、データ線３（ソース電極）に第２層間絶縁膜１３のコンタクトホール５を介して電気的に接続される高濃度ソース領域１ａと画素電極１４に第２層間絶縁膜１３及び第３層間絶縁膜１５に形成されたコンタクトホール４を介して電気的に接続された高濃度ドレイン領域１ｂとを備えている。さらに、画素スイッチング用ＴＦＴ１０２は、チャネル領域１ｃと高濃度の不純物イオンを打ち込んだソース領域１ａとの接合部、及びチャネル領域１ｃと高濃度の不純物イオンを打ち込んだドレイン領域１ｂとの接合部の各々に低濃度の不純物イオンを打ち込んだ低濃度ソース・ドレイン領域１ｄ、１ｅが形成されたＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉｎ）構造で構成されている。

本形態において、ＴＦＴ１０２はデータ線３の下方を利用して構成され、走査線２のうち少なくともゲート電極、すなわち画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ及び低濃度ソース・ドレイン領域１ｄ、１ｅはデータ線３に覆われた状態にある。これにより、対向基板３１側からの入射光が画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ及び低濃度ソース・ドレイン領域１ｄ、１ｅに照射されることがないため、光によるＴＦＴのリーク電流を低減できる。以下に述べる実施の形態や改良例の基本的な構成は、上述の構成と同様である。

［実施の形態１］
図６は、本形態の液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。図７は、本形態の液晶装置用基板に形成された第１の遮光膜の配線部分（配線）、及び該配線と定電位配線との接続構造を示す説明図である。図８（Ａ）、（Ｂ）はそれぞれ、図６において第１の遮光膜の配線と定電位配線との接続部分をＢ−Ｂ’線に沿って切断した断面図、及び遮光膜の配線と定電位配線との接続部分の拡大平面図である。

図５に示すように、本形態の液晶装置１００の液晶装置用基板３００では、画素スイッチング用ＴＦＴ１０２の下層側には第１層間絶縁膜１１が形成され、この層間絶縁膜１１と基板１０との層間を利用して、以下に説明する遮光構造が構成されている。

本形態において、第１層間絶縁膜１１と基板１０との層間には、画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ、低濃度ソース・ドレイン領域１ｄ、１ｅ、及び低濃度ソース・ドレイン領域１ｄ、１ｅと高濃度ソース・ドレイン領域１ａ、１ｂとの接合部に少なくとも重なるように、タングステン、チタン、クロム、タンタル、モリブデン等の金属膜あるいはこれらの金属を含む金属シリサイド等の金属合金膜等からなる不透明で導電性を有する遮光膜７が形成されている。本形態では、画素スイッチング用ＴＦＴ１０２の高濃度ドレイン領域１ｂの下層側には第１の遮光膜７が形成されていない箇所があるため、この第１の遮光膜７の有無によって、ＴＦＴ１０２の形成領域に段差が生じる。このような段差はＴＦＴ１０２の特性を不安定なものにするおそれがある。そこで、本形態では、段差の位置を高濃度ドレイン領域１ｂと低濃度ドレイン領域１ｅとの接合部から１ミクロン以上、高濃度ドレイン領域１ｂの側にずらすことにより、段差がＴＦＴ１０２の特性に及ぼす影響を最小限に止めてある。

図６からわかるように、第１の遮光膜７は、チャネル領域１ｃなどにその下層側で重なるチャネル遮光部分と、このチャネル遮光部分に定電圧を印加するために、走査線２の下層側でチャネル遮光部分から走査線２に沿って延設された配線部分(（配線）とを備えている。本形態では、製造プロセスのフォトリソグラフィ工程におけるマスクアライメント時に、マスクアライメントずれにより走査線２と第１の遮光膜７の配線との間で形成位置がずれても、入射光（液晶１０８を透過してきた光）が第１の遮光膜７の配線によって遮られたり、遮光膜７の表面に直接光が照射されないように、第１の遮光膜７の配線の幅は走査線２の幅よりもやや狭い寸法に設定してある。なお、図６には、対向基板３１に形成したブラックマトリクス６と各画素１０５との位置関係を示してあり、点線で示すブラックマトリクス６の内側領域で表示が行なわれる。
第１の遮光膜７の配線は、図６及び図７に示すように、各々、各走査線２に沿って表示領域６１の外側まで引き出され、周辺見切り用の遮光膜６０の下層側まで延設されている。この周辺見切り用の遮光膜６０の下層側には表示領域６１の辺に沿うように、走査線駆動回路１０４に低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８が配置されており、この定電位配線８に対して第１の遮光膜７の配線の片側の端部が接続されている。従って、第１の遮光膜７は、走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８に接続されているため、第１の遮光膜はこの定電位配線８の電位に固定された状態にあり、フローティング状態にない。

第１の遮光膜７の配線部分と定電位配線８との接続を行なうにあたって、本形態では、図８（Ａ）に示すように、第１の遮光膜７の配線は第１層間絶縁膜１１と基板１０との層間にある。また、定電位配線８はデータ線３と同時形成された導電膜であるため、第２層間絶縁膜１３と第３層間絶縁膜１５との層間に配置されている。そこで、本形態では、図６、図７、図８（Ａ）、（Ｂ）に示すように、第１の遮光膜７の配線の端部は、第１層間絶縁膜１１及び第２層間絶縁膜１３に形成されたコンタクトホール９を介して定電位配線８に接続されている。

このような接続構造は、第１の遮光膜７の配線と定電位配線８とを接続するためのコンタクトホール９の形成と、画素スイッチング用ＴＦＴ１０２のソース領域にソース電極（データ線３）を接続するためのコンタクトホール５（図５参照。）の形成とを同時に行なった場合に相当し、コンタクトホール９は一度のエッチング工程で開孔される。但し、コンタクトホール５の開孔とコンタクトホール９の開孔とを同時に行うには、画素スイッチング用ＴＦＴ１０２の高濃度ソース領域１ａのコンタクトホール５部分のポリシリコン膜がエッチングされないように、第２層間絶縁膜１３に対して第１層間絶縁膜１１が十分に薄いことが好ましい。

このように、本形態の液晶装置１００では、少なくとも画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ、低濃度ソース・ドレイン領域１ｄ、１ｅ、及び低濃度ソース・ドレイン領域１ｄ、１ｅと高濃度ソース・ドレイン領域１ａ、１ｂとの接合部に対して、その下層側で第１層間絶縁膜１１を介して重なる第１の遮光膜７（チャネル遮光部分）が形成されているので、液晶装置用基板３００の裏面側からの反射光があっても、この光は画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃなどに届かない。それ故、本形態の液晶装置１００では、ＴＦＴ１０２には、液晶装置用基板３００の裏面側からの反射光に起因するリーク電流が発生しない。しかも、第１の遮光膜７は、走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹの電位に固定されているので、ＴＦＴ１０２の半導体層１と第１の遮光膜７との間に寄生する容量の影響を受けてＴＦＴ特性が変動したり劣化するということがない。

なお、第１の遮光膜７の表面には反射防止処理を施しておき、入射光（液晶１０８を透過してきた光）が第１の遮光膜７の表面で反射し画素スイッチング用ＴＦＴ１０２に向けて照射されてしまうことを防止することが好ましい。

また、本形態では、図４（Ｂ）を参照して説明したように、画素スイッチング用ＴＦＴ１０２はデータ線３の下方部分を利用して構成され、チャネル領域１ｃ、低濃度ソース・ドレイン領域１ｄ、１ｅ、及び低濃度ソース・ドレイン領域１ｄ、１ｅと高濃度ソース・ドレイン領域１ａ、１ｂとの接合部には少なくともデータ線３が被さった状態にある。従って、データ線３は、画素スイッチング用ＴＦＴ１０２に対する第２の遮光膜として機能し、チャネル領域１ｃ、低濃度ソース・ドレイン領域１ｄ、１ｅ、及び低濃度ソース・ドレイン領域１ｄ、１ｅと高濃度ソース・ドレイン領域１ａ、１ｂとの接合部は、少なくとも第１の遮光膜７とデータ線３（第２の遮光膜）とによって上下からサンドイッチされた構造になっている。さらに、図２を参照して説明したブラックマトリクス６は、データ線３（第２の遮光膜）に重なるように形成され、チャネル領域１ｃ、低濃度ソース・ドレイン領域１ｄ、１ｅ、及び低濃度ソース・ドレイン領域１ｄ、１ｅと高濃度ソース・ドレイン領域１ａ、１ｂとの接合部とそれらの下方に配置された第１の遮光膜７に被さった状態にある。従って、ブラックマトリクス６は、画素スイッチング用ＴＦＴ１０２に対する第３の遮光膜として機能し、第２の遮光膜としてのデータ線３に対する冗長的な機能を発揮する。それ故、本形態の液晶装置用基板３００において、ＴＦＴ１０２には、対向基板３１の側からの入射光に起因するリーク電流も発生しない。

なお、本形態では、画素スイッチング用ＴＦＴ１０２をＬＤＤ構造の場合を例に説明したが、低濃度ソース・ドレイン領域１ｄ、１ｅに相当する領域に不純物イオンが導入されていないオフセット構造に本発明を適用してもよい。このようなＬＤＤ構造あるいはオフセット構造のＴＦＴでは、耐圧が向上し、かつ、オフ時におけるリーク電流を低減することができるという利点がある。また、ゲート電極（走査線２の一部）をマスクにして高濃度不純物イオンを打ち込んでソース・ドレイン領域を形成したセルフアライン構造のＴＦＴに本発明を適用してもよいことは勿論である。

以下に述べる第１の遮光膜と定電位配線との接続部分の変形例は、第１実施の形態と同様な構成を有し、これらの変形例においては第１の遮光膜と定電位配線との接続部分について説明をし、その他の構成は省略する。

（第１の遮光膜と定電位配線との接続部分の変形例１）
図９（Ａ）、（Ｂ）に示すように、第１層間絶縁膜１１と基板１０との層間にある第１の遮光膜７の配線と、第２層間絶縁膜１３と第３層間絶縁膜１５との層間にある定電位配線８との接続には、第１層間絶縁膜１１及び第２層間絶縁膜１３のそれぞれに孔開けしたコンタクトホール１７、９を用いてもよい。このような接続構造を採用する場合には、第１層間絶縁膜１１にコンタクトホール１７を形成する工程と、第２層間絶縁膜１３にコンタクトホール９を形成する工程とを別々に行なうことになる。従って、第１層間絶縁膜１１がゲート絶縁膜１２に対して数千オングストローム単位で厚い場合でも、画素スイッチング用ＴＦＴ１０２の高濃度ソース領域１ａに対してコンタクトホール５（図５参照。）を形成する際に同時に形成するのはあくまで略同じ深さのコンタクトホール９、あるいはコンタクトホール１７であるので、この開孔時にＴＦＴ１０２の高濃度ソース領域１ａがエッチングされてしまうということがない。

（第１の遮光膜と定電位配線との接続部分の変形例２）
図１０（Ａ）、（Ｂ）に示すように、第１層間絶縁膜１１と基板１０との層間にある第１の遮光膜７の配線部分と、第２層間絶縁膜１３と第３層間絶縁膜１５との層間にある定電位配線８との接続は、第１層間絶縁膜１１に形成したコンタクトホール１７、このコンタクトホール１７を介して第１の遮光膜７の配線に接続する中継電極１６、及びこの中継電極１６に対応する位置に形成された第２層間絶縁膜１３のコンタクトホール９を利用してもよい。この場合に、中継電極１６は走査線２や容量配線１８と同時形成されることになる。

（第１の遮光膜と定電位配線との接続部分の変形例３）
図１１（Ａ）、（Ｂ）に示すように、第１層間絶縁膜１１と基板１０との層間にある第１の遮光膜７の配線と、第２層間絶縁膜１３と第３層間絶縁膜１５との層間にある定電位配線８との接続は、第１層間絶縁膜１１に形成したコンタクトホール１７、このコンタクトホール１７を介して第１の遮光膜７の配線部分に接続する広めの中継電極１６、及びこの中継電極１６に対応する領域のうち、コンタクトホール１７とずれた位置で第２層間絶縁膜１３に形成されたコンタクトホール９を利用してもよい。この場合にも、中継電極１６は走査線２や容量配線１８と同時形成されることになる。

［実施の形態１の改良例１］
図７に示す形態では、定電位配線８に対して第１の遮光膜７の配線の片側の端部が接続している構成であったが、図１２に示すように、第１の遮光膜７の配線の両端部を各走査線２に沿って表示領域６１の外側まで引き出すとともに、これらの両側の端部の各々を定電位配線８に接続してもよい。この場合にも、第１の遮光膜７と定電位配線８とは異なる層間に形成されているので、図８、図９、図１０、または図１１に示すコンタクトホール９などを用いた接続構造によって、第１の遮光膜７の配線と定電位配線８とを接続する。その他の構成は、図６を参照して説明したとおりであるため、説明を省略する。

本形態でも、画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃなどの下層側は第１の遮光膜７のチャネル遮光部分で覆われているので、液晶装置用基板３００の裏面側からの反射光があっても、この光は画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃなどに届かない。それ故、本形態の液晶装置１００では、ＴＦＴ１０２には、液晶装置用基板３００の裏面側からの反射光に起因するリーク電流が発生しない。しかも、第１の遮光膜７は、走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８に接続されているため、第１の遮光膜７はこの定電位配線８の電位に固定されている。従って、ＴＦＴ１０２の半導体層１と第１の遮光膜７との間に寄生する容量の影響を受けてＴＦＴ特性が変動したり劣化するということがない。

さらに、本形態では、第１の遮光膜７の配線は両側の端部の各々が定電位配線８に接続しているので、配線の途中位置に断線があっても、第１の遮光膜７の全体に定電位が供給される。それ故、第１の遮光膜７には配線に対する冗長配線が構成されていることになるので、信頼性が高い。

［実施の形態１の改良例２］
図１２に示す形態では、２本の定電位配線８のいずれにおいても、その一方端からのみ定電位が印加されている構成であったが、図１３に示すように、２本の定電位配線８のいずれにおいても、その両端から定電位が印加されるように構成すると、更に好ましい。このように構成すると、第１の遮光膜７に定電位を印加する定電位配線８に対しても冗長配線を構成したことになる。その他の構成は、実施の形態１、及びその改良例１と同様なので、それらの説明を省略する。

［実施の形態１の改良例３］
本例では、基本的な構成が実施の形態１、及びその改良例１、２と同様であるので、共通する部分については説明を省略する。本例では、図１４に示すように、第１の遮光膜７の配線部分は走査線２及びデータ線３の双方に沿って格子状に形成されている。従って、第１の遮光膜７は更に低抵抗化され、且つ冗長性が高まる。また、第１の遮光膜７は対向基板３１のブラックマトリクス６（図２参照。）と重なっている。このため、第１の遮光膜７は対向基板３１のブラックマトリクス６に対する冗長的な機能を発揮するとともに、対向基板３１からブラックマトリクス６を省略することを可能にしている。

このように構成した場合も、第１の遮光膜７の配線部分のうち、走査線２に沿って延設されている部分の両側の端部を表示領域６１の外側まで延長し、周辺見切り用の遮光膜６０と重なる領域で、図８、図９、図１０、または図１１に示すコンタクトホール９などを用いた接続構造によって、第１の遮光膜７の配線部分と定電位配線８とを接続すればよい。

また、図７、図１２、図１３、図１４に示す実施の形態１において、コンタクトホール９などを用いた接続構造（図８、図９、図１０、または図１１に示す。）によって定電位配線８と接続される第１の遮光膜７の配線部分は、各走査線２下方に各々独立して形成されている。これらの第１の遮光膜７の配線部分を延設して、周辺見切り用の遮光膜６０と重なる領域下で全ての第１の遮光膜７から延設された配線部分を該第１の遮光膜７と同一膜で同一工程で形成される金属膜あるいはこれらの金属を含む金属シリサイド等の金属合金膜からなる導電性の膜で電気的に接続するようにすれば、配線が断線したときに冗長的な機能を発揮するとともに、第１の遮光膜７を低抵抗化できるので有利である。

［実施の形態２］
図１５は、本形態の液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。図１６は、本形態の液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。本形態の液晶装置用基板３００の基本的な構成は、図１ないし５を参照して説明したとおりであり、ここでは液晶装置用基板３００に構成した遮光構造、及びこの遮光構造を構成する遮光膜と定電位配線との接続構造を中心に説明する。また、本形態の液晶装置の液晶装置用基板は、基本的な構成が実施の形態１に係る液晶装置の液晶装置用基板と同様なので、共通する機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。

本形態でも、基本的な構成は、図５を参照して説明したように、第１層間絶縁膜１１と基板１０との層間には、画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ、低濃度ソース・ドレイン領域１ｄ、１ｅ、及び低濃度ソース・ドレイン領域１ｄ、１ｅと高濃度ソース・ドレイン領域１ａ、１ｂとの接合部に少なくとも重なるように、タングステン、チタン、クロム、タンタル、モリブデン等の金属膜あるいはこれらの金属を含む金属シリサイド等の金属合金膜等からなる不透明で導電性を有する遮光膜７が形成されている。

この第１の遮光膜７は、図１５及び図１６に示すように、チャネル領域１ｃなどにその下層側で重なるチャネル遮光部分と、このチャネル遮光部分に定電圧を印加するために、走査線２の下層側でチャネル遮光部分から走査線２に沿って延設された配線部分とを備えている。

本形態において、第１の遮光膜７の配線部分は、各走査線２に沿って表示領域６１から周辺見切り用の遮光膜６０よりさらに外側に延びる支線と、これらの支線の各片側の端部同士を結ぶ１本の幹線とから構成されている。この幹線は、表示領域６１と走査線駆動回路１０４との間に位置する周辺見切り用の遮光膜６０と重なる位置にある。ここで、第１の遮光膜７の幹線（配線部分）の一方の端部は、走査線駆動回路１０４に低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８に重なっており、この重なり部分において、第１の遮光膜７の配線部分（幹線）と定電位配線８とが接続している。従って、第１の遮光膜７は走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８に接続されているため、第１の遮光膜７はこの定電位配線８の電位に固定された状態にあり、フローティング状態にない。

なお、図５からわかるように、第１の遮光膜７の配線（幹線）も、第１層間絶縁膜１１と基板１０との層間にあり、定電位配線８は第２層間絶縁膜１３と第３層間絶縁膜１５との層間にあるので、第１の遮光膜７の配線（幹線）と定電位配線８とは、図８、図９、図１０、または図１１に示すコンタクトホール９などを用いた接続構造によって接続する。その他の構成は実施の形態１と概ね同様であるので、説明を省略する。

このように構成した液晶装置１００では、実施の形態１と同様、画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃなどに重なるように第１の遮光膜７が形成されているので、液晶装置用基板３００の裏面側からの反射光があっても、この光は少なくとも画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃなどに届かない。それ故、画素スイッチング用ＴＦＴ１０２には、液晶装置用基板３００の裏面側からの反射光に起因するリーク電流が発生しない。また、第１の遮光膜７は、走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８に接続されているため、第１の遮光膜７はこの定電位配線８の電位に固定されている。従って、ＴＦＴ１０２の半導体層１と第１の遮光膜７との間に寄生する容量の影響を受けてＴＦＴ特性が変動したり劣化するということがないなど、実施の形態１と同様な効果を奏する。

さらに、本形態では、第１の遮光膜７の配線は、各走査線２に沿って延びる支線と、これらの各支線の端部で接続される幹線とを有し、第１の遮光膜７の配線は、この幹線を介して定電位配線８に接続されている。従って、第１の遮光膜７と定電位配線８との接続を各支線毎に行なう必要がなく、幹線と定電位配線８との間で行なえばよい。このため、幹線を配線の通っていないような任意の位置に引き回し、そこで第１の遮光膜７と定電位配線８とを接続することができる。また、第１の遮光膜７と定電位配線８との接続を行うためのコンタクトホール９を形成する際にウェットエッチングを行なうと、エッチング液の滲み込みによって層間絶縁膜などにクラックが発生しやすいが、本形態では、幹線を任意の位置に引き回し、前記のクラックが発生するおそれがある場所を安全な位置に限定できるという利点がある。さらに、第１の遮光膜７と定電位配線８との接続を幹線と定電位配線８との間で行なうことにより、前記のクラックが発生するおそれがある場所を１か所に止めているので、信頼性が高いという利点もある。

なお、本形態は、第１の遮光膜７と定電位配線８との接続を行うためのコンタクトホール９を形成する際にドライエッチングを行う構成に適用してもよい。

［実施の形態２の改良例１］
図１６に示す形態では、第１の遮光膜７の配線は、支線の片側の端部が幹線に接続している構成であったが、図１７に示すように、支線の両側の端部を各走査線２に沿って表示領域６１の外側まで引き出すとともに、これらの両側の端部を幹線に接続してもよい。この場合にも、第１の遮光膜７と定電位配線８とは異なる層に形成されているので、図８、図９、図１０、または図１１に示すコンタクトホール９などを用いた接続構造によって、第１の遮光膜７の配線の幹線と定電位配線８とは２箇所で接続される。その他の構成は、図１５を参照して説明したとおりであるため、説明を省略する。

このように構成した場合にも、少なくとも画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃの下層側は第１の遮光膜７で覆われているので、液晶装置用基板３００の裏面側からの反射光があっても、この光は少なくとも画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃなどに届かない。それ故、本形態の液晶装置１００では、ＴＦＴ１０２には、液晶装置用基板３００の裏面側からの反射光に起因するリーク電流が発生しない。しかも、第１の遮光膜７は、走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８に接続されているので、第１の遮光膜７はこの定電位配線８の電位に固定されている。従って、ＴＦＴ１０２の半導体層１と第１の遮光膜７との間に寄生する容量の影響を受けてＴＦＴ特性が変動したり劣化するということがない。

また、本形態では、２本の幹線だけが定電位配線８と接続し、第１の遮光膜７と定電位配線８との接続を各支線毎に行なう必要がない。このため、走査線駆動回路１０４に隣接する位置など、配線の通っていないような任意の位置に幹線を引き回し、そこで第１の遮光膜７と定電位配線８とを２ヵ所で接続すればよいなど、実施の形態２と同様な効果を奏する。

さらに、第１の遮光膜７の配線において、各支線は両側の端部の各々が２本の幹線にそれぞれ接続しているので、各支線はその途中位置で断線があっても、幹線から定電位が供給される。それ故、第１の遮光膜７の配線部分には、各支線に対する冗長配線が構成されていることになるので、信頼性が高い。

［実施の形態２の改良例２］
図１７に示す形態では、２本の幹線のいずれにおいても、その一方端にのみ定電位配線８が接続されている構成であったが、図１８に示すように、２本の幹線のいずれにおいても、その両側の端部に定電位配線８が接続されるように構成すると、更に好ましい。このように構成すると、第１の遮光膜７において各支線に定電位を印加する幹線に対しても冗長配線を構成したことになる。その他の構成は、実施の形態２、及びその改良例２と同様なので、それらの説明を省略する。

［実施の形態２の改良例３］
本例では、基本的な構成が実施の形態２、及びその改良例１、２と同様であるので、共通する部分については説明を省略する。本例では、図１９に示すように、第１の遮光膜７の配線部分は、支線が走査線２及びデータ線３の双方に沿って格子状に形成されている。従って、第１の遮光膜７は更に低抵抗化され、且つ冗長性が高まる。また、第１の遮光膜７では対向基板３１のブラックマトリクス６（図２及び図１５参照。）と重なっている。このため、第１の遮光膜７は対向基板３１のブラックマトリクス６に対する冗長的な機能を発揮するとともに、対向基板３１からブラックマトリクス６を省略することを可能にしている。

このように構成した場合も、第１の遮光膜７の配線部分の支線うち、走査線２に沿って延設されている部分の両側の端部を表示領域６１の外側まで延長し、周辺見切り用の遮光膜６０と重なる領域で支線の両側の端部同士を各幹線で接続すればよい。また、実施の形態２において、定電位配線を周辺見切り用の遮光膜６０まで配線し、該周辺見切り用の遮光膜６０のコーナー領域において、第１の遮光膜７と接続しても良いことは言うまでもない。更に、実施の形態１及び２において、定電位線８に定電位信号（例えばＶＳＳＹ）を供給するための外部ＩＣと電気的に接続される実装端子は１個でも良いし、２個以上設けて液晶装置用基板内でお互いに短絡するようにして、配線抵抗を下げたり、冗長構造にしても良い。

［実施の形態３］
図２０は、本形態の液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。図２１は、図２０のＪ−Ｊ′線における断面図である。本形態の液晶装置用基板３００の基本的な構成は、図１ないし図５を参照して説明したとおりであり、ここでは液晶装置用基板３００の遮光構造を構成する遮光膜と容量配線１８との接続構造を中心に説明する。また、本形態の液晶装置の液晶装置用基板は、基本的な構成が実施の形態１、２に係る液晶装置の液晶装置用基板と同様なので、共通する機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。

本形態でも、図２０に示すように、第１の遮光膜７は、チャネル領域１ｃなどに重なるチャネル遮光部分と、このチャネル遮光部分に定電圧を印加するためにチャネル遮光部分から走査線２に沿って延設された配線とから構成されている。

第１の遮光膜７の配線部分は、各々、各走査線２に沿って表示領域６１から周辺見切り用の遮光膜６０に重なる位置まで延びる支線と、これらの各支線の端部同士が接続する幹線とから構成されている。この第１の遮光膜７の幹線は、走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹを供給する定電位配線８に重なっており、これらの重なり部分において、第１の遮光膜７の配線部分（幹線）と定電位配線８とは、図８、図９、図１０、または図１１に示すコンタクトホール９などを介して接続している。

また、各画素１０５には走査線２に並列に容量配線１８が形成され、かつ、これらの走査線２及び容量配線１８に重なるように第１の遮光膜７が形成されている。そこで、本形態では、容量配線１８を走査線駆動回路１０４まで延設せず、図２１に示すように、容量配線１８を第１層間絶縁膜１１のコンタクトホール１２ｆを介して第１の遮光膜７の幹線に接続してある。

このように構成した場合でも、第１の遮光膜７には定電位配線８を介して走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹが供給されていることから、容量配線１８にも第１の遮光膜７の幹線を介して定電圧電源ＶＳＳＹが供給されることになる。それ故、走査線駆動回路１０４において容量配線１８毎に定電位を供給する必要がないので、その分、走査線駆動回路１０４において配線密度やコンタクトホールの数が低下する。それ故、走査線駆動回路１０４には大規模な回路を導入できるなどの利点がある。また、容量配線に外部から定電位を供給するための実装端子及び専用配線を設ける必要がないという利点もある。

なお、図２１には、第１の遮光膜７の幹線と定電位配線８とを接続するにあたって、図８（Ａ）を参照して説明したように、第１層間絶縁膜１１及び第２層間絶縁膜１３に形成したコンタクトホール９を利用した形態を示してある。但し、第１の遮光膜７の幹線と定電位配線８との接続にあたっては、図９、図１０、図１１を参照して説明した接続構造を用いてもよい。

［実施の形態４］
図２２は、本形態の液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。図２３は、図２２のＫ−Ｋ′線における断面図である。本形態の液晶装置用基板３００の基本的な構成は、図１ないし図５を参照して説明したとおりであり、ここでは液晶装置用基板３００の遮光構造を構成する遮光膜を容量配線として用いるための構成を中心に説明する。また、本形態の液晶装置の液晶装置用基板は、基本的な構成が実施の形態２の改良例３に係る液晶装置の液晶装置用基板と同様なので、共通する機能を有する部分には同一の符号を付してそれらの詳細な説明を省略する。

本形態でも、図２２に示すように、第１の遮光膜７は、チャネル領域１ｃなどに重なるチャネル遮光部分と、このチャネル遮光部分に定電圧を印加するためにチャネル遮光部分から走査線２及びデータ線３に沿って格子状に形成された配線部分とから構成されている。第１の遮光膜７の配線部分は、各走査線２に沿って表示領域６１から周辺見切り用の遮光膜６０に重なる領域まで延びる支線と、これらの各支線の端部が接続する幹線とから構成されている。この第１の遮光膜７の幹線は、対向電極電位ＬＣＣＯＭなどの定電位を供給する定電位配線８に重なっており、これらの重なり部分において、第１の遮光膜７の配線部分（幹線）と定電位配線８とは、図８、図９、図１０、または図１１に示すコンタクトホール９などを介して接続している。

ここで、第１の遮光膜７は、図４（Ａ）、（Ｂ）を参照して説明した容量配線１８と略重なるように構成されているため、本形態では、図４（Ａ）、（Ｂ）を参照して説明した容量配線１８を形成せず、その代わりに、図２３に示すように、第１の遮光膜７が第１層間絶縁膜１１を介してＴＦＴ１０２の高濃度のドレイン領域１ｂに重なっているのを利用して蓄積容量ＣＡＰを構成する。すなわち、第１の遮光膜７には定電位配線８を介して走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹが供給されていることから、第１の遮光膜７は、ＴＦＴ１０２のドレイン領域（高濃度領域１ｂ）との間に第１層間絶縁膜１１を誘電体膜とする蓄積容量ＣＡＰを構成することになる。

［液晶装置用基板３００の製造方法の例１］
液晶装置１００の製造方法のうち、液晶装置用基板３００の製造工程を、図２４ないし図２７を参照して説明する。これらの図は、本形態の液晶装置用基板の製造方法を示す工程断面図であり、いずれの図においても、その左側部分には図４（Ｂ）のＡ−Ａ′線に相当する断面（画素ＴＦＴ部の断面）、右側部分には図６のＢ−Ｂ′線に相当する位置における断面（第１の遮光膜７と定電位配線８との接続部分の断面）を示してある。なお、ここでは、第１の遮光膜７と定電位配線８との接続部分を、図９に示すように構成する例を説明する。

まず、図２４（Ａ）に示すように、ガラス基板、たとえば無アリカリガラスや石英などからなる透明な絶縁基板１０の表面全体にスパッタ法等によりタングステン、チタン、クロム、タンタル、モリブデン等の金属膜あるいはこれらの金属を含む金属シリサイド等の金属合金膜等からなる不透明で導電性を有する遮光膜７０を約５００オングストローム〜約３０００オングストローム、好ましくは約１０００オングストローム〜約２０００オングストロームの厚さに形成した後、フォトリソグラフィ技術を用いて、図２４（Ｂ）に示すようにパターニングし、第１の遮光膜７を形成する。この第１の遮光膜７は、少なくとも後に形成される画素スイッチング用のＴＦＴ１０２のチャネル領域１ｃ、低濃度ソース・ドレイン領域１ｄ、１ｅ、及び低濃度ソース・ドレイン領域１ｄ、１ｅと高濃度ソース・ドレイン領域１ａ、１ｂとの接合部を絶縁基板１０の裏面から見て覆うように形成する（図５参照。）。このように形成した第１の遮光膜７のうち、画素スイッチング用ＴＦＴ１０２のチャネル領域に対応して形成された部分がチャネル遮光部分であり、定電位配線８と接続するように形成された部分が配線部分である。

次に、図２４（Ｃ）に示すように、第１の遮光膜７の表面に、約５００オングストローム〜約１５０００オングストローム、好ましくは約８０００オングストローの第１層間絶縁膜１１を形成する。この第１層間絶縁膜１１は、第１の遮光膜７と後に形成される半導体層１とを絶縁するものであり、例えば常圧ＣＶＤ法や減圧ＣＶＤ法あるいはＴＥＯＳガス等を用いて酸化シリコン膜や窒化シリコン膜等の絶縁膜として形成される。なお、第１層間絶縁膜１１を絶縁基板１０の全面に成膜することにより、下地膜としての効果が得られる。すなわち、絶縁基板１０表面の研磨時における荒れや、不十分な洗浄による汚れ等から画素スイッチング用ＴＦＴ１０２の特性劣化を防止することができる。

次に、図２４（Ｄ）に示すように、第１層間絶縁膜１１の表面全体に、厚さが約５００オングストローム〜約２０００オングストローム、好ましくは約１０００オングストロームのポリシリコン膜１ａを形成する。方法としては、基板１０を約４５０℃〜約５５０℃、好ましくは５００℃程度に加熱しながら、モノシランガスあるいはジシランガスを約４００ｃｃ／ｍｉｎ〜約６００ｃｃ／ｍｉｎの流量で供給し、圧力約２０Ｐａ〜約４０Ｐａにて、アモルファスシリコン膜を形成する。この後、窒素雰囲気中にて、約６００℃〜約７００℃にて約１時間〜約１０時間、好ましくは約４時間〜約６時間のアニール処理を施し、固相成長させ、ポリシリコン膜を形成する。また、ポリシリコン膜１ａは、減圧ＣＶＤ法等により直接成膜しても良いし、減圧ＣＶＤ法等により堆積したポリシリコン膜にシリコンイオンを打ち込んで一旦非晶質化し、アニール等で再結晶化させてポリシリコン膜を形成しても良い。

次に、フォトリソグラフィ技術を用いて、図２４（Ｅ）に示すようにパターニングし、画素スイッチング用ＴＦＴ部１０２に島状の半導体層１（能動層）を形成する。これに対して、定電位配線８との接続部分ではポリシリコン層１ａを完全に除去する。

次に、図２４（Ｆ）に示すように、半導体層１を約９００℃〜約１３００℃の温度で熱酸化することにより、半導体層１の表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート絶縁膜１２を形成する。この工程により、半導体層１の膜厚は最終的に約３００オングストローム〜約１５００オングストローム、好ましくは約３５０オングストローム〜約４５０オングストロームの厚さになり、ゲート絶縁膜１２は約２００オングストローム〜約１５００オングストロームの厚さとなる。なお、８インチ程度の大型基板を使用する場合、熱による基板のそりを防止するためには、熱酸化時間を短くして熱酸化膜を薄くし、この熱酸化膜上に高温酸化シリコン膜（ＨＴＯ膜）や窒化シリコン膜をＣＶＤ法等で堆積して２層以上の多層ゲート絶縁膜構造を形成しても良い。

次に、図２５（Ａ）に示すように、走査線２（ゲート電極）を形成するためのポリシリコン膜２０１を基板１０全面に形成した後、リンを熱拡散し、ポリシリコン膜２０１を導電化する。または、リンをポリシリコン膜２０１の成膜と同時に導入したドープトシリコン膜を用いてもよい。

次に、ポリシリコン膜２０１をフォトリソグラフィ技術を用いて、図２５（Ｂ）に示すようにパターニングし、画素スイッチング用ＴＦＴ１０２部の側にゲート電極（走査線２の一部）を形成する。これに対して、定電位配線８との接続部分ではポリシリコン膜２０１を完全に除去する。なお、走査線２（ゲート電極）の材料としては、金属膜や金属シリサイド膜等でも良いし、金属膜や金属シリサイド膜とポリシリコン膜とを組み合わせて多層にゲート電極を構成しても良い。

特に、金属膜や金属シリサイド膜は遮光性を持つため、走査線２を遮光膜として配線することで、ブラックマトリクスとして代用することが可能となり、対向基板３１上のブラックマトリクス６を省略することができる。これにより、対向基板３１と液晶装置用基板３００との貼り合わせずれによる画素開口率の低下を防ぐことができる。

次に、図２５（Ｃ）に示すように、画素スイッチング用ＴＦＴ１０２部及び周辺駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極をマスクとして、約０．１×１０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で低濃度の不純物イオン（リン等）１９の打ち込みを行い、画素スイッチング用ＴＦＴ１０２部の側には、ゲート電極に対して自己整合的に低濃度ソース・ドレイン領域１ｄ、１ｅを形成する。ここで、ゲート電極の下方に位置しているため、不純物イオン１００が導入されなかった部分は半導体層１のままのチャネル領域１ｃとなる。このようにしてイオン打ち込みを行った際には、ゲート電極として形成されていたポリシリコン層にも不純物イオンが導入されるので、それはさらに導電化することになる。

次に、図２５（Ｄ）に示すように、画素スイッチング用ＴＦＴ１０２部及び周辺駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極より幅の広いレジストマスク２１を形成して高濃度の不純物イオン（リン等）２０を約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量で打ち込み、高濃度のソース領域１ａ及びドレイン領域１ｂを形成する。

これらの不純物導入工程に代えて、低濃度の不純物イオンの打ち込みを行わずにゲート電極より幅の広いレジストマスクを形成した状態で高濃度の不純物イオン（リン等）を打ち込み、オフセット構造のソース領域及びドレイン領域を形成してもよい。また、ゲート電極をマスクとして高濃度の不純物イオン（リン等）を打ち込んで、セルフアライン構造のソース領域及びドレイン領域を形成してもよいことは勿論である。

また、図示を省略するが、周辺駆動回路のＰチャネルＴＦＴ部を形成するために、画素スイッチング用ＴＦＴ１０２部及びＮチャネルＴＦＴ部をレジストで被覆保護して、ゲート電極をマスクとして、約０．１×１０¹⁵／ｃｍ² 〜約１０×１０¹⁵／ｃｍ² のドーズ量でボロン等の不純物イオンを打ち込むことにより、自己整合的にＰチャネルのソース・ドレイン領域を形成する。なお、画素ＴＦＴ部及び周辺駆動回路のＮチャネルＴＦＴ部の形成時と同様に、ゲート電極をマスクとして、約０．１×１０¹³／ｃｍ² 〜約１０×１０¹³／ｃｍ² のドーズ量で低濃度の不純物イオン（ボロン等）を導入して、ポリシリコン膜に低濃度ソース・ドレイン領域を形成した後、ゲート電極よりの幅の広いマスクを形成して高濃度の不純物イオン（ボロン等）を約０．１×１０¹⁵／ｃｍ²〜約１０×１０¹⁵／ｃｍ² のドーズ量で打ち込み、ＬＤＤ構造のソース領域及びドレイン領域を形成してもよい。また、低濃度の不純物イオンの打ち込みを行わずに、ゲート電極より幅の広いマスクを形成した状態で高濃度の不純物イオン（ボロン等）を打ち込み、オフセット構造のソース領域及びドレイン領域を形成してもよい。これらのイオン打ち込み工程によって、ＣＭＯＳ化が可能になり、周辺駆動回路の同一基板内への内蔵化が可能となる。

次に、図２５（Ｅ）に示すように、ゲート電極の表面側に常圧ＣＶＤ法や減圧ＣＶＤ法等などによりたとえば８００℃程度の温度条件下で厚さが約５０００オ ングストローム〜約１５０００オングストロームのＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）や窒化シリコン膜等などからなる第２層間絶縁膜１３を形成する。そして、ソース・ドレイン領域に導入した不純物イオンを活性化するために例えば１０００℃程度のアニールを施す。

次に、定電位配線８との接続部分では、第１の遮光膜７の配線部分に相当する領域にコンタクトホール９を形成する。この際には、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより異方性のコンタクトホール９を形成した方が開孔径をほぼマスクの寸法通りに形成できるため高精細化に有利である。また、ドライエッチングとウェットエッチングを組み合わせて行い、コンタクトホール９をテーパー状に形成すると、配線接続時の断線防止に効果がある。

次に、図２６（Ａ）に示すように、フォトリソグラフィ技術を用いて、画素スイッチング用ＴＦＴ１０２部の側では第２層間絶縁膜１３のうち、ソース領域１ａに対応する部分にコンタクトホール５を形成する。また、定電位配線８との接続部分では、第２層間絶縁膜１３に対して、コンタクトホール９に接続するコンタクトホール１７を形成する。

次に、図２６（Ｂ）に示すように、層間絶縁膜１３の表面側に、データ線３（ソース電極）を構成するためのアルミニウム膜３０１をスパッタ法などで形成する。アルミニウムなどの金属膜の他に、金属シリサイド膜や金属合金膜を用いてもよい。

次に、図２６（Ｃ）に示すように、フォトリソグラフィ技術を用いて、アルミニウム膜３０１をパターニングし、画素スイッチング用ＴＦＴ１０２部では、データ線３の一部としてソース電極を形成する。一方、定電位配線８との接続部分では定電位配線８を形成する。

次に、図２６（Ｄ）に示すように、ソース電極及び定電位配線８の表面側に、常圧ＣＶＤ法や常圧オゾン−ＴＥＯＳ法等によりなどによりたとえば４００℃程 度の温度条件下で厚さが約５００オングストローム〜約１５０００オングストロームのＢＰＳＧ膜（ボロンやリンを含むシリケートガラス膜）と、約１００オングストローム〜約３０００オングストロームのＮＳＧ膜の少なくとも２層を含む第３層間絶縁膜１５を形成する。また、有機膜等をスピンコートにより塗布することで、段差形状のない平坦化膜を形成しても良い。

次に、図２６（Ｅ）に示すように、画素スイッチング用ＴＦＴ１０２部の側では、フォトリソグラフィ技術及びドライエッチング法などを用いて、第２及び第３層間絶縁膜１３、１５のうち、高濃度ドレイン領域１ｂに対応する部分にコンタクトホール４を形成する。この際にも、反応性イオンエッチング、反応性イオンビームエッチング等のドライエッチングにより異方性のコンタクトホールを形成した方が、高精細化に有利である。また、ドライエッチングとウェットエッチングを組み合わせて行い、コンタクトホール４をテーパー状に形成すると、配線接続時の断線防止に効果がある。

次に、図２７（Ａ）に示すように、第３層間絶縁膜１５の表面側に、ドレイン電極を構成するための厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜１４０をスパッタ法などで形成した後、図２７（Ｂ）に示すように、フォトリソグラフィ技術を用いて、ＩＴＯ膜１４０をパターニングし、画素スイッチング用ＴＦＴ１０２部には画素電極１４を形成する。また、定電位配線８との接続部分ではＩＴＯ膜１４０を完全に除去する。なお、画素電極１４の表面には、ポリイミド等の配向膜が形成され、ラビング処理される。画素電極１４としては、ＩＴＯ膜に限らず、ＳｎＯX 膜やＺｎＯX 膜などの高融点の金属酸化物などからなる透明電極材料を使用することも可能であり、これらの材料であれば、コンタクトホール内でのステップカバレージも実用に耐えるものである。また、反射型の液晶装置を構成する場合には、画素電極１４として、アルミニウム等の反射率の高い膜を形成する。

なお、図２５（Ｅ）及び図２６（Ａ）に示す工程において、定電位配線８との接続部分でコンタクトホール９、１７を別々に形成せずに、コンタクトホール５を形成する際にコンタクトホール９を同時形成すれば、定電位配線８と第１の遮光膜７との接続部分を、図８に示すように構成することができる。

［液晶装置用基板３００の製造方法の例２］
液晶装置１００の製造方法のうち、液晶装置用基板３００の別の製造工程を、図２８ないし図３０を参照して説明する。これらの図も、液晶装置用基板の製造方法を示す工程断面図であり、いずれの図においても、その左側部分には図４（Ｂ）のＡ−Ａ′線に相当する位置における断面（画素ＴＦＴ部の断面）、右側部分には図６のＢ−Ｂ′線に相当する位置における断面（第１の遮光膜７と定電位配線８との接続部分の断面）を示してある。なお、ここでは、第１の遮光膜７と定電位配線８との接続部分を、図１０または図１１に示すように構成する例を説明する。また、この製造方法では、先に説明した製造方法と図２４（Ａ）に示す工程から図２４（Ｆ）に示す工程までは共通なので、図２４（Ｆ）に示す工程以降の工程について説明する。

本形態では、図２４（Ｆ）に示すように、熱酸化法などにより半導体層１の表面に厚さが約５００オングストローム〜約１５００オングストロームのシリコン酸化膜からなるゲート絶縁膜１２を形成した後、図２８（Ａ）に示すように、定電位配線８との接続部分では、第１層間絶縁膜１１にコンタクトホール１７を形成する。次に、ゲート電極などを形成するためのポリシリコン膜２０１を基板１０全面に形成した後、リンを熱拡散し、ポリシリコン膜２０１を導電化する。または、リンをポリシリコン膜２０１の成膜と同時に導入したドープトシリコン膜を用いてもよい。

次に、ポリシリコン膜２０１をフォトリソグラフィ技術を用いて、図２８（Ｂ）に示すようにパターニングし、画素ＴＦＴ部の側にゲート電極（走査線２の一部）を形成する。これに対して、定電位配線８との接続部分では中継電極１６を形成する。

次に、図２８（Ｃ）に示すように、画素スイッチング用ＴＦＴ１０２部及び周辺駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極をマスクとして低濃度の不純物イオン（リン等）１９の打ち込みを行い、画素スイッチング用ＴＦＴ１０２部の側には、ゲート電極に対して自己整合的に低濃度ソース・ドレイン領域１ｄ、１ｅを形成する。ここで、ゲート電極の真下に位置しているため、不純物イオン１００が導入されなかった部分は半導体層１のままのチャネル領域１ｃとなる。このようにしてイオン打ち込みを行った際には、ゲート電極として形成されていたポリシリコン、及び中継電極１６として形成されていたポリシリコン膜にも不純物イオンが導入されるので、それらはさらに導電化することになる。

次に、図２８（Ｄ）に示すように、画素スイッチング用ＴＦＴ１０２部及び周辺駆動回路のＮチャネルＴＦＴ部の側には、ゲート電極より幅の広いレジストマスク２１を形成して高濃度の不純物イオン（リン等）２０を打ち込み、高濃度のソース領域１ａ及びドレイン領域１ｂを形成する。

次に、図２８（Ｅ）に示すように、ゲート電極及び中継電極１６の表面側にＣＶＤ法などによりたとえば８００℃程度の温度条件下で厚さが約５０００オング ストローム〜約１５０００オングストロームのＮＳＧ膜（ボロンやリンを含まないシリケートガラス膜）などからなる第２層間絶縁膜１３を形成する。

次に、図２９（Ａ）に示すように、フォトリソグラフィ技術を用いて、画素ＴＦＴ部の側では第２層間絶縁膜１３のうち、ソース領域１ａに対応する部分にコンタクトホール５を形成する。また、定電位配線８との接続部分では、第２層間絶縁膜１３に対して、中継電極１６に対応する位置にコンタクトホール９を形成する。

次に、図２９（Ｂ）に示すように、第２層間絶縁膜１３の表面側に、データ線３（ソース電極）を構成するためのアルミニウム膜３０１をスパッタ法などで形成する。アルミニウムなどの金属膜の他に、金属シリサイド膜や金属合金膜を用いてもよい。

次に、図２９（Ｃ）に示すように、フォトリソグラフィ技術を用いて、アルミニウム膜３０１をパターニングし、画素スイッチング用ＴＦＴ１０２部では、データ線３の一部としてソース電極を形成する。一方、定電位配線８との接続部分では定電位配線８を形成する。

次に、図２９（Ｄ）に示すように、ソース電極及び定電位配線８の表面側に、ＣＶＤ法などによりたとえば４００℃程度の温度条件下で厚さが約５００オング ストローム〜約１５０００オングストロームのＢＰＳＧ膜（ボロンやリンを含むシリケートガラス膜）と、約１００オングストローム〜約３０００オングストロームのＮＳＧ膜の少なくとも２層を含む第３層間絶縁膜１５を形成する。

次に、図２９（Ｅ）に示すように、画素ＴＦＴ部の側では、フォトリソグラフィ技術及びドライエッチング法などを用いて、第２及び第３層間絶縁膜１３、１５のうちドレイン領域１ｂに対応する部分にコンタクトホール４を形成する。

次に、図３０（Ａ）に示すように、第３層間絶縁膜１５の表面側に、ドレイン電極を構成するための厚さが約４００オングストローム〜約２０００オングストロームのＩＴＯ膜１４０をスパッタ法などで形成した後、図３０（Ｂ）に示すように、フォトリソグラフィ技術を用いて、ＩＴＯ膜１４０をパターニングし、画素ＴＦＴ部には画素電極１４を形成する。また、定電位配線８との接続部分ではＩＴＯ膜１４０を完全に除去する。

なお、図２８（Ｂ）及び図２９（Ａ）に示す工程において、中継電極１６をパターニング形成する位置、及びコンタクトホール１７を形成する位置を変えれば、定電位配線８と第１の遮光膜７との接続構造を図１０及び図１１のいずれの形態にも構成することができる。

〔周辺駆動回路の構成〕
本発明では、第１層間絶縁膜１１と基板１０との間に第１の遮光膜７を形成することから、多層配線を用いた周辺駆動回路（走査線駆動回路１０４及びデータ線駆動回路１０３）においてさらに配線層を１層分、増やしたことになる。そこで、このような第１の遮光膜７と同時形成した導電膜を周辺駆動回路において配線として用いる例を以下に説明する。

（周辺駆動回路の構成例１）
図３１は、本発明を適用して好適なアクティブマトリクス型の液晶装置１００の周辺駆動回路（走査線駆動回路１０４及びデータ線駆動回路１０３）を構成するシフトレジスタ回路の等価回路の一例を示す等価回路図である。転送信号をラッチする回路は、トランスミッションゲート回路で構成しても良いし、クロックドインバータ回路等で構成しても良い。

図３２は、図３１におけるシフトレジスタ回路のＳ部分を、液晶装置用基板３００上に集積して形成する際のレイアウト平面図の一例を示している。図３２（Ａ）は従来のパターンレイアウトであり、図３２（Ｂ）は本発明を適用したパターンレイアウトである。また、図３３（Ａ）及び図３３（Ｂ）はそれぞれ、図３２（Ａ）におけるＣ−Ｃ’部分の断面図、及び図３２（Ｂ）におけるＤ−Ｄ’部分の断面図である。

図３２（Ａ）、図３３（Ａ）において、５０、５１、４６はそれぞれ、Ｐ型領域、Ｎ型領域、及び駆動回路用のＰチャネル型ＴＦＴである。これらの図に示す従来例では、本段のシフトレジスタ回路と次段のシフトレジスタ回路との接続部Ｎ４に配線を通すには、トランスミッションゲート回路を制御するクロック信号線ＣＬ（前記走査線と同一工程、同一層で形成）の表面に形成した第２層間絶縁膜１３の上で、データ線３と同一工程で形成した同一層間のアルミニウム等の金属膜等からなる配線４０を用いていた。その結果、従来例では、トランスミッションゲート回路のソース・ドレイン電極４１、４２が配線４０と同一層で形成される。このため、トランスミッションゲート回路間の距離Ｌ１は配線４０とトランスミッションゲート回路のソース・ドレイン電極４１、４２とのフォトリソグラフィ工程及びエッチング工程時の寸法精度により決まるので、トランスミッションゲート回路間の距離Ｌ１は、配線４０が通る分だけこれ以上微細化できずに高集積化の妨げとなっていた。

しかるに、本形態では、前記の各実施形態で説明したように、基板１０と第１層間絶縁膜１１との間には第１の遮光膜７が形成されているので、この第１の遮光膜７を周辺駆動回路部分にも構成し、図３２（Ｂ）、図３３（Ｂ）に示すように、第１の遮光膜７を周辺駆動回路の配線材料として用いることで、微細化を実現する。すなわち、図３２（Ｂ）、図３３（Ｂ）に示すように、本段のシフトレジスタ回路と次段のシフトレジスタ回路との接続部Ｎ４の配線材料として、第１層間絶縁膜１１と基板１０との間に形成した第１の遮光膜７を用いることにより、トランスミッションゲート回路のソース及びドレイン電極４１、４２と同一層間には配線がなくなる。従って、トランスミッションゲート回路間の距離Ｌ２は、隣り合うトランスミッションゲート回路のソース・ドレイン電極４１、４２間の間隔のみを考慮すれば良い。したがって、本形態では、トランスミッションゲート回路間の距離Ｌ２の距離は、従来のトランスミッションゲート回路間の距離Ｌ１よりも常に狭くできる。

（周辺駆動回路の構成例２）
本例では、従来と同一の工程数により、周辺駆動回路（走査線駆動回路及びデータ線駆動回路）用のＴＦＴの特性向上を図ることができることを説明する。図３４は、周辺駆動回路で用いている等価回路の一例で、（Ａ）、（Ｂ）、（Ｃ）はそれぞれ、クロックドインバータ回路、トランスミッションゲート回路、及びインバータ回路をそれぞれ示している。

図３４において、前記各々の等価回路は、Ｐチャネル型ＴＦＴ及びＮチャネル型ＴＦＴから成るＣＭＯＳ型ＴＦＴにより構成されており、画素スイッチング用のＴＦＴの形成工程を兼用して形成することができる。ＣＬはクロック信号、ＣＬＢは前記クロック信号の反転信号、ＶＤＤは周辺駆動回路の高電位側の定電圧電源、ＶＳＳは周辺駆動回路の低電位側の定電圧電源をそれぞれ示している。また、４６、４７はそれぞれ駆動回路用のＰチャネル型ＴＦＴ、及び駆動回路用のＮチャネル型ＴＦＴである。ＩＮ側から入力された信号はＯＵＴ側に出力される。また、前記ＣＬ信号及びＣＬＢ信号は、回路構成において、図３１に示すように信号が入れ替わることは言うまでもない。図３５（Ａ）は、図３４（Ｃ）のインバータ回路の液晶装置用基板上でのレイアウトを示す平面図であり、図３５（Ｂ）は図３５（Ａ）のＥ−Ｅ’間の断面図を示している。

本形態では、前記の各実施形態で説明したように、基板１０と第１層間絶縁膜１１との間には第１の遮光膜７が形成されているので、この第１の遮光膜７を周辺駆動回路部分にも構成する。すなわち、図３５（Ａ）、（Ｂ）に示すように、前記インバータ回路を構成するＰチャネル型ＴＦＴ４６及びＮチャネル型ＴＦＴ４７の各々のソース電極４４に対して、第１層間絶縁膜１１のコンタクトホール５を経由して第１の遮光膜７を接続する。この第１の遮光膜７はＰチャネル型ＴＦＴ４６及びＮチャネル型ＴＦＴ４７のゲート電極４３下部のチャネル領域５２、５３を第１層間絶縁膜１１を介して完全に覆うように形成されている。従って、Ｐチャネル型ＴＦＴ４６のソース電極４８（周辺駆動回路の高電位側の定電圧電源ＶＤＤ）及びＮチャネル型ＴＦＴ４７のソース電極４９（周辺駆動回路の低電位側の定電圧電源ＶＳＳ）から印加される電圧で、第１の遮光膜７が擬似的な第２のゲート電極としての機能を果たす。このため、Ｎチャネル型ＴＦＴ４７では、そのチャネル領域５３において空乏層のゲート絶縁膜１２に接する部分の電位が従来より大きく上昇し、電子に対するポテンシャルエネルギーが低下する。
その結果、空乏層のゲート絶縁膜１２に接する部分に電子が集まり反転層ができやすくなるため、半導体層の抵抗が下がり、ＴＦＴ特性が向上する。Ｐチャネル型ＴＦＴ４６のチャネル領域５２では、前記電子を正孔に置き換えた現象が生じる。

なお、図３５（Ｂ）では、周辺駆動回路のＰチャネル型ＴＦＴ４６及びＮチャネル型ＴＦＴ４７はゲートセルフアライン構造で表してあるが、前記製造プロセスで説明したように、ＴＦＴの耐圧を向上し、信頼性を高めるために、該周辺駆動回路のＰチャネル型ＴＦＴ４６及びＮチャネル型ＴＦＴ４７をＬＤＤ構造やオフセットゲート構造で形成しても良い。

（周辺駆動回路の構成例３）
また、図３６（Ａ）は図３４（Ｃ）のインバータ回路の液晶装置用基板３００上におけるレイアウトの平面図であり、図３６（Ｂ）は図３６（Ａ）のＦ−Ｆ’間の断面図を示している。また、図３６（Ｃ）は、図３６（Ａ）におけるＧ−Ｇ’間の断面図を示している。

本形態では、前記の各実施形態で説明したように、基板１０と第１層間絶縁膜１１との間には第１の遮光膜７が形成されているので、この第１の遮光膜７を周辺駆動回路部分にも構成する。すなわち、図３６（Ａ）、（Ｂ）、（Ｃ）に示すように、インバータ回路を構成するＰチャネル型ＴＦＴ４６及びＮチャネル型ＴＦＴ４７の各々のゲート電極４３に重なるように形成した第１の遮光膜７をゲート電極４３に接続する。また、第１の遮光膜７をゲート電極４３と同一かあるいは幅を狭くして、チャネル領域５２、５３の上下をゲート絶縁膜１２及び第１層間絶縁膜１１を介してゲート電極４３及び第１の遮光膜７で挟むようにしてダブルゲート構造のＴＦＴを構成する。また、インバータ回路の入力側の配線４４は、データ線３と同一層で形成されており、第１層間絶縁膜１１のコンタクトホール５を経由してゲート電極４３と接続され、第１層間絶縁膜１１のコンタクトホール５を経由して第１の遮光膜７と接続される。前記コンタクトホール５の開孔は同一工程により行う。したがって、このダブルゲート構造のＴＦＴは第１の遮光膜７が第２のゲート電極の働きをするため、バックチャネル効果により、ＴＦＴ特性の更なる向上を図ることができる。

（ＴＦＴ特性）
周辺駆動回路の構成例２、３で説明した構造のＮチャネル型ＴＦＴの特性を図３７に示す。図３７において、三角のマーク及びそれを結ぶ実線（ａ）はチャネル領域下部に他の層がない従来のＮチャネル型ＴＦＴ、丸のマーク及びそれを結ぶ実線（ｂ）は周辺駆動回路の構成例２で説明した構造のＮチャネル型ＴＦＴ、四角のマーク及びそれを結ぶ実線（ｃ）は周辺駆動回路の構成例３で説明した構造のＮチャネル型ＴＦＴのＴＦＴ特性をそれぞれ示す。ＴＦＴのサイズは３水準共同じサイズ（チャネル長５μｍ、チャネル幅２０μｍ）でソース・ドレイン間 に電圧１５Ｖを印加して測定したものである。膜厚条件は、第１の遮光膜７は１０００オングストローム、第１層間絶縁膜１１は１０００オングストローム、半導体層１は５００オングストローム、ゲート絶縁膜１２は９００オングストロームに設定した。測定結果として、ＴＦＴのゲート電極に１５Ｖ印加した際に、周辺駆動回路の構成例２で説明した構造のＮチャネル型ＴＦＴ（丸のマーク及びそれを結ぶ実線（ｂ）で示す特性）は、従来のＴＦＴ（三角のマーク及びそれを結ぶ実線（ａ）で示す特性）より約１．５倍のオン電流が得られることを確認できた。また、ＴＦＴのゲート電極に１５Ｖ印加した際に、周辺駆動回路の構成例３で説明した構造のＮチャネル型ＴＦＴ（四角のマーク及びそれを結ぶ実線（ｂ）で示す特性）は、従来のＴＦＴ（三角のマーク及びそれを結ぶ実線（ａ）で示す特性）の３．０倍以上のオン電流が得られることを確認できた。従って、周辺駆動回路の構成例２、３で説明した構造のＮチャネル型ＴＦＴを用いることで、表示画素の増大に伴う周辺駆動回路の高速化及び微細化が可能となり、また、データ線３への画像信号の書込が改善するため、高品位な画像表示が実現できる液晶装置を提供することができる。

〔投写型液晶装置への応用例〕
図３８は、前記の各実施形態に係る液晶装置１００をライトバルブとして応用した投写型表示装置の一例として該アクティブマトリクス型液晶装置を３枚使用したプリズム色合成方式のプロジェクターに用いた光学系の説明図である。

図３８において、３７０はハロゲンランプ等の光源、３７１は放物ミラー、３７２は熱線カットフィルター、３７３、３７５、３７６はそれぞれ青色反射、緑色反射、赤色反射のダイクロイックミラー、３７４、３７７は反射ミラー、３７８、３７９、３８０は前記アクティブマトリクス型液晶装置からなる青色、緑色、赤色変調ライトバルブ、３８３はダイクロイックプリズムである。

このプロジェクターにおいては、光源３７０から発した白色光は放物ミラー３７１により集光され、熱線カットフィルター３７２を通過して赤外光領域の熱線が遮断されて、可視光のみがダイクロイックミラー系に入射される。そして先ず、青色反射ダイクロイックミラー３７３により、青色光（概ね５００ｎｍ以下の波長）が反射され、その他の光（黄色光）は透過する。反射した青色光は、反射ミラー３７４により方向を変え、青色変調ライトバルブ３７８に入射する。一方、青色反射ダイクロイックミラー３７３を透過した光は緑色反射ダイクロイックミラー３７５に入射し、緑色光（概ね５００〜６００ｎｍの波長）が反射され、その他の光である赤色光（概ね６００ｎｍ以上の波長）は透過する。緑色変調ライトバルブ３７５で反射した緑色光は、緑色変調ライトバルブ３７９に入射する。また、ダイクロイックミラー３７５を透過した赤色光は、反射ミラー３７６、３７７により方向を変え、赤色変調ライトバルブ３８０に入射する。

各色のライトバルブ３７８、３７９、３８０は、画像信号処理回路から供給される青、緑、赤の原色信号でそれぞれ駆動され、各ライトバルブに入射した光は変調され、ダイクロイックプリズム３８３で合成される。このダイクロイックプリズム３８３は、赤色反射面３８１と青色反射面３８２とが互いに直交するように構成されている。そして、ダイクロイックプリズム３８３で合成されたカラー画像は、投写レンズ３８４によってスクリーン上に拡大投射される。更に、液晶装置用基板の裏面からの反射光（戻り光）はほとんど無視できるので、従来のように反射防止処理を施した偏光板やフィルムを液晶装置の出射側面に貼り付ける必要がないので、コストの削減が実現できる。

本発明を適用した液晶装置１００は、強い光が照射されても画素電極１４を制御する画素スイッチング用ＴＦＴ１０２でのリーク電流が抑制できているため、高コントラスト等の高品位画像表示を得ることができる。また、ダイクロイックプリズム３８３の代わりにミラーを使用して色合成をするプロジェクターや、本発明を適用した液晶装置１００の対向基板にＲ（赤）、Ｇ（緑）、Ｂ（青）のカラーフィルター層を形成したものを使用して、１枚の液晶装置１００を用いてカラー画面が拡大投影できるプロジェクターに用いても効果がある。

ところで、図３８に示されるように、色合成にダイクロイックプリズム３８３を用いる場合に、本発明は特に利点を有する。たとえば、ダイクロイックミラー３７４にて反射された光は、ライトバルブ３７８を透過して、ダイクロイックプリズム３８３で合成される。この場合、ライトバルブ３７８に入射された光は９０度変調して投写レンズ３８４に入射される。しかしながら、ライトバルブ３７８に入射された光はわずかに漏れて、反対側のライトバルブ３８０に入射される可能性がある。従って、ライトバルブ３８０を例にとると、ダイクロイックミラー３７７により反射された光が、矢印Ａで示すように、入射方向側から入射されるだけでなく、ライトバルブ３７８を透過した光の一部がダイクロイックプリズム３８２を透過してライトバルブ３８０に入射される可能性がある。また、ダイクロイックミラー３７７により反射された光がライトバルブ３８０を通過してダイクロイックプリズム３８３に入射される際に、ダイクロイックプリズム３８３でわずかに反射（正反射）してライトバルブ３８０に再入射される可能性もある。このように、ライトバルブ３８０は入射側方向からの光の入射とその反対側方向からの入射が大きいが、このような場合に対しても、本発明は前記各実施形態で説明したように、画素スイッチング用ＴＦＴ１０２に対しては、入射側からも入射側の反対側からも光が入射されないようにデータ線２（第２の遮光膜）、対向基板３１のブラックマトリクス６（第３の遮光膜）、及び第１の遮光膜７が形成されているので、入射側からの光についてはデータ線２（第２の遮光膜）、及び対向基板３１のブラックマトリクス６（第３の遮光膜）で遮られ、反対側からの光は第１の遮光膜７で遮られる。従って、画素スイッチング用のＴＦＴ１０２にリーク電流が発生しない。

〔液晶装置の変形例〕
上述したいずれの形態に係る液晶装置１００においても、図３９に示すように、対向基板３１の側に例えばマトリクス状にマイクロレンズ３３を接着剤３４で画素単位で間隔を開けずに接着した後、それを薄板ガラス３５で覆うことにより、入射光を液晶装置用基板３００の画素電極１４上に集光させることができる。

このため、コントラストと明るさを大幅に改善することができる。しかも入射光を集光させるため、画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃなどへの斜め方向からの光の入射を防止することが可能となる。また、前記マイクロレンズ３３を用いる場合は、対向基板３１側のブラックマトリクス６を省略することもできる。本発明の液晶装置によれば、画素スイッチング用ＴＦＴ１０２のチャネル領域１ｃ下方に少なくとも第１の遮光膜７が設けられているから、液晶装置用基板３００の裏面からの反射光（戻り光）により、チャネル領域１ｃが照射されることがないため、光が起因して生じるリーク電流を抑制できる。従ってマイクロレンズ３３を用いて集光しても何等問題はない。

また、上述したいずれの形態でも、第１の遮光膜７は走査線駆動回路１０４の低電位側の定電圧電源ＶＳＳＹに接続したが、高電位側の定電圧電源ＶＤＤＹに接続してもよい。また、第１の遮光膜７はデータ線駆動回路１０３の低電位側の定電圧電源ＶＳＳＸに接続しても、高電位側の定電圧電源ＶＤＤＸに接続してもよいことは言うまでもない。さらに、液晶装置用基板３００から対向基板３１の対向電極３２に上下導通材３１を介して対向電極電位ＬＣＣＯＭを供給する給電線や各駆動回路１０３、１０４に接地電位を供給する給電線に第１の遮光膜７を接続してもよい。

さらに、実施の形態１、２などでは、第１の遮光膜７の配線部分を走査線２に沿って延設したが、データ線３に沿って表示領域６１の外側に延設してもよい。

本発明を適用した液晶装置の平面図である。 図１のＨ−Ｈ′線における断面図である。 本発明を適用した液晶装置の液晶装置用基板のブロック図である。 （Ａ）、（Ｂ）はそれぞれ、液晶装置用基板においてマトリクス状に構成されている画素を取り出して示す等価回路図、及び平面図である。 図４（Ｂ）のＡ−Ａ′線における断面図である。 本発明の実施の形態１に係る液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。 図６に示す液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 （Ａ）、（Ｂ）はそれぞれ、図６において第１の遮光膜の配線部分と定電位配線との接続部分をＢ−Ｂ’線に沿って切断した断面図、及び遮光膜の配線部分と 定電位配線との接続部分の拡大平面図である。 （Ａ）、（Ｂ）はそれぞれ、第１の遮光膜の配線部分と定電位配線との接続部分の変形例１を図６のＢ−Ｂ’線に沿って切断したときに相当する断面図、及び 遮光膜の配線部分と定電位配線との接続部分の拡大平面図である。 （Ａ）、（Ｂ）はそれぞれ、第１の遮光膜の配線部分と定電位配線との接続部分の変形例２を図６のＢ−Ｂ’線に沿って切断したときに相当する断面図、及び 遮光膜の配線部分と定電位配線との接続部分の拡大平面図である。 （Ａ）、（Ｂ）はそれぞれ、第１の遮光膜の配線部分と定電位配線との接続部分の変形例３を図６のＢ−Ｂ’線に沿って切断したときに相当する断面図、及び 遮光膜の配線部分と定電位配線との接続部分の拡大平面図である。 本発明の実施の形態１の改良例１に係る液晶装置に用いた液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 本発明の実施の形態１の改良例２に係る液晶装置に用いた液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 本発明の実施の形態１の改良例３に係る液晶装置に用いた液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 本発明の実施の形態２に係る液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。 図１５に示す液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 本発明の実施の形態２の改良例１に係る液晶装置に用いた液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 本発明の実施の形態２の改良例２に係る液晶装置に用いた液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 本発明の実施の形態２の改良例３に係る液晶装置に用いた液晶装置用基板に形成された第１の遮光膜の配線部分、及び該配線部分と定電位配線との接続構造を示す説明図である。 本発明の実施の形態３に係る液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。 図２０のＪ−Ｊ′線における断面図である。 本発明の実施の形態４に係る液晶装置に用いた液晶装置用基板において、表示領域の最端部に形成された２つの画素の周辺を拡大して示す平面図である。 図２２のＫ−Ｋ′線における断面図である。 本発明を適用した液晶装置の液晶装置用基板の製造方法を示す工程断面図である。 本発明を適用した液晶装置の液晶装置用基板の製造方法において、図２４に示す工程以降に行なう各工程の工程断面図である。 本発明を適用した液晶装置の液晶装置用基板の製造方法において、図２５に示す工程以降に行なう各工程の工程断面図である。 本発明を適用した液晶装置の液晶装置用基板の製造方法において、図２６に示す工程以降に行なう各工程の工程断面図である。 本発明を適用した液晶装置の液晶装置用基板の別の製造方法において、図２４に示す工程以降に行なう各工程の工程断面図である。 本発明を適用した液晶装置の液晶装置用基板の製造方法において、図２８に示す工程以降に行なう各工程の工程断面図である。 本発明を適用した液晶装置の液晶装置用基板の製造方法において、図２９に示す工程以降に行なう各工程の工程断面図である。 本発明を適用して好適な液晶装置の周辺駆動回路を構成するシフトレジスタ回路の一例を示した等価回路図である。 （Ａ）は、本発明を適用して好適な液晶装置の周辺駆動回路を構成するシフトレジスタ回路のレイアウトの一例を示した平面図、（Ｂ）は、従来の液晶装置の周駆動回路を構成するシフトレジスタ回路のレイアウトを示した平面図である。 （Ａ）は、本発明を適用して好適な液晶装置の周辺駆動回路を構成するシフトレジスタ回路のレイアウトの一例を示した断面図、（Ｂ）は、従来の液晶装置の周辺駆動回路を構成するシフトレジスタ回路のレイアウトを示した断面図である。 本発明を適用して好適な液晶装置の周辺駆動回路を構成する（Ａ）クロックドインバータ、（Ｂ）インバータ、（Ｃ）トランスミッションゲートをそれぞれ示した等価回路図である。 本発明を適用して好適な液晶装置の周辺駆動回路を構成するインバータ回路のレイアウト例で、（ａ）平面図、（ｂ）Ｅ−Ｅ’に沿った断面図である。 本発明を適用して好適な液晶装置の周辺駆動回路を構成するインバータ回路のレイアウト例で、（ａ）平面図、（ｂ）Ｆ−Ｆ’に沿った断面図、（ｃ）ＧーＧ’に沿った断面図である。 従来のＮチャネル型ＴＦＴの及び本発明を適用したＮチャネル型ＴＦＴの電流−電圧特性図である。 本発明に係る液晶装置用基板を用いた液晶装置をライトバルブとして応用した投写型表示装置の一例としてのプロジェクターの概略構成図である。 本発明に係る液晶装置用基板を用いた液晶装置で対向基板側にマイクロレンズを用いた構成例を示す断面図である。

符号の説明

１ 半導体層
１ａ 高濃度ソース領域
１ｂ 高濃度ドレイン領域
１ｃ チャネル領域
１ｄ 低濃度ソース領域
１ｅ 低濃度ドレイン領域
２ 走査線
３ データ線（第２の遮光膜）
４ データ線と半導体層のコンタクトホール
５ 画素電極（ドレイン電極）と半導体層のコンタクトホール
６ ブラックマトリクス
７ 第１の遮光膜
８ 定電位配線
９ 定電位配線と第１の遮光膜とのコンタクトホール
１０ 基板
１１ 第１層間絶縁膜
１２ ゲート絶縁膜
１３ 第２層間絶縁膜
１４ 画素電極
１５ 第３層間絶縁膜
１６ 中継電極（導電膜）
１７ 導電膜と第１の遮光膜間のコンタクトホール
１８ 容量配線
１９ 低濃度リンイオン
２０ 高濃度リンイオン
２１ レジスト
３１ 対向基板
３２ 対向電極
３３ マイクロレンズ
３４ 接着剤
３５ 薄板ガラス
４０ 配線
４１、４２ ＴＦＴのソースあるいはドレイン電極
４３ ゲート電極
４４ インバータ回路のゲート信号入力配線
４５ インバータ回路のドレイン電極（信号出力配線）
４６ Ｐチャネル型ＴＦＴ
４７ Ｎチャネル型ＴＦＴ
４８ 周辺駆動回路の正電荷配線（ＶＤＤ）
４９ 周辺駆動回路の負電荷配線（ＶＳＳ）
５０ Ｐ型領域
５１ Ｎ型領域
５２ Ｐ型チャネル領域
５３ Ｎ型チャネル領域
６０ 見切り用の遮光膜
１００ 液晶装置
１０１ データサンプリング回路
１０２ 画素ＴＦＴ
１０３ データ線駆動回路
１０４ 走査線駆動回路
１０５ 画素
１０６ 上下導通端子
１０７ 実装端子
１０８ 液晶
１０９ 補助回路
１７１ スイッチング回路
１７２、１７３ 信号配線
２００ シール材
２０１ ポリシリコン膜
３００ 液晶装置用基板
３０１ アルミニウム膜
３７０ ランプ
３７１ 放物ミラー
３７２ 熱線カットフィルター
３７３、３７５、３７６ ダイクロイックミラー
３７４、３７７ 反射ミラー
３７８ ライトバルブ（青）
３７９ ライトバルブ（緑）
３８０ ライトバルブ（赤）
３８１ 赤色反射面
３８２ 青色反射面
３８３ ダイクロイックプリズム
３８４ 投写レンズ

Claims (5)

1. 複数のデータ線及び複数の走査線によって画素がマトリクス状に構成された表示領域と、該表示領域より外周側で前記データ線及び前記走査線の少なくとも一方に接続された周辺駆動回路と、前記データ線及び走査線に対応して設けられた複数の薄膜トランジスタとを具備する液晶装置用基板と、該液晶装置用基板と対向基板との間に挟まれた液晶と、前記液晶装置用基板と前記対向基板とを貼り合せるシール材とを有する液晶装置において、
   前記表示領域の外側縁に沿って形成され、前記表示領域を規定する周辺見切り用の遮光膜と、
   前記薄膜トランジスタのチャネル部分を遮光し、前記周辺見切り用の遮光膜の領域下まで延設される支線と、前記周辺見切り用の遮光膜の領域下で前記表示領域の辺に沿うように形成され前記支線と電気的に接続される幹線とを有する遮光性の容量配線と、
   前記容量配線に電気的に接続された定電位配線とを備えることを特徴とする液晶装置。
2. 前記支線は、前記走査線及び前記データ線に沿って延設されていることを特徴とする請求項１記載の液晶装置。
3. 前記容量配線と前記薄膜トランジスタのドレイン領域とで蓄積容量を構成することを特徴とする請求項１または２に記載の液晶装置。
4. 前記周辺見切り用の遮光膜は、前記シール材の内側の領域で、かつ前記表示領域の外側縁に沿って形成されることを特徴とする請求項１乃至３のいずれか一項に記載の液晶装置。
5. 請求項１ないし４のいずれかに記載の液晶装置を備える投写型表示装置であって、光源からの光を前記液晶装置で変調し、該変調した光を投写光学手段によって拡大投写することを特徴とする投写型表示装置。
   

Images