JP2004252311A - 光半導体素子 - Google Patents
光半導体素子 Download PDFInfo
- Publication number
- JP2004252311A JP2004252311A JP2003044378A JP2003044378A JP2004252311A JP 2004252311 A JP2004252311 A JP 2004252311A JP 2003044378 A JP2003044378 A JP 2003044378A JP 2003044378 A JP2003044378 A JP 2003044378A JP 2004252311 A JP2004252311 A JP 2004252311A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- optical waveguide
- electrode
- semiconductor substrate
- electrodes
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)
Abstract
【課題】十分な変調を行うことできると共に、素子長を短くすることができる光半導体素子を提供する。
【解決手段】光導波路との間で光導波路４を挟む位置に、複数個の支持部５０が光導波路と平行に、かつ断続的に形成され、隣り合う支持部５０に挟まれた空隙部９が形成されている。そして、支持部５０上及び空隙部９上に光導波路と平行に延びる信号電極が形成されている。このような構成とすることにより、信号電極８と接地電極との間の電極間容量が、空隙部９がない場合と比較すると低減され、変調部の装荷による装荷容量を大きくとっても、特性インピーダンスの整合をとることができる。この結果、素子長を短くすることが可能となる。
【選択図】 図６
【解決手段】光導波路との間で光導波路４を挟む位置に、複数個の支持部５０が光導波路と平行に、かつ断続的に形成され、隣り合う支持部５０に挟まれた空隙部９が形成されている。そして、支持部５０上及び空隙部９上に光導波路と平行に延びる信号電極が形成されている。このような構成とすることにより、信号電極８と接地電極との間の電極間容量が、空隙部９がない場合と比較すると低減され、変調部の装荷による装荷容量を大きくとっても、特性インピーダンスの整合をとることができる。この結果、素子長を短くすることが可能となる。
【選択図】 図６
Description
【０００１】
【発明の属する技術分野】
本発明は、長距離の大容量光通信等に利用され、電気信号を用いて光信号を制御する光変調器に好適な光半導体素子に関する。
【０００２】
【従来の技術】
長距離の大容量光通信で用いる光変調器には、広帯域、低電圧動作及び小型であることが求められる。広帯域化には、素子の寄生容量やリードのインダクタンス等による帯域制限の影響を受けない進行波型の電極構成を採用することが有効である。進行波型の電極構成では、線路の特性インピーダンスの他の回路（通常５０Ω）との整合、及び素子内を伝搬する光の速度と電気信号の速度とを整合させることが重要である。
【０００３】
このような進行波型の電極構成を採用した半導体マッハツェンダ型変調器は、例えば「ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ， ｖｏｌ． ２７， ｐ． ６４５， １９９１」（非特許文献１）に記載されている。図２５は、上記文献に記載された従来の半導体マッハツェンダ型変調器の構造を示す模式図である。
【０００４】
この従来の半導体マッハツェンダ型変調器は、進行波型電極１０１及び集中定数型電極１０２を組み合わせたような構造を備えている。そして、２個の光導波路１０３及び１０４と進行波型電極１０１とが互いに分離して配置されている。具体的には、進行波型電極１０１が、位相変調器として機能する部分（位相変調部）１０５から独立して配置されている。位相変調部１０５には、光導波路１０３及び１０４上に断続的かつ周期的に配置された電極１０２が設けられ、進行波型電極１０１に接続された櫛歯状の配線を介して進行波型電極１０１に接続されている。位相変調部１０５に設けられた電極１０２は、夫々集中定数型電極として機能するが、その大きさが十分小さいため、この従来の半導体マッハツェンダ型変調器は、十分に高い周波数帯域まで制限を受けずに動作することが可能である。
【０００５】
また、この従来の半導体マッハツェンダ型変調器では、各集中定数型電極２０２は、外部の進行波型電極２０１からすると、分布定数型の容量及びインダクタンスに見える。このため、これらを含めた進行波型電極として設計することで、特性インピーダンスを５０Ωに整合させ、光の速度と電気信号が伝搬する速度を整合させることも可能である。そして、導波路の下部には導電層があり、この導電層を介して２本の導波路が等質な容量として作用し、電圧を印加した際に２本の導波路に対し電界が互いに逆方向に生じ、素子がプッシュプル駆動される。
【０００６】
また、米国特許第２，２６６，２５７号明細書（特許文献１）には、半導体吸収型変調器が記載されている。図２６は、米国特許第２，２６６，２５７号に記載された従来の半導体吸収型変調器の構造を示す模式図である。
【０００７】
この従来の半導体吸収型変調器も、進行波型電極２０１及び集中定数型電極２０２を組み合わせたような構造を備えている。そして、２個の光導波路２０３及び２０４と進行波型電極２０１とが互いに分離して配置されている。具体的には、進行波型電極２０１が吸収変調器として機能する部分（吸収型変調部）２０５から独立して配置されている。吸収型変調部２０５には、光導波路２０３及び２０４の側面に断続的かつ周期的に配置された電極２０２が設けられ、進行波型電極２０１に接続された櫛歯状の配線を介して進行波型電極２０１に接続されている。吸収型変調部２０５に設けられた電極２０２は、夫々集中定数型電極として機能するが、その大きさが十分小さいため、この従来の半導体吸収型変調器も、十分に高い周波数帯域まで制限を受けずに動作することが可能である。
【０００８】
また、この従来の半導体吸収型変調器では、各集中定数型電極２０２は、外部の進行波型電極２０１からすると、分布定数型の容量及びインダクタンスに見える。このため、これらを含めた進行波型電極として設計することで、特性インピーダンスを５０Ωに整合させ、光の速度と電気信号が伝搬する速度を整合させることも可能である。
【０００９】
図２７は、進行波型電極の等価回路図である。容量が装荷された進行波型電極での特性インピーダンス及び屈折率は、以下の数式１及び２で表すことができる（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ， ｖｏｌ． ２７， ｐ． ６４５， １９９１）。
【００１０】
【数１】
【００１１】
【数２】
【００１２】
ここで、ｃは真空中の光速であり、Ｌ及びＣは夫々進行波型電極の等価回路におけるインダクタンス、容量である。
【００１３】
進行波型電極のみから構成された構造においては、図２７（ａ）に示すように、等式「Ｌ＝ＬＣ」及び「Ｃ＝ＣＣ」が成り立つ。一方、変調部を構成する容量が周期的に装荷された構造においては、図２７（ｂ）に示すように、等式「Ｌ＝ＬＣ」及び「Ｃ＝ＣＣ＋ＣＬ」が成り立つ。ここで、ＬＣ及びＣＣは夫々進行波型電極の単位長さ当たりのインダクタンス、容量であり、ＣＬは、周期的に装荷された容量（装荷容量）の一周期分の大きさを、一周期の長さで割ったものである。そして、光と電気信号との伝搬速度を整合するようにする場合、容量Ｃの値は、下記数式３のように、数式１及び２によって一意に決められる。
【００１４】
【数３】
【００１５】
ここで、ｎ０は光導波路中の光の屈折率であり、正味の特性インピーダンスを５０Ωに整合させる場合、特性インピーダンスＺ０は５０Ωである。このとき、装荷容量ＣＬは、例えば変調部（位相変調部又は吸収型変調部）の長さの進行波型電極全体に対する割合によって決まり、この割合が増えると、装荷容量ＣＬが大きくなる。また、変調部の進行波型電極に対する割合が大きいほど、素子長に対して効率的に変調を行うことができる。このように、長さに対して効率的な変調を行うことができる素子構造では、装荷容量ＣＬは大きくなる。
【００１６】
【特許文献１】
米国特許第２，２６６，２５７号明細書
【非特許文献１】
アイ・イー・イー・イー ジャーナル オブ クウォンタム エレクトロニクス（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ）、１９９１年、ｖｏｌ．２７、ｐ．６４５
【００１７】
【発明が解決しようとする課題】
しかしながら、従来の構造において、正味の特性インピーダンスを５０Ωに整合させると共に、光と電気信号との伝搬速度の整合をとると、電極幅及び電極厚さ等のパラメータを最適化しても、電極間容量ＣＣの低減には限界がある。その一方で、前述のように、容量Ｃの値は一意的に決定される。このため、装荷容量ＣＬの増加が制限され、長さに対し効率的な変調を行うことができないため、素子長を長くする必要がある。
【００１８】
また、電極間隔を広くすることにより、電極間容量ＣＣを小さくすることは可能であるが、この場合には、櫛歯状の配線が長くなり、この部分のインダクタンスが大きくなる。この結果、このインダクタンスの増加に伴って、装荷容量ＣＬの増加が妨げられてしまう。このため、電極間隔を広げても、変調部の進行波型電極に対する割合が制限され、十分な変調を行うためには、素子長を長くする必要がある。例えば、図２５に示す従来の光変調器では、進行波型電極部の長さは１０ｍｍである。
【００１９】
本発明は、かかる問題点に鑑みてなされたものであって、十分な変調を行うことできると共に、素子長を短くすることができる光半導体素子を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００２１】
本発明に係る第１の光半導体素子は、半導体基板と、前記半導体基板の上方に形成された第１及び第２の光導波路と、前記第１及び第２の光導波路に接続された導電層とを有する。そして、複数個の第１の電極が、前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第１の光導波路を挟む位置で前記第１の光導波路に接続されており、複数個の第２の電極が、前記第２の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第２の光導波路を挟む位置で前記第２の光導波路に接続されている。また、信号電極が、前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられており、接地電極が前記複数個の第２の電極に接続されている。更に、前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分、例えば気体又は誘電体の誘電率は、前記半導体基板の誘電率よりも低い。
【００２２】
本発明に係る第２の光半導体素子は、半導体基板と、前記半導体基板の上方に形成された光導波路と、前記光導波路に接続された導電層とを有する。そして、複数個の第１の電極が、前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記光導波路を挟む位置で前記光導波路に接続されており、第２の電極が前記導電層に接続されている。また、信号電極が、前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられており、接地電極が前記第２の電極に接続されている。更に、前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分、例えば気体又は誘電体の誘電率は、前記半導体基板の誘電率よりも低い。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。
【００２４】
（本発明の基本的原理）
先ず、本発明の基本的原理について説明する。前述のように、特性インピーダンス、及び光信号と電気信号との伝搬速度の整合をとったときに、装荷容量ＣＬを大きくするためには、数式３において、ＣＣを小さくすれば良い。しかし、このときに、櫛歯状の配線が長くなると、前述のように、装荷容量ＣＬの増加が制限されてしまうため、この配線が長くならないようにする必要がある。
【００２５】
そこで、本発明においては、信号電極の下方の一部分に空隙部を設け、この空隙部をそのままとするか、又は誘電率が低い材料を空隙部内に埋め込む。この結果、図１に示すように、空隙部が設けられた部分は、その他の部分とは異なる等価回路を持つようになり、電極間容量ＣＣ’が空隙部が設けられていない場合の電極間容量ＣＣよりも小さくなる。進行波型電極の単位長さ当たりの平均容量は、空間のない部分とある部分の容量ＣＣ及びＣＣ’の長さに対する重み付け平均となる。従って、その平均した容量ＣＣ’’も従来の構造におけるＣＣよりも低くなる。この結果、数式３から判るように、本発明によれば、従来の構造に比べて装荷容量ＣＬを大きくすることができる。また、このときの電極間隔は変化しないため、櫛歯状の配線によるインダクタンスの増加は生じない。
【００２６】
このように、信号電極の下方の一部分に空隙部を設けることで、進行波型電極における変調部の割合を増加させ、十分な変調を行いながら素子長を短縮することができるのである。
【００２７】
（第１の実施形態）
次に、本発明の第１の実施形態について説明する。図２は、本発明の第１の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す上面図である。図３は、図２中の一部を拡大して示す上面図である。図４乃至図７は、夫々図３中のＩ−Ｉ線、ＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿った断面を示す断面図である。
【００２８】
第１の実施形態においては、図３乃至図７に示すように、半導体基板１上に導電層（高導電率層）２が形成され、その上に、２個の光導波路３及び４が形成されている。光導波路３（第２の光導波路）では、導電層２上に下層クラッド層３ｎ（第２の導電性半導体層）及びコア層３ｉ（真性半導体層）が順次形成され、その上に、上部クラッド層３ｐ（第１の導電性半導体層）及び半絶縁性ＩｎＰ層３０（半絶縁性半導体層）が形成されている。また、上部クラッド層３ｐ上に電極コンタクト層（図示せず）が形成されている。光導波路４（第１の光導波路）では、導電層２上に下部クラッド層４ｎ（第２の導電性半導体層）及びコア層４ｉ（真性半導体層）が順次形成され、その上に、上部クラッド層４ｐ（第１の導電性半導体層）及び半絶縁性ＩｎＰ層３０（半絶縁性半導体層）が形成されている。また、上部クラッド層４ｐ上に電極コンタクト層（図示せず）が形成されている。
【００２９】
半導体基板１は、例えば半絶縁性のＩｎＰ基板であり、導電層２は、例えば１×１０１８ｃｍ−３以上にｎ型不純物が導入されたｎ型ＩｎＰ層である。また、その厚さは、例えば１μｍ以上である。下部クラッド層３ｎ及び４ｎは、例えばｎ型ＩｎＰ層であり、上部クラッド層３ｐ及び４ｐは、例えばｐ型クラッド層である。また、コア層３ｉ及び４ｉは、例えば厚さが１０ｎｍ程度のＧａＩｎＡｓＰ層（図示せず）及び厚さが１０ｎｍ程度のＩｎＰ層（図示せず）が交互に積層された半導体量子井戸構造を備えている。ＧａＩｎＡｓＰ層及びＩｎＰ層の数は、例えばいずれも５〜２０である。また、電極コンタクト層は、例えばｐ型ＧａＩｎＡｓ層である。
【００３０】
光導波路３及び４は、互いに実質的に平行に等間隔で延びている。そして、図７に示すように、上部クラッド層３ｐ及び半絶縁性ＩｎＰ層３０は、光導波路３が延びる方向において、互いに交互に断続的に一定の周期で配置され、上部クラッド層４ｐ及び半絶縁性ＩｎＰ層３０は、光導波路４が延びる方向において、互いに交互に断続的に一定の周期で配置されている。なお、上部クラッド層３ｐ及び４ｐは、互いに対向するようにして配置されており、これらの配置の周期は等しい。この周期は、例えば５０μｍ以上１ｍｍ以下程度であり、上部クラッド層３ｐと上部クラッド層４ｐの長さは、例えば３０μｍ以上５００μｍ以下程度である。
【００３１】
そして、半導体基板１、導電層２並びに光導波路３及び４は、電極コンタクト層の上面を除いて、誘電体保護膜４０により覆われている。誘電体保護膜４０は、例えば厚さが０．５μｍ程度のＳｉＯ２膜である。
【００３２】
誘電体保護膜４０上には、図２に示すように、光導波路４との間で光導波路３を挟む位置に、光導波路３及び４と実質的に平行に延びる接地電極７が形成されている。一方、光導波路３との間で光導波路４を挟む位置には、図６に示すように、複数個の支持部５０が光導波路３及び４と平行に、かつ断続的に形成され、隣り合う支持部５０に挟まれた空隙部９が形成されている。支持部５０は、例えば、光導波路３及び４が延びる方向において、半絶縁性ＩｎＰ層３０と整合する位置に配置されており、従って、空隙部９は上部クラッド層３ｐ及び４ｐ並びに後述の電極５及び６と整合する位置に存在する。そして、支持部５０上及び空隙部９上に光導波路３及び４と実質的に平行に延びる信号電極８が形成されている。接地電極７、支持部５０及び信号電極８は、例えば厚さが３μｍ以上のＡｕメッキ膜からなる。
【００３３】
更に、上部クラッド層３ｐ上の電極コンタクト層上に電極５（第２の電極）が形成され、上部クラッド層４ｐ上の電極コンタクト層上に電極６（第１の電極）が形成されている。従って、電極５及び６は、互いに対向するようにして配置されており、これらの配置の周期は、例えば５０μｍ以上１ｍｍ以下程度であり、電極５及び６の長さは、例えば３０μｍ以上５００μｍ以下程度である。また、電極５毎に、電極５と接地電極７とを接続する配線１０が設けられ、電極６毎に、電極６と信号電極８とを接続する配線１１が設けられている。電極５及び６並びに配線１０及び１１は、例えば厚さが３μｍ以上のＡｕメッキ膜からなる。また、配線１０及び１１の幅は、５μｍ以上であり、最大でも電極５及び６の長さである。
【００３４】
また、半導体基板１上には、光導波路３及び４の一端に連結された分波器１２及び他端に連結された合波器１３が設けられている。分波器１２の入力側及び合波器１３の出力側には、夫々入力導波路１８ａ、出力導波路１８ｂが設けられている。
【００３５】
接地電極７及び信号電極８の一端は、高周波信号源１４に接続され、接地電極７及び信号電極８の他端には、終端抵抗１５が接続されている。また、導電層２は、インダクタを介して直流電圧用電源１７からバイアス電圧を印加される。
【００３６】
このように構成された第１の実施形態では、高周波信号源１４により高周波信号が生成され、この高周波信号が信号電極８及び接地電極７によって構成される非対称コプレーナストリップ型マイクロ波導波路に入力される。また、その一方で、入力導波路１８ａに連続レーザ光（ＣＷ Ｌｉｇｈｔ）１６が入力される。そして、入力された連続レーザ光１６は、分波器１２によって分波された後、光導波路３及び４を進行する。この進行中、光導波路３及び４のうち、互いに対向する電極５及び６との間に位置する部分（位相変調部）で光信号の位相変調が行われる。即ち、位相変調部において、光信号の位相が変化させられる。その後、これらの光信号は、合波器１３によって合波され、それらの位相変化に応じた強度変化を持った光（Ｍｏｄｕｌａｔｅｄ Ｌｉｇｈｔ）に変換されて出力導波路１８ｂから出力される。
【００３７】
なお、空隙部９の中は、外部と同じ気体の雰囲気とされるか、又は真空とされ、信号電極８と半導体基板１との間に存在する物質（本実施形態では、気体）の誘電率は半導体基板１の誘電率よりも低い。
【００３８】
ここで、第１の実施形態における容量について説明する。図８は、空隙部９の割合と電極間容量及び位相変調部の長さの割合の最大許容範囲との関係を示すグラフである。なお、図８中の●は電極間容量を示し、○は位相変調部の長さの割合の最大許容範囲を示す。ここで、「位相変調部の長さの割合」とは、光導波路３及び４について、互いに隣り合う１組の電極５及び６が設けられた部分と設けられていない部分との長さの合計に対する、電極５及び６が設けられた部分の割合をいう。第１の実施形態では、上部クラッド層３ｐ及び４ｐが設けられた部分（上部クラッド層３ｐ及び４ｐの上に、電極５及び６が設けられている。）と半絶縁性ＩｎＰ層３０が設けられた部分（半絶縁性ＩｎＰ層３０上には、電極５及び６は設けられていない）との長さの合計に対する、上部クラッド層３ｐ及び４ｐが設けられた部分の長さの割合である。そして、この割合の許容値とは、特性インピーダンスを５０Ωに整合させ、更に光と電気信号の伝搬速度を整合させたときに、上記の割合をどれだけ大きくすることができるかを示す値である。また、電極間容量は、接地電極７と信号電極８との間の容量である。
【００３９】
図８に示すように、空隙部９の割合を０（従来の技術に相当）から大きくするに連れて、電極間容量は小さくなる。このため、特性インピーダンスを５０Ωに整合させて、全体の容量Ｃが制限されている場合であっても、数式３によれば、装荷容量ＣＬを大きくすることが可能となる。この結果、例えば、空隙部９の割合を０．６にした場合には、位相変調部の長さの割合を、空隙部９の割合が０のときよりも約１．３倍まで大きくすることができ、空隙部９の割合を１にした場合には、約１．５倍まで大きくすることができる。
【００４０】
このように、本実施形態によれば、電極間容量が低減されるため、その分だけ装荷容量ＣＬを大きくすることが可能である。従って、素子長を短くして小型化することができる。また、装荷容量を大きくしても、特性インピーダンス及び光と電気信号との伝搬速度の整合が確保できるため、広帯域の変調が可能である。更に、光導波路３及び４の構造としてｐｉｎ構造を採用し、コア層に量子井戸構造を採用しているため、低電圧動作が可能である。
【００４１】
なお、分波器１２及び合波器１３は、半導体基板１の外部に設けられていてもよいが、素子の小型化及び光の過剰損失の防止という観点からは、本実施形態のように、半導体基板１上に設けられていることが好ましい。
【００４２】
支持部５０及び信号電極８は、例えば次のような方法により形成することができる。先ず、誘電体保護膜４０上に、支持部用レジスト膜を形成し、この支持部用レジスト膜の支持部５０を形成する予定の領域に開口部を形成する。次に、開口部内にＡｕメッキ膜を形成する。次いで、全面に信号電極用レジスト膜を形成し、この信号電極用レジスト膜の信号電極８を形成する予定の領域に開口部を形成する。続いて、開口部内にＡｕメッキ膜を形成する。そして、信号電極用レジスト膜及び支持部用レジスト膜をアッシングにより除去する。このようにして、支持部５０及び信号電極８を形成することができるが、これらを形成する方法は、これに限定されるものではない。また、支持部５０及び信号電極８は、適宜、接地電極７等と同時に形成してもよい。
【００４３】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図９は、本発明の第２の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図である。図９は、第１の実施形態を示す図４に相当する。
【００４４】
本実施形態においては、導電層２上に、光導波路３及び４の側面を覆う半絶縁性ＩｎＰ層（半絶縁性半導体層）６０が形成されている。
【００４５】
このような第２の実施形態によれば、第１の実施形態と同様の効果が得られると共に、半絶縁性ＩｎＰ層６０によって光導波路３及び４が保護されるため、より高い光のモード安定性、素子の信頼性及び歩留りが得られる。
【００４６】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図１０乃至図１２は、本発明の第３の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図であって、夫々第１の実施形態を示す図４乃至図６に相当する。
【００４７】
本実施形態においては、支持部５０が設けられておらず、半導体基板１の第１の実施形態において支持部５０が設けられていた部分に挟まれた部分に溝１９が形成され、この内部に空隙部９が形成されている。また、信号電極８は、半導体基板１の第１の実施形態において支持部５０が設けられていた部分（溝１９が形成されていない部分）及び空隙部９上に形成されている。
【００４８】
このように構成された第３の実施形態によっても、第１の実施形態と同様の効果が得られる。
【００４９】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図１３乃至図１５は、本発明の第４の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図であって、夫々第１の実施形態を示す図４乃至図６に相当する。
【００５０】
本実施形態は、第１の実施形態と第３の実施形態とを組み合わせて構成されている。より具体的には、第１の実施形態と同様に、支持部５０が設けられると共に、第３の実施形態と同様に、溝１９が形成され、第１及び第３の実施形態よりも大きい空隙部９が形成されている。信号電極８は、第１の実施形態と同様に、支持部５０上及び空隙部９上に形成されている。
【００５１】
このように構成された第４の実施形態によれば、より大きな空隙部９が設けられているため、接地電極７と信号電極８との間の容量がより低減される。このため、位相変調部の割合をより一層高いものとすることができ、素子長をより短縮することが可能である。
【００５２】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図１６は、本発明の第５の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す上面図である。図１６は、第１の実施形態を示す図３に相当する。
【００５３】
本実施形態においては、配線１０及び１１の幅が電極５及び６の長さと等しい。
【００５４】
このように構成された第５の実施形態によれば、配線１０及び１１のインダクタンスが、第１の実施形態よりも小さくなる。このため、特性インピーダンスを整合させるために容量Ｃが一意的に決まっている場合でも、装荷容量ＣＬをより大きなものとすることが可能である。このため、位相変調部の割合をより一層高くすることができる。従って、素子長を短くすることができる。
【００５５】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図１７は、本発明の第６の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図である。図１７は、第１の実施形態を示す図４に相当する。
【００５６】
本実施形態においては、第１の実施形態における接地電極７の代わりに接地電極７ａが設けられている。接地電極７ａの長手方向に垂直な断面形状は、図１７に示すように、光導波路３及び４側の面に段差が設けられたものとなっており、上部が下部よりも光導波路３に近接している。そして、下部よりも突き出した上部に配線１０が接続されている。
【００５７】
このように構成された第６の実施形態によれば、配線１０の長さを第１の実施形態のそれと等しくしたまま、接地電極７ａと信号電極８との間の電極間容量をより低減することが可能であり、素子長をより短縮することができる。
【００５８】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。図１８は、本発明の第７の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図である。図１８は、第１の実施形態を示す図４に相当する。
【００５９】
本実施形態においては、支持部５０の代わりに、支持部５０よりも幅が狭い支持部５０ａが設けられている。
【００６０】
このような第７の実施形態によれば、接地電極７ａと信号電極８との間の電極間容量をより低減することが可能であり、素子長をより短縮することができる。
【００６１】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。図１９は、本発明の第８の実施形態に係る光半導体素子（吸収型光変調器）の構造を示す上面図である。図２０は、図１９中の一部を拡大して示す上面図である。図２１乃至図２４は、夫々図２０中のＩ−Ｉ線、ＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿った断面を示す断面図である。
【００６２】
本実施形態においては、第１の実施形態とは異なり、導電層２上に光導波路４は形成されているが、光導波路３は形成されていない。電極５は導電層２に接続されている。また、分波器１２、合波器１３、入力導波路１８ａ及び出力導波路１８ｂも設けられておらず、光導波路４が半導体基板１の両端まで延びている。なお、光導波路４を構成するコア層４ｉは、第１の実施形態等と同様に、例えば半導体量子井戸構造を構成する材料から形成され、その光の吸収係数は、電界が印加されると変化する。
【００６３】
このように構成された第８の実施形態では、高周波信号源１４により高周波信号が生成され、この高周波信号が信号電極８及び接地電極７によって構成される非対称コプレーナストリップ型マイクロ波導波路に入力される。また、その一方で、光導波路４に連続レーザ光（ＣＷ Ｌｉｇｈｔ）１６が入力される。そして、入力された連続レーザ光１６は光導波路４を進行する。この進行中、光導波路４のうち、互いに対向する電極５及び６との間に位置する部分（吸収型変調部）で光信号の変調が行われ、強度変化を持った光（Ｍｏｄｕｌａｔｅｄ Ｌｉｇｈｔ）に変換されて出力される。
【００６４】
このように構成された第８の実施形態によっても、変調器の型は異なるが、第１の実施形態と同様の効果が得られる。
【００６５】
なお、本実施形態において、断続的に配置されている電極５及び配線１０を設けずに、連続的な接地電極７がそのまま導電層２に接続された構成としてもよい。但し、この場合には、電気信号の損失が増大し、変調器の動作帯域が制限される。
【００６６】
また、本実施形態では吸収型光変調器としているが、電界を印加すると屈折率が変化する材料を光導波路のコア層４ｉに用いれば、同様の構造で光位相変調器として用いることもできる。この場合も、本実施形態と同様の効果が得られる。
【００６７】
更に、第８の実施形態のような吸収型光変調器に対して、第２乃至第７の実施形態を適用してもよい。
【００６８】
なお、各実施形態では、電極５及び６が光の伝搬方向（光導波路３及び４が延びる方向）において、周期的に配置されているが、必ずしも周期的に配置されていなくても、本発明の目的は達成することができる。但し、この場合には、電気信号の過剰損失及び反射等が生じることがある。
【００６９】
また、支持部５０又は５０ａが配置されている位置や溝１９が形成された実施形態において溝１９間の壁が配置されている位置、即ち信号電極８を支持する部材又は部位が存在する位置は、光導波路３及び４が延びる方向において、電極５及び６が存在しない位置に限定されるものではなく、電極５及び６が存在する位置であっても本発明の効果が得られる。
【００７０】
また、支持部５０等の信号電極８を支持する部材又は部位は、電極５及び６と同じ周期で配置されている必要はなく、例えば、より長い周期で配置されていてもよく、非周期的に配置されていてもよい。また、信号電極８の両端部さえ支持されていれば、その間に信号電極８を支持する部材又は部位が設けられていなくても、本発明の効果は得られる。但し、電気信号の安定した伝搬の観点及び機械的強度の観点から、一定の周期で配置されていることが望ましい。
【００７１】
また、支持部５０及び５０ａの材料は、信号電極８と同じ金属材料（Ａｕメッキ膜）に限定されず、例えば誘電体であっても、本発明の効果が得られる。
【００７２】
また、空隙部９内に、半導体よりも誘電率の小さい誘電体が充填されていてもよい。但し、この場合には、雰囲気ガスが存在している場合や、真空とされている場合よりも、空隙部９内の誘電率が高くなるため、電極間容量が低減する効果は小さくなるが、機械的な強度が高くなる。
【００７３】
また、誘電体保護膜４０は必ずしも形成されている必要はないが、高い信頼性を確保し、電気信号の過剰損失を防止するためには、形成されていることが好ましい。
【００７４】
また、光導波路の構造は、光導波路３及び４のようなｐｉｎ構造には限定されず、例えばｉ型半導体のみで形成されていてもよい。但し、光導波路のコア部に効率的に電界を印加して、駆動電圧を低く抑えるためには、ｐｉｎ構造となっていることが好ましい。
【００７５】
また、光導波路３及び４の構造は、上から順にｐ型、ｉ型、ｎ型となっているものに限定されず、上から順にｎ型、ｉ型、ｐ型となっていてもよい。但し、ｎ型半導体よりも伝導率の小さいｐ型半導体の体積の増加を抑制することにより、電気信号の損失の増加を防止し、変調速度の制限を受けないようにするためには、上から順にｐ型、ｉ型、ｎ型となっている構造が好ましい。
【００７６】
また、導電層２の材料はｎ型半導体に限定されるものではなく、例えば金属層が導電層２の一部又は全部として形成されていてもよい。但し、金属層と半導体層との接合よりも半導体層同士の接合の方が安定した特性が得られるため、導電層２は不純物が導入された半導体層からなることが好ましい。また、導電層２が光導波路３及び４の上に形成され、電極５及び６が光導波路３及び４の下に形成されていてもよい。但し、煩雑な製造工程を避けるためには、導電層２は光導波路３及び４の下に形成されていることが好ましい。
【００７７】
また、半絶縁性ＩｎＰ層３０の代わりに、ｉ型半導体層、ＳｉＯ２層等の絶縁体層や上部クラッド層３ｐ又は４ｐが設けられていてもよい。但し、ｉ型半導体層が設けられた場合には、各実施形態と比較して電気信号の損失が増加して動作速度が制限され、また、絶縁体層が設けられた場合には、光導波路を伝搬する光の散乱がこの部分で生じて、各実施形態と比較して光の損失や反射が増加する。また、上部クラッド層３ｐ又は４ｐが設けられた場合には、電気信号の伝搬損失が増加して、各実施形態と比較して変調速度が制限される。更に、半絶縁性ＩｎＰ層３０が形成されずに、コア層３ｉ及び４ｉ上に誘電体保護膜４０のみが形成されていてもよいが、この場合にも、この部分で光が散乱し、光の損失や反射が増加する。従って、半絶縁性ＩｎＰ層３０が設けられていることが最も好ましい。
【００７８】
また、半導体基板１はＩｎＰ基板に限定されず、例えばＧａＡｓ基板を用いてもよい。また、光導波路のコア層の構造は、ＧａＩｎＡｓＰ量子井戸構造に限定されず、例えばＧａＩｎＡｓ量子井戸構造やＡｌＧａＩｎＡｓ量子井戸構造であってもよく、また、上記材料よりなるバルク半導体層でもよい。また、クラッド層として、例えばＡｌＧａＡｓ層又はＡｌＩｎＡｓ層が設けられていてもよい。これらのいずれの場合でも、本発明の効果が得られる。
【００７９】
また、配線１０及び１１と半導体基板１との間に、樹脂によって形成された台が設けられ、配線１０及び１１がその上に形成されていてもよい。但し、電気信号の損失を防止して、動作速度の制限を受けないようにするためには、この部分は中空としておくことが好ましい。
【００８０】
そして、本発明が適用される光半導体素子は、半導体マッハツェンダ型変調器及び吸収型変調器に限定されるものではなく、本発明の素子を、例えば各実施形態と同様の構成を備えた高速の光スイッチやＤＥＭＵＸ（ＤＥＭＵＬＴＩＰＬＥＸＥＲ）に適用することも可能である。
【００８１】
以下、本発明の諸態様を付記としてまとめて記載する。
【００８２】
（付記１） 半導体基板と、
前記半導体基板の上方に形成された第１及び第２の光導波路と、
前記第１及び第２の光導波路に接続された導電層と、
前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第１の光導波路を挟む位置で前記第１の光導波路に接続された複数個の第１の電極と、
前記第２の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第２の光導波路を挟む位置で前記第２の光導波路に接続された複数個の第２の電極と、
前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられた信号電極と、
前記複数個の第２の電極に接続された接地電極と、
を有し、
前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分の誘電率は、前記半導体基板の誘電率よりも低いことを特徴とする光半導体素子。
【００８３】
（付記２） 前記第１の光導波路と前記第２の光導波路は、互いに実質的に平行に延びていることを特徴とする付記１に記載の光半導体素子。
【００８４】
（付記３） 前記信号電極及び接地電極は、前記第１及び第２の光導波路と実質的に平行に延びていることを特徴とする付記２に記載の光半導体素子。
【００８５】
（付記４） 前記半導体基板上に設けられ、入力された光を前記第１及び第２の光導波路に分波する分波器と、
前記半導体基板上に設けられ、前記第１及び第２の光導波路を伝搬した光を合波する合波器と、
を有することを特徴とする付記１乃至３のいずれか１項に記載の光半導体素子。
【００８６】
（付記５） 前記接地電極の最も前記半導体基板側に位置している部位は、前記複数個の第２の電極が接続された部位よりも前記信号電極から離間していることを特徴とする付記１乃至４のいずれか１項に記載の光半導体素子。
【００８７】
（付記６） 前記複数個の第１の電極は、夫々その前記第１の光導波路が延びる方向の長さを一定として前記信号電極に接続され、
前記複数個の第２の電極は、夫々その前記第２の光導波路が延びる方向の長さを一定として前記接地電極に接続されていることを特徴とする付記１乃至５のいずれか１項に記載の光半導体素子。
【００８８】
（付記７） 半導体基板と、
前記半導体基板の上方に形成された光導波路と、
前記光導波路に接続された導電層と、
前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記光導波路を挟む位置で前記光導波路に接続された複数個の第１の電極と、
前記導電層に接続された第２の電極と、
前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられた信号電極と、
前記第２の電極に接続された接地電極と、
を有し、
前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分の誘電率は、前記半導体基板の誘電率よりも低いことを特徴とする光半導体素子。
【００８９】
（付記８） 前記信号電極及び接地電極は、前記光導波路と実質的に平行に延びていることを特徴とする付記７に記載の光半導体素子。
【００９０】
（付記９） 前記第２の電極は、複数個設けられ、前記光導波路が延びる方向に断続的に配置されていることを特徴とする付記７又は８に記載の光半導体素子。
【００９１】
（付記１０） 前記接地電極と前記第２の電極とが一体化されていることを特徴とする付記７又は８に記載の光半導体素子。
【００９２】
（付記１１） 前記光導波路は、前記第１及び第２の電極から電界が印加されると光の吸収係数が変化する材料から構成されていることを特徴とする付記７乃至１０のいずれか１項に記載の光半導体素子。
【００９３】
（付記１２） 前記複数個の第１の電極は、夫々その前記第１の光導波路が延びる方向の長さを一定として前記信号電極に接続されていることを特徴とする付記７乃至１１のいずれか１項に記載の光半導体素子。
【００９４】
（付記１３） 前記半導体基板と前記信号電極との間に空隙部が設けられていることを特徴とする付記１乃至１２のいずれか１項に記載の光半導体素子。
【００９５】
（付記１４） 前記半導体基板と前記信号電極との間に設けられ、誘電率が前記半導体基板のそれよりも低い誘電体膜を有することを特徴とする付記１乃至１２のいずれか１項に記載の光半導体素子。
【００９６】
（付記１５） 前記半導体基板と前記信号電極との間に断続的に設けられ、前記信号電極を支持する支持部材を有することを特徴とする付記１乃至１４のいずれか１項に記載の光半導体素子。
【００９７】
（付記１６） 前記支持部材は、前記信号電極と同じ材料から構成されていることを特徴とする付記１５に記載の光半導体素子。
【００９８】
（付記１７） 前記支持部材の幅は、前記信号電極の幅よりも狭いことを特徴とする付記１５又は１６に記載の光半導体素子。
【００９９】
（付記１８） 前記半導体基板の表面の前記信号電極と対向する部位に溝が形成されていることを特徴とする付記１乃至１７のいずれか１項に記載の光半導体素子。
【０１００】
（付記１９） 前記光導波路は、第１の導電性半導体層、真性半導体層及び第２の導電性半導体層からなるｐｉｎダイオード構造を備えていることを特徴とする付記１乃至１８のいずれか１項に記載の光半導体素子。
【０１０１】
（付記２０） 前記第１の導電性半導体層は、前記第１及び第２の電極のいずれかに接する部位のみに設けられており、
前記光導波路は、隣り合う第１の導電性半導体層間に設けられた半絶縁性半導体層を有することを特徴とする付記１９に記載の光半導体素子。
【０１０２】
（付記２１） 前記光導波路のコア層は、半導体量子井戸構造を備えていることを特徴とする付記１乃至２０のいずれか１項に記載の光半導体素子。
【０１０３】
（付記２２） 前記光導波路の側面を覆う半絶縁性半導体層を有することを特徴とする付記１乃至２１のいずれか１項に記載の光半導体素子。
【０１０４】
【発明の効果】
以上詳述したように、本発明によれば、特性インピーダンス及び光と電気との伝搬速度の整合をとった場合でも、接地電極と信号電極との間の容量を低く抑えることができるため、第１の電極と第２の電極との間の容量を高くすることができる。即ち、進行波電極として機能する接地電極及び信号電極全体の長さに対する、変調部を構成する第１及び第２の電極の割合を大きくすることができる。従って、素子長を短縮することができる。
【図面の簡単な説明】
【図１】本発明を適用した場合の進行波型電極の等価回路図である。
【図２】本発明の第１の実施形態に係るマッハツェンダ型光変調器の構造を示す上面図である。
【図３】図２中の一部を拡大して示す上面図である。
【図４】図３中のＩ−Ｉ線に沿った断面を示す断面図である。
【図５】図３中のＩＩ−ＩＩ線に沿った断面を示す断面図である。
【図６】図３中のＩＩＩ−ＩＩＩ線に沿った断面を示す断面図である。
【図７】図３中のＩＶ−ＩＶ線に沿った断面を示す断面図である。
【図８】空隙部９の割合と電極間容量及び位相変調部の長さの割合の最大許容範囲との関係を示すグラフである。
【図９】本発明の第２の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図である。
【図１０】本発明の第３の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩ−Ｉ線に沿った断面に相当する断面を示す断面図である。
【図１１】本発明の第３の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩ−ＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１２】本発明の第３の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩＩ−ＩＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１３】本発明の第４の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩ−Ｉ線に沿った断面に相当する断面を示す断面図である。
【図１４】本発明の第４の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩ−ＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１５】本発明の第４の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩＩ−ＩＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１６】本発明の第５の実施形態に係るマッハツェンダ型光変調器の構造を示す上面図である。
【図１７】本発明の第６の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図である。
【図１８】本発明の第７の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図である。
【図１９】本発明の第８の実施形態に係る吸収型光変調器の構造を示す上面図である。
【図２０】図１９中の一部を拡大して示す上面図である。
【図２１】図２０中のＩ−Ｉ線、ＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿った断面を示す断面図である。
【図２２】図２０中のＩ−Ｉ線に沿った断面を示す断面図である。
【図２３】図２０中のＩＩ−ＩＩ線に沿った断面を示す断面図である。
【図２４】図２０中のＩＩＩ−ＩＩＩ線に沿った断面を示す断面図である。
【図２５】非特許文献１に記載された従来の半導体マッハツェンダ型変調器の構造を示す模式図である。
【図２６】特許文献１に記載された従来の半導体吸収型変調器の構造を示す模式図である。
【図２７】進行波型電極の等価回路図である。
【符号の説明】
１：半導体基板
２：導電層
３、４：光導波路
３ｎ、４ｎ：下部クラッド層
３ｉ、４ｉ：コア層
３ｐ、４ｐ：上部クラッド層
５、６：電極
７、７ａ：接地電極
８：信号電極
９：空隙部
１０、１１：配線
１２：分波器
１３：合波器
１４：高周波信号源
１５：終端抵抗
１６：連続レーザ光
１７：直流電圧用電源
１８ａ：入力導波路
１８ｂ：出力導波路
３０：半絶縁性ＩｎＰ層
４０：誘電体保護膜
５０、５０ａ：支持部
６０：半絶縁性ＩｎＰ層
【発明の属する技術分野】
本発明は、長距離の大容量光通信等に利用され、電気信号を用いて光信号を制御する光変調器に好適な光半導体素子に関する。
【０００２】
【従来の技術】
長距離の大容量光通信で用いる光変調器には、広帯域、低電圧動作及び小型であることが求められる。広帯域化には、素子の寄生容量やリードのインダクタンス等による帯域制限の影響を受けない進行波型の電極構成を採用することが有効である。進行波型の電極構成では、線路の特性インピーダンスの他の回路（通常５０Ω）との整合、及び素子内を伝搬する光の速度と電気信号の速度とを整合させることが重要である。
【０００３】
このような進行波型の電極構成を採用した半導体マッハツェンダ型変調器は、例えば「ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ， ｖｏｌ． ２７， ｐ． ６４５， １９９１」（非特許文献１）に記載されている。図２５は、上記文献に記載された従来の半導体マッハツェンダ型変調器の構造を示す模式図である。
【０００４】
この従来の半導体マッハツェンダ型変調器は、進行波型電極１０１及び集中定数型電極１０２を組み合わせたような構造を備えている。そして、２個の光導波路１０３及び１０４と進行波型電極１０１とが互いに分離して配置されている。具体的には、進行波型電極１０１が、位相変調器として機能する部分（位相変調部）１０５から独立して配置されている。位相変調部１０５には、光導波路１０３及び１０４上に断続的かつ周期的に配置された電極１０２が設けられ、進行波型電極１０１に接続された櫛歯状の配線を介して進行波型電極１０１に接続されている。位相変調部１０５に設けられた電極１０２は、夫々集中定数型電極として機能するが、その大きさが十分小さいため、この従来の半導体マッハツェンダ型変調器は、十分に高い周波数帯域まで制限を受けずに動作することが可能である。
【０００５】
また、この従来の半導体マッハツェンダ型変調器では、各集中定数型電極２０２は、外部の進行波型電極２０１からすると、分布定数型の容量及びインダクタンスに見える。このため、これらを含めた進行波型電極として設計することで、特性インピーダンスを５０Ωに整合させ、光の速度と電気信号が伝搬する速度を整合させることも可能である。そして、導波路の下部には導電層があり、この導電層を介して２本の導波路が等質な容量として作用し、電圧を印加した際に２本の導波路に対し電界が互いに逆方向に生じ、素子がプッシュプル駆動される。
【０００６】
また、米国特許第２，２６６，２５７号明細書（特許文献１）には、半導体吸収型変調器が記載されている。図２６は、米国特許第２，２６６，２５７号に記載された従来の半導体吸収型変調器の構造を示す模式図である。
【０００７】
この従来の半導体吸収型変調器も、進行波型電極２０１及び集中定数型電極２０２を組み合わせたような構造を備えている。そして、２個の光導波路２０３及び２０４と進行波型電極２０１とが互いに分離して配置されている。具体的には、進行波型電極２０１が吸収変調器として機能する部分（吸収型変調部）２０５から独立して配置されている。吸収型変調部２０５には、光導波路２０３及び２０４の側面に断続的かつ周期的に配置された電極２０２が設けられ、進行波型電極２０１に接続された櫛歯状の配線を介して進行波型電極２０１に接続されている。吸収型変調部２０５に設けられた電極２０２は、夫々集中定数型電極として機能するが、その大きさが十分小さいため、この従来の半導体吸収型変調器も、十分に高い周波数帯域まで制限を受けずに動作することが可能である。
【０００８】
また、この従来の半導体吸収型変調器では、各集中定数型電極２０２は、外部の進行波型電極２０１からすると、分布定数型の容量及びインダクタンスに見える。このため、これらを含めた進行波型電極として設計することで、特性インピーダンスを５０Ωに整合させ、光の速度と電気信号が伝搬する速度を整合させることも可能である。
【０００９】
図２７は、進行波型電極の等価回路図である。容量が装荷された進行波型電極での特性インピーダンス及び屈折率は、以下の数式１及び２で表すことができる（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ， ｖｏｌ． ２７， ｐ． ６４５， １９９１）。
【００１０】
【数１】
【数２】
ここで、ｃは真空中の光速であり、Ｌ及びＣは夫々進行波型電極の等価回路におけるインダクタンス、容量である。
【００１３】
進行波型電極のみから構成された構造においては、図２７（ａ）に示すように、等式「Ｌ＝ＬＣ」及び「Ｃ＝ＣＣ」が成り立つ。一方、変調部を構成する容量が周期的に装荷された構造においては、図２７（ｂ）に示すように、等式「Ｌ＝ＬＣ」及び「Ｃ＝ＣＣ＋ＣＬ」が成り立つ。ここで、ＬＣ及びＣＣは夫々進行波型電極の単位長さ当たりのインダクタンス、容量であり、ＣＬは、周期的に装荷された容量（装荷容量）の一周期分の大きさを、一周期の長さで割ったものである。そして、光と電気信号との伝搬速度を整合するようにする場合、容量Ｃの値は、下記数式３のように、数式１及び２によって一意に決められる。
【００１４】
【数３】
ここで、ｎ０は光導波路中の光の屈折率であり、正味の特性インピーダンスを５０Ωに整合させる場合、特性インピーダンスＺ０は５０Ωである。このとき、装荷容量ＣＬは、例えば変調部（位相変調部又は吸収型変調部）の長さの進行波型電極全体に対する割合によって決まり、この割合が増えると、装荷容量ＣＬが大きくなる。また、変調部の進行波型電極に対する割合が大きいほど、素子長に対して効率的に変調を行うことができる。このように、長さに対して効率的な変調を行うことができる素子構造では、装荷容量ＣＬは大きくなる。
【００１６】
【特許文献１】
米国特許第２，２６６，２５７号明細書
【非特許文献１】
アイ・イー・イー・イー ジャーナル オブ クウォンタム エレクトロニクス（ＩＥＥＥ Ｊｏｕｒｎａｌ ｏｆ Ｑｕａｎｔｕｍ Ｅｌｅｃｔｒｏｎｉｃｓ）、１９９１年、ｖｏｌ．２７、ｐ．６４５
【００１７】
【発明が解決しようとする課題】
しかしながら、従来の構造において、正味の特性インピーダンスを５０Ωに整合させると共に、光と電気信号との伝搬速度の整合をとると、電極幅及び電極厚さ等のパラメータを最適化しても、電極間容量ＣＣの低減には限界がある。その一方で、前述のように、容量Ｃの値は一意的に決定される。このため、装荷容量ＣＬの増加が制限され、長さに対し効率的な変調を行うことができないため、素子長を長くする必要がある。
【００１８】
また、電極間隔を広くすることにより、電極間容量ＣＣを小さくすることは可能であるが、この場合には、櫛歯状の配線が長くなり、この部分のインダクタンスが大きくなる。この結果、このインダクタンスの増加に伴って、装荷容量ＣＬの増加が妨げられてしまう。このため、電極間隔を広げても、変調部の進行波型電極に対する割合が制限され、十分な変調を行うためには、素子長を長くする必要がある。例えば、図２５に示す従来の光変調器では、進行波型電極部の長さは１０ｍｍである。
【００１９】
本発明は、かかる問題点に鑑みてなされたものであって、十分な変調を行うことできると共に、素子長を短くすることができる光半導体素子を提供することを目的とする。
【００２０】
【課題を解決するための手段】
本願発明者は、上記課題を解決すべく、鋭意検討を重ねた結果、以下に示す発明の諸態様に想到した。
【００２１】
本発明に係る第１の光半導体素子は、半導体基板と、前記半導体基板の上方に形成された第１及び第２の光導波路と、前記第１及び第２の光導波路に接続された導電層とを有する。そして、複数個の第１の電極が、前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第１の光導波路を挟む位置で前記第１の光導波路に接続されており、複数個の第２の電極が、前記第２の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第２の光導波路を挟む位置で前記第２の光導波路に接続されている。また、信号電極が、前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられており、接地電極が前記複数個の第２の電極に接続されている。更に、前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分、例えば気体又は誘電体の誘電率は、前記半導体基板の誘電率よりも低い。
【００２２】
本発明に係る第２の光半導体素子は、半導体基板と、前記半導体基板の上方に形成された光導波路と、前記光導波路に接続された導電層とを有する。そして、複数個の第１の電極が、前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記光導波路を挟む位置で前記光導波路に接続されており、第２の電極が前記導電層に接続されている。また、信号電極が、前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられており、接地電極が前記第２の電極に接続されている。更に、前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分、例えば気体又は誘電体の誘電率は、前記半導体基板の誘電率よりも低い。
【００２３】
【発明の実施の形態】
以下、本発明の実施の形態について添付の図面を参照して具体的に説明する。
【００２４】
（本発明の基本的原理）
先ず、本発明の基本的原理について説明する。前述のように、特性インピーダンス、及び光信号と電気信号との伝搬速度の整合をとったときに、装荷容量ＣＬを大きくするためには、数式３において、ＣＣを小さくすれば良い。しかし、このときに、櫛歯状の配線が長くなると、前述のように、装荷容量ＣＬの増加が制限されてしまうため、この配線が長くならないようにする必要がある。
【００２５】
そこで、本発明においては、信号電極の下方の一部分に空隙部を設け、この空隙部をそのままとするか、又は誘電率が低い材料を空隙部内に埋め込む。この結果、図１に示すように、空隙部が設けられた部分は、その他の部分とは異なる等価回路を持つようになり、電極間容量ＣＣ’が空隙部が設けられていない場合の電極間容量ＣＣよりも小さくなる。進行波型電極の単位長さ当たりの平均容量は、空間のない部分とある部分の容量ＣＣ及びＣＣ’の長さに対する重み付け平均となる。従って、その平均した容量ＣＣ’’も従来の構造におけるＣＣよりも低くなる。この結果、数式３から判るように、本発明によれば、従来の構造に比べて装荷容量ＣＬを大きくすることができる。また、このときの電極間隔は変化しないため、櫛歯状の配線によるインダクタンスの増加は生じない。
【００２６】
このように、信号電極の下方の一部分に空隙部を設けることで、進行波型電極における変調部の割合を増加させ、十分な変調を行いながら素子長を短縮することができるのである。
【００２７】
（第１の実施形態）
次に、本発明の第１の実施形態について説明する。図２は、本発明の第１の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す上面図である。図３は、図２中の一部を拡大して示す上面図である。図４乃至図７は、夫々図３中のＩ−Ｉ線、ＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿った断面を示す断面図である。
【００２８】
第１の実施形態においては、図３乃至図７に示すように、半導体基板１上に導電層（高導電率層）２が形成され、その上に、２個の光導波路３及び４が形成されている。光導波路３（第２の光導波路）では、導電層２上に下層クラッド層３ｎ（第２の導電性半導体層）及びコア層３ｉ（真性半導体層）が順次形成され、その上に、上部クラッド層３ｐ（第１の導電性半導体層）及び半絶縁性ＩｎＰ層３０（半絶縁性半導体層）が形成されている。また、上部クラッド層３ｐ上に電極コンタクト層（図示せず）が形成されている。光導波路４（第１の光導波路）では、導電層２上に下部クラッド層４ｎ（第２の導電性半導体層）及びコア層４ｉ（真性半導体層）が順次形成され、その上に、上部クラッド層４ｐ（第１の導電性半導体層）及び半絶縁性ＩｎＰ層３０（半絶縁性半導体層）が形成されている。また、上部クラッド層４ｐ上に電極コンタクト層（図示せず）が形成されている。
【００２９】
半導体基板１は、例えば半絶縁性のＩｎＰ基板であり、導電層２は、例えば１×１０１８ｃｍ−３以上にｎ型不純物が導入されたｎ型ＩｎＰ層である。また、その厚さは、例えば１μｍ以上である。下部クラッド層３ｎ及び４ｎは、例えばｎ型ＩｎＰ層であり、上部クラッド層３ｐ及び４ｐは、例えばｐ型クラッド層である。また、コア層３ｉ及び４ｉは、例えば厚さが１０ｎｍ程度のＧａＩｎＡｓＰ層（図示せず）及び厚さが１０ｎｍ程度のＩｎＰ層（図示せず）が交互に積層された半導体量子井戸構造を備えている。ＧａＩｎＡｓＰ層及びＩｎＰ層の数は、例えばいずれも５〜２０である。また、電極コンタクト層は、例えばｐ型ＧａＩｎＡｓ層である。
【００３０】
光導波路３及び４は、互いに実質的に平行に等間隔で延びている。そして、図７に示すように、上部クラッド層３ｐ及び半絶縁性ＩｎＰ層３０は、光導波路３が延びる方向において、互いに交互に断続的に一定の周期で配置され、上部クラッド層４ｐ及び半絶縁性ＩｎＰ層３０は、光導波路４が延びる方向において、互いに交互に断続的に一定の周期で配置されている。なお、上部クラッド層３ｐ及び４ｐは、互いに対向するようにして配置されており、これらの配置の周期は等しい。この周期は、例えば５０μｍ以上１ｍｍ以下程度であり、上部クラッド層３ｐと上部クラッド層４ｐの長さは、例えば３０μｍ以上５００μｍ以下程度である。
【００３１】
そして、半導体基板１、導電層２並びに光導波路３及び４は、電極コンタクト層の上面を除いて、誘電体保護膜４０により覆われている。誘電体保護膜４０は、例えば厚さが０．５μｍ程度のＳｉＯ２膜である。
【００３２】
誘電体保護膜４０上には、図２に示すように、光導波路４との間で光導波路３を挟む位置に、光導波路３及び４と実質的に平行に延びる接地電極７が形成されている。一方、光導波路３との間で光導波路４を挟む位置には、図６に示すように、複数個の支持部５０が光導波路３及び４と平行に、かつ断続的に形成され、隣り合う支持部５０に挟まれた空隙部９が形成されている。支持部５０は、例えば、光導波路３及び４が延びる方向において、半絶縁性ＩｎＰ層３０と整合する位置に配置されており、従って、空隙部９は上部クラッド層３ｐ及び４ｐ並びに後述の電極５及び６と整合する位置に存在する。そして、支持部５０上及び空隙部９上に光導波路３及び４と実質的に平行に延びる信号電極８が形成されている。接地電極７、支持部５０及び信号電極８は、例えば厚さが３μｍ以上のＡｕメッキ膜からなる。
【００３３】
更に、上部クラッド層３ｐ上の電極コンタクト層上に電極５（第２の電極）が形成され、上部クラッド層４ｐ上の電極コンタクト層上に電極６（第１の電極）が形成されている。従って、電極５及び６は、互いに対向するようにして配置されており、これらの配置の周期は、例えば５０μｍ以上１ｍｍ以下程度であり、電極５及び６の長さは、例えば３０μｍ以上５００μｍ以下程度である。また、電極５毎に、電極５と接地電極７とを接続する配線１０が設けられ、電極６毎に、電極６と信号電極８とを接続する配線１１が設けられている。電極５及び６並びに配線１０及び１１は、例えば厚さが３μｍ以上のＡｕメッキ膜からなる。また、配線１０及び１１の幅は、５μｍ以上であり、最大でも電極５及び６の長さである。
【００３４】
また、半導体基板１上には、光導波路３及び４の一端に連結された分波器１２及び他端に連結された合波器１３が設けられている。分波器１２の入力側及び合波器１３の出力側には、夫々入力導波路１８ａ、出力導波路１８ｂが設けられている。
【００３５】
接地電極７及び信号電極８の一端は、高周波信号源１４に接続され、接地電極７及び信号電極８の他端には、終端抵抗１５が接続されている。また、導電層２は、インダクタを介して直流電圧用電源１７からバイアス電圧を印加される。
【００３６】
このように構成された第１の実施形態では、高周波信号源１４により高周波信号が生成され、この高周波信号が信号電極８及び接地電極７によって構成される非対称コプレーナストリップ型マイクロ波導波路に入力される。また、その一方で、入力導波路１８ａに連続レーザ光（ＣＷ Ｌｉｇｈｔ）１６が入力される。そして、入力された連続レーザ光１６は、分波器１２によって分波された後、光導波路３及び４を進行する。この進行中、光導波路３及び４のうち、互いに対向する電極５及び６との間に位置する部分（位相変調部）で光信号の位相変調が行われる。即ち、位相変調部において、光信号の位相が変化させられる。その後、これらの光信号は、合波器１３によって合波され、それらの位相変化に応じた強度変化を持った光（Ｍｏｄｕｌａｔｅｄ Ｌｉｇｈｔ）に変換されて出力導波路１８ｂから出力される。
【００３７】
なお、空隙部９の中は、外部と同じ気体の雰囲気とされるか、又は真空とされ、信号電極８と半導体基板１との間に存在する物質（本実施形態では、気体）の誘電率は半導体基板１の誘電率よりも低い。
【００３８】
ここで、第１の実施形態における容量について説明する。図８は、空隙部９の割合と電極間容量及び位相変調部の長さの割合の最大許容範囲との関係を示すグラフである。なお、図８中の●は電極間容量を示し、○は位相変調部の長さの割合の最大許容範囲を示す。ここで、「位相変調部の長さの割合」とは、光導波路３及び４について、互いに隣り合う１組の電極５及び６が設けられた部分と設けられていない部分との長さの合計に対する、電極５及び６が設けられた部分の割合をいう。第１の実施形態では、上部クラッド層３ｐ及び４ｐが設けられた部分（上部クラッド層３ｐ及び４ｐの上に、電極５及び６が設けられている。）と半絶縁性ＩｎＰ層３０が設けられた部分（半絶縁性ＩｎＰ層３０上には、電極５及び６は設けられていない）との長さの合計に対する、上部クラッド層３ｐ及び４ｐが設けられた部分の長さの割合である。そして、この割合の許容値とは、特性インピーダンスを５０Ωに整合させ、更に光と電気信号の伝搬速度を整合させたときに、上記の割合をどれだけ大きくすることができるかを示す値である。また、電極間容量は、接地電極７と信号電極８との間の容量である。
【００３９】
図８に示すように、空隙部９の割合を０（従来の技術に相当）から大きくするに連れて、電極間容量は小さくなる。このため、特性インピーダンスを５０Ωに整合させて、全体の容量Ｃが制限されている場合であっても、数式３によれば、装荷容量ＣＬを大きくすることが可能となる。この結果、例えば、空隙部９の割合を０．６にした場合には、位相変調部の長さの割合を、空隙部９の割合が０のときよりも約１．３倍まで大きくすることができ、空隙部９の割合を１にした場合には、約１．５倍まで大きくすることができる。
【００４０】
このように、本実施形態によれば、電極間容量が低減されるため、その分だけ装荷容量ＣＬを大きくすることが可能である。従って、素子長を短くして小型化することができる。また、装荷容量を大きくしても、特性インピーダンス及び光と電気信号との伝搬速度の整合が確保できるため、広帯域の変調が可能である。更に、光導波路３及び４の構造としてｐｉｎ構造を採用し、コア層に量子井戸構造を採用しているため、低電圧動作が可能である。
【００４１】
なお、分波器１２及び合波器１３は、半導体基板１の外部に設けられていてもよいが、素子の小型化及び光の過剰損失の防止という観点からは、本実施形態のように、半導体基板１上に設けられていることが好ましい。
【００４２】
支持部５０及び信号電極８は、例えば次のような方法により形成することができる。先ず、誘電体保護膜４０上に、支持部用レジスト膜を形成し、この支持部用レジスト膜の支持部５０を形成する予定の領域に開口部を形成する。次に、開口部内にＡｕメッキ膜を形成する。次いで、全面に信号電極用レジスト膜を形成し、この信号電極用レジスト膜の信号電極８を形成する予定の領域に開口部を形成する。続いて、開口部内にＡｕメッキ膜を形成する。そして、信号電極用レジスト膜及び支持部用レジスト膜をアッシングにより除去する。このようにして、支持部５０及び信号電極８を形成することができるが、これらを形成する方法は、これに限定されるものではない。また、支持部５０及び信号電極８は、適宜、接地電極７等と同時に形成してもよい。
【００４３】
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図９は、本発明の第２の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図である。図９は、第１の実施形態を示す図４に相当する。
【００４４】
本実施形態においては、導電層２上に、光導波路３及び４の側面を覆う半絶縁性ＩｎＰ層（半絶縁性半導体層）６０が形成されている。
【００４５】
このような第２の実施形態によれば、第１の実施形態と同様の効果が得られると共に、半絶縁性ＩｎＰ層６０によって光導波路３及び４が保護されるため、より高い光のモード安定性、素子の信頼性及び歩留りが得られる。
【００４６】
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図１０乃至図１２は、本発明の第３の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図であって、夫々第１の実施形態を示す図４乃至図６に相当する。
【００４７】
本実施形態においては、支持部５０が設けられておらず、半導体基板１の第１の実施形態において支持部５０が設けられていた部分に挟まれた部分に溝１９が形成され、この内部に空隙部９が形成されている。また、信号電極８は、半導体基板１の第１の実施形態において支持部５０が設けられていた部分（溝１９が形成されていない部分）及び空隙部９上に形成されている。
【００４８】
このように構成された第３の実施形態によっても、第１の実施形態と同様の効果が得られる。
【００４９】
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図１３乃至図１５は、本発明の第４の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図であって、夫々第１の実施形態を示す図４乃至図６に相当する。
【００５０】
本実施形態は、第１の実施形態と第３の実施形態とを組み合わせて構成されている。より具体的には、第１の実施形態と同様に、支持部５０が設けられると共に、第３の実施形態と同様に、溝１９が形成され、第１及び第３の実施形態よりも大きい空隙部９が形成されている。信号電極８は、第１の実施形態と同様に、支持部５０上及び空隙部９上に形成されている。
【００５１】
このように構成された第４の実施形態によれば、より大きな空隙部９が設けられているため、接地電極７と信号電極８との間の容量がより低減される。このため、位相変調部の割合をより一層高いものとすることができ、素子長をより短縮することが可能である。
【００５２】
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図１６は、本発明の第５の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す上面図である。図１６は、第１の実施形態を示す図３に相当する。
【００５３】
本実施形態においては、配線１０及び１１の幅が電極５及び６の長さと等しい。
【００５４】
このように構成された第５の実施形態によれば、配線１０及び１１のインダクタンスが、第１の実施形態よりも小さくなる。このため、特性インピーダンスを整合させるために容量Ｃが一意的に決まっている場合でも、装荷容量ＣＬをより大きなものとすることが可能である。このため、位相変調部の割合をより一層高くすることができる。従って、素子長を短くすることができる。
【００５５】
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図１７は、本発明の第６の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図である。図１７は、第１の実施形態を示す図４に相当する。
【００５６】
本実施形態においては、第１の実施形態における接地電極７の代わりに接地電極７ａが設けられている。接地電極７ａの長手方向に垂直な断面形状は、図１７に示すように、光導波路３及び４側の面に段差が設けられたものとなっており、上部が下部よりも光導波路３に近接している。そして、下部よりも突き出した上部に配線１０が接続されている。
【００５７】
このように構成された第６の実施形態によれば、配線１０の長さを第１の実施形態のそれと等しくしたまま、接地電極７ａと信号電極８との間の電極間容量をより低減することが可能であり、素子長をより短縮することができる。
【００５８】
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。図１８は、本発明の第７の実施形態に係る光半導体素子（マッハツェンダ型光変調器）の構造を示す断面図である。図１８は、第１の実施形態を示す図４に相当する。
【００５９】
本実施形態においては、支持部５０の代わりに、支持部５０よりも幅が狭い支持部５０ａが設けられている。
【００６０】
このような第７の実施形態によれば、接地電極７ａと信号電極８との間の電極間容量をより低減することが可能であり、素子長をより短縮することができる。
【００６１】
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。図１９は、本発明の第８の実施形態に係る光半導体素子（吸収型光変調器）の構造を示す上面図である。図２０は、図１９中の一部を拡大して示す上面図である。図２１乃至図２４は、夫々図２０中のＩ−Ｉ線、ＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿った断面を示す断面図である。
【００６２】
本実施形態においては、第１の実施形態とは異なり、導電層２上に光導波路４は形成されているが、光導波路３は形成されていない。電極５は導電層２に接続されている。また、分波器１２、合波器１３、入力導波路１８ａ及び出力導波路１８ｂも設けられておらず、光導波路４が半導体基板１の両端まで延びている。なお、光導波路４を構成するコア層４ｉは、第１の実施形態等と同様に、例えば半導体量子井戸構造を構成する材料から形成され、その光の吸収係数は、電界が印加されると変化する。
【００６３】
このように構成された第８の実施形態では、高周波信号源１４により高周波信号が生成され、この高周波信号が信号電極８及び接地電極７によって構成される非対称コプレーナストリップ型マイクロ波導波路に入力される。また、その一方で、光導波路４に連続レーザ光（ＣＷ Ｌｉｇｈｔ）１６が入力される。そして、入力された連続レーザ光１６は光導波路４を進行する。この進行中、光導波路４のうち、互いに対向する電極５及び６との間に位置する部分（吸収型変調部）で光信号の変調が行われ、強度変化を持った光（Ｍｏｄｕｌａｔｅｄ Ｌｉｇｈｔ）に変換されて出力される。
【００６４】
このように構成された第８の実施形態によっても、変調器の型は異なるが、第１の実施形態と同様の効果が得られる。
【００６５】
なお、本実施形態において、断続的に配置されている電極５及び配線１０を設けずに、連続的な接地電極７がそのまま導電層２に接続された構成としてもよい。但し、この場合には、電気信号の損失が増大し、変調器の動作帯域が制限される。
【００６６】
また、本実施形態では吸収型光変調器としているが、電界を印加すると屈折率が変化する材料を光導波路のコア層４ｉに用いれば、同様の構造で光位相変調器として用いることもできる。この場合も、本実施形態と同様の効果が得られる。
【００６７】
更に、第８の実施形態のような吸収型光変調器に対して、第２乃至第７の実施形態を適用してもよい。
【００６８】
なお、各実施形態では、電極５及び６が光の伝搬方向（光導波路３及び４が延びる方向）において、周期的に配置されているが、必ずしも周期的に配置されていなくても、本発明の目的は達成することができる。但し、この場合には、電気信号の過剰損失及び反射等が生じることがある。
【００６９】
また、支持部５０又は５０ａが配置されている位置や溝１９が形成された実施形態において溝１９間の壁が配置されている位置、即ち信号電極８を支持する部材又は部位が存在する位置は、光導波路３及び４が延びる方向において、電極５及び６が存在しない位置に限定されるものではなく、電極５及び６が存在する位置であっても本発明の効果が得られる。
【００７０】
また、支持部５０等の信号電極８を支持する部材又は部位は、電極５及び６と同じ周期で配置されている必要はなく、例えば、より長い周期で配置されていてもよく、非周期的に配置されていてもよい。また、信号電極８の両端部さえ支持されていれば、その間に信号電極８を支持する部材又は部位が設けられていなくても、本発明の効果は得られる。但し、電気信号の安定した伝搬の観点及び機械的強度の観点から、一定の周期で配置されていることが望ましい。
【００７１】
また、支持部５０及び５０ａの材料は、信号電極８と同じ金属材料（Ａｕメッキ膜）に限定されず、例えば誘電体であっても、本発明の効果が得られる。
【００７２】
また、空隙部９内に、半導体よりも誘電率の小さい誘電体が充填されていてもよい。但し、この場合には、雰囲気ガスが存在している場合や、真空とされている場合よりも、空隙部９内の誘電率が高くなるため、電極間容量が低減する効果は小さくなるが、機械的な強度が高くなる。
【００７３】
また、誘電体保護膜４０は必ずしも形成されている必要はないが、高い信頼性を確保し、電気信号の過剰損失を防止するためには、形成されていることが好ましい。
【００７４】
また、光導波路の構造は、光導波路３及び４のようなｐｉｎ構造には限定されず、例えばｉ型半導体のみで形成されていてもよい。但し、光導波路のコア部に効率的に電界を印加して、駆動電圧を低く抑えるためには、ｐｉｎ構造となっていることが好ましい。
【００７５】
また、光導波路３及び４の構造は、上から順にｐ型、ｉ型、ｎ型となっているものに限定されず、上から順にｎ型、ｉ型、ｐ型となっていてもよい。但し、ｎ型半導体よりも伝導率の小さいｐ型半導体の体積の増加を抑制することにより、電気信号の損失の増加を防止し、変調速度の制限を受けないようにするためには、上から順にｐ型、ｉ型、ｎ型となっている構造が好ましい。
【００７６】
また、導電層２の材料はｎ型半導体に限定されるものではなく、例えば金属層が導電層２の一部又は全部として形成されていてもよい。但し、金属層と半導体層との接合よりも半導体層同士の接合の方が安定した特性が得られるため、導電層２は不純物が導入された半導体層からなることが好ましい。また、導電層２が光導波路３及び４の上に形成され、電極５及び６が光導波路３及び４の下に形成されていてもよい。但し、煩雑な製造工程を避けるためには、導電層２は光導波路３及び４の下に形成されていることが好ましい。
【００７７】
また、半絶縁性ＩｎＰ層３０の代わりに、ｉ型半導体層、ＳｉＯ２層等の絶縁体層や上部クラッド層３ｐ又は４ｐが設けられていてもよい。但し、ｉ型半導体層が設けられた場合には、各実施形態と比較して電気信号の損失が増加して動作速度が制限され、また、絶縁体層が設けられた場合には、光導波路を伝搬する光の散乱がこの部分で生じて、各実施形態と比較して光の損失や反射が増加する。また、上部クラッド層３ｐ又は４ｐが設けられた場合には、電気信号の伝搬損失が増加して、各実施形態と比較して変調速度が制限される。更に、半絶縁性ＩｎＰ層３０が形成されずに、コア層３ｉ及び４ｉ上に誘電体保護膜４０のみが形成されていてもよいが、この場合にも、この部分で光が散乱し、光の損失や反射が増加する。従って、半絶縁性ＩｎＰ層３０が設けられていることが最も好ましい。
【００７８】
また、半導体基板１はＩｎＰ基板に限定されず、例えばＧａＡｓ基板を用いてもよい。また、光導波路のコア層の構造は、ＧａＩｎＡｓＰ量子井戸構造に限定されず、例えばＧａＩｎＡｓ量子井戸構造やＡｌＧａＩｎＡｓ量子井戸構造であってもよく、また、上記材料よりなるバルク半導体層でもよい。また、クラッド層として、例えばＡｌＧａＡｓ層又はＡｌＩｎＡｓ層が設けられていてもよい。これらのいずれの場合でも、本発明の効果が得られる。
【００７９】
また、配線１０及び１１と半導体基板１との間に、樹脂によって形成された台が設けられ、配線１０及び１１がその上に形成されていてもよい。但し、電気信号の損失を防止して、動作速度の制限を受けないようにするためには、この部分は中空としておくことが好ましい。
【００８０】
そして、本発明が適用される光半導体素子は、半導体マッハツェンダ型変調器及び吸収型変調器に限定されるものではなく、本発明の素子を、例えば各実施形態と同様の構成を備えた高速の光スイッチやＤＥＭＵＸ（ＤＥＭＵＬＴＩＰＬＥＸＥＲ）に適用することも可能である。
【００８１】
以下、本発明の諸態様を付記としてまとめて記載する。
【００８２】
（付記１） 半導体基板と、
前記半導体基板の上方に形成された第１及び第２の光導波路と、
前記第１及び第２の光導波路に接続された導電層と、
前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第１の光導波路を挟む位置で前記第１の光導波路に接続された複数個の第１の電極と、
前記第２の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第２の光導波路を挟む位置で前記第２の光導波路に接続された複数個の第２の電極と、
前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられた信号電極と、
前記複数個の第２の電極に接続された接地電極と、
を有し、
前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分の誘電率は、前記半導体基板の誘電率よりも低いことを特徴とする光半導体素子。
【００８３】
（付記２） 前記第１の光導波路と前記第２の光導波路は、互いに実質的に平行に延びていることを特徴とする付記１に記載の光半導体素子。
【００８４】
（付記３） 前記信号電極及び接地電極は、前記第１及び第２の光導波路と実質的に平行に延びていることを特徴とする付記２に記載の光半導体素子。
【００８５】
（付記４） 前記半導体基板上に設けられ、入力された光を前記第１及び第２の光導波路に分波する分波器と、
前記半導体基板上に設けられ、前記第１及び第２の光導波路を伝搬した光を合波する合波器と、
を有することを特徴とする付記１乃至３のいずれか１項に記載の光半導体素子。
【００８６】
（付記５） 前記接地電極の最も前記半導体基板側に位置している部位は、前記複数個の第２の電極が接続された部位よりも前記信号電極から離間していることを特徴とする付記１乃至４のいずれか１項に記載の光半導体素子。
【００８７】
（付記６） 前記複数個の第１の電極は、夫々その前記第１の光導波路が延びる方向の長さを一定として前記信号電極に接続され、
前記複数個の第２の電極は、夫々その前記第２の光導波路が延びる方向の長さを一定として前記接地電極に接続されていることを特徴とする付記１乃至５のいずれか１項に記載の光半導体素子。
【００８８】
（付記７） 半導体基板と、
前記半導体基板の上方に形成された光導波路と、
前記光導波路に接続された導電層と、
前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記光導波路を挟む位置で前記光導波路に接続された複数個の第１の電極と、
前記導電層に接続された第２の電極と、
前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられた信号電極と、
前記第２の電極に接続された接地電極と、
を有し、
前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分の誘電率は、前記半導体基板の誘電率よりも低いことを特徴とする光半導体素子。
【００８９】
（付記８） 前記信号電極及び接地電極は、前記光導波路と実質的に平行に延びていることを特徴とする付記７に記載の光半導体素子。
【００９０】
（付記９） 前記第２の電極は、複数個設けられ、前記光導波路が延びる方向に断続的に配置されていることを特徴とする付記７又は８に記載の光半導体素子。
【００９１】
（付記１０） 前記接地電極と前記第２の電極とが一体化されていることを特徴とする付記７又は８に記載の光半導体素子。
【００９２】
（付記１１） 前記光導波路は、前記第１及び第２の電極から電界が印加されると光の吸収係数が変化する材料から構成されていることを特徴とする付記７乃至１０のいずれか１項に記載の光半導体素子。
【００９３】
（付記１２） 前記複数個の第１の電極は、夫々その前記第１の光導波路が延びる方向の長さを一定として前記信号電極に接続されていることを特徴とする付記７乃至１１のいずれか１項に記載の光半導体素子。
【００９４】
（付記１３） 前記半導体基板と前記信号電極との間に空隙部が設けられていることを特徴とする付記１乃至１２のいずれか１項に記載の光半導体素子。
【００９５】
（付記１４） 前記半導体基板と前記信号電極との間に設けられ、誘電率が前記半導体基板のそれよりも低い誘電体膜を有することを特徴とする付記１乃至１２のいずれか１項に記載の光半導体素子。
【００９６】
（付記１５） 前記半導体基板と前記信号電極との間に断続的に設けられ、前記信号電極を支持する支持部材を有することを特徴とする付記１乃至１４のいずれか１項に記載の光半導体素子。
【００９７】
（付記１６） 前記支持部材は、前記信号電極と同じ材料から構成されていることを特徴とする付記１５に記載の光半導体素子。
【００９８】
（付記１７） 前記支持部材の幅は、前記信号電極の幅よりも狭いことを特徴とする付記１５又は１６に記載の光半導体素子。
【００９９】
（付記１８） 前記半導体基板の表面の前記信号電極と対向する部位に溝が形成されていることを特徴とする付記１乃至１７のいずれか１項に記載の光半導体素子。
【０１００】
（付記１９） 前記光導波路は、第１の導電性半導体層、真性半導体層及び第２の導電性半導体層からなるｐｉｎダイオード構造を備えていることを特徴とする付記１乃至１８のいずれか１項に記載の光半導体素子。
【０１０１】
（付記２０） 前記第１の導電性半導体層は、前記第１及び第２の電極のいずれかに接する部位のみに設けられており、
前記光導波路は、隣り合う第１の導電性半導体層間に設けられた半絶縁性半導体層を有することを特徴とする付記１９に記載の光半導体素子。
【０１０２】
（付記２１） 前記光導波路のコア層は、半導体量子井戸構造を備えていることを特徴とする付記１乃至２０のいずれか１項に記載の光半導体素子。
【０１０３】
（付記２２） 前記光導波路の側面を覆う半絶縁性半導体層を有することを特徴とする付記１乃至２１のいずれか１項に記載の光半導体素子。
【０１０４】
【発明の効果】
以上詳述したように、本発明によれば、特性インピーダンス及び光と電気との伝搬速度の整合をとった場合でも、接地電極と信号電極との間の容量を低く抑えることができるため、第１の電極と第２の電極との間の容量を高くすることができる。即ち、進行波電極として機能する接地電極及び信号電極全体の長さに対する、変調部を構成する第１及び第２の電極の割合を大きくすることができる。従って、素子長を短縮することができる。
【図面の簡単な説明】
【図１】本発明を適用した場合の進行波型電極の等価回路図である。
【図２】本発明の第１の実施形態に係るマッハツェンダ型光変調器の構造を示す上面図である。
【図３】図２中の一部を拡大して示す上面図である。
【図４】図３中のＩ−Ｉ線に沿った断面を示す断面図である。
【図５】図３中のＩＩ−ＩＩ線に沿った断面を示す断面図である。
【図６】図３中のＩＩＩ−ＩＩＩ線に沿った断面を示す断面図である。
【図７】図３中のＩＶ−ＩＶ線に沿った断面を示す断面図である。
【図８】空隙部９の割合と電極間容量及び位相変調部の長さの割合の最大許容範囲との関係を示すグラフである。
【図９】本発明の第２の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図である。
【図１０】本発明の第３の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩ−Ｉ線に沿った断面に相当する断面を示す断面図である。
【図１１】本発明の第３の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩ−ＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１２】本発明の第３の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩＩ−ＩＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１３】本発明の第４の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩ−Ｉ線に沿った断面に相当する断面を示す断面図である。
【図１４】本発明の第４の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩ−ＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１５】本発明の第４の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図であって、図３中のＩＩＩ−ＩＩＩ線に沿った断面に相当する断面を示す断面図である。
【図１６】本発明の第５の実施形態に係るマッハツェンダ型光変調器の構造を示す上面図である。
【図１７】本発明の第６の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図である。
【図１８】本発明の第７の実施形態に係るマッハツェンダ型光変調器の構造を示す断面図である。
【図１９】本発明の第８の実施形態に係る吸収型光変調器の構造を示す上面図である。
【図２０】図１９中の一部を拡大して示す上面図である。
【図２１】図２０中のＩ−Ｉ線、ＩＩ−ＩＩ線、ＩＩＩ−ＩＩＩ線、ＩＶ−ＩＶ線に沿った断面を示す断面図である。
【図２２】図２０中のＩ−Ｉ線に沿った断面を示す断面図である。
【図２３】図２０中のＩＩ−ＩＩ線に沿った断面を示す断面図である。
【図２４】図２０中のＩＩＩ−ＩＩＩ線に沿った断面を示す断面図である。
【図２５】非特許文献１に記載された従来の半導体マッハツェンダ型変調器の構造を示す模式図である。
【図２６】特許文献１に記載された従来の半導体吸収型変調器の構造を示す模式図である。
【図２７】進行波型電極の等価回路図である。
【符号の説明】
１：半導体基板
２：導電層
３、４：光導波路
３ｎ、４ｎ：下部クラッド層
３ｉ、４ｉ：コア層
３ｐ、４ｐ：上部クラッド層
５、６：電極
７、７ａ：接地電極
８：信号電極
９：空隙部
１０、１１：配線
１２：分波器
１３：合波器
１４：高周波信号源
１５：終端抵抗
１６：連続レーザ光
１７：直流電圧用電源
１８ａ：入力導波路
１８ｂ：出力導波路
３０：半絶縁性ＩｎＰ層
４０：誘電体保護膜
５０、５０ａ：支持部
６０：半絶縁性ＩｎＰ層
Claims (9)
- 半導体基板と、
前記半導体基板の上方に形成された第１及び第２の光導波路と、
前記第１及び第２の光導波路に接続された導電層と、
前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第１の光導波路を挟む位置で前記第１の光導波路に接続された複数個の第１の電極と、
前記第２の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記第２の光導波路を挟む位置で前記第２の光導波路に接続された複数個の第２の電極と、
前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられた信号電極と、
前記複数個の第２の電極に接続された接地電極と、
を有し、
前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分の誘電率は、前記半導体基板の誘電率よりも低いことを特徴とする光半導体素子。 - 前記複数個の第１の電極は、夫々その前記第１の光導波路が延びる方向の長さを一定として前記信号電極に接続され、
前記複数個の第２の電極は、夫々その前記第２の光導波路が延びる方向の長さを一定として前記接地電極に接続されていることを特徴とする請求項１に記載の光半導体素子。 - 半導体基板と、
前記半導体基板の上方に形成された光導波路と、
前記光導波路に接続された導電層と、
前記第１の光導波路が延びる方向に断続的に配置され、前記導電層との間で前記光導波路を挟む位置で前記光導波路に接続された複数個の第１の電極と、
前記導電層に接続された第２の電極と、
前記複数個の第１の電極に接続され、前記半導体基板の上方に前記半導体基板から離間して設けられた信号電極と、
前記第２の電極に接続された接地電極と、
を有し、
前記半導体基板と前記信号電極との間に存在する物質の少なくとも一部分の誘電率は、前記半導体基板の誘電率よりも低いことを特徴とする光半導体素子。 - 前記半導体基板と前記信号電極との間に空隙部が設けられていることを特徴とする請求項１乃至３のいずれか１項に記載の光半導体素子。
- 前記半導体基板と前記信号電極との間に断続的に設けられ、前記信号電極を支持する支持部材を有することを特徴とする請求項１乃至４のいずれか１項に記載の光半導体素子。
- 前記半導体基板の表面の前記信号電極と対向する部位に溝が形成されていることを特徴とする請求項１乃至５のいずれか１項に記載の光半導体素子。
- 前記光導波路は、第１の導電性半導体層、真性半導体層及び第２の導電性半導体層からなるｐｉｎダイオード構造を備えていることを特徴とする請求項１乃至６のいずれか１項に記載の光半導体素子。
- 前記第１の導電性半導体層は、前記第１及び第２の電極のいずれかに接する部位のみに設けられており、
前記光導波路は、隣り合う第１の導電性半導体層間に設けられた半絶縁性半導体層を有することを特徴とする請求項７に記載の光半導体素子。 - 前記光導波路のコア層は、半導体量子井戸構造を備えていることを特徴とする請求項１乃至８のいずれか１項に記載の光半導体素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003044378A JP2004252311A (ja) | 2003-02-21 | 2003-02-21 | 光半導体素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003044378A JP2004252311A (ja) | 2003-02-21 | 2003-02-21 | 光半導体素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004252311A true JP2004252311A (ja) | 2004-09-09 |
Family
ID=33027096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003044378A Pending JP2004252311A (ja) | 2003-02-21 | 2003-02-21 | 光半導体素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004252311A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015212768A (ja) * | 2014-05-02 | 2015-11-26 | 日本電信電話株式会社 | 電界吸収型変調器および集積化ｔｗ−ｅａ−ｄｆｂレーザ |
| JP2016524728A (ja) * | 2013-06-12 | 2016-08-18 | マサチューセッツ インスティテュート オブ テクノロジー | 標準的な製造処理からの光変調器 |
| US10978608B2 (en) | 2015-06-30 | 2021-04-13 | Massachusetts Institute Of Technology | Semiconductor devices with curved-shape silicon germanium structures and optical resonator structures |
| CN112666653A (zh) * | 2019-10-16 | 2021-04-16 | 住友电气工业株式会社 | 光调制器 |
| US11105974B2 (en) | 2015-06-30 | 2021-08-31 | Massachusetts Institute Of Technology | Waveguide-coupled silicon-germanium photodetectors and fabrication methods for same |
-
2003
- 2003-02-21 JP JP2003044378A patent/JP2004252311A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2016524728A (ja) * | 2013-06-12 | 2016-08-18 | マサチューセッツ インスティテュート オブ テクノロジー | 標準的な製造処理からの光変調器 |
| US10996538B2 (en) | 2013-06-12 | 2021-05-04 | Massachusetts Institute Of Technology | Optical modulator from standard fabrication processing |
| US11988938B2 (en) | 2013-06-12 | 2024-05-21 | Massachusetts Institute Of Technology | Optical modulator from standard fabrication processing |
| JP2015212768A (ja) * | 2014-05-02 | 2015-11-26 | 日本電信電話株式会社 | 電界吸収型変調器および集積化ｔｗ−ｅａ−ｄｆｂレーザ |
| US10978608B2 (en) | 2015-06-30 | 2021-04-13 | Massachusetts Institute Of Technology | Semiconductor devices with curved-shape silicon germanium structures and optical resonator structures |
| US11105974B2 (en) | 2015-06-30 | 2021-08-31 | Massachusetts Institute Of Technology | Waveguide-coupled silicon-germanium photodetectors and fabrication methods for same |
| CN112666653A (zh) * | 2019-10-16 | 2021-04-16 | 住友电气工业株式会社 | 光调制器 |
| JP2021063951A (ja) * | 2019-10-16 | 2021-04-22 | 住友電気工業株式会社 | 光変調器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6458143B2 (ja) | 半導体光変調素子 | |
| JP4775748B2 (ja) | 集積変調器アレイ及びハイブリッド接合型多波長レーザアレイを有する送信器／受信器 | |
| JP3905367B2 (ja) | 半導体光変調器、それを用いたマッハツェンダ型光変調器、及び半導体光変調器の製造方法 | |
| US9229251B2 (en) | Optical modulator and optical transmitter | |
| JP3823873B2 (ja) | 半導体マッハツェンダ型光変調器 | |
| JP3885528B2 (ja) | 光変調器 | |
| US20110305255A1 (en) | Semiconductor optical integrated element and method for manufacturing the same | |
| US20140153860A1 (en) | Mach-zehnder optical modulator having an asymmetrically-loaded traveling wave electrode | |
| JP6259358B2 (ja) | 半導体マッハツェンダ型光変調器 | |
| JP2006154831A (ja) | 電極間に基板トレンチを有する制御可能な電気光学デバイス | |
| US8903202B1 (en) | Mach-Zehnder optical modulator having a travelling wave electrode with a distributed ground bridging structure | |
| JP3839710B2 (ja) | 半導体光変調器、マッハツェンダ型光変調器、及び光変調器一体型半導体レーザ | |
| US20040052442A1 (en) | Optical device having dual microstrip transmission lines with a low-k material and a method of manufacture thereof | |
| JP6926499B2 (ja) | 光変調器 | |
| JP4523005B2 (ja) | 共平面導波管線路 | |
| JP6348880B2 (ja) | 半導体マッハツェンダ光変調器 | |
| JP2004252311A (ja) | 光半導体素子 | |
| JP5270474B2 (ja) | 高周波接続配線基板、およびこれを備えた光変調器モジュール | |
| JP2015148711A (ja) | 半導体マッハツェンダ光変調器 | |
| JP4141798B2 (ja) | 光半導体装置 | |
| WO2019176665A1 (ja) | 光変調器 | |
| WO2013140483A1 (ja) | 光変調器、光変調器モジュール及び光変調器の駆動方法 | |
| JP4754608B2 (ja) | 光変調器 | |
| JP3942511B2 (ja) | 光半導体素子 | |
| JP2004341092A (ja) | 電界吸収型光変調器、電界吸収型光変調器付き半導体集積素子、それらを用いたモジュール及び電界吸収型光変調器付き半導体集積素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050609 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070717 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080108 |