JP2004247037A - 半導体メモリ装置及びワードライン駆動方法。 - Google Patents
半導体メモリ装置及びワードライン駆動方法。 Download PDFInfo
- Publication number
- JP2004247037A JP2004247037A JP2004034565A JP2004034565A JP2004247037A JP 2004247037 A JP2004247037 A JP 2004247037A JP 2004034565 A JP2004034565 A JP 2004034565A JP 2004034565 A JP2004034565 A JP 2004034565A JP 2004247037 A JP2004247037 A JP 2004247037A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- word line
- refresh
- memory device
- response
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
Abstract
【解決手段】 本発明の半導体メモリ装置は、ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、ロウアドレス信号、モードレジスタワードライン信号及びリフレッシュワードライン信号に応答してワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部とを含む。モードレジスタワードライン信号はモードレジスタに貯蔵された情報である。
【選択図】 図4
Description
410 バッファ部
420 第1ドライバ部
430 第2ドライバ部
440 第3ドライバ部
Claims (19)
- ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、
前記ロウアドレス信号及び不良ワードラインをスクリーンするモードレジスタワードライン信号に応答して前記ワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部と、を備えることを特徴とする半導体メモリ装置。 - 前記モードレジスタワードライン信号は、
モードレジスタに貯蔵された情報であることを特徴とする請求項1に記載の半導体メモリ装置。 - 前記バッファ部は、
インバータで構成されることを特徴とする請求項1に記載の半導体メモリ装置。 - 前記ドライバ部は、
前記ロウアドレス信号及び前記モードレジスタワードライン信号を入力して前記ワードラインリセット信号を発生するNORゲートであることを特徴とする請求項1に記載の半導体メモリ装置。 - ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、
前記ロウアドレス信号及びリフレッシュ動作の間発生するリフレッシュワードライン信号に応答して前記ワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部と、を備えることを特徴とする半導体メモリ装置。 - 前記モードレジスタワードライン信号は、
モードレジスタに貯蔵された情報であることを特徴とする請求項5に記載の半導体メモリ装置。 - 前記バッファ部は、
インバータで構成されることを特徴とする請求項5に記載の半導体メモリ装置。 - 前記ドライバ部は、
前記ロウアドレス信号及び前記モードレジスタワードライン信号を入力して前記ワードラインリセット信号を発生するNORゲートであることを特徴とする請求項5に記載の半導体メモリ装置。 - 前記半導体メモリ装置は、
前記リフレッシュワードライン信号を発生させるリフレッシュ信号発生部をさらに備え、
前記リフレッシュ信号発生部は、
リフレッシュマスタ信号に応答して所定のオシレーション信号を発生するオシレーション部と、
前記オシレーション信号を所定の回数に分周させて分周信号を発生する分周部と、
前記分周信号を選択し、前記分周信号の一定の周期を決めて、自動リフレッシュパルス信号を発生する自動パルス発生部と、
前記自動リフレッシュパルス信号及び前記リフレッシュマスタ信号の遅延信号に応答してリフレッシュスタート信号発生部と、
前記リフレッシュマスタ信号の遅延信号及び前記リフレッシュスタート信号に応答してリフレッシュワードライン信号を発生するリフレッシュワードライン信号発生部と、を備えることを特徴とする請求項5に記載の半導体メモリ装置。 - 前記リフレッシュマスタ信号は、
モードレジスタに貯蔵されたセルフリフレッシュ情報であることを特徴とする請求項9に記載の半導体メモリ装置。 - ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせるワードライン駆動信号を発生するバッファ部と、
前記ロウアドレス信号、不良ワードラインをスクリーンするモードレジスタワードライン信号及びリフレッシュ動作の間発生するリフレッシュワードライン信号に応答して前記ワードラインをディセーブルさせるワードラインリセット信号を発生するドライバ部と、を備えることを特徴とする半導体メモリ装置。 - 前記モードレジスタワードライン信号は、
モードレジスタに貯蔵された情報であることを特徴とする請求項11に記載の半導体メモリ装置。 - 前記ドライバ部は、
前記モードレジスタワードライン信号と前記リフレッシュワードライン信号を入力する第1NORゲートと、
前記NORゲートの出力を反転するインバータと、
前記ロウアドレス信号と前記インバータの出力を入力して、前記ワードラインリセット信号を出力する第2NORゲートと、を備えることを特徴とする請求項11に記載の半導体メモリ装置。 - 前記半導体メモリ装置は、
前記リフレッシュワードライン信号を発生させるリフレッシュ信号発生部をさらに備え、
前記リフレッシュ信号発生部は、
リフレッシュマスタ信号に応答して所定のオシレーション信号を発生するオシレーション部と、
前記オシレーション信号を所定の回数に分周させて分周信号を発生する分周部と、
前記分周信号を選択し、前記分周信号の一定の周期を決めて、自動リフレッシュパルス信号を発生する自動パルス発生部と、
前記自動リフレッシュパルス信号及び前記リフレッシュマスタ信号の遅延信号に応答してリフレッシュスタート信号発生部と、
前記リフレッシュマスタ信号の遅延信号及び前記リフレッシュスタート信号に応答してリフレッシュワードライン信号を発生するリフレッシュワードライン信号発生部と、を備えることを特徴とする請求項11に記載の半導体メモリ装置。 - 前記リフレッシュマスタ信号は、
モードレジスタに貯蔵されたセルフリフレッシュ情報であることを特徴とする請求項11に記載の半導体メモリ装置。 - ロウアドレス信号に応答してメモリセルのワードラインをイネーブルさせる段階と、
前記ロウアドレス信号、不良ワードラインをスクリーンするモードレジスタワードライン信号及びリフレッシュ動作の間発生するリフレッシュワードライン信号に応答して前記ワードラインをディセーブルさせる段階と、を備えることを特徴とするワードライン駆動方法。 - 前記ワードライン駆動方法は、
前記モードレジスタワードライン信号をモードレジスタから受信することを特徴とする請求項16に記載のワードライン駆動方法。 - 前記ワードライン駆動方法は、
リフレッシュマスタ信号からオシレーション信号を発生する段階と、
前記オシレーション信号を分周させて所定の分周率を有する分周信号を発生する段階と、
前記分周信号に応答して自動リフレッシュパルス信号を発生する段階と、
前記自動リフレッシュパルス信号及び前記リフレッシュマスタ信号の遅延信号に応答してリフレッシュスタート信号を発生する段階と、
前記リフレッシュスタート信号及び前記リフレッシュマスタ信号の遅延信号に応答して前記リフレッシュワードライン信号を発生する段階と、を備えることを特徴とする請求項16に記載のワードライン駆動方法。 - 前記リフレッシュマスタ信号は、
モードレジスタに貯蔵されたセルフリフレッシュ情報であることを特徴とする請求項18に記載のワードライン駆動方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR10-2003-0009503A KR100521376B1 (ko) | 2003-02-14 | 2003-02-14 | 불량 워드라인을 스크린하고 불량 워드라인에 브릿지가존재하더라도 리프레쉬 전류나 스탠바이 전류를증가시키지 않는 반도체 메모리 장치 및 그 워드라인 구동방법 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004247037A true JP2004247037A (ja) | 2004-09-02 |
JP4563694B2 JP4563694B2 (ja) | 2010-10-13 |
Family
ID=32844840
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004034565A Expired - Fee Related JP4563694B2 (ja) | 2003-02-14 | 2004-02-12 | 半導体メモリ装置及びワードライン駆動方法。 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6961282B2 (ja) |
JP (1) | JP4563694B2 (ja) |
KR (1) | KR100521376B1 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003123480A (ja) * | 2001-10-15 | 2003-04-25 | Hitachi Ltd | 半導体集積回路、及びこれを用いた半導体メモリ装置 |
JP4962828B2 (ja) * | 2004-08-25 | 2012-06-27 | マイクロン テクノロジー, インク. | ワード線ドライバ回路およびこれを利用する方法 |
KR100780947B1 (ko) * | 2006-02-24 | 2007-12-03 | 삼성전자주식회사 | Dram 구조의 메모리를 구비하는 디스플레이용 구동집적회로 및 디스플레이 구동방법 |
KR100746626B1 (ko) * | 2006-06-30 | 2007-08-08 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 |
WO2009076511A2 (en) * | 2007-12-12 | 2009-06-18 | Zmos Technology, Inc. | Memory device with self-refresh operations |
KR20100060063A (ko) * | 2008-11-27 | 2010-06-07 | 삼성전자주식회사 | 반도체 메모리 장치에서의 비트라인 브릿지 검출방법 |
KR101559909B1 (ko) * | 2009-02-06 | 2015-10-15 | 삼성전자주식회사 | 워드라인 구동회로 및 그의 구동방법 |
US8861294B2 (en) | 2012-07-02 | 2014-10-14 | SK Hynix Inc. | Storage cell bridge screen technique |
CN108234064B (zh) * | 2016-12-09 | 2022-05-03 | 中兴通讯股份有限公司 | 准循环ldpc码数据处理装置及处理方法 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793995A (ja) * | 1993-09-24 | 1995-04-07 | Nec Corp | 半導体記憶装置 |
JP2001195898A (ja) * | 1999-11-18 | 2001-07-19 | Samsung Electronics Co Ltd | 半導体メモリ装置の動作モードセッティング回路及び方法 |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4707244B2 (ja) * | 2000-03-30 | 2011-06-22 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置および半導体装置 |
-
2003
- 2003-02-14 KR KR10-2003-0009503A patent/KR100521376B1/ko not_active IP Right Cessation
-
2004
- 2004-02-04 US US10/771,930 patent/US6961282B2/en not_active Expired - Fee Related
- 2004-02-12 JP JP2004034565A patent/JP4563694B2/ja not_active Expired - Fee Related
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0793995A (ja) * | 1993-09-24 | 1995-04-07 | Nec Corp | 半導体記憶装置 |
JP2001195898A (ja) * | 1999-11-18 | 2001-07-19 | Samsung Electronics Co Ltd | 半導体メモリ装置の動作モードセッティング回路及び方法 |
Also Published As
Publication number | Publication date |
---|---|
KR100521376B1 (ko) | 2005-10-12 |
US20040160850A1 (en) | 2004-08-19 |
US6961282B2 (en) | 2005-11-01 |
KR20040073789A (ko) | 2004-08-21 |
JP4563694B2 (ja) | 2010-10-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7466623B2 (en) | Pseudo SRAM capable of operating in continuous burst mode and method of controlling burst mode operation thereof | |
US7447098B2 (en) | Semiconductor memory device having complete hidden refresh function | |
KR101257366B1 (ko) | 반도체 메모리 장치 및 리프레쉬 제어 방법 | |
JP5073181B2 (ja) | 半導体メモリ素子の漏洩電流制御装置 | |
JP2008269772A (ja) | カラムリダンダンシ回路 | |
US6219292B1 (en) | Semiconductor memory device having reduced power requirements during refresh operation by performing refresh operation in a burst method | |
JP4566621B2 (ja) | 半導体メモリ | |
JP2000322886A (ja) | 半導体記憶装置 | |
JP2004062925A (ja) | 半導体メモリ | |
US20140226423A1 (en) | Device | |
JP4563694B2 (ja) | 半導体メモリ装置及びワードライン駆動方法。 | |
US7898899B2 (en) | Semiconductor integrated circuit and system | |
JPWO2002082454A1 (ja) | 半導体記憶装置 | |
KR100294450B1 (ko) | 반도체메모리장치의어레이내부전원전압발생회로 | |
US6310825B1 (en) | Data writing method for semiconductor memory device | |
US7668032B2 (en) | Refresh operation of memory device | |
JP2004095027A (ja) | スタティック型半導体記憶装置およびその制御方法 | |
US6873556B2 (en) | Semiconductor memory device with test mode and testing method thereof | |
KR100652796B1 (ko) | 반도체 메모리 장치 | |
KR100695512B1 (ko) | 반도체 메모리 장치 | |
KR20020025272A (ko) | 셀프-리프레쉬 기능을 가지는 메모리 집적 회로 및 그구동 방법 | |
US11217325B1 (en) | Apparatuses and methods for providing internal double data rate operation from external single data rate signals | |
WO2014132836A1 (ja) | 半導体装置 | |
JP3381721B2 (ja) | 半導体記憶装置およびそのテスト方法並びにテスト回路 | |
KR100713934B1 (ko) | 테스트시 초기값 오류를 줄이기 위한 반도체 메모리 장치의파워 업 발생 회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100316 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100614 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100729 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130806 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |