JP2004241732A - 厚膜多層配線基板の製造方法 - Google Patents

厚膜多層配線基板の製造方法 Download PDF

Info

Publication number
JP2004241732A
JP2004241732A JP2003031839A JP2003031839A JP2004241732A JP 2004241732 A JP2004241732 A JP 2004241732A JP 2003031839 A JP2003031839 A JP 2003031839A JP 2003031839 A JP2003031839 A JP 2003031839A JP 2004241732 A JP2004241732 A JP 2004241732A
Authority
JP
Japan
Prior art keywords
conductor
silver
bonding pad
layer
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2003031839A
Other languages
English (en)
Other versions
JP3896333B2 (ja
JP2004241732A5 (ja
Inventor
Hidekazu Koguchi
秀和 湖口
Atsushi Matsui
淳 松井
Kiyoshi Tsurumaki
潔 弦巻
Yasuo Akutsu
安夫 圷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Hitachi Automotive Systems Engineering Co Ltd
Original Assignee
Hitachi Ltd
Hitachi Car Engineering Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd, Hitachi Car Engineering Co Ltd filed Critical Hitachi Ltd
Priority to JP2003031839A priority Critical patent/JP3896333B2/ja
Publication of JP2004241732A publication Critical patent/JP2004241732A/ja
Publication of JP2004241732A5 publication Critical patent/JP2004241732A5/ja
Application granted granted Critical
Publication of JP3896333B2 publication Critical patent/JP3896333B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors

Landscapes

  • Non-Metallic Protective Coatings For Printed Circuits (AREA)

Abstract

【課題】金系導体から成るボンディングパッドと銀系導体或いは銀白金系から成る導体配線との接続部分の下部にあたる基板との界面に、空洞が発生する。
【解決手段】本発明による厚膜多層配線基板の製造方法は、金系導体から成るボンディングパッド14と銀系導体若しくは銀白金導体からなる導体配線16との重なる部分の上にガラスフリット系の絶縁ガラス層24を被せることで、接続部基板界面に発生した空洞をなくした厚膜多層配線基板10が得られる。したがって、信頼性の高い厚膜多層配線基板を提供することができる。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、厚膜多層配線基板の製造方法に関する。特に、金系導体からなるボンディングパッド層とそのボンディングパッド層と重複させられることにより電気的に接続させられる銀系若しくは銀白金系の導体層との接続部の基板界面に発生した空洞をなくす厚膜多層配線基板の製造方法に関する。
【0002】
【従来の技術】
特開平11−126853号公報では、金系導体のワイヤボンディングパッドの上に銀系導体若しくは銀白金系導体の導体配線を接続する技術が開示されている。
【0003】
【特許文献1】
特開平11−126853号公報
【0004】
【発明が解決しようとする課題】
従来は、銀系導体ペースト或いは銀白金系導体ペーストが塗布形成され、且つ焼成されることにより上記銀系導体或いは銀白金系導体からなる厚膜配線導体が基板上に形成され、その後に、金系導体ペーストが塗布形成され、且つ焼成されることにより、金系導体からなるボンディングパッドが厚膜導体配線上に重ねて形成される方法や銀系導体或いは銀白金系導体を形成する前に金系導体を先に形成し重ねる方法がある。しかしながら、このような従来の厚膜配線基板の製造方法を厚膜多層配線基板の製造方法に適用した場合、金系導体からなるボンディングパッド層と銀系導体或いは銀白金系導体からなる厚膜配線との接続部分は、繰返し焼成の熱履歴により、接続が異常に薄くなったり、空洞が発生したり、基板との界面に空洞が発生し接続信頼性を低下させる問題があった。
【0005】
本発明の目的は、接続信頼性をより向上した厚膜多層配線基板の製造方法を提供することである。
【0006】
【課題を解決するための手段】
上記目的を達成するための本開発は、金線をボンディングするために金系導体からなるボンディングパッド層と、該ボンディングパッド層と重複させられることにより電気的に接続される銀系導体若しくは銀白金系導体からなる導体配線とを基板に有する厚膜多層配線基板の製造方法であって、金系の導体ペーストを前記セラミック基板上に塗布形成し、且つ焼成することにより、前記ボンディングパッド層を形成するボンディングパッド層形成工程と、該ボンディングパッド層形成工程により形成されたボンディングパッド層の上に、銀系若しくは銀白金系導体の導体ペーストを塗布形成し、且つ焼成することにより、前記導体配線層を形成する導体層形成工程からなる接続部分の上にアノーサイト系若しくはセルジアン系絶縁ガラスのガラスペーストを塗布形成し、且つ焼成することにより前記絶縁ガラス層を形成する、前記絶縁ガラス層形成工程とを含むことにより、接続部の基板界面に発生した空洞をなくすことを特徴とする厚膜多層配線基板の製造方法を提供することにある。
【0007】
【発明の実施の形態】
今回発明者らは、厚膜多層配線基板の製造方法について、種々検討した。
【0008】
ICチップ,ダイオードチップ、或いはトランジスタチップなどの半導体チップを厚膜多層配線基板の上に搭載する方法として、半導体チップ上のボンディングパッドとの間を熱圧着或いは超音波を用いて金線で接続するワイヤボンディング法が知られている。このようなワイヤボンディング法では、厚膜側のボンディングパッドは接続信頼性を高めるために金系導体で構成することが望まれる。この場合、一般に厚膜多層配線基板が高価となることを避けるために、ワイヤボンディングされるボンディングパッドには金系導体が用いられ、他の導体配線部分は、比較的安価な銀系導体若しくは銀白金系導体が用いられる。金系導体と銀系導体若しくは銀白金系導体の接続部を、焼成した場合、異種金属間接続によるカーケンドール効果を起こし、該接続部の基板界面が異常に薄かったり、空洞が発生する。この現象は、金系導体と銀系導体若しくは銀白金系導体の接続部を繰り返し焼成すると進行する性質を持っており、熱履歴回数が増えると断線に至る場合もある。したがって、厚膜多層配線基板の製造方法では、繰返し焼成による接続信頼性が低下していた。
【0009】
また、金系導体のワイヤボンディングパッドの上に銀系導体若しくは銀白金系導体の導体配線を接続する技術が開示されているが、厚膜多層配線基板の製造方法における繰返し焼成に対しては、接続部下部の基板界面の空洞を回避することができない問題がある。
【0010】
以下、実施態様である、厚膜多層配線基板10の構成および製造方法を詳細に説明する。
【0011】
図1の厚膜多層配線基板10は、例えばアルミナ(Al)を主成分とするアルミナ基板のようなセラミック基板12と、そのセラミック基板12上に形成されたワイヤボンディングパッド14と、ワイヤボンディングパッド14に一端部が重ねられることにより接続された導体配線16およびチップボンディングパッド18とワイヤボンディングパッド14の一端部が重ねられた導体配線の上に絶縁体層である絶縁ガラス層24を備えられている。上記ワイヤボンディングパッド14は、金系導体を含む厚膜導体から十μm程度の厚みに形成されている。
【0012】
上記チップボンディングパッド18上には、ICチップ,ダイオードチップ、或いはトランジスタチップなどの半導体チップ20が、たとえばはんだ材を介して、或いは導電性接着剤を介してその裏面が接着される。また、上記半導体チップ20の上面とワイヤボンディングパッド14とには、数十μm程度の径を有する金ワイヤ22の両端部が、たとえば熱圧着或いは熱超音波圧着によりそれぞれ接続される。
【0013】
上記のように構成された厚膜多層配線基板10は、たとえば図2に示す工程が実施されることにより製造される。図2において、金導体塗布形成工程30では、たとえば金粒子(金粉),結合材としてガラスフリットおよび金属酸化物,ペースト化するための樹脂および溶剤が混錬された金系厚膜導体ペーストを用いて塗布形成されることにより、前記ワイヤボンディングパッド14に対応する所定厚みの金パターンがセラミック基板12上に塗布形成され、且つ乾燥される。続く金導体焼成工程32では、たとえば厚膜焼成炉を用いて830℃から880℃程度の温度で焼成されることにより、ワイヤボンディングパッド14がセラミック基板12上に固着される。上記金パッド塗布形成工程30および金パッド焼成工程32は、金系の導体ペーストを用いて塗布形成し、且つ焼成することによりボンディングパッド層をセラミック基板12上に形成するボンディングパッド層形成工程に対応している。
【0014】
導体塗布形成工程34では、たとえば銀粒子(銀粉)、或いは銀粒子および白金粒子(銀白金粉),結合材としてガラスフリットおよび金属酸化物,ペースト化するための樹脂および溶剤が混錬された銀系或いは銀白金系厚膜導体ペーストを用いて塗布形成されることにより、前記導体配線16およびチップボンディングパッド18に対応する所定厚みの導体パターンがセラミック基板12上であって前記ワイヤボンディングパッド14の一部に重ねた状態で塗布形成され、且つ乾燥される。続く導体焼成工程では、たとえば厚膜焼成炉を用いて830℃から880℃程度の温度で焼成されることにより、導体配線16およびチップボンディングパッド18がセラミック基板12上に固着される。上記導体塗布形成工程34および導体焼成工程36は、銀系或いは銀白金系の導体ペーストを用いて塗布形成し、且つ焼成することにより導体配線層をセラミック基板12上に形成する導体形成工程に対応している。
【0015】
絶縁ガラス塗布形成工程38では、たとえば絶縁体材料としてのバリウム(Ba)やカルシウム(Ca)を主成分としたガラスフリット,ペースト化するための樹脂および溶剤が混錬された厚膜絶縁ガラスペーストを用いて塗布形成されることにより、前記絶縁ガラス層24に対応する所定の厚みの絶縁ガラスパターンがセラミック基板上であって導体配線16の一部に重ねた部分やワイヤボンディングパッド14と導体配線16が重複した部分に重ねた状態で塗布形成され、且つ乾燥される。続く絶縁ガラス焼成工程40では、たとえば厚膜焼成炉を用いて830℃から880℃程度の温度で焼成されることにより、絶縁ガラスがセラミック基板12上に固着される。
【0016】
絶縁ガラス塗布形成工程38の積層数では、たとえば上下の導体配線層の絶縁性を確保するため、絶縁ガラス塗布形成工程38から絶縁ガラス焼成工程40を2回或いは3回繰返し積層されることにより絶縁ガラス層24が形成される。
【0017】
第2層導体塗布形成工程42では、たとえば銀粒子(銀粉)、或いは銀粒子および白金粒子(銀白金粉),結合材としてガラスフリットおよび金属酸化物,ペースト化するための樹脂および溶剤が混錬された銀系或いは銀白金系厚膜導体ペーストを用いて塗布形成されることにより、第2層導体配線26に対応する所定厚みの導体パターンが前記絶縁ガラス層24に塗布形成され、且つ乾燥される。続く第2層導体焼成工程44では、たとえば厚膜焼成炉を用いて830℃から
880℃程度の温度で焼成されることにより、第2層導体配線26が絶縁ガラス層24上に固着される。
【0018】
オーバーコートガラス塗布形成工程46では、たとえば抵抗体を形成しない場合や抵抗体を形成していても抵抗ドリフトを問題としない場合は、絶縁ガラスと同一のペーストを使用することができる。たとえば絶縁体材料としてのバリウム(Ba)やカルシウム(Ca)を主成分としたガラスフリット,ペースト化するための樹脂および溶剤が混錬された厚膜絶縁ガラスペーストを用いて塗布形成されることにより、オーバーコートガラス層28に対応する所定厚みのオーバーコートガラスパターンが前記絶縁ガラス層24上であって前記第2層導体配線26に重ねた状態で塗布形成され、且つ乾燥される。続くオーバーコートガラス焼成工程48では、たとえば厚膜焼成炉を用いて830℃から880℃程度の温度で焼成されることにより、オーバーコートガラス層28が前記絶縁ガラス層24上に固着される。上記オーバーコートガラス塗布形成工程46およびオーバーコートガラス焼成工程48は、絶縁体材料としてのバリウム(Ba)やカルシウム
(Ca)を主成分としたガラスフリットの絶縁ガラスペーストを用いて塗布形成し、且つ焼成することによりオーバーコートガラス層28を絶縁ガラス層24上に形成するオーバーコートガラス形成工程に対応している。
【0019】
以上の工程を得て製造された厚膜多層配線基板10では、ワイヤボンディングパッド14の一端部の上に導体配線16が形成される場合に比べて、ワイヤボンディングパッド14と導体配線16を接続した上に絶縁ガラス層を被せることで、該接続部の基板界面に空洞のない厚膜多層配線基板10が得られる。したがって、電気的な信頼性が高められるとともに、接続信頼性の低下という問題を解消することができる。
【0020】
図3は、上記図1および図2に示す厚膜多層配線基板10と同様の条件で本発明者が実験した試料50を示している。図4は、図3の金系導体パターンであるワイヤボンディングパッド54と銀系或いは銀白金系導体パターンである導体配線56とその重なり部分の上に絶縁ガラスパターンである絶縁ガラス層58が形成された部分の断面を1000倍した電子顕微鏡写真を簡単に示す図である。上記試料50の一面には、前記ワイヤボンディングパッド14と同様の材質および工程によりセラミック基板52の上に形成された金系導体パターンであるワイヤボンディングパッド54と、前記導体配線16と同様の材質および工程によりその金系導体パターンであるワイヤボンディングパッド54の一端部の上に重ねた状態で銀系或いは銀白金系導体パターンである導体配線56が形成される。前記金系導体パターンであるワイヤボンディングパッド54と前記銀系或いは銀白金系導体パターンである導体配線56が重複された上に前記絶縁ガラス層24と同様の材質および工程により形成された前記絶縁体パターンである絶縁ガラス層
58が設けられている。これら図3および図4に示すように、金系導体パターンであるワイヤボンディングパッド54と銀系或いは銀白金系導体パターンである導体配線56との異種金属間接続部の重なり部分は、熱履歴を加えるとカーケンドール効果により、該重なり部分下部の基板との界面に空洞が発生する。この前記重なり部分の上部に非金属系の絶縁ガラス層を被せて繰返し熱履歴を加えると、カーケンドール効果による空洞を、ガラス収縮により上方向から抑制することができ、その結果該重なり部分の基板との界面に発生する空洞をなくすことができる。つまり、異種金属間接続部のカーケンドール効果による空洞は、重なり部分の上方向が拘束されない場合に発生するものであり、前記重なり部分に非金属系の絶縁ガラス層を被せる本実施態様は、重なり部分の上方から拘束することができ、繰返し熱履歴を加えても何ら接続部や基板との界面に空洞は発生しない。
【0021】
これに対し、図5は、上記金系導体パターンであるワイヤボンディングパッド54と銀系或いは銀白金系導体パターンである導体配線56との重なりだけとした従来の工程と同様の試料60を示す図3に対応する図である。図6は、図5の金系導体パターンであるワイヤボンディングパッド54と銀系或いは銀白金系導体パターンである導体配線56との重なり部分の断面を1000倍した電子顕微鏡写真を簡単に示す図である。上記図5に示すように、金系導体パターンであるワイヤボンディングパッド54と銀系或いは銀白金系導体パターンである導体配線56が重複した部分の基板との側面に隙間が形成され、また図6の断面に示すように銀系或いは銀白金系導体パターンである導体配線56が重複した部分の基板との界面には、巨大な空洞70が形成されている。金系導体パターンであるワイヤボンディングパッド54には、金ボンディング性を向上させるため、基板と接合するためのガラスフリットは少量のみとなっている。この結果、金系導体パターンであるワイヤボンディングパッド54に銀系或いは銀白金系導体パターンである導体配線56を重ねて焼成した場合、該金系導体パターンであるワイヤボンディングパッド54と該銀系或いは銀白金系導体パターンである導体配線56との異種金属間接続部の重なり部分は、繰返し熱履歴を加えるとカーケンドール効果により、該重なり部分下部の基板との界面に空洞70が発生する。
【0022】
実施例2として図7は、上記図3の厚膜多層配線基板10のセラミック基板に対し、たとえばセラミック基板に予めスルーホールを形成したスルーホールを有するセラミック基板74に、たとえば銀粒子(銀粉)、或いは銀粒子および白金粒子(銀白金粉),結合材としてガラスフリットおよび金属酸化物,ペースト化するための樹脂および溶剤が混錬された銀系或いは銀白金系厚膜導体ペーストを用いて充填形成されることにより、導体充填層72が形成され、且つ乾燥される。続く導体充填焼成工程では、たとえば厚膜焼成炉を用いて830℃から880℃程度の温度で焼成されることにより、導体充填層72がスルーホールを有するセラミック基板74内に充填固着される。前記導体充填層72を形成した後、前記金系厚膜導体ペーストを用いて塗布形成されることにより、前記ワイヤボンディングパッド14に対応する所定厚みの金パターンがスルーホールを有するセラミック基板74上であって前記導体充填層72に重複されるかたちで塗布形成され、且つ乾燥される。続く金導体焼成工程では、たとえば厚膜焼成炉を用いて830℃から880℃程度の温度で焼成されることにより固着される。前記絶縁ガラス塗布形成工程では、前記厚膜絶縁ガラスペーストを用いて、前記スルーホールを有するセラミック基板74上であって前記導体充填層72に重複されるかたちで形成された前記ワイヤボンディングパッド14上に塗布形成され、且つ乾燥される。続く絶縁ガラス焼成工程では、たとえば厚膜焼成炉を用いて830℃から880℃程度の温度で焼成されることにより、絶縁ガラスがスルーホールを有するセラミック基板74上に固着される。これ以降の工程は、図1および図2の形成,条件を得て、厚膜多層配線基板が製造されるものである。
【0023】
以上、実施態様の一実施例にて図面を用いて説明したが、本実施態様は、その他の態様においても適用される。
【0024】
たとえば、前述の実施例の厚膜多層配線基板10は、導体の2層配線としていたが、3層以上の多層配線であっても差し支えない。即ち、前述の厚膜多層配線基板10は、6回ないし7回の焼成されるものであったが、8回以上の焼成を経て製造されるものであっても差し支えない。
【0025】
本実施態様によれば、金導体と銀系導体若しくは銀白金導体の接続部の基板界面に発生した空洞をなくすことができ信頼性の高い厚膜多層配線基板を提供することができる。
【0026】
【発明の効果】
本発明によれば、接続信頼性をより向上した厚膜多層配線基板の製造方法を提供することができる。
【図面の簡単な説明】
【図1】厚膜多層配線基板の要部を説明する断面図。
【図2】厚膜多層配線基板の製造工程を説明する工程図。
【図3】絶縁ガラスパターンを形成した試料の要部を示す平面図。
【図4】要部断面を拡大した電子顕微鏡写真を簡単に説明した図。
【図5】絶縁ガラスパターンを形成していない試料の要部を示す平面図。
【図6】要部断面を拡大した電子顕微鏡写真を説明した図。
【図7】厚膜多層配線基板で、スルーホールを有するセラミック基板を使用した場合の要部の断面図。
【符号の説明】
10…厚膜多層配線基板、12,52…セラミック基板、14,54…ワイヤボンディングパッド、16,56…導体配線、18…チップボンディングパッド、20…半導体チップ、22…金ワイヤ、24,58…絶縁ガラス層、26…第2層導体配線、28…オーバーコートガラス層、30…金導体(パッド)塗布形成工程、32…金導体(パッド)焼成工程、34…導体塗布形成工程、36…導体焼成工程、38…絶縁ガラス塗布形成工程、40…絶縁ガラス焼成工程、42…第2層導体塗布形成工程、44…第2層導体焼成工程、46…オーバーコートガラス塗布形成工程、48…オーバーコートガラス焼成工程、50…絶縁ガラスパターンを形成した試料、60…絶縁ガラスパターンを形成していない試料、
70…空洞、72…導体充填層、74…スルーホールを有するセラミック基板。

Claims (2)

  1. 金線をボンディングするために金系導体からなるボンディングパッド層と、
    該ボンディングパッド層と重複させられることにより電気的に接続される銀系導体若しくは銀白金系導体からなる導体配線と該ボンディングパッド層と、
    重複させられた前記導体配線層の上にアノーサイト系若しくはセルジアン系の絶縁ガラス層を基板に有する厚膜多層配線基板の製造方法であって、
    金系の導体ペーストを前記基板上に塗布形成し、且つ焼成することにより、前記ボンディングパッド層を形成するボンディングパッド層形成工程と、
    該ボンディングパッド層形成工程により形成されたボンディングパッド層の上に、銀系若しくは銀白金系の導体ペーストを塗布形成し、焼成し、該ボンディングパッド層と重複させられた前記導体配線層の上にアノーサイト系若しくはセルジアン系絶縁ガラスのペーストを塗布形成し、
    焼成することにより形成される絶縁ガラス層は、ボンディングパッド層と導体配線層との接続部の基板界面に発生した空洞を埋めることを特徴とする厚膜多層配線基板の製造方法。
  2. 請求項1に記載の厚膜多層配線基板の製造方法において、
    前記ボンディングパッド層と、該ボンディングパッド層の下部からスルーホールを介し重複させられることにより電気的に接続される銀系導体若しくは銀白金系導体からなる導体配線層の上にアノーサイト系若しくはセルジアン系の絶縁ガラス層を、基板に有する厚膜多層配線基板の製造方法であって、
    銀系若しくは銀白金系の導体ペーストをスルーホールを有するセラミック基板のスルーホールに充填形成、且つ焼成し形成される導体充填層工程と、該導体充填層工程によって形成された導体充填層の上に、金系の導体ペーストを前記スルーホールを有するセラミック基板上に塗布形成し、且つ焼成することにより形成されたボンディングパッド層と重複する上に、アノーサイト系若しくはセルジアン系絶縁ガラスのペーストを塗布形成し、且つ焼成することにより形成される絶縁ガラス層は、ボンディングパッド層と導体充填層との接続部の基板界面に発生した空洞をなくすことを特徴とする厚膜多層配線基板の製造方法。
JP2003031839A 2003-02-10 2003-02-10 厚膜多層配線基板 Expired - Lifetime JP3896333B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003031839A JP3896333B2 (ja) 2003-02-10 2003-02-10 厚膜多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003031839A JP3896333B2 (ja) 2003-02-10 2003-02-10 厚膜多層配線基板

Publications (3)

Publication Number Publication Date
JP2004241732A true JP2004241732A (ja) 2004-08-26
JP2004241732A5 JP2004241732A5 (ja) 2005-04-14
JP3896333B2 JP3896333B2 (ja) 2007-03-22

Family

ID=32958269

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003031839A Expired - Lifetime JP3896333B2 (ja) 2003-02-10 2003-02-10 厚膜多層配線基板

Country Status (1)

Country Link
JP (1) JP3896333B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216602A (ja) * 2011-03-31 2012-11-08 Rohm Co Ltd Led光源基板およびledランプ
JP2013168420A (ja) * 2012-02-14 2013-08-29 Stanley Electric Co Ltd 発光装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012216602A (ja) * 2011-03-31 2012-11-08 Rohm Co Ltd Led光源基板およびledランプ
JP2013168420A (ja) * 2012-02-14 2013-08-29 Stanley Electric Co Ltd 発光装置

Also Published As

Publication number Publication date
JP3896333B2 (ja) 2007-03-22

Similar Documents

Publication Publication Date Title
US4363076A (en) Integrated circuit package
JP3896333B2 (ja) 厚膜多層配線基板
US7110241B2 (en) Substrate
JP4501464B2 (ja) 厚膜回路基板、その製造方法および集積回路装置
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JPH11126853A (ja) 厚膜回路基板の製造方法
JP3495773B2 (ja) 回路基板
JP4540223B2 (ja) 電子部品搭載基板
JP2000022070A (ja) バンプを有する電子部品及びその製造方法
WO2024154834A1 (ja) 電子素子搭載用基板
JPS6016749B2 (ja) 集積回路用パツケ−ジ
JP2004281470A (ja) 配線基板
KR101018218B1 (ko) 와이어 본딩 구조체 및 그 제조방법
JP4423053B2 (ja) 配線基板
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP3359521B2 (ja) 半導体装置の製造方法
JP6818609B2 (ja) 配線基体および撮像装置
US20050019534A1 (en) Method for producing a hybrid product composed of several wiring planes, as well as a sensor or evaluation circuit and a control device with hybrid product produced by the inventive method
JPH09260540A (ja) 半導体用パッケージ基体の製造方法
JP3250166B2 (ja) 積層複合電子部品
JP2000058995A (ja) セラミック回路基板及び半導体モジュール
JP2000208895A (ja) 配線基板およびその製造方法
JPH069307B2 (ja) 複合回路基板の製造方法
JP3935030B2 (ja) 電子部品搭載基板および電子部品搭載構造体
JP2004241732A5 (ja) 厚膜多層配線基板及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040603

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040603

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051104

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060411

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20060511

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20060511

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060522

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060615

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060911

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061218

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3896333

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

EXPY Cancellation because of completion of term