JP2004241690A - スタック型セル及びその製造方法 - Google Patents

Abstract

【課題】半導体メモリ装置の高集積化、微細化に適した構成を有するスタック型セルであって、該セルの製造工程におけるプラグの酸化を防止する構成を有するスタック型セル、及び該セルの製造方法の提供。
【解決手段】スタック型セル１００は、絶縁膜１２と、該絶縁膜１２を貫通して設けられたプラグ１１４と、絶縁膜１２の上側に設けられ、かつプラグ１１４と電気的に結合された下部電極１８と、該下部電極１８と絶縁膜１２との間に、下部電極１８の下地膜として設けられた、対プラグ酸素進入防止膜１０２と、下部電極１８上に、順に積層された誘電体膜１２０及び上部電極２２とを含む。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
この発明は、スタック型セルと該セルの製造方法に関する。
【０００２】
【従来の技術】
ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）やＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、キャパシタに蓄えられる電荷を利用するメモリセルから構成される。このメモリセルの代表的な構成として、スタック型セルが知られている。スタック型セルは、特に、ＦｅＲＡＭの高集積化と、微細化を実現する構成として、注目されている。
【０００３】
図６には、従来よりよく知られているスタック型セル１０の構成の一例を示してある。図６は、スタック型セル１０の断面図である。図６中、一部の構成について断面を表すハッチングを省略して示してある。
【０００４】
このスタック型セル１０は、適当な下地上に、ＳｉＯ_２を用いて構成される層間絶縁膜１２と、この絶縁膜１２を貫通して設けられたプラグ１４とを有している。例えば、プラグ１４はタングステン（Ｗ）を用いて構成される。また、層間絶縁膜１２の上側に、下部電極１８が形成され、この下部電極１８はプラグ１４と電気的に接続されている。さらに、下部電極１８上には、高誘電体膜及び強誘電体膜のいずれかを用いて構成された誘電体膜２０、及び、例えばＰｔ（白金）を用いて構成された上部電極２２が順に積層されている。
【０００５】
スタック型セル１０において、誘電体膜２０を形成する際、該誘電体膜２０の熱処理は、酸素雰囲気下、高温で行われる。例えば、一般に、誘電体膜２０を、ＳＢＴ（ＳｒＢｉ_２Ｔａ_２Ｏ_９）等の強誘電体膜を用いて構成した場合、前述した熱処理は、酸素雰囲気下、６００〜８００℃にて行われる。この熱処理の際、上述した、スタック型セル１０の構成によれば、誘電体膜２０から下部電極１８を経て酸素が拡散して、プラグ１４に達する。このとき、タングステン（Ｗ）等によって構成されたプラグ１４は、酸化されるので、導電性を失ってしまう。
【０００６】
そこで、一般に、イリジウム（Ｉｒ）を用いて構成した下部電極１８をプラグ１４上に配置し、この下部電極１８でプラグ１４に達する酸素の拡散を妨げることによって、誘電体膜２０の形成の際のプラグ１４の酸化を防止する。下記の非特許文献１には、Ｐｔ（白金）と二酸化イリジウム（ＩｒＯ_２）とイリジウム（Ｉｒ）との積層膜を下部電極１８とする構成が開示されている。
【０００７】
また、誘電体膜２０の形成の際、この誘電体膜２０の加工端は、プロセス損傷を受けやすい。そして、各セル毎に誘電体膜２０を加工してＤＲＡＭ等を製造した場合、該ＲＡＭを微細化、高集積化する際には、当該ＲＡＭにおける、誘電体膜２０のプロセス損傷の影響は無視できなくなる。そこで、図６に示すスタック型セル１０では、下部電極１８を形成する際、該電極１８を加工する。その後、層間絶縁膜１２上に下部電極埋め込み層１６を、下部電極１８の上部を除き、下部電極１８が、下部電極埋め込み層１６中に埋め込まれるように形成する。その後、下部電極１８上に、誘電体膜２０と上部電極２２を順に形成し、これら誘電体膜２０及び上部電極２２を加工する。尚、下部電極埋め込み層１６は、通常、層間絶縁膜１２を構成する材質と同様、ＳｉＯ_２によって構成される。
【０００８】
この場合、各セルに、加工した下部電極１８を島状に形成し、さらに誘電体膜２０及び上部電極２２を各セルにまたがって配線状に形成することができる。よって、この構成のスタック型セル１０を含む半導体メモリ装置では、各セル毎に誘電体膜２０を加工する場合と比較して、当該メモリ装置全体として前述したプロセス損傷の影響は少なくなる。すなわち、上述したスタック型セル１０の構成は、半導体メモリ装置の微細化、高集積化に適した構造ということができる。
【０００９】
また、上述したスタック型セル１０の構成によれば、上部電極２２をプレート線として使用することも可能であり、別工程で、上部電極２２にプレート線を配線する必要が無い。従って、上述した構成のスタック型セル１０によって、半導体メモリ装置を構成すれば、該メモリ装置の製造工程を簡略化することができる。
【００１０】
【非特許文献１】
”Ｓｔａｃｋｅｄ Ｐｔ／ＳｒＢｉ_２Ｔａ_２−ｘＮｂ_ｘＯ_９／Ｐｔ／ＩｒＯ_ｘ／Ｉｒ Ｃａｐａｃｉｔｏｒ ｏｎ Ｐｏｌｙ Ｐｌｕｇ”，Ｓ．Ｙ．Ｋｗｅｏｎ，Ｓ．Ｋ．Ｃｈｏｉ，Ｗ．Ｓ．Ｙａｎｇ，Ｓ．Ｊ．Ｙｅｏｍ，ａｎｄ Ｊ．Ｓ．Ｒｏｈ，Ｊ．Ｊ．Ａ．Ｐ．，ｖｏｌ．４１，ｐｐ．６６−６９，２００２
【００１１】
【発明が解決しようとする課題】
しかし、上述したように、各セルに、加工した下部電極１８を島状に形成し、さらに誘電体膜２０及び上部電極２２を各セルにまたがって配線状に形成する場合、加工した下部電極１８の周辺から酸素が拡散しやすい。この際、酸素の拡散経路は、図６中、矢印Ｘで示すように、下部電極１８と、該電極１８の周辺膜、すなわち下部電極１８と接する下部電極埋め込み層１６及び層間絶縁膜１２との界面に形成される。そして、図６中、矢印Ｘで示すような拡散経路を経て拡散した酸素は、プラグ１４に達する。この際、図６に示すように、プラグ１４において、下部電極１８との接触部分３０が、酸素により酸化されやすい場所となる。そして、接触部分３０が酸化されることにより、プラグ１４は、下部電極１８との導電性を失ってしまう。
【００１２】
また、イリジウム（Ｉｒ）を用いて構成された下部電極１８は、前述した、該電極１８の周辺膜との密着性が悪く、下部電極１８と該電極１８の周辺膜との界面では膜剥がれが生じやすい。膜剥がれが生じると、図６中の矢印Ｘで示すような拡散経路が拡大され、さらに、接触部分３０の酸化を促進させる事態が生じる。
【００１３】
この発明は、以上のような問題点に鑑み成されたものであり、従って、この発明の目的は、半導体メモリ装置の高集積化と、微細化に適した構成を有するスタック型セルであって、このセルの製造工程におけるプラグの酸化を防止する構成を有するスタック型セル及びその製造方法を提供することにある。
【００１４】
【課題を解決するための手段】
上述した目的を達成するため、第１発明のスタック型セルは、絶縁膜と、該絶縁膜を貫通して設けられたプラグと、絶縁膜の上側に設けられ、かつプラグと電気的に結合された下部電極とを具えている。そして、第１発明のスタック型セルにおいて、下部電極と絶縁膜との間には、下部電極の下地膜として形成された、対プラグ酸素進入防止膜が設けられている。また、第１発明のスタック型セルが有する下部電極上には、誘電体膜及び上部電極が順に積層されている。
【００１５】
既に説明したように、スタック型セルに誘電体膜を形成する際、誘電体膜の熱処理は、酸素雰囲気下で、かつ高温で行われる。この際、プラグにおいて、拡散した酸素によって酸化される場所は、主に、下部電極との接触部分である。第１発明によれば、対プラグ酸素進入防止膜は、上述した誘電体膜の熱処理を含む、当該セルの製造工程において、周辺膜との密着性と、非容易酸化性及び非容易酸素拡散性に優れる材質によって構成される。下部電極の下地膜として、下部電極と絶縁膜との間に設けられた対プラグ酸素進入防止膜は、周辺膜、すなわち下部電極及び絶縁膜との密着性に優れる。よって、対プラグ酸素進入防止膜を、下部電極の下地膜とすることによって、既に説明した下部電極の膜剥がれを防止することができる。また、対プラグ酸素進入防止膜と下部電極との界面は密着するため、既に説明した下部電極からプラグへの拡散経路を経る、酸素の拡散を抑制することができる。また、対プラグ酸素進入防止膜を構成する材質は、上述した誘電体膜の熱処理において、容易に酸化されず、さらに当該材質における酸素の拡散は抑制される。
【００１６】
従って、第１発明のスタック型セルによれば、誘電体膜形成の際、下部電極からプラグへの拡散経路を経る、酸素の拡散を抑制することによって、下部電極とプラグとの接触部分の酸化を防止することができる。また、下部電極の下地膜である対プラグ酸素進入防止膜は、下部電極との密着性に優れる材質によって構成されるため、下部電極の膜剥がれを防止することができる。よって、既に説明した、下部電極の膜剥がれによって促進されるプラグの酸化をも防止することができる。
【００１７】
また、第２発明のスタック型セルの製造方法によれば、上述した構成を有する第１発明のスタック型セルを製造するにあたり、下部電極と絶縁膜との間に、下部電極の下地膜として、対プラグ酸素進入防止膜を形成した後、誘電体膜を形成する。
【００１８】
上述したように、第１発明のスタック型セルでは、対プラグ酸素進入防止膜は、下部電極の膜剥がれを防止し、下部電極からプラグへの拡散経路を経る、酸素の拡散を抑制する。よって、第２発明によれば、誘電体膜形成の際、対プラグ酸素進入防止膜によりプラグへの酸素の拡散は抑制されるため、プラグの酸化を防止することができる。
【００１９】
【発明の実施の形態】
以下、図を参照して、この出願に係わる発明による実施の形態について説明する。尚、以下の説明に用いる各図は、この発明を理解できる程度に概略的に示してあるに過ぎず、従って、この発明が図示例のみに限定されるものでないことは理解されたい。また、説明に用いる各図において、同様な構成成分については、同一の符号を付して示し、重複する説明を省略することもある。また、説明に用いる各図において、一部の構成要素について、断面を示すハッチングを省略することもある。
【００２０】
［第１の実施の形態］
１．この実施の形態のスタック型セル
第１発明の第１の実施の形態について説明する。図１は、この実施の形態のスタック型セル１００の構成を示す断面図である。図１中、一部の構成について断面を表すハッチングを省略して示してある。
【００２１】
図１に示すスタック型セル１００は、誘電体膜として強誘電体膜を用いた強誘電体キャパシタの構成を有する。また、スタック型セル１００は、既に図６を参照して説明したスタック型セル１０と同様の構成を有する。従って、図１において、図６に示すスタック型セル１０と同様の構成である構成要素については、図６と同一の符号を付して示し、重複する説明は記載を省略する。
【００２２】
スタック型セル１００には、適当な下地（図示せず）上に設けられた層間絶縁膜としての絶縁膜１２と、下部電極１８との間に、下部電極１８の下地膜として、対プラグ酸素進入防止膜１０２が設けられている。この実施の形態によれば、層間絶縁膜１２、及び層間絶縁膜１２上に予め形成された対プラグ酸素進入防止膜１０２を貫通してプラグ１１４が設けられている。そして、図１に示すように、下部電極１８はプラグ１１４上に配置され、該プラグ１１４と直接電気的に接続されている。
【００２３】
また、図１に示すスタック型セル１００の構成によれば、強誘電体膜１２０は、下部電極１８及び下部電極埋め込み層１６上に、未加工の状態で設けられている。従って、図１に示す構成のスタック型セル１００を含む半導体メモリ装置では、既に説明したような、強誘電体膜１２０のプロセス損傷の影響を抑制することができる。
【００２４】
また、スタック型セル１００を含む集積回路によって構成される半導体メモリ装置では、プラグ１１４は、別の回路に接続されるのが好ましい。例えば、スタック型セル１００によってＦｅＲＡＭのメモリセルを構成した場合、プラグ１１４は選択トランジスタのドレインに接続されるのが好適である。
【００２５】
ここで、層間絶縁膜１２及び下部電極埋め込み層１６はＳｉＯ_２によって構成され、下部電極１８はイリジウム（Ｉｒ）単層によって構成され、上部電極２２は白金（Ｐｔ）によって構成されるとする。また、プラグ１１４はタングステン（Ｗ）によって構成され、強誘電体膜１２０はＳＢＴによって構成されるとする。さらに、対プラグ酸素進入防止膜１０２は、アルミナ（Ａｌ_２Ｏ_３）で構成されるとする。
【００２６】
尚、スタック型セル１００の各構成要素を構成する材質は、前述した材質に限られない。例えば、下部電極埋め込み層１６を構成する材質は、絶縁体で、かつスタック型セル１００の製造工程において安定である材質であれば、ＳｉＯ_２に限定されない。
【００２７】
また、下部電極１８の構成として、イリジウム（Ｉｒ）単層の他、イリジウム（Ｉｒ）と二酸化イリジウム（ＩｒＯ_２）との積層（ＩｒＯ_２／Ｉｒ）、Ｐｔ（白金）と二酸化イリジウム（ＩｒＯ_２）とイリジウム（Ｉｒ）との積層（Ｐｔ／ＩｒＯ_２／Ｉｒ）、イリジウム（Ｉｒ）を含む合金の単層、及びイリジウム（Ｉｒ）とイリジウム（Ｉｒ）を含む合金との積層から、一種の構成を選択するのが望ましい。
【００２８】
また、上部電極２２の構成として、好ましくは、イリジウム（Ｉｒ）単層、イリジウム（Ｉｒ）と二酸化イリジウム（ＩｒＯ_２）との積層（ＩｒＯ_２／Ｉｒ）等より、一種の構成を選択する。また、プラグ１１４は、ポリシリコン（ｐｏｌｙ−Ｓｉ）、窒化チタン（ＴｉＮ）、モリブデン（Ｍｏ）、銅（Ｃｕ）、タングステン（Ｗ）とチタン（Ｔｉ）との合金（Ｗ−Ｔｉ）、窒化タンタル（ＴａＮ）、ＴｉＳｉＮ、ＴａＳｉＮ等のように、導電性があり、誘電体膜１２０の形成の際、安定である材質によって構成されるのが好ましい。さらに、誘電体膜１２０は、ＰＺＴ（ＰｂＺｒ_１−ｘＴｉ_ｘＯ３）、ＢＩＴ（Ｂｉ_４Ｔｉ_３Ｏ_１２）、及びＢｉ_１−ｘＬａ_ｘＴｉ_３Ｏ_１２から選択される一種を用いて構成される強誘電体膜、及び、Ｔａ_２Ｏ_５及びＢａ_１−ｘＳｒ_ｘＴｉＯ_３のいずれかを用いて構成される高誘電体膜のいずれかによって構成されるのが望ましい。
【００２９】
次に、対プラグ酸素進入防止膜１０２を構成する材質について説明する。図１に示すスタック型セル１００の構成を、このセル１００の上面からみた平面図（図示せず）を想定した場合、対プラグ酸素進入防止膜１０２は、プラグ１１４の周囲に、当該セル１００と、当該セル１００と隣接するセルとにまたがって形成されている。従って、スタック型セル１００の下部電極１８と、隣接するセルの下部電極とがショートしないように、対プラグ酸素進入防止膜１０２は、絶縁体で構成されるのが望ましい。
【００３０】
また、対プラグ酸素進入防止膜１０２は、スタック型セル１００の製造工程において、周辺膜との密着性と、非容易酸化性及び非容易酸素拡散性に優れる材質によって構成される。この実施の形態では、非容易酸素拡散性を有する材質として、酸素の拡散が遅い材質を用いて対プラグ酸素進入防止膜１０２を構成するのが好ましい。
【００３１】
上述したような特性を有する、対プラグ酸素進入防止膜１０２を構成する材質として、好ましくは、Ａｌ_２Ｏ_３のほか、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＳｉＯＮ、ＳｉＮ、ＨｆＯ_２、及びＺｒＯ_２より選択される一種を用いて構成される材質がある。これらの材質の特性について、図７（Ａ）及び（Ｂ）を参照して説明する。図７（Ａ）には、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＳｉＯＮ、及びＳｉＮのそれぞれに関する密着性の評価をまとめた表を示し、図７（Ｂ）には、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＨｆＯ_２、ＺｒＯ_２及びＳｉＯ_２、それぞれの標準生成自由エネルギーをまとめた表を示す。
【００３２】
図７（Ａ）の表には、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＳｉＯＮ、及びＳｉＮより選択された一種の化合物により構成される材質を用いた積層膜について、テープピールテストを行って、前述した化合物のそれぞれについて密着性の評価を行った結果を示してある。前述した積層膜は、ＳｉＯ_２の絶縁膜とイリジウム（Ｉｒ）単層との間に、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＳｉＯＮ、及びＳｉＮより選択された一種の化合物を用いて構成される膜が形成されている。そして、前述した膜を、Ａｌ_２Ｏ_３で構成した場合、Ｔａ_２Ｏ_５で構成した場合、ＴｉＯ_２で構成した場合、ＳｉＯＮで構成した場合、及びＳｉＮで構成した場合のそれぞれの場合について、積層膜にテープを貼り、及びそのテープをはがすことによって生じる膜の剥離について調べ、前述した膜と、ＳｉＯ_２の絶縁膜及びイリジウム（Ｉｒ）単層との密着性について評価を行った。
【００３３】
同表において、前述した密着性の評価については、テープピールテストの結果、剥離が認められなかった積層膜を丸（○）とし、わずかに剥離が認められた積層膜を三角（△）として、それぞれ示してある。尚、実際の評価の際は、テープピールテストの結果、剥離した積層膜について、前述した評価をバツ（×）としたが、バツ（×）とした積層膜については、図７（Ａ）の表に示していない。すなわち、図７（Ａ）の表では、テープピールテストの結果が、三角とした積層膜、丸とした積層膜の順に、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＳｉＯＮ、及びＳｉＮより選択された一種の化合物を用いた材質より構成される膜と、ＳｉＯ_２の絶縁膜及びイリジウム（Ｉｒ）単層との密着性が優れることを表す。
【００３４】
図７（Ａ）の表を参照すれば、Ａｌ_２Ｏ_３、ＳｉＮ、及びＴａ_２Ｏ_５から選択される一種の化合物によって構成される材質を用いる積層膜は、密着性の評価が丸（○）であり、また、ＳｉＯＮ及びＴｉＯ_２のうち、いずれかの化合物によって構成される材質を用いて構成される積層膜は、密着性の評価が三角（△）である。
【００３５】
図１に示す構成を参照すれば、対プラグ酸素進入防止膜１０２の周辺膜は、対プラグ酸素進入防止膜１０２に接する、下部電極１８とプラグ１１４と下部電極埋め込み層１６と層間絶縁膜１２である。そして、前述した、対プラグ酸素進入防止膜１０２の周辺膜のうち、下部電極１８はイリジウム（Ｉｒ）単層を用いて構成され、さらに、下部電極埋め込み層１６及び層間絶縁膜１２はＳｉＯ_２によって構成される。従って、図７（Ａ）の表より、強誘電体膜１２０に対する熱処理の際、Ａｌ_２Ｏ_３、ＳｉＮ、及びＴａ_２Ｏ_５から選択される一種を、対プラグ酸素進入防止膜１０２を構成する材質とすれば、この防止膜１０２と、この防止膜１０２の周辺膜、すなわち下部電極１８、層間絶縁膜１２及び下部電極埋め込み層１６とを密着させることができると推定される。また、ＳｉＯＮ及びＴｉＯ_２のうち、いずれかを用いて対プラグ酸素進入防止膜１０２を構成する材質とした場合も、強誘電体膜１２０に対し熱処理の際、対プラグ酸素進入防止膜１０２と、この防止膜１０２の周辺膜とを密着させることができると推定される。
【００３６】
尚、この実施の形態において、上述した対プラグ酸素進入防止膜１０２と、この防止膜１０２の周辺膜との密着性とは、対プラグ酸素進入防止膜１０２と、この防止膜１０２の周辺膜との界面の密度が高い状態を意味する。対プラグ酸素進入防止膜１０２と、この防止膜１０２の周辺膜との界面の密度が高い状態では、対プラグ酸素進入防止膜１０２、及びこの防止膜１０２の周辺膜を構成するそれぞれの構成元素は、前述した界面において、化学的に結合（共有結合、イオン結合、金属結合などを含む）する。
【００３７】
次に、図７（Ｂ）の表に示される、Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＨｆＯ_２、ＺｒＯ_２及びＳｉＯ_２、それぞれの標準生成自由エネルギーを参照して、これらの化合物より選択される一種の化合物を用いた材質により、対プラグ酸素進入防止膜１０２を構成した場合について説明する。
【００３８】
Ａｌ_２Ｏ_３、Ｔａ_２Ｏ_５、ＴｉＯ_２、ＨｆＯ_２、ＺｒＯ_２及びＳｉＯ_２のそれぞれの化合物は、その構成上、酸化されにくい化合物であることが推測される。
【００３９】
また、絶縁膜を構成する材質として用いられるＳｉＯ_２は、既に広く知られている化合物である。図７（Ｂ）を参照すれば、ＳｉＯ_２の標準生成自由エネルギーは−８１７（ｋＪ／ｍｏｌ）と極めて小さい値となっている。よって、ＳｉＯ_２のＳｉ−Ｏ結合は極めて安定であることが分かる。さらに、ＳｉＯ_２のＳｉ−Ｏ結合が安定であることから、ＳｉＯ_２の結晶中を酸素が拡散することが困難であることが推測される。従って、ＳｉＯ_２を用いて構成される材質は、非容易酸化性及び非容易酸素拡散性の材質であると考えられる。
【００４０】
一方、図７（Ｂ）を参照すれば、Ａｌ_２Ｏ_３、ＴｉＯ_２、Ｔａ_２Ｏ_５、ＨｆＯ_２、及びＺｒＯ_２の標準生成自由エネルギーは、それぞれ、ＳｉＯ_２の標準生成自由エネルギーと比較して極めて低い値となっている。具体的に、Ａｌ_２Ｏ_３の標準生成自由エネルギーは−１５７１（ｋＪ／ｍｏｌ）であり、ＴｉＯ_２の標準生成自由エネルギーは−８５５（ｋＪ／ｍｏｌ）であり、Ｔａ_２Ｏ_５の標準生成自由エネルギーは−９４３（ｋＪ／ｍｏｌ）であり、ＨｆＯ_２の標準生成自由エネルギーは−１０４８（ｋＪ／ｍｏｌ）であり、ＺｒＯ_２の標準生成自由エネルギーは−１０４８（ｋＪ／ｍｏｌ）である。従って、Ａｌ_２Ｏ_３、ＴｉＯ_２、Ｔａ_２Ｏ_５、ＨｆＯ_２、及びＺｒＯ_２について、それぞれの化合物における酸素の拡散をＳｉＯ_２と同様に考えた場合、やはり、これらの化合物は非容易酸素拡散性を有することが推測される。
【００４１】
すなわち、Ａｌ_２Ｏ_３、ＴｉＯ_２、Ｔａ_２Ｏ_５、ＨｆＯ_２、及びＺｒＯ_２より選択された一種の化合物を用いて構成される材質は、非容易酸化性及び非容易酸素拡散性の材質であると推測される。従って、Ａｌ_２Ｏ_３、ＴｉＯ_２、Ｔａ_２Ｏ_５、ＨｆＯ_２、及びＺｒＯ_２より選択された一種の化合物を用いた材質を、対プラグ酸素進入防止膜１０２を構成する材質とした場合、該防止膜１０２は非容易酸化性及び非容易酸素拡散性を有することが推測される。
【００４２】
特に、Ａｌ_２Ｏ_３を用いた材質を、対プラグ酸素進入防止膜１０２を構成する材質とした場合、該防止膜１０２は、上述した当該防止膜１０２の周辺膜との密着性に優れ、かつ非容易酸化性及び非容易酸素拡散性に優れると推測される。また、Ａｌ_２Ｏ_３は、９００℃以下の温度では、非晶質の状態であることが知られている。酸素拡散防止膜としては、該防止膜中に結晶粒界がない非晶質であることが好ましい。従って、Ａｌ_２Ｏ_３を用いて形成された対プラグ酸素進入防止膜１０２は、酸素拡散防止膜として、非常に効果的に用いることができるといえる。
【００４３】
ここで、既に説明したように、スタック型セル１００の製造工程において、ＳＢＴを用いて強誘電体膜１２０を形成する工程では、強誘電体膜１２０の熱処理を、酸素雰囲気下で、かつ６００〜８００℃の高温で行う。この際、図６を参照して説明した拡散経路から拡散した酸素によって、プラグ１１４の、下部電極１８との接触部分が酸化される。
【００４４】
この実施の形態によれば、上述したように、対プラグ酸素進入防止膜１０２は、周辺膜との密着性に優れる。よって、図１に示すスタック型セル１００では、対プラグ酸素進入防止膜１０２を下部電極１８の下地膜とすることによって、下部電極１８の膜剥がれを防止することができる。さらに、対プラグ酸素進入防止膜１０２は、下部電極埋め込み層１６及び層間絶縁膜１２との密着性にも優れるため、当該防止膜１０２の膜剥がれも防止することができる。
【００４５】
そして、強誘電体膜１２０の形成の際、対プラグ酸素進入防止膜１０２は非容易酸素拡散性及び非容易酸化性を有し、かつ当該防止膜１０２と下部電極１８との界面は密着するため、下部電極１８からプラグ１１４への拡散経路における酸素の拡散を抑制することができる。
【００４６】
従って、この実施の形態によれば、強誘電体膜１２０形成の際、下部電極１８からプラグ１１４への拡散経路における酸素の拡散を抑制することによって、下部電極１８とプラグ１１４との接触部分の酸化を防止することができる。また、下部電極１８の下地膜である対プラグ酸素進入防止膜１０２は、下部電極１８の膜剥がれを防止することができるため、該電極１８の膜剥がれによって促進されるプラグ１１４の酸化をも防止することができる。
【００４７】
２．この実施の形態のスタック型セルの製造方法
次に、第２発明の第１の実施の形態について説明する。第２発明は、図１を参照して既に説明した構成を有する、スタック型セル１００の製造方法である。このスタック型セル１００の製造方法については、図２（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｄ）を参照して説明する。図２（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｄ）は、スタック型セル１００の製造方法に供する製造工程図である。いずれの図も、図１に示した断面に対応する位置での断面の切り口で示してある。
【００４８】
また、以下の説明において、特定の材料及び条件を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。さらに、図２（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｄ）を参照して説明する各工程における、スタック型セル１００の各構成要素の膜厚及びプラグ１１４の直径は、単なる一例であって、これらの構成は当業者が適宜決め得る設計事項である。
【００４９】
まず、原料ガスとしてＡｌ（ＣＨ_３）_３ 及びＨ_２Ｏを用い、３００℃で、公知のプラズマＣＶＤ法（Ｐｌａｓｍａ ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ：Ｐ−ＣＶＤ）を行って、ＳｉＯ_２を用いて適当な下地（図示せず）上に構成されている層間絶縁膜１２上に、対プラグ酸素進入防止膜１０２であるＡｌ_２Ｏ_３を、厚さ１００ｎｍで形成する（図２（Ａ））。この際、Ａｌ_２Ｏ_３は、層間絶縁膜１２上に対プラグ酸素進入防止膜１０２として、アモルファスもしくは非晶質の状態で形成される。
【００５０】
その後、層間絶縁膜１２上に形成された対プラグ酸素進入防止膜１０２を、窒素（Ｎ_２）雰囲気下で、かつ７００℃で熱処理を３０分間行う。この熱処理は、プラズマＣＶＤ法により形成された対プラグ酸素進入防止膜１０２を緻密化させるために行われる。ここで、前述した熱処理は、好ましくは、強誘電体膜１２０を形成する工程で行われる熱処理の温度と同じ温度か、この温度よりも若干高温にて行う。この理由として、強誘電体膜１２０に対する熱処理の際、対プラグ酸素進入防止膜１０２の塑性変形による、当該防止膜１０２の膜剥がれを防ぐことが挙げられる。このため、強誘電体膜１２０に対する熱処理温度と同様の温度の熱処理を、対プラグ酸素進入防止膜１０２に対して行い、この防止膜１０２を充分に緻密化させておく。
【００５１】
ここで、対プラグ酸素進入防止膜１０２の熱処理を行った後、この防止膜１０２を構成するＡｌ_２Ｏ_３は、非晶質の状態であるのが好ましい。既に図１を参照して説明したように、Ａｌ_２Ｏ_３は９００℃以下の温度では、非晶質の状態を維持することができる。従って、対プラグ酸素進入防止膜１０２の熱処理を、上述した９００℃以下の温度条件で行えば、非晶質の状態で、Ａｌ_２Ｏ_３を緻密化させることができる。
【００５２】
尚、対プラグ酸素進入防止膜１０２の膜厚は、プラグを形成する工程で、タングステンの除去を行った際に、層間絶縁膜１２の表面に当該防止膜１０２が残る程度の厚さであるのが好ましい。また、プラグを形成する工程で、上述した熱処理によって緻密化された対プラグ酸素進入防止膜１０２は、層間絶縁膜１２の表面に残存させることができる。
【００５３】
次に、プラグを形成する工程について説明する。層間絶縁膜１２上に、上述した熱処理が行われた対プラグ酸素進入防止膜１０２が形成されている状態で、公知のホトリソグラフィ技術及び公知のドライエッチング法により、層間絶縁膜１２及び対プラグ酸素進入防止膜１０２を貫通して、直径が０．２５μｍのプラグ孔１３を開ける（図２（Ｂ））。
【００５４】
その後、原料ガスとしてＷＦ_６を用い、４５０℃で、公知のＣＶＤ法（ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ）により、プラグ孔１３を充分に埋めるように、タングステン（Ｗ）を形成する（図２（Ｃ））。この際、図２（Ｃ）に示すように、タングステン（Ｗ）は、プラグ孔１３を埋めるとともに、対プラグ酸素進入防止膜１０２上にも積層されて形成される。よって、対プラグ酸素進入防止膜１０２上に積層されたタングステン（Ｗ）を、公知のＣＭＰ法（ｃｈｅｍｉｃａｌ ｍｅｃｈａｎｉｃａｌ ｐｏｌｉｓｈｉｎｇ）か、公知のドライエッチング法のいずれかの方法によりエッチバックし、除去する（図２（Ｄ））。前述した手順によってタングステン（Ｗ）を除去した後、図２（Ｄ）に示すように、層間絶縁膜１２上に、対プラグ酸素進入防止膜１０２が積層された状態で、この防止膜１０２及び層間絶縁膜１２を貫通して、タングステン（Ｗ）を用いて構成されるプラグ１１４が形成される。
【００５５】
次に、公知のスパッタ方法により、対プラグ酸素進入防止膜１０２上にイリジウム（Ｉｒ）を、膜厚２００ｎｍになるように成膜した後、この成膜されたイリジウム（Ｉｒ）を、公知のホトリソグラフィ技術及び公知のドライエッチング法により加工して、下部電極１８を形成する（図３（Ａ））。
【００５６】
次に、プラズマの密度を高めて行われる、公知のプラズマＣＶＤ法（ＨＤＰ（Ｈｉｇｈ Ｄｅｎｓｉｔｙ Ｐｌａｓｍａ）−ＣＶＤ）により、ＳｉＯ_２を、下部電極１８を埋め込むように形成する。この際、プラズマＣＶＤ法は、ＳｉＨ_４とＯ_２を原料ガスとし、４００℃で行われるのが好ましい。
【００５７】
その後、下部電極１８の上部を露出させるため、この電極１８上に形成されたＳｉＯ_２を、公知のＣＭＰ法によりエッチバックし、除去することによって、下部電極埋め込み層１６を形成する（図３（Ｂ））。この際、公知のＣＭＰ法と公知のドライエッチング法を併用することによって、エッチバックを行っても良い。公知のＣＭＰ法により、前述したエッチバックを行った場合、ＣＭＰ装置が下部電極１８材料によって汚染される事態が生じることもある。しかし、公知のＣＭＰ法と公知のドライエッチング法を併用した場合、下部電極１８を構成する材料によって、ＣＭＰ装置を汚染することなく、上述したエッチバックを行うことができる。尚、上述したエッチバックが行われた後、図３（Ｂ）に示すように、下部電極１８は、該電極１８の上部を除き、下部電極埋め込み層１６中に埋め込まれた状態となる。
【００５８】
その後、ＳＢＴを用いて構成される強誘電体膜１２０を、公知のスピン塗布法により、露出した下部電極１８の上部、及び下部電極埋め込み層１６上に、膜厚１５０ｎｍで形成する（図３（Ｃ））。この際、ＳＢＴを結晶化させるため、酸素雰囲気下、７００℃で１時間、熱処理を行う。
【００５９】
次に、公知のスパッタ法により、強誘電体膜１２０上に、白金（Ｐｔ）によって構成される上部電極２２を膜厚１００ｎｍで成膜し、その後、該上部電極２２を公知のドライエッチング法により加工する。
【００６０】
最後に、強誘電体膜１２０におけるプロセス損傷除去のため、強誘電体膜１２０に対して、酸素雰囲気下、６５０℃で１時間、熱処理を行い、スタック型セル１００を形成する（図３（Ｄ））。
【００６１】
図３（Ｃ）及び（Ｄ）を参照して説明した工程では、強誘電体膜１２０に対する熱処理の際、既に説明したように、プラグ１１４の、下部電極１８との接触部分が酸化されやすい。しかし、図３（Ｃ）及び（Ｄ）に示す、下部電極１８の下地膜である対プラグ酸素進入防止膜１０２は、下部電極１８の膜剥がれを防止し、下部電極１８からプラグ１１４への拡散経路における酸素の拡散を抑制する。従って、上述した強誘電体膜１２０の熱処理における、プラグ１１４の酸化を防止することができる。
【００６２】
尚、図２（Ａ）〜（Ｄ）及び図３（Ａ）〜（Ｄ）を参照して説明した工程で行われる熱処理は、酸素雰囲気下及び窒素雰囲気下のいずれかで行われるのが好ましい。酸素を構成元素として含む材料に対して熱処理を行う場合は、該材料を安定な組成とするため、酸素雰囲気下で熱処理を行うのが最適である。
【００６３】
［第２の実施の形態］
１．この実施の形態のスタック型セル
第１発明の第２の実施の形態について説明する。図４は、この実施の形態のスタック型セル２００の構成を示す断面図である。図４中、一部の構成について断面を表すハッチングを省略して示してある。
【００６４】
図４に示すスタック型セル２００は、既に図１を参照して説明したスタック型セル１００と同様の構成を有する。従って、図４において、図１に示すスタック型セル１００と同様の構成である構成要素については、図１と同一の符号を付して示し、重複する説明は記載を省略する。
【００６５】
尚、この実施の形態のスタック型セル２００が有するプラグ１４の構成は、図６に示すスタック型セル１０と同様の構成を有する。そして、図１を参照して説明したプラグ１１４の構成と同様、スタック型セル２００のプラグ１４は、当該セル２００を含む集積回路において、別の回路に接続される構成であるのが望ましい。
【００６６】
スタック型セル２００には、第１の実施の形態と同様、層間絶縁膜１２と、下部電極１８との間に、下部電極１８の下地膜として、対プラグ酸素進入防止膜２０２が形成されている。この実施の形態では、対プラグ酸素進入防止膜２０２が、下部電極埋め込み層１６に、プラグ１４上に配置されるように形成されているのが好ましい。好ましくは、対プラグ酸素進入防止膜２０２は、下部電極１８とともに加工され、該電極１８と同一のパターンで形成される。従って、図４に示すように、下部電極１８は、対プラグ酸素進入防止膜２０２を介して、プラグ１４と電気的に接続されている。よって、この実施の形態では、対プラグ酸素進入防止膜２０２は、導体で構成されているのが望ましい。また、該防止膜２０２の表面は、図４に示す構成によれば、下部電極１８との界面を除いて、下部電極埋め込み層１６中に埋め込まれている。
【００６７】
ここで、図４に示すスタック型セル２００において、プラグ１４は、図１に示すプラグ１１４と同様の材料によって構成されているのが好ましい。また、この実施の形態の対プラグ酸素進入防止膜２０２は、導体であるほか、第１の実施の形態と同様、スタック型セル２００の製造工程において、周辺膜との密着性と、非容易酸化性及び非容易酸素拡散性に優れる材質によって構成される。
【００６８】
上述したような特性を有する、対プラグ酸素進入防止膜２０２を構成する材質として、好ましくは、ＴｉＡｌＮ、ＣｒＴｉＮ、ＴａＣｒ、ＴａＳｉＮ、及びＴｉＳｉＮより選択される一種の化合物を用いて構成される材質がある。これらの材質は、対プラグ酸素進入防止膜２０２の周辺膜、すなわち、層間絶縁膜１２及び下部電極埋め込み層１６と下部電極１８のそれぞれを構成する材質との密着性に優れ、さらに、酸素と反応して表面に酸化膜を形成するため、非容易酸化性及び非容易酸素拡散性にも優れる。
【００６９】
ここで、図１に示すスタック型セル１００の構成例と同様、図４のスタック型セル２００は、下部電極１８をイリジウム（Ｉｒ）単層で構成し、層間絶縁膜１２及び下部電極埋め込み層１６をＳｉＯ_２によって構成するとする。そして、化合物ＴｉＡｌＮを用いた材質によって対プラグ酸素進入防止膜２０２を構成する場合について、以下に説明する。
【００７０】
ＴｉＡｌＮについて、第１の実施の形態において、図７（Ａ）の表を参照して説明した手順と同様の手順によりテープピールテストを行い、この化合物の密着性を評価した。テープピールテストに関して、第１の実施の形態で行った説明と重複する説明は省略するが、このテストは、ＳｉＯ_２の絶縁膜とイリジウム（Ｉｒ）単層との間に、ＴｉＡｌＮを用いて構成される膜が形成された積層膜を用いて行われた。その結果、前述した構成の積層膜では膜剥がれは認められなかった。従って、ＴｉＡｌＮを用いて対プラグ酸素進入防止膜２０２を構成する場合、対プラグ酸素進入防止膜２０２は、強誘電体膜１２０の熱処理の際、周辺膜、すなわち、層間絶縁膜１２、下部電極埋め込み層１６及び下部電極１８との密着性に優れることが推定される。
【００７１】
さらに、文献２（”Ａｎｔｉ−ｏｘｉｄａｔｉｏｎ ｐｒｏｐｅｒｔｉｅｓ ｏｆ ＴｉＡｌＮ ｆｉｌｍ ｐｒｅｐａｒｅｄ ｂｙ ｐｌａｓｍａ−ａｓｓｉｓｔｅｄ ｃｈｅｍｉｃａｌ ｖａｐｏｒ ｄｅｐｏｓｉｔｉｏｎ ａｎｄ ｒｏｌｅｓ ｏｆ Ａｌ”，Ｃｈｕｎｇ Ｗａｎ Ｋｉｍ，Ｋｗａｎｇ Ｈｏ Ｋｉｍ，ＴｈｉｎＳｏｌｉｄ Ｆｉｌｍｓ，ｖｏｌ．３０７，ｐｐ．１１３−１１９，１９９７）には、７００℃以下の温度では、ＴｉＡｌＮ膜は、表面にＡｌ_２Ｏ_３の酸化膜を形成し、このＴｉＡｌＮ膜への酸素の進入を防ぐため、非容易酸化性及び非容易酸素拡散性を有することが開示されている。
【００７２】
従って、スタック型セル２００において、ＴｉＡｌＮを用いて対プラグ酸素進入防止膜２０２を構成する場合、第１の実施の形態と同様の作用及び効果が得られる。また、この実施の形態によれば、対プラグ酸素進入防止膜２０２を、上述したＴｉＡｌＮと同様の作用を有する化合物、すなわちＣｒＴｉＮ、ＴａＣｒ、ＴａＳｉＮ、及びＴｉＳｉＮより選択される一種の化合物を用いて構成した場合も、第１の実施の形態と同様の効果が得られる。
【００７３】
さらに、図６を参照して説明した酸素の拡散経路を考慮すれば、図１に示す第１の実施の形態の構成では、下部電極１８からプラグ１１４への酸素の拡散経路を長くすることによって、プラグ１１４の酸化を防止することができる。従って、図１に示すスタック型セル１００では、前述した、酸素の拡散経路となる下部電極１８からプラグ１１４への距離をある程度長くすることを考慮して、強誘電体キャパシタのサイズを決定する。
【００７４】
一方、この実施の形態によれば、図６を参照して説明した酸素の拡散経路に、対プラグ酸素進入防止膜２０２が形成される。従って、前述した拡散経路を拡散する酸素は、文献２に開示されているように、対プラグ酸素進入防止膜２０２の構成元素と反応するため、前述した拡散経路には酸化膜が形成される。その結果、前述した拡散経路を経る酸素の拡散が抑制される。従って、図４に示すスタック型セル２００では、対プラグ酸素進入防止膜２０２を下部電極１８と同一のパターンで形成し、酸素の拡散経路となる下部電極１８からプラグ１１４への距離を考慮することなく強誘電体キャパシタのサイズを決定することができる。その結果、図４に示すスタック型セル２００によって半導体メモリ装置を構成した場合、この装置を微細化し、かつ高集積化することができる。
【００７５】
２．この実施の形態のスタック型セルの製造方法
次に、第２発明の第２の実施の形態について説明する。第２発明の第２の実施の形態は、１の項で説明した構成を有する、図４に示すスタック型セル２００の製造方法である。このスタック型セル２００の製造方法については、図５（Ａ）〜（Ｅ）を参照して説明する。図５（Ａ）〜（Ｅ）は、スタック型セル２００の製造方法に供する製造工程図である。いずれの図も、図４に示す断面の位置に対応する位置での断面を示す図である。
【００７６】
また、以下の説明において、特定の材料及び条件を用いることがあるが、これら材料及び条件は好適例の一つに過ぎず、従って、何らこれらに限定されない。さらに、図５（Ａ）〜（Ｅ）を参照して説明する各工程で記載する、スタック型セル２００の各構成要素の膜厚及びプラグ１４の直径は、単なる一例であって、これらの構成は当業者が適宜決め得る設計事項である。
【００７７】
まず、ＳｉＯ_２を用いて適当な下地（図示せず）上に構成されている層間絶縁膜１２に、タングステン（Ｗ）を用いて構成されるプラグ１４を形成する。プラグ１４の形成方法は、図２（Ｂ）〜（Ｄ）を参照して説明した各工程と同様の手順によって行われるのが好ましい。
【００７８】
すなわち、図２（Ｂ）を参照して説明した工程と同様の手順により、層間絶縁膜１２を貫通させて、直径が０．２５μｍのプラグ孔１３を開ける（図５（Ａ））。その後、図２（Ｃ）を参照して説明した工程と同様の手順によって、プラグ孔１３を充分に埋めるように、タングステン（Ｗ）を形成する（図５（Ｂ））。この際、図２（Ｃ）に示す状態と同様の状態で、層間絶縁膜１２上に積層されたタングステン（Ｗ）を、図２（Ｄ）を参照して説明した工程と同様の手順により、除去する（図５（Ｃ））。前述した手順によってタングステン（Ｗ）を除去した後、図５（Ｃ）に示すように、層間絶縁膜１２を貫通して、タングステン（Ｗ）を用いて構成されるプラグ１４が形成される。
【００７９】
次に、ＴｉＡｌＮによって構成される対プラグ酸素進入防止膜２０２を、層間絶縁膜１２、及び該絶縁膜１２に形成されたプラグ１４上に、形成する。対プラグ酸素進入防止膜２０２は、ＴｉＡｌの合金ターゲット（Ａｌが、重量百分率で１０〜２０％）を用いるとともに、ＡｒとＮ_２の混合ガスを用いて、公知の反応性スパッタにより、膜厚３０ｎｍで形成する。
【００８０】
尚、対プラグ酸素進入防止膜２０２を成膜後、該防止膜２０２に対し、図２（Ａ）を参照して説明した工程と同様の手順によって、熱処理を行っても良い。この熱処理を行う理由は、第１の実施の形態の２の項で説明した理由と同様である。よって、重複する説明は記載を省略する。
【００８１】
その後、対プラグ酸素進入防止膜２０２上に、下部電極１８としてイリジウム（Ｉｒ）を膜厚２００ｎｍになるように成膜する（図５（Ｄ））。下部電極１８の成膜は、図３（Ａ）を参照して説明した工程と、同様の手順によって行われるのが好ましい。その後、図３（Ａ）を参照して説明した工程と同様の手順によって、下部電極１８を加工する。この際、下部電極１８下に形成された対プラグ酸素進入防止膜２０２も加工される（図５（Ｅ））。
【００８２】
その後、好ましくは、下部電極埋め込み層１６、強誘電体膜１２０、及び上部電極２２を、図３（Ｂ）〜（Ｄ）を参照して説明した工程と同様の手順によって形成する。よって、図３（Ｂ）〜（Ｄ）を参照して説明した工程と同様の手順については、該手順に供する製造工程図について、図５中、図示を省略するとともに、重複する記載は省略する。
【００８３】
従って、この実施の形態のスタック型セル２００の製造方法によれば、対プラグ酸素進入防止膜２０２を形成した後、強誘電体膜１２０を形成し、強誘電体膜１２０に対する熱処理を行うため、第１の実施の形態のスタック型セル１００の製造方法と同様の作用及び効果が得られる。
【００８４】
ここで、第１の実施の形態では、図２（Ｂ）〜（Ｄ）を参照して説明した工程の手順によれば、層間絶縁膜１２上に対プラグ酸素進入防止膜１０２が形成された状態でエッチングを行い、プラグ孔１３を形成した後、この孔１３を埋めることによってプラグ１１４を形成する。従って、対プラグ酸素進入防止膜１０２を構成する材質によっては、前述したエッチングが困難な場合もある。一方、この実施の形態では、図５（Ａ）〜（Ｃ）を参照して説明したように、層間絶縁膜１２にエッチングによってプラグ孔１３を形成し、この孔１３を埋めることによってプラグ１４を形成するため、上述したような問題点を考慮することなく、スタック型セル２００を製造することができる。すなわち、第１の実施の形態と比較し、この実施の形態によれば、スタック型セル２００を容易に形成することができる。
【００８５】
【発明の効果】
第１発明のスタック型セルによれば、誘電体膜形成の際、下部電極からプラグへの拡散経路における酸素の拡散を抑制することによって、下部電極とプラグとの接触部分の酸化を防止することができる。また、下部電極の下地膜である対プラグ酸素進入防止膜は、下部電極との密着性に優れる材質によって構成されるため、下部電極の膜剥がれを防止することができる。よって、下部電極の膜剥がれによって促進されるプラグの酸化をも防止することができる。
【００８６】
また、第２発明のスタック型セルの製造方法によれば、下部電極の下地膜として、対プラグ酸素進入防止膜を形成した後、誘電体膜を形成する。よって、第２発明によれば、誘電体膜形成の際、対プラグ酸素進入防止膜によりプラグへの酸素の拡散は抑制されるため、プラグの酸化を防止することができる。
【図面の簡単な説明】
【図１】この発明の第１の実施の形態のスタック型セルの構成例を説明するための図である。
【図２】（Ａ）〜（Ｄ）は、この発明の第１の実施の形態のスタック型セルの製造方法に供する製造工程図である。
【図３】（Ａ）〜（Ｄ）は、図２（Ｄ）の製造工程図に続く、この発明の第１の実施の形態のスタック型セルの製造方法に供する製造工程図である。
【図４】この発明の第２の実施の形態のスタック型セルの構成例を説明するための図である。
【図５】（Ａ）〜（Ｅ）は、この発明の第２の実施の形態のスタック型セルの製造方法に供する製造工程図である。
【図６】従来技術におけるスタック型セルの構成例を説明するための図である。
【図７】この発明の第１の実施の形態について、（Ａ）は、対プラグ酸素進入防止膜の密着性の評価について示す表であり、（Ｂ）は、対プラグ酸素進入防止膜を構成する化合物の標準生成自由エネルギーの値を示す表である。
【符号の説明】
１０、１００、２００：スタック型セル
１２：層間絶縁膜
１３：プラグ孔
１４、１１４：プラグ
１６：下部電極埋め込み層
１８：下部電極
２０：誘電体膜
２２：上部電極
３０：接触部分
１０２、２０２対プラグ酸素進入防止膜
１２０：強誘電体膜（誘電体膜）

Claims (12)

1. 絶縁膜と、該絶縁膜を貫通して設けられたプラグと、
   前記絶縁膜の上側に設けられ、かつ前記プラグと電気的に結合された下部電極と、
   該下部電極と前記絶縁膜との間に、前記下部電極の下地膜として設けられた、対プラグ酸素進入防止膜と、
   前記下部電極上に、順に積層された誘電体膜及び上部電極と
   を含むことを特徴とするスタック型セル。
2. 請求項１に記載のスタック型セルにおいて、
   前記絶縁膜上には、下部電極埋め込み層が形成されており、
   前記下部電極は、該電極の上部を除き、前記下部電極埋め込み層中に埋め込まれるように形成されていること
   を特徴とするスタック型セル。
3. 請求項１もしくは２に記載のスタック型セルにおいて、
   前記プラグは、前記絶縁膜、及び該絶縁膜上に予め形成された、絶縁体の前記対プラグ酸素進入防止膜に設けられていること
   を特徴とするスタック型セル。
4. 請求項２に記載のスタック型セルにおいて、
   導体の前記対プラグ酸素進入防止膜が、前記下部電極埋め込み層に、前記プラグ上に配置されるように、形成されていること
   を特徴とするスタック型セル。
5. 請求項１〜４のいずれか一項に記載のスタック型セルにおいて、
   前記誘電体膜は、高誘電体膜及び強誘電体膜のいずれかを用いて構成されていること
   を特徴とするスタック型セル。
6. 請求項１〜５のいずれか一項に記載のスタック型セルにおいて、
   前記下部電極は、イリジウム（Ｉｒ）を用いるかもしくはイリジウム（Ｉｒ）を含む合金を用いて、構成されていることを特徴とするスタック型セル。
7. 絶縁膜と、該絶縁膜を貫通して設けられたプラグと、
   前記絶縁膜の上側に設けられ、かつ前記プラグと電気的に結合された下部電極と、
   前記下部電極上に、順に積層された誘電体膜及び上部電極と
   を含むスタック型セルを製造するにあたり、
   該下部電極と前記絶縁膜との間に、前記下部電極の下地膜として、対プラグ酸素進入防止膜を形成した後、
   前記誘電体膜を形成すること
   を特徴とするスタック型セルの製造方法。
8. 請求項７に記載のスタック型セルの製造方法において、
   前記絶縁膜上に、前記対プラグ酸素進入防止膜を形成した後、
   該防止膜上に前記下部電極を形成するとともに、該下部電極の加工を行い、
   前記絶縁膜上に、下部電極埋め込み層を、前記下部電極の上部を除き、当該下部電極が前記下部電極埋め込み層中に埋め込まれるように、形成し、
   その後、前記誘電体膜を形成すること
   を特徴とするスタック型セルの製造方法。
9. 請求項７もしくは８に記載のスタック型セルの製造方法において、
   前記対プラグ酸素進入防止膜として絶縁体を用いるとともに、
   前記プラグを、前記対プラグ酸素進入防止膜を形成した後、該防止膜及び前記絶縁膜を貫通するように、形成すること
   を特徴とするスタック型セルの製造方法。
10. 請求項８に記載のスタック型セルの製造方法において、
    前記対プラグ酸素進入防止膜として導体を用いるとともに、
    該防止膜及び前記下部電極を形成した後、該防止膜及び下部電極の加工を行い、その後、前記下部電極埋め込み層を形成すること
    を特徴とするスタック型セルの製造方法。
11. 請求項７〜１０のいずれか一項に記載のスタック型セルの製造方法において、
    前記誘電体膜を、
    高誘電体膜及び強誘電体膜のいずれかを用いて構成すること
    を特徴とするスタック型セルの製造方法。
12. 請求項７〜１１のいずれか一項に記載のスタック型セルの製造方法において、
    前記下部電極を、イリジウム（Ｉｒ）を用いるかもしくはイリジウム（Ｉｒ）を含む合金を用いて、構成することを特徴とするスタック型セルの製造方法。

Images