JP2004240978A - 磁気ランダムアクセスメモリカードのための磁気シールド - Google Patents

磁気ランダムアクセスメモリカードのための磁気シールド Download PDF

Info

Publication number
JP2004240978A
JP2004240978A JP2004028893A JP2004028893A JP2004240978A JP 2004240978 A JP2004240978 A JP 2004240978A JP 2004028893 A JP2004028893 A JP 2004028893A JP 2004028893 A JP2004028893 A JP 2004028893A JP 2004240978 A JP2004240978 A JP 2004240978A
Authority
JP
Japan
Prior art keywords
magnetic
memory card
memory
card
random access
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004028893A
Other languages
English (en)
Inventor
Andrew M Spencer
アンドリュー・エム・スペンサー
Connie Lemus
コニー・レムズ
Colin Stobbs
コリン・ストッブス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of JP2004240978A publication Critical patent/JP2004240978A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/14—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements
    • G11C11/15—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using thin-film elements using multiple magnetic layers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/24—Memory cell safety or protection circuits, e.g. arrangements for preventing inadvertent reading or writing; Status cells; Test cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01025—Manganese [Mn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Abstract

【課題】小さいフォームファクタに対応可能なメモリカードのための磁気シールドを提供すること。
【解決手段】メモリカードであって、基板(160,205)により支持された少なくとも１つの磁気ランダムアクセスメモリ(155,210)と、前記磁気ランダムアクセスメモリ及び前記基板上に配置されてメモリカードを形成するメモリカードカバーとを含み、前記基板及び前記メモリカードカバーの少なくとも一方が、前記磁気ランダムアクセスメモリを外部磁界から少なくとも部分的にシールドする磁気シールド(185,190,215,220)を含み、前記メモリカードカバーが前記メモリカードの外側部分を形成する、メモリカード。
【選択図】図４

Description

本発明はメモリカードのための磁気シールドに関するものである。
磁気ランダムアクセスメモリ（MRAM）素子はメモリセルのアレイを含む。典型的な磁気メモリセルは、磁化が変更可能である磁気薄膜の層と、磁化が特定の方向に固定され又は「ピン止め」された磁気薄膜の層とを含む。変更可能な磁化を有する磁気薄膜はデータ記憶層又はセンス層と呼ばれ、ピン止めされた磁気薄膜は基準層と呼ばれる。
導電性トレース（一般にワード線及びビット線と呼ばれる）が、メモリセルのアレイにわたって配線される。ワード線はメモリセルの行に沿って延び、ビット線はメモリセルの列に沿って延びる。ワード線及びビット線が協動して、選択されたメモリセルの磁化方向を切り替える（すなわちメモリセルに書き込みを行う）ため、ワード線及びビット線は包括的に書き込み線と呼ばれる。更に、書き込み線は、メモリセルに格納されている論理値を読み出すために使用される。
ワード線及びビット線の各交点にはメモリセルが１つずつ配置される。各メモリセルは、磁化方向として１ビットの情報を格納する。各メモリセルの磁化方向は、所与の時点で２つの安定した方向のうちの一方を呈することになる。これら２つの安定した方向は、論理値「１」及び「０」を表すものである。
選択されたメモリセルの磁化方向は、外部磁界を加えることにより変更される。選択されたメモリセルにおいて交差するワード線及びビット線に電流を供給することにより、外部磁界が生成される。ワード線及びビット線内の電流は、その電流が供給されたワード線及びビット線の周囲に磁界（「書き込み磁界」とも呼ばれる）を生成し、該磁界の組み合わせにより、選択されたメモリセルの磁化方向（ひいては論理値）を切り替えることができる。素子の記憶状態を保持するために電源が必要とされないため、MRAMは不揮発性である。
一般に、選択された磁気メモリセルのみが、ワード線及びビット線の両方から書き込み磁界を受けることになる。その特定のワード線に接続された他のメモリセルは、一般に、該ワード線の書き込み磁界しか受容しない。そのビット線に接続された他の磁気メモリセルは、該ビット線の書き込み磁界しか受容しない。
ワード線書き込み磁界及びビット線書き込み磁界の大きさは、通常は、選択された磁気メモリセルが両方の磁界を受けた際にその論理状態を切り替えるよう十分に高く、及び（ワード線又はビット線の何れか一方からの）単一の書き込み磁界しか受けていない他の磁気メモリセルが切り替わらないよう十分に低く選択される。一方の書き込み磁界しか受けていない磁気メモリセルの望ましくない切り替えは、一般に「半選択（half-select）」切り替えと呼ばれる。
MRAM素子が直面する１つの問題は、特定のメモリセルへの書き込みを意図するワード線及びビット線以外の発生源から生じる漂遊磁界又は外部磁界が存在することである。漂遊磁界は、多数の発生源（例えば、コンピュータ、ディスプレイ、バーコードリーダなどの外部の電子装置）から発せられる可能性がある。多くの場合、漂遊磁界は、メモリセルの論理状態を切り替えるだけの十分な大きさを有し、書き込み磁界が存在しない場合であっても半選択切り替え又は切り替えが生じる可能性がある。このため、磁界が多く存在する環境におけるMRAMの使用は、許容できない誤りを受けやすいものと一般に考えられてきた。
漂遊磁界の影響は、MRAM素子の記憶密度が高くなるほど大きくなる。メモリセルが互いに近接して組み込まれると、隣接するメモリセル及びそれに関連する書き込み導体からの磁界がより大きな影響を与えることになる。更に、フォームファクタが小さいと、例えばMRAMが配置される集積回路パッケージ内に磁気シールドを含ませることが難しくなり又はできなくなる。
メモリカードは、基板により支持された少なくとも１つの磁気ランダムアクセスメモリと、該メモリカードを形成するために磁気ランダムアクセスメモリ及び基板上に配置されるメモリカードカバーとを含み、前記基板及び前記メモリカードカバーのうちの少なくとも一方が磁気シールドを含み、及び前記磁気ランダムアクセスメモリを外部磁界から少なくとも部分的にシールドし、前記メモリカードカバーが該メモリカードの外側部分を形成する。
本発明の実施形態は、図面を参照することにより理解しやすくなる。同図面の構成要素は、互いに対して必ずしも実際通りの縮尺を有していない。同様の符号は、対応する類似した構成要素を示している。
図１ａ及び図１ｂは、簡略化したMRAMアレイ100の一実施形態の平面図及び斜視図を示している。MRAMアレイ100は、メモリセル110と、ワード線112と、ビット線114とを含む。メモリセル110は、ワード線112とビット線114との各交点に配置される。ワード線112及びビット線114は、互いに直交して配列される書き込み線であり、メモリセル110は、図１ｂに示すように書き込み線112,114の間に配置される。例えば、ビット線114がメモリセル110の上に配置され、ワード線112がメモリセル110の下に配置される。
図２ａ〜図２ｃは、単一のメモリセル110内への１ビットのデータの記憶を示している。図２ａでは、メモリセル110は、アクティブな磁気データ薄膜122（センス層）とピン止めされた磁気薄膜124（基準層）とを含み、それらは誘電体領域126（トンネル障壁）によって分離される。センス層122内の磁化方向は固定されず、矢印M1で示すような２つの安定した向きを呈する。一方、ピン止めされた基準層124は、矢印M2で示すような固定された磁化方向を有する。センス層122は、選択されたメモリセル110への書き込み動作中に、書き込み線112,114に加えられる電流に応じてその磁化方向を回転させる。
図２ｂに示すように、M1及びM2が同じ方向に向いている場合、すなわち「平行」である場合には、メモリセル110内に格納されているデータビットの第１の論理状態が示される。例えば、M1及びM2が同じ方向に向いている場合にはメモリセル110には論理「１」状態が格納されている。逆に、図２ｃに示すように、M1及びM2が反対方向に向いている場合、すなわち「逆平行」である場合には、第２の論理状態が示される。同様に、M1及びM2が逆方向に向いている場合にはメモリセル110には論理「０」状態が格納されている。図２ｂ及び図２ｃでは、誘電体領域126は明瞭化のために省略されている。図２ａないし図２ｃは、基準層124上に配置されたセンス層122を示しているが、基準層124をセンス層122上に配置することも可能である。
メモリセル110の抵抗は、M1及びM2の向きに応じて異なる。M1及びM2が逆方向に向いており、すなわち論理「０」状態である場合には、メモリセル110の抵抗はその最大値となる。一方、M1及びM2が平行であり、すなわち論理「１」状態である場合には、メモリセル110の抵抗はその最小値となる。その結果として、メモリセル110の抵抗を測定することにより該メモリセル110に格納されているデータビットの論理状態を判定することが可能となる。メモリセル110の抵抗は、書き込み線112,114に印加された読み出し電圧に応じて流れるセンス電流123（図２ａ）の大きさに反映される。
図２ａに示すメモリセル構造は、読み出し動作時に電荷がトンネル障壁を通って移動するという点で、スピントンネル素子と呼ばれる場合もある。このトンネル障壁を通る電荷の移動は、スピントンネル効果（sping tunneling）と呼ばれる現象に起因するものであり、磁気メモリセルに読み出し電圧が印加された際に生じる。
図３では、メモリセル110は書き込み線112,114の間に配置される。明瞭化のため、センス層122及び基準層124は図３には示さない。センス層122の磁化方向は、磁界Hyを生成する電流Ixと、磁界Hxを生成する電流Iyとに応じて回転する。該磁界Hx,Hyは、互いに合成されて、メモリセル110内のセンス層122の磁化方向を回転させるよう作用する。
各メモリセル110は、センス層122に関する切替特性を有する。すなわち、センス層122の磁化方向を図２ｂ及び図２ｃに示す平行方向と逆平行方向との間で反転させるために、Hsに等しい最小限の大きさを有する磁界が必要となる。MRAM素子を設計する際には、磁界Hx,Hyの大きさが予め選択される。該大きさは、結果的に得られる磁界Hwが、磁気メモリセル110に書き込みを行う（すなわち、センス層122の磁化方向を変化させる）ために必要となる大きさHs以上の大きさを有するようにするものである。また、磁界Hx,Hyの大きさを、磁界Hwを生成するために必要な大きさよりも僅かに大きくして、Hsを超える「書き込みマージン」を提供することも可能である。
実際には、各メモリセル110の切替特性は、製造上の変動に起因して、アレイ中の磁気メモリセル間で異なる。更に、切替特性は、垂直方向の磁界が存在する場合に一層小さな磁界Hx又はHyが磁気メモリセル内の切り替えを生じさせる、といったものである。この特性は、様々な要素（例えば、磁気メモリセルのセンス層の結晶異方性値（Hk）の製造上のばらつき、又は磁気メモリセルの磁性層の厚さ又は形状のばらつき）に起因するものである。例えば、フォトリソグラフィ工程はデータ記憶層上に矩形のエッジではなく丸いエッジを生成する可能性がある。更に、矩形ではなく正方形のデータ記憶層は著しく異なる切替特性を有する可能性がある。
漂遊磁界又は外部磁界の存在によりMRAM素子内で生じる問題は、メモリセルが受ける全磁界がHsを超えた際にセンス層122の磁化方向が切り替えられる可能性があることを認識することにより、理解することができる。場合によっては、漂遊磁界は、Hx又はHyの一方のみと合成された際にメモリセルの論理状態を切り替えるだけの十分な大きさを有する可能性がある。漂遊磁界によっては、それ自体がHsを超えており、書き込み磁界Hx又はHyが存在しない場合であってもメモリセルの論理状態を切り替える可能性がある。このため、漂遊磁界の作用を低減させ又は除去することが益々重要になり、メモリセルのサイズが小さくなり、メモリアレイの記憶密度が増大する際には特に重要である。かかる影響が特に顕著になるのは、例えば、MRAMが、挿入可能なカードのフォームファクタを有する素子（例えば業界固有の標準的なメモリカード）、又はカードタイプのフォームファクタを有する他の挿入可能な若しくはモジュール式のメモリ素子内に配置される場合である。このため、本発明の実施形態によれば、漂遊外部磁界の作用は、MRAM（特にメモリカードのフォームファクタで配置されたMRAM）といった磁気に影響されやすい記憶又はメモリ素子のための磁気シールドを設けることにより、低減され又は除去される。
図４は、本発明の一実施形態によるメモリカード150を部分的に分解して示す断面図である。１つ又は２つ以上の面実装集積回路（IC）パッケージ155は、例えば、図１ないし図３を参照して説明したようなMRAMダイを含む。パッケージ155は基板160上に取り付けられ、該基板は例えばプリント回路基板とすることが可能である。更に別の実施形態によれば、MRAMダイ、パッケージ、又はチップは、基板160に直接ダイ結合される。基板160及び（１つ又は２つ以上の）パッケージ155は共にプリント回路アセンブリ162を形成する。随意選択的に別個のコネクタとされ又はプリント回路基板160の一部とされる入力／出力コネクタ165は、プリント回路アセンブリ162を、メモリカード150を収容するよう構成される多数の考え得るホストその他の装置の任意のものに電気的に接続する。１つ又は２つ以上の外部カードカバー175は、プリント回路アセンブリ162の両側に配置され、例えば圧力、接着剤、ねじ、及び／又はその他の固定具、熱かしめ、少量の熱及び／又は他の機械的若しくはその他の固定技術を使用して、矢印180で表すように互いに取り付けられる。
本発明の実施形態による磁気シールドは、（１つ又は２つ以上の）カバー175及びプリント回路アセンブリ162のうちの１つ又は２つ以上に適用され又は組み込まれる。磁気シールドはまた、随意選択的に、例えば集積回路パッケージ155内で使用される。本発明の実施形態による磁気シールドは、多数のシールド材料のうちの任意のものから選択され、例えば空気又はシリコンの透磁率よりも高い透磁率を提供することが可能である。１つのタイプの磁気シールドは、磁性粒子、ねじ、又は（１つ又は２つ以上）カバー175及び／又はプリント回路アセンブリ162に組み込み又はそれらの上に噴霧され若しくはスパッタリングされる他の構造又は形状（本書では包括的に「粒子」と称す）を含む。かかる粒子は、種々の材料、例えば、鉄、ニッケル、鉄−ニッケル合金、鉄−ニッケル−モリブデン合金、及び他の材料のうちの任意の材料から形成される。かかる粒子は、噴霧又はスパッタリングするために、例えばポリイミド又はガラスシール合金といった支持材料内に組み込むことが可能である。他のタイプの磁気シールドは、非導電性材料、例えば、強磁性体であるMnFe2O4、FeFe2O4、CoFe2O4、NiFe2O4、CuFe2O4、又はMgFe2O4といった非導電性の磁性酸化物を含む。上述その他のシールド材料のうちの１つ又は２つ以上のシールド材料を組み込む１つ又は２つ以上のフォイル層として、輝コバルト鉱、クロム鉄鉱、水マンガン鉱、及びその他の材料もまた考えられる。本発明の実施形態によれば、種々の市販のシールド材料、例えば一般的な強磁性シールド材料、MUMETAL（商標）として販売される特定のシールド材料、パーマロイ等を使用することが考えられる。例えば、完成したメモリカード内の集積回路パッケージその他の電子回路に対する近接度に応じて導電性及び非導電性のシールド材料の両方が考えられる。本発明の適用例の特定の材料及び形態は、特定のカード150の特性に従って選択される。
図５ａは、磁気シールド粒子185が組み込まれた、カード150のシェル又はカバー175の一実施形態を示している。例えば、粒子185は、カバー175を射出成形するためのプラスチック化合物内に当初から配置することが可能である。他の製造方法、例えば打抜き加工、切削加工等の場合には、金属といった、カバー175のための他の材料も考えられる。図５ｂは別の実施形態を示しており、磁気シールド材料190が、カバー175の内面195に対して噴霧され、スパッタリングされ、又はその他の方法で付与される。代替的に、磁気シールド材料190は、例えば、内面195上に配置される１つ又は２つ以上のフォイル層内に配置することが可能であり、該フォイル層が、接着剤その他の固定剤又は固定装置によって内面195に固定される。本発明の実施形態によれば、プリント回路アセンブリを図５ａ及び図５ｂのカバー175内に配置してメモリカードを形成することが可能である。
図６ａは、ボードその他の基板205と少なくとも１つのMRAM素子210とを含む、チップ、ダイ、又はICパッケージといったプリント回路アセンブリ200を示している。非導電性のシールド材料215は、基板205に取り付けられた少なくとも１つの素子210に対し及びその周囲に対して、スパッタリングされ、噴霧され、又はその他の方法で直接付与される。かかるシールド材料215は、非導電性のシールド粒子を含むもの、又は本書で前述した別のタイプのシールド材料である。かかる実施形態が特に有利なのは、素子210が、例えばフリップチップ又はワイヤボンディング技術を用いて取り付けられ、個々のICパッケージその他の素子内にシールドを直接組み込む機会が少ないか又は全くない場合である。次いで、プリント回路アセンブリ200は、シールドされていない少なくとも１つのカバー175、又は、例えば図５ａ及び図５ｂのような磁気シールドを含む１つ又は２つ以上のカバーに組み込むことが可能である。図６ｂの実施形態によれば、プリント回路アセンブリ200’は、代替的に又は追加的に、基板205のMRAM素子210とは反対の側225に付与されるシールド材料の層220を含む。図６ｃに示すように、カード230のフォームファクタに組み立てる際に、基板205の背面225上の層220自体がカード230の外面を形成する。代替的に、プリント回路アセンブリ200’はまた、シールド層220がカバー175の内側になるように完全に１つ又は２つ以上のカバー175内に配置することが可能である。
したがって、本発明の実施形態は、例えば、基板160,205と、該基板160,205により支持された磁気ランダムアクセスメモリ155,210と、該磁気ランダムアクセスメモリ及び前記基板上に配置されてメモリカードを形成するメモリカードカバー175とを含む、メモリカード150又は230を提供する。磁気ランダムアクセスメモリを外部磁界からシールドするために、基板160,205及びメモリカードカバー175のうちの少なくとも一方が、例えば、磁気シールド185,190,215,及び／又は220を含む。メモリカードカバー175は、メモリカードの外側部分を形成する。基板160,205は例えばプリント回路基板を含む。例えば、磁気ランダムアクセスメモリは、プリント回路基板上に取り付けられた少なくとも１つの面実装集積回路パッケージ155内にパッケージ化され、及び／又はプリント回路基板に直接取り付けられた少なくとも１つのダイ内に配置される。
磁気ランダムアクセスメモリは、複数の磁気ランダムアクセスメモリ素子210を含むことが可能である。磁気シールドは、複数の磁気ランダムアクセスメモリ素子210上に噴霧され又はスパッタリングされた磁気シールド材料215の概ね連続した層を含むことが可能である。磁気シールドはまた、メモリカードカバー175上に噴霧され又はスパッタリングされた磁気シールド材料190、及び／又はメモリカードカバー175内に配置された磁気シールド材料190若しくはメモリカードカバー175上に配置されたフォイル層としての磁気シールド材料190を含むことが可能である。更に、磁気シールドはまた、メモリカードカバー175内に埋め込まれた磁気シールド粒子185、及び／又はメモリカードの外面を形成するために基板205上に噴霧され又はスパッタリングされた磁気シールド材料215及び／又は220を含むことが可能である。
本発明の実施形態はまた、磁気メモリ手段155及び／又は210（例えば磁気ランダムアクセスメモリ）と、該磁気メモリ155,210をカバーするためのカバー手段175及び／又は205であってメモリカードの外側部分を形成するカバー手段175及び／又は205と、外部磁界から磁気メモリをシールドするためのシールド手段185,190,215,及び／又は220とを含み、該シールド手段が前記カバー手段の内部又は上部に配置される、メモリカード150,230を含む。カバー手段205はプリント回路基板を含むことが可能であり、シールド手段215,220は、プリント回路基板上に噴霧され又はスパッタリングされた磁気シールド材料を含むことが可能である。カバー手段175は更に、プリント回路基板に接続されたメモリカードケース（例えばプラスチック製メモリカードケース等）を含むことが可能である。
本発明の実施形態によれば、多種多様なメモリカードフォームファクタが考えられる。図７は１つのかかるフォームファクタを示したものである。カード250は、コンパクトフラッシュ（商標）といった形のものとすることが可能であり、プリント回路アセンブリ255、上述したMRAM素子等の１つ又は２つ以上の高密度記憶素子260、及びコネクタ265を含む。この特定のカード250はまた、内側フレーム270及び外側プレート275を含み、それらが個々に又はその両者が共に、プリント回路アセンブリ255を概ね収容するカバーとなる。本発明の実施形態によれば、磁気シールドは、例えば図５ａ又は図５ｂの態様で、外側プレート275の内部又は上部に組み込まれる。プリント回路アセンブリ255はまた、例えば図６ａ又は図６ｂの態様で、その片面又は両面に磁気シールドを含むことが可能である。図８は、カード250を組み立てられた状態で示している。
本発明の実施形態に従って利用可能なメモリカードフォームファクタの更に別の例を図９〜図１２に示す。図９はセキュアデジタル(SD)カード形式290を示し、図１０はマルチメディアカード(MMC)（商標）のカード形式292を示し、図１１はメモリスティック（商標）のカード形式294を示し、図１２はスマートメディア（商標）のカード形式296を示している。本発明の実施形態によれば、例えば約2.5インチ又は約3.5インチの標準的なディスクドライブ形式を含む、多種多様なカード寸法が考えられる。本発明の実施形態によるメモリカードは、コンピュータ、デジタルカメラ、セルラー電話、及びその他の無線通信装置、携帯情報端末などを含む、多種多様なホスト装置と共に利用することができる。
本発明の実施形態によれば、磁気ランダムアクセスメモリをパッケージングする方法は、図１３のステップ300で、磁気シールドを含む外部カードカバーを配設し、ステップ302で、外部カードカバーで磁気ランダムアクセスメモリをカバーしてカードを形成し、該外部カードカバーが外部磁界から磁気ランダムアクセスメモリをシールドする。前記ステップ300はまた、磁気シールド材料を含む化合物を成形して外部カードカバーを形成し、磁気シールド材料を含むプラスチック化合物を成形して外部カードカバーを形成し、外部カードカバーの内面に磁気シールド材料を噴霧し、スパッタリングし、又は蒸着させ、及び／又は外部カードカバーの内面に磁気シールド材料の薄いフォイルを取り付けるステップを含むことが可能である。前記ステップ300はまた、２つの外部カードカバー部分を配設するステップを含むことが可能である。前記ステップ302はまた、磁気ランダムアクセスメモリの両側にカードカバー部分を配置してカードを形成するステップを含むことも可能である。
図１４に示すように、本発明の実施形態によれば、磁気ランダムアクセスメモリをパッケージングする方法は、磁気シールドを含む外部カードカバーを配設するステップ304を含む。該磁気ランダムアクセスメモリは、ステップ306で基板に接続され、該基板の片面がカードの外面を形成するよう構成される。ステップ308で、本方法は、カードの外面を形成するよう構成された基板の片面に更なる磁気シールドを配設する。ステップ310で、磁気ランダムアクセスメモリを外部カードカバーで覆ってカードを形成し、該外部カードカバーが磁気ランダムアクセスメモリを外部磁界からシールドする。前記ステップ308はまた、基板の片面上に磁気シールド材料を噴霧し、スパッタリングし、又は蒸着させて、カードの外面を形成し、及び／又は基板の片面に磁気シールド材料の薄いフォイルを接合してカードの外面を形成するステップを含むことが可能である。
本発明の更なる実施形態によれば、図１５に示すようなメモリカードを形成する方法は、ステップ320でプリント回路（PCA）アセンブリ内に磁気ランダムアクセスメモリを支持し、ステップ322でプリント回路アセンブリの片面に磁気シールドを配設し、ステップ324で、プリント回路アセンブリをメモリカードカバーに接続してメモリカードを形成する、という各ステップを含み、磁気シールドが配設されるプリント回路アセンブリの片面が、メモリカードの外側部分を形成する。前記ステップ322は、随意選択的に、プリント回路アセンブリの片面に磁気シールド材料を噴霧し、スパッタリングし、又は蒸着するステップ、及び／又はプリント回路アセンブリの片面に磁気シールド材料の薄いフォイルを接合するステップを含むことが可能である。前記ステップ324は、随意選択的に、更なる磁気シールドを含むメモリカードカバーにプリント回路アセンブリを接続するステップを含むことが可能であり、この場合には、メモリカードカバーの磁気シールド及びプリント回路アセンブリの片面の磁気シールドが何れも磁気ランダムアクセスメモリを外部磁界からシールドする。前記ステップ322は更に、プリント回路アセンブリ内に複数の磁気ランダムアクセスメモリ素子を支持するステップを含むことが可能であり、本方法は更に、該複数の磁気ランダムアクセスメモリ素子上に更なる磁気シールドを噴霧し又はスパッタリングするステップを含むことが可能である。
図１６に示す更に別の方法の一実施形態によれば、ステップ330で磁気シールド粒子を含むプラスチック化合物が作製される。ステップ322で、該プラスチック化合物から１つ又は２つ以上のメモリカード外部カバーが射出成形される。ステップ334で、MRAMダイ、又はMRAMがパッケージングされた集積回路が基板に取り付けられてPCAが形成され、ステップ336で、該PCAが、接着剤、熱、及び／又は温度その他の機構を用いて１つ又は２つ以上の外部カバーと共に組み立てられる。
図１７は更に別の方法の一実施形態を示しており、この場合には、ステップ340で１つ又は２つ以上のメモリカード外部カバーが標準的なプラスチックを用いて射出成形される。ステップ342で、１つ又は２つ以上のカバーの少なくとも１つの内面に、磁気シールド材料を噴霧し、スパッタリングし、又は蒸着させる。ステップ344で、MRAMダイ、又はMRAMがパッケージングされた集積回路が基板に取り付けられて、PCAが形成される。該PCAの片面（例えば底面）がカードの外面を形成する場合には、ステップ346で、その面に磁気シールド材料を噴霧し、スパッタリングし、又は蒸着させる。シールド材料を射出成形することもまた考えられる。ステップ348で、該PCAが、接着剤、熱、及び／又は温度その他の機構を用いて、１つ又は２つ以上の外部カバーと共に組み立てられる。
図１８の実施形態によれば、ステップ350で、１つ又は２つ以上のメモリカード外部カバーが標準的なプラスチックを用いて射出成形される。ステップ352で、MRAMダイ、又はMRAMがパッケージングされた集積回路が基板に取り付けられて、PCAが形成される。ステップ354で、MRAMがパッケージングされたICに非導電性の磁気シールド材料を噴霧し又はスパッタリングする。該PCAの片面（例えば底面）がカードの外面を形成する場合には、ステップ356で、その面に磁気シールド材料を噴霧し、スパッタリングし、又は蒸着させる。シールド材料を射出成形することもまた考えられる。ステップ358で、該PCAが、接着剤、熱、及び／又は温度その他の機構を用いて、１つ又は２つ以上の外部カバーと共に組み立てられる。
図１９の実施形態によれば、ステップ360で、１つ又は２つ以上のメモリカード外部カバーが標準的なプラスチックを用いて射出成形される。ステップ362で、磁気シールド材料の薄いフォイルが１つ又は２つ以上の外部カバーの内側に取り付けられる。ステップ364で、MRAMダイ、又はMRAMがパッケージングされた集積回路が基板に取り付けられてPCAが形成される。該PCAの片面（例えば底面）がカードの外面を形成する場合には、ステップ366で、その面に磁気シールド材料を噴霧し、スパッタリングし、又は蒸着させ、及び／又は、その面に磁気シールド材料の薄いフォイルを取り付ける。シールド材料を射出成形することもまた考えられる。ステップ368で、該PCAが、接着剤、熱、及び／又は温度を用いて１つ又は２つ以上の外部カバーと共に組み立てられる。本発明の実施形態によれば、他の方法も考えられる。
簡略化した磁気メモリアレイの一実施形態を示す平面図である。 簡略化した磁気メモリアレイの一実施形態を示す斜視図である。 図１ａ及び図１ｂに示すような磁気メモリセルのアクティブ磁気薄膜及び基準磁気薄膜の磁化方向を示す説明図である。 図１ａ及び図１ｂに示すような磁気メモリセルのアクティブ磁気薄膜及び基準磁気薄膜の磁化方向を示す説明図である。 図１ａ及び図１ｂに示すような磁気メモリセルのアクティブ磁気薄膜及び基準磁気薄膜の磁化方向を示す説明図である。 書き込み線中を流れる電流により生成される磁界を示す、図１ａ及び図１ｂに示すようなメモリセルの斜視図である。 本発明の一実施形態によるメモリカードを部分的に分解して示す断面図である。 本発明の実施形態によるメモリカードカバーを示す断面図である。 本発明の実施形態によるメモリカードカバーを示す断面図である。 メモリカードのためのプリント回路アセンブリの一実施形態を示す側面図である。 メモリカードのためのプリント回路アセンブリの一実施形態を示す側面図である。 本発明の一実施形態によるメモリカードを示す断面図である。 本発明の一実施形態によるメモリカードを示す分解斜視図である。 本発明の実施形態によるメモリカードのフォームファクタを示す斜視図である。 本発明の実施形態によるメモリカードのフォームファクタを示す斜視図である。 本発明の実施形態によるメモリカードのフォームファクタを示す斜視図である。 本発明の実施形態によるメモリカードのフォームファクタを示す斜視図である。 本発明の実施形態によるメモリカードのフォームファクタを示す斜視図である。 本発明の実施形態によるフローチャートである。 本発明の実施形態によるフローチャートである。 本発明の実施形態によるフローチャートである。 本発明の実施形態によるフローチャートである。 本発明の実施形態によるフローチャートである。 本発明の実施形態によるフローチャートである。 本発明の実施形態によるフローチャートである。
符号の説明
150 メモリカード
155 集積回路パッケージ
160 プリント回路基板
162 プリント回路アセンブリ
165 入力／出力コネクタ
175 外部カードカバー
185 磁気シールド粒子
190 磁気シールド材料

Claims (10)

  1. メモリカード(150,230)であって、
    基板(160,205)により支持された少なくとも１つの磁気ランダムアクセスメモリ(155,210)と、
    前記磁気ランダムアクセスメモリ及び前記基板上に配置されてメモリカードを形成するメモリカードカバー(175)と
    を含み、前記基板及び前記メモリカードカバーの少なくとも一方が、前記磁気ランダムアクセスメモリを外部磁界から少なくとも部分的にシールドする磁気シールド(185,190,215,220)を含み、前記メモリカードカバーが前記メモリカードの外側部分を形成する、
    メモリカード(150,230)。
  2. 前記基板がプリント回路基板を含む、請求項１に記載のメモリカード。
  3. 前記磁気シールドが、前記少なくとも１つの磁気ランダムアクセスメモリ素子上に付与された磁気シールド材料(215)の概ね連続した層を含む、請求項１に記載のメモリカード。
  4. 前記磁気シールドが、前記メモリカードカバー(175)に付与された磁気シールド材料を含む、請求項１に記載のメモリカード。
  5. 前記磁気シールドが、前記メモリカードカバーに埋め込まれた磁気シールド粒子(185)を含む、請求項１に記載のメモリカード。
  6. 前記磁気シールドが、前記基板上に付与されて前記メモリカードの外面を形成する磁気シールド材料(215,220)を含む、請求項１に記載のメモリカード。
  7. 磁気ランダムアクセスメモリをパッケージングする方法であって、
    磁気シールド(185,190,215,220)を含む外部カードカバー(175)で磁気ランダムアクセスメモリ(155,210)をカバーしてカードを形成するステップを含み、
    前記外部カードカバーが前記磁気ランダムアクセスメモリを外部磁界からシールドする、
    磁気ランダムアクセスメモリをパッケージングする方法。
  8. 前記磁気ランダムアクセスメモリをカバーする前記ステップが、磁気シールド粒子(185)を含むプラスチック化合物を射出成形して前記外部カードカバーを形成するステップを含む、請求項７に記載の方法。
  9. 前記磁気ランダムアクセスメモリをカバーする前記ステップが、２つの外部カードカバー部分(175)を配設し、更に前記磁気ランダムアクセスメモリの両側に前記カードカバー部分を配置して前記カードを形成する、という各ステップを含む、請求項７に記載の方法。
  10. 前記磁気ランダムアクセスメモリ(155,210)を基板(160,205)に接続するステップを更に含み、該基板の片面が前記カードの外面を形成するよう構成される、請求項７に記載の方法。
JP2004028893A 2003-02-05 2004-02-05 磁気ランダムアクセスメモリカードのための磁気シールド Pending JP2004240978A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/358,770 US6940153B2 (en) 2003-02-05 2003-02-05 Magnetic shielding for magnetic random access memory card

Publications (1)

Publication Number Publication Date
JP2004240978A true JP2004240978A (ja) 2004-08-26

Family

ID=31888101

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004028893A Pending JP2004240978A (ja) 2003-02-05 2004-02-05 磁気ランダムアクセスメモリカードのための磁気シールド

Country Status (4)

Country Link
US (4) US6940153B2 (ja)
JP (1) JP2004240978A (ja)
GB (1) GB2398174B (ja)
TW (1) TWI333626B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016532309A (ja) * 2013-10-15 2016-10-13 インテル・コーポレーション 磁気遮蔽集積回路パッケージ

Families Citing this family (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7535719B2 (en) * 1999-08-04 2009-05-19 Super Talent Electronics, Inc. Single chip USB packages with contact-pins cover
US7466556B2 (en) * 1999-08-04 2008-12-16 Super Talent Electronics, Inc. Single chip USB packages with swivel cover
US8141240B2 (en) 1999-08-04 2012-03-27 Super Talent Electronics, Inc. Manufacturing method for micro-SD flash memory card
US7872871B2 (en) * 2000-01-06 2011-01-18 Super Talent Electronics, Inc. Molding methods to manufacture single-chip chip-on-board USB device
US8102662B2 (en) 2007-07-05 2012-01-24 Super Talent Electronics, Inc. USB package with bistable sliding mechanism
US8625270B2 (en) 1999-08-04 2014-01-07 Super Talent Technology, Corp. USB flash drive with deploying and retracting functionalities using retractable cover/cap
US7830666B2 (en) * 2000-01-06 2010-11-09 Super Talent Electronics, Inc. Manufacturing process for single-chip MMC/SD flash memory device with molded asymmetric circuit board
US7447037B2 (en) * 1999-08-04 2008-11-04 Super Talent Electronics, Inc. Single chip USB packages by various assembly methods
US20080286990A1 (en) * 2003-12-02 2008-11-20 Super Talent Electronics, Inc. Direct Package Mold Process For Single Chip SD Flash Cards
US7297024B2 (en) * 2003-09-11 2007-11-20 Super Talent Electronics, Inc. Universal-serial-bus (USB) flash-memory device with metal wrap formed over plastic housing
DE10142594A1 (de) * 2001-08-31 2003-03-27 Infineon Technologies Ag Kompensation eines magnetischen Biasfeldes in einer Speicherschicht einer magnetoresistiven Speicherzelle
JP2004349476A (ja) * 2003-05-22 2004-12-09 Toshiba Corp 半導体装置
US7248041B2 (en) * 2003-07-28 2007-07-24 Cummins, Inc. Device and method for measuring transient magnetic performance
US7092246B2 (en) * 2003-11-18 2006-08-15 Kabushiki Kaisha Toshiba Apparatus for connecting a display to a body case of an electronic device
US8102657B2 (en) 2003-12-02 2012-01-24 Super Talent Electronics, Inc. Single shot molding method for COB USB/EUSB devices with contact pad ribs
US8998620B2 (en) * 2003-12-02 2015-04-07 Super Talent Technology, Corp. Molding method for COB-EUSB devices and metal housing package
US7872873B2 (en) * 2003-12-02 2011-01-18 Super Talent Electronics, Inc. Extended COB-USB with dual-personality contacts
US7440286B2 (en) * 2005-04-21 2008-10-21 Super Talent Electronics, Inc. Extended USB dual-personality card reader
US7532203B2 (en) * 2004-04-26 2009-05-12 Samsung Electronic Co., Ltd. Data input device that utilizes a layer of magnetic particles to store non-volatile input data that is magnetically coupled to an underlying MRAM array
US20080195817A1 (en) * 2004-07-08 2008-08-14 Super Talent Electronics, Inc. SD Flash Memory Card Manufacturing Using Rigid-Flex PCB
JP2006059839A (ja) * 2004-08-17 2006-03-02 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US7183617B2 (en) * 2005-02-17 2007-02-27 Taiwan Semiconductor Manufacturing Co., Ltd. Magnetic shielding for magnetically sensitive semiconductor devices
US7545662B2 (en) * 2005-03-25 2009-06-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method and system for magnetic shielding in semiconductor integrated circuit
US20060289500A1 (en) * 2005-05-11 2006-12-28 Naohisa Okumura Semiconductor memory card comprising semiconductor memory chip
US20060289970A1 (en) * 2005-06-28 2006-12-28 Dietmar Gogl Magnetic shielding of MRAM chips
US7445942B2 (en) * 2005-07-15 2008-11-04 Magic Technologies, Inc. Process for manufacturing segmented MRAM array with patterned segmented magnetic shields
US20070040030A1 (en) * 2005-08-16 2007-02-22 Mastercard International Incorporated Contactless proximity communications apparatus and method
DE102005045767B4 (de) * 2005-09-23 2012-03-29 Infineon Technologies Ag Verfahren zur Herstellung eines Halbleiterbauteils mit Kunststoffgehäusemasse
US7775446B2 (en) * 2006-03-10 2010-08-17 Panasonic Corporation Card type information device and method for manufacturing same
US8254134B2 (en) * 2007-05-03 2012-08-28 Super Talent Electronics, Inc. Molded memory card with write protection switch assembly
US8102658B2 (en) * 2007-07-05 2012-01-24 Super Talent Electronics, Inc. Micro-SD to secure digital adaptor card and manufacturing method
TWI339432B (en) * 2007-08-13 2011-03-21 Ind Tech Res Inst Magnetic shielding package structure of a magnetic memory device
US9684861B2 (en) 2007-12-24 2017-06-20 Dynamics Inc. Payment cards and devices with displays, chips, RFIDs, magnetic emulators, magnetic decoders, and other components
US20090273044A1 (en) * 2008-05-05 2009-11-05 Rainer Leuschner Semiconductor Device, Memory Module, and Method of Manufacturing a Semiconductor Device
US7906376B2 (en) * 2008-06-30 2011-03-15 Intel Corporation Magnetic particle-based composite materials for semiconductor packages
KR20100041515A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 제거 가능한 보조 검사단자를 갖는 솔리드 스테이트 드라이브의 검사방법
US8253210B2 (en) * 2009-04-30 2012-08-28 Infineon Technologies Ag Semiconductor device including a magnetic sensor chip
US8362579B2 (en) * 2009-05-20 2013-01-29 Infineon Technologies Ag Semiconductor device including a magnetic sensor chip
US8222739B2 (en) * 2009-12-19 2012-07-17 International Business Machines Corporation System to improve coreless package connections
TWI408799B (zh) * 2010-07-21 2013-09-11 Phison Electronics Corp 儲存裝置及其製造方法
JP2012094720A (ja) * 2010-10-27 2012-05-17 Sony Corp 固体撮像装置、半導体装置、固体撮像装置の製造方法、半導体装置の製造方法、及び電子機器
JP2012109307A (ja) 2010-11-15 2012-06-07 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法
US8415775B2 (en) 2010-11-23 2013-04-09 Honeywell International Inc. Magnetic shielding for multi-chip module packaging
US8466539B2 (en) * 2011-02-23 2013-06-18 Freescale Semiconductor Inc. MRAM device and method of assembling same
DE102011114773B4 (de) * 2011-09-30 2017-09-21 Infineon Technologies Ag Vorrichtung mit einem Backbias-Magneten und einem Halbleiterchipelement und zugehöriges Herstellungsverfahren
US8811072B2 (en) * 2012-03-13 2014-08-19 Honeywell International Inc. Magnetoresistive random access memory (MRAM) package including a multilayer magnetic security structure
US8854870B2 (en) 2012-03-13 2014-10-07 Honeywell International Inc. Magnetoresistive random access memory (MRAM) die including an integrated magnetic security structure
KR102214798B1 (ko) 2014-02-05 2021-02-10 삼성전자주식회사 패키지 기판 및 이를 포함하는 반도체 패키지
KR102354370B1 (ko) * 2015-04-29 2022-01-21 삼성전자주식회사 쉴딩 구조물을 포함하는 자기 저항 칩 패키지
KR102437673B1 (ko) 2015-09-09 2022-08-26 삼성전자주식회사 반도체 장치
US9685413B1 (en) 2016-04-01 2017-06-20 Intel Corporation Semiconductor package having an EMI shielding layer
US9985199B1 (en) 2017-03-15 2018-05-29 International Business Machines Corporation Prevention of switching of spins in magnetic tunnel junctions by on-chip parasitic magnetic shield
CN108962836A (zh) * 2017-05-17 2018-12-07 上海磁宇信息科技有限公司 采用磁性塑封料的磁屏蔽封装件及磁屏蔽封装件方法
US10290678B2 (en) * 2017-09-26 2019-05-14 Globalfoundries Singapore Pte. Ltd. Magnetic shielding package structure for MRAM device and method for producing the same
US11177318B2 (en) 2018-01-29 2021-11-16 Agency For Science, Technology And Research Semiconductor package and method of forming the same
KR20200075202A (ko) * 2018-12-17 2020-06-26 삼성전자주식회사 반도체 패키지
CN110103475B (zh) * 2019-01-26 2021-07-06 鼎铉商用密码测评技术(深圳)有限公司 一种壳体及其制作方法
CN111696961B (zh) * 2019-03-11 2022-04-12 联华电子股份有限公司 半导体结构及其制作方法

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4030892A (en) * 1976-03-02 1977-06-21 Allied Chemical Corporation Flexible electromagnetic shield comprising interlaced glassy alloy filaments
US4174419A (en) * 1978-11-08 1979-11-13 Allied Chemical Corporation Stabilized magnetic shields
US4632250A (en) * 1983-07-22 1986-12-30 Dynic Corporation Magnetic shielding members
US4670347A (en) * 1986-03-12 1987-06-02 Topflight Corp. RFI/EMI shielding apparatus
JPS63281980A (ja) 1987-05-08 1988-11-18 Nippon Mining Co Ltd カ−ドケ−ス
US5045637A (en) * 1988-01-14 1991-09-03 Nippon Steel Corp. Magnetic shielding material
US4953002A (en) * 1988-03-31 1990-08-28 Honeywell Inc. Semiconductor device housing with magnetic field protection
US4884235A (en) * 1988-07-19 1989-11-28 Thiele Alfred A Micromagnetic memory package
FI885667A (fi) * 1988-12-07 1990-06-08 Aarne T Marni Foerpackning speciellt foer platta foeremaol.
US5260128A (en) * 1989-12-11 1993-11-09 Kabushiki Kaisha Riken Electromagnetic shielding sheet
US5061845A (en) * 1990-04-30 1991-10-29 Texas Instruments Incorporated Memory card
JPH05250864A (ja) * 1992-03-04 1993-09-28 Nec Corp メモリカード
JP2603509Y2 (ja) * 1992-12-28 2000-03-15 日本エー・エム・ピー株式会社 カードエッジコネクタ
US5409385A (en) * 1993-10-07 1995-04-25 Genrife Company Limited I/O card and connection mechanism thereof
US5499162A (en) * 1994-11-08 1996-03-12 International Business Machines Corp. Universal frame for data card
JPH09180430A (ja) * 1995-12-28 1997-07-11 Fujitsu Ltd メモリカード
US5714936A (en) * 1996-01-25 1998-02-03 Eastman Kodak Company Apparatus and method for protecting a magnetic layer on photosensitive material
US5902690A (en) * 1997-02-25 1999-05-11 Motorola, Inc. Stray magnetic shielding for a non-volatile MRAM
US5939772A (en) * 1997-10-31 1999-08-17 Honeywell Inc. Shielded package for magnetic devices
JP3685931B2 (ja) 1998-07-31 2005-08-24 株式会社ソニー・コンピュータエンタテインメント 情報処理装置の立ち上げ方法、記憶媒体、及び情報処理装置
US5940319A (en) * 1998-08-31 1999-08-17 Motorola, Inc. Magnetic random access memory and fabricating method thereof
US6872993B1 (en) 1999-05-25 2005-03-29 Micron Technology, Inc. Thin film memory device having local and external magnetic shielding
WO2002005286A1 (en) * 2000-06-23 2002-01-17 Koninklijke Philips Electronics N.V. Magnetic memory
US6404647B1 (en) * 2000-08-24 2002-06-11 Hewlett-Packard Co. Solid-state mass memory storage device
US6717241B1 (en) * 2000-08-31 2004-04-06 Micron Technology, Inc. Magnetic shielding for integrated circuits
US6452253B1 (en) * 2000-08-31 2002-09-17 Micron Technology, Inc. Method and apparatus for magnetic shielding of an integrated circuit
US6625040B1 (en) * 2000-08-31 2003-09-23 Micron Technology, Inc. Shielded PC board for magnetically sensitive integrated circuits
US6515352B1 (en) * 2000-09-25 2003-02-04 Micron Technology, Inc. Shielding arrangement to protect a circuit from stray magnetic fields
DE10103314C2 (de) 2001-01-25 2003-05-22 Infineon Technologies Ag Halbleiterspeichereinrichtung
US7352199B2 (en) * 2001-02-20 2008-04-01 Sandisk Corporation Memory card with enhanced testability and methods of making and using the same
US6740959B2 (en) * 2001-08-01 2004-05-25 International Business Machines Corporation EMI shielding for semiconductor chip carriers
US6906396B2 (en) * 2002-01-15 2005-06-14 Micron Technology, Inc. Magnetic shield for integrated circuit packaging

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016532309A (ja) * 2013-10-15 2016-10-13 インテル・コーポレーション 磁気遮蔽集積回路パッケージ

Also Published As

Publication number Publication date
GB0400870D0 (en) 2004-02-18
US6940153B2 (en) 2005-09-06
US20060044929A1 (en) 2006-03-02
US20070285957A1 (en) 2007-12-13
GB2398174B (en) 2006-03-22
GB2398174A (en) 2004-08-11
US7489015B2 (en) 2009-02-10
US20040150091A1 (en) 2004-08-05
TWI333626B (en) 2010-11-21
US20040152261A1 (en) 2004-08-05
TW200415504A (en) 2004-08-16

Similar Documents

Publication Publication Date Title
JP2004240978A (ja) 磁気ランダムアクセスメモリカードのための磁気シールド
US6962833B2 (en) Magnetic shield for integrated circuit packaging
US6559521B2 (en) Chip carrier with magnetic shielding
US10923650B2 (en) Magneto-resistive chip package including shielding structure
US6452253B1 (en) Method and apparatus for magnetic shielding of an integrated circuit
US7829980B2 (en) Magnetoresistive device and method of packaging same
US6404672B2 (en) Magnetic element and magnetic memory device
US6625040B1 (en) Shielded PC board for magnetically sensitive integrated circuits
JP2005158985A (ja) 磁気メモリ装置の実装構造及び実装基板
US7411814B2 (en) Programmable magnetic memory device FP-MRAM
KR20150092634A (ko) 패키지 기판 및 이를 포함하는 반도체 패키지
US6724027B2 (en) Magnetic shielding for MRAM devices
JP2005026694A (ja) 磁気メモリデバイス
US20050121809A1 (en) Information storage apparatus and electronic device in which information storage apparatus is installed
JPH11238377A (ja) 不揮発性磁気抵抗メモリのための浮遊磁気遮へい

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061212

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070522