JP2004239896A - 電子線液晶検査装置及び電子線液晶検査方法 - Google Patents

電子線液晶検査装置及び電子線液晶検査方法 Download PDF

Info

Publication number
JP2004239896A
JP2004239896A JP2004007065A JP2004007065A JP2004239896A JP 2004239896 A JP2004239896 A JP 2004239896A JP 2004007065 A JP2004007065 A JP 2004007065A JP 2004007065 A JP2004007065 A JP 2004007065A JP 2004239896 A JP2004239896 A JP 2004239896A
Authority
JP
Japan
Prior art keywords
tft substrate
pixel
voltage
electron beam
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004007065A
Other languages
English (en)
Other versions
JP4155197B2 (ja
Inventor
Torolira Girelmo
トロリラ ギレルモ
David Baker
ベーカー デビット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shimadzu Corp
Original Assignee
Shimadzu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shimadzu Corp filed Critical Shimadzu Corp
Publication of JP2004239896A publication Critical patent/JP2004239896A/ja
Application granted granted Critical
Publication of JP4155197B2 publication Critical patent/JP4155197B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G01MEASURING; TESTING
    • G01RMEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302Contactless testing
    • G01R31/305Contactless testing using electron beams
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/006Electronic inspection or testing of displays and display drivers, e.g. of LED or LCD displays
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Liquid Crystal (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】検査領域全域で、領域内の位置によらず平等かつ正確に各ピクセルを検査する。また、プローバ近傍付近のピクセルから放出される二次電子の放出量低下を低減し、TFT基板全域で検出される二次電子の信号を均一とし、TFT基板のピクセル欠陥の誤認識を防ぎ、欠陥検出率を向上させる。
【解決手段】電子線液晶検査装置は、TFT基板保持用のパレット41と、駆動信号供給部51,52と、所定電圧供給部1,2,3とを備える。パレット41を接地し、TFT基板11を構成する各ピクセルのCs電極には所定電圧供給部1により所定電圧を印加し、TFT基板11の基準電圧とする。TFT基板11を構成する各ピクセルのゲート電極G及びソース電極Sには、駆動信号供給部51,52から駆動信号を供給する。駆動信号の電圧は、所定電圧供給部2,3によって所定電圧分だけフローティングさせ、二次電子のプローバへの吸収を抑制する。
【選択図】図1

Description

本発明は、電子線液晶検査装置及び検査方法に関し、フラットパネルディスプレイを構成するピクセルを検査する装置及び方法に関するものである。
フラットパネルディスプレイ(FPD)は、電子情報を表示する表示装置であり、最近の一般的なフラットパネルディスプレイ(FPD)としては、薄膜トランジスタ(TFT)を用いて構成された液晶ディスプレイ(LCD)が挙げられる。TFTを用いて構成された液晶ディスプレイは、高性能ラップトップコンピュータ等に用いられている。
以下に、TFTを用いて構成された液晶ディスプレイの構成及び動作について説明する。TFTを用いて構成された液晶ディスプレイは、TFT及びピクセル電極が形成された一方のガラス基板と対向電極が形成された他方のガラス基板との間に液晶を流しこんだ液晶パネルを基本構造とする。
図5は、TFT及びピクセル電極が形成されたガラス基板を示す概略図である。図5において、単一のガラス基板11は、一般の集積回路の製造プロセスにより形成された複数のパネル12を有し、各パネル12はマトリックス状に配列された複数のピクセル13により構成されている。
各ピクセル13は、ピクセル電極14、蓄積容量15及びTFT16を備える。ピクセル電極4は、光を通す物質、一般的には、IT0(インジウム・スズ酸化物)を用いて形成される。ピクセル13の基準電圧が印加される電極(以下、Cs電極と称する。図ではDで示される)は蓄積容量15を介して接地される。即ち、各TFT16の基準電圧はグランドレベルに設定される。TFT16は、スイッチとして機能する。TFT16のゲート電極Gにはスイッチング制御のための横列選択信号LRが供給され、TFT16のソース電極Sにはデータ信号である縦行選択信号Lcが供給される。
ピクセル13の駆動時には、TFT16のソース電極Sに電圧Vsが印加されているとき(すなわち、縦行選択信号Lcが供給されているとき)、ゲート電極Gに電圧VGを印加すると(すなわち、横列選択信号LRを供給すると)、TFT16がオン状態となってドレイン電圧VDが上昇する。このとき、蓄積容量15はチャージされ、次のリフレッシュサイクルまでドレイン電圧VDを維持する。このプロセスを各ピクセル13に対して繰り返し行うことにより、2つのガラス基板間の液晶分子配列が制御されて、液晶ディスプレイに二次元画像が表示される。
上記TFT及びピクセル電極が形成されたガラス基板(以下「TFT基板」という。)の検査においては、電子線の電圧コントラスト技術を用いることによって、非接触で基板上の各ピクセルの状態を判定する方法が提案されている(例えば、特許文献1参照)。この電圧コントラスト技術を用いたTFT基板検査方法は、従来の機械的プローブを用いた検査方法に比べてコストが安く、また、光学的検査方法に比べて、検査速度が速いという利点を有する。
図6は、電圧コントラスト技術を用いたTFT基板の検査方法を説明するための図である。この検査方法は、高真空室内で行われる。検査されるTFT基板は、高真空室内に搬送され、ステージ上に配置された状態で検査される。
図6において、検査装置は、電子線発生源21、二次電子検出器24及び信号解析器25を備える。電子線発生源21は、TFT基板11の各ピクセル13に電子線22を照射する。二次電子検出器24は、電子線22をTFT基板11の各ピクセル13に照射して発生した二次電子23を検出する。また、二次電子検出器24は、二次電子23の検出量に基づいてピクセル13の電圧波形に対応した波形を表わす信号を信号解析器(コンピュータシステム等)25に出力する。信号解析器25は、二次電子検出器24の出力信号を解析して、ピクセルの状態、特に、ピクセルの欠陥の有無や欠陥の内容を検査する。
また、信号解析器25は、駆動信号供給手段も含んでおり、TFT基板11の各ピクセル13を駆動するための駆動信号をライン26を介して出力する。この駆動信号の供給は、電子線発生源21による矢印Sで示されたTFT基板11上への電子線22の走査と同期して行われる。
以下に、二次電子の検出量に基づく電圧コントラスト技術の原理について説明する。
TFT基板11の各ピクセル13から放出される二次電子23の量は、そのTFT基板11のピクセル13の電圧の極性に依存している。例えば、TFT基板11のピクセル13がプラスに駆動されている場合、該ピクセル13への電子線22の照射により発生した二次電子23は、マイナスの電荷をもっているために該ピクセル13へ引き込まれる。この結果、二次電子検出器24に到達する二次電子23の量は減少する。
一方、TFT基板11のピクセル13がマイナスに駆動されている場合、該ピクセル13への電子線22の照射により発生した二次電子23は、マイナスの電荷をもっているために該ピクセル13と反発しあう。この結果、ピクセル13から発生した二次電子23は減少することなく二次電子検出器24に到達する。
このように、ピクセル13の電圧の極性によって該ピクセル13から発生した二次電子23の検出量が影響されることを利用して、ピクセル13の電圧信号波形を計測することができる。
尚、このような検査においては、高真空室内でのガラス基板の破損による、室内の装置の損傷等の問題を解決する方法として、TFT基板をTFT基板保持用パレットとTFT電源電圧印加用プローバとの間に固定する方法が提案されている(例えば、特許文献2)。
図7(a)及び図7(b)は、TFT基板保持用パレットとTFT基板に電源電圧を印加するプローバとの間にTFT基板を固定する態様を示す斜視図である。ここでは、TFT基板11としては、図7(a)に示すように、ガラス基板に2つのパネル12が形成されたものを用いて説明する。
図7(a)及び図7(b)において、検査装置は、TFT基板11を保持するパレット41、及びTFT基板11上の各ピクセル13(図示していない)に駆動信号を供給するプローバ44を備える。
パレット41は、ステージ45側に形成されて、対向するステージ45の給電部46と接触する電極(図示せず)と、プローバ44側に設けられ、プローバ44の電極(図示せず)と接触する給電部42と、これらの給電部46,42を接続するフレキシブルサーキット43とを有する。
プローバ44は、対向するTFT基板11のパネル12が形成された領域以外のガラス部分を覆う形状を有する。例えば、図7(a)では、プローバ44はガラス基板上に形成された2つのパネル12を囲む枠形状である。また、プローバ44は、上述したパレット41の給電部42と接触する電極(図示せず)と、対向するガラス基板上に設けられ、パネル12に接続される電極と接触するプローバピン(図示せず)とを有する。プローバピンは、プローバ44のパレット41側に形成された電極に配線を介して接続され、該電極からの電圧をガラス基板上に設けられた電極に印加する。ここで、プローバピン及びプローバの電極は、セラミック等の絶縁部材を介してプローバ44に取り付けられている。
パレット41とプローバ44は、ボルト等の固定部材によって締結され、このようにして一体化されたパレット41とプローバ44との間にTFT基板11が挿入されて固定される(図7(b))。
検査を行う際には、TFT基板11は、パレット41及びプローバ44の間に固定された状態で高真空室に搬送され、ステージ上45に配置される。高真空室内では、検査工程において、装置制御ユニットから、ステージ45の給電部46、パレット41のフレキシブルサーキット43及び給電部42を介して、プローバ44の電極に電源電圧が供給される。そして、該プローバ44のプローバピンから、ガラス基板上の電極を介して、TFT基板11のピクセル13に駆動信号が供給される。このとき、パレット41(及びプローバ44)は、高真空室内で電気的に絶縁状態にする為に接地されている。
上記構成の検査装置では、高真空室内でTFT基板11のガラス基板が破損しても、ガラスの破片はパレット41上にとどまるため、室内のステージや他の装置に飛散しない。このため、破片の回収をスムーズに行うことができ、破片の飛散による装置の損傷を最小限に押さえることが可能となる。また、TFT基板11上のガラス部分はプローバ44により覆われているため、電子線22によりガラス部分がマイナスの電荷を帯びる(チャージアップ)のを防ぎながら、各ピクセル13へ駆動信号を供給することができる。
しかしながら、このような構成の検査装置では、プローバ44付近の駆動されたピクセル13と、プローバ44との間で電圧差が生じ、この電圧差により、駆動されたピクセル13から放出された二次電子の検出効率が低下するという問題が生じる。以下、図8並びに図9(a)及び図9(b)を用いて、ピクセル13とプローバ44との間の電圧差に対する二次電子検出量の影響について説明する。
図8は、パレット及びプローバを利用した検査装置を概略的に示す説明図であり、TFT基板11のパレット41(及びプローバ44)の近傍を示している。
図8において、検査装置は、パレット41(及びプローバ44)、及び各ピクセルに駆動信号を供給する駆動信号供給部51,52を備える。プローバ44は、パレット41と一体化された状態で示している。駆動信号供給部51,52は、プローバ44を介してゲート電極G及びソース電極Sに駆動信号を供給する。
検査工程では、各ピクセルのCs電極及びパレット41(及びプローバ44)は接地され、各ピクセルのゲート電極G及びソース電極Sには駆動信号供給部51,52から駆動信号が供給される。ここで再び図6を参照して、各ピクセル13はこの駆動信号に応じてプラスまたはマイナスに駆動され、該ピクセル13に電子線発生源21から電子線が照射される。電子線の照射によりピクセル13から発生した二次電子23は、二次電子検出器24にて検出される(図6参照)。二次電子検出器24にて検出された二次電子の量は、図9(a)及び図9(b)を用いて以下に説明するように、駆動されたピクセル13とプローバ44(及びパレット41)との電圧差によって変化する。
米国特許第5,982,190号明細書 米国特許出願10/355,757(2003年1月31日出願)
従来の検査装置では、パレット近傍の信号量が基板中心に比べて少なくなるため、欠陥ピクセルを検出するためのS/Nが悪くなり欠陥検出率が悪くなるという問題がある。
図9(a)及び図9(b)は、TFT基板11(ピクセル13)の電圧に応じた二次電子の放出経路について説明する説明図である。
図9(a)に示すように、TFT基板11がプラスに駆動されている(例えば、TFT基板11の電圧が+5(V))場合には、接地されたプローバ44(及びパレット41)(即ち、プローバ44の電圧が0(V))に対して、TFT基板11の電圧は高くなる。従って、プローバ44近傍のピクセルから放出された二次電子61は、パレット近傍で跳ね返され、二次電子検出器(図示していない)にて有効に検出される。
一方、図9(b)に示すように、TFT基板11がマイナスに駆動されている(TFT基板11の電圧が一5(V))場合には、接地されたプローバ44(及びパレット41)(即ち、プローバ44の電圧が0(V))に対して、TFT基板11の電圧は低くなる。従って、プローバ44近傍のピクセルから放出された二次電子61’の一部は、プローバ44に引き寄せられ吸収される。このような場合、プローバ近傍のピクセルから放出された二次電子61’の二次電子検出器による検出量は、TFT基板11の中心部に位置するピクセルから放出された二次電子の検出量に比べて少なくなる。すると、二次電子検出器による二次電子の検出量に基づいて得られた検出画像において、例えば、プローバ近傍部分のピクセルから放出された二次電子の検出量がピクセル欠陥検出の基準値を下回ると、当該プローバ近傍部分が欠陥と誤認識されてしまう問題が生じる。
そこで、本発明は上記課題を解決し、検査領域全域で、領域内の位置によらず平等かつ正確に各ピクセルを検査することを目的とする。
また、プローバ近傍付近のピクセルから放出される二次電子の放出量低下を低減し、TFT基板全域で検出される二次電子の信号を均一とし、TFT基板のピクセル欠陥の誤認識を防ぎ、欠陥検出率を向上させることを目的とする。
上記目的を解決するために、本発明の電子線液晶検査装置は、液晶パネルのTFT基板に電子線を照射する電子線発生源と、電子線の照射によりTFT基板のピクセルから発生した二次電子を検出する二次電子検出器と、TFT基板を保持する保持部材と、ピクセルが有する蓄積容量の電極であってピクセルの基準電圧が印加される電極と保持部材とのいずれか一方に第1所定電圧を加える電圧印加ユニットとを備える構成とし、液晶パネルのTFT基板のピクセルを検査する。
好ましくは、保持部材は、その上面に液晶パラメータパネルのTFT基板を載置するパレットと、ピクセルを所定の電圧に駆動する為に当該ピクセルに駆動信号を供給するためのプローバとを有する。
上記電子線液晶検査装置において、好ましくは、電圧印加ユニットは、蓄積容量の電極に正電位の第1所定電圧を印加する。さらに、電圧印加ユニットは、ピクセルが有するトランジスタのデータ信号が入力される端子、及び該トランジスタのスイッチ制御信号が入力される端子に、正電位の第1所定電圧を印加することが好ましい。
また、上記電子線液晶検査装置において、好ましくは、電圧印加ユニットは、保持部材に負電位の第1所定電圧を印加する。
上記構成の電子線液晶検査装置によれば、電子発生源は液晶パネルのTFT基板に電子線を照射し、この電子線の照射によりTFT基板のピクセルから発生した二次電子を二次電子検出器にて検出する。さらに、また、電圧印加ユニットにより、液晶パネルのTFT基板を保持する保持部材と、ピクセルが有する蓄積容量のピクセルの基準電圧が印加される電極とのいずれか一方に第1所定電圧を加える。
これにより、保持部材とピクセルの電圧差が小さくなり、保持部材近傍のピクセルから放出される二次電子が保持部材に吸収されるのを防ぐことができる。従って、検査領域全域において、検査領域内の位置によらずに、即ち、保持部材近傍であっても、また、液晶パネルのTFT基板の中央であっても、ピクセルから放出される二次電子は場所に起因する偏りが無くなり、平等かつ正確に各ピクセルを検査することができる。
さらに、上記電子線液晶検査装置は、ピクセルから放出された二次電子の経路中に、第2所定電圧が印加されたフィルタをさらに備える構成とし、電圧印加ユニットはこのフィルタにさらに前記した第1所定電圧を印加する。
上記構成の電子線液晶検査装置によれば、第2所定電圧が印加されたフィルタをピクセルから放出された二次電子の経路中に配置することで、所定エネルギー以下の二次電子を二次電子検出器が検知することができない。従って、所望のエネルギーを有する二次電子のみを二次電子検出器が検出することができ、二次電子検出量によるピクセルの電圧波形のコントラストを高め、より正確なピクセル欠陥検出が可能となる。
また、上記目的を解決するために、本発明の電子線液晶検査方法は、保持部材により液晶パネルのTFT基板を保持するステップと、このTFT基板のピクセルが有する蓄積容量の電極であってピクセルの基準電圧が印加される電極と保持部材とのいずれか一方に第1所定電圧を加えるステップと、液晶パネルのTFT基板に電子線を照射するステップと、
電子線の照射により液晶パネルのTFT基板のピクセルから発生した二次電子を検出するステップとの各ステップを備え、これらステップにより液晶パネルのTFT基板のピクセルを検査する。
上記電子線液晶検査方法による液晶パネルのTFT基板の検査において、好ましくは、所定電圧印加ステップは、蓄積容量の電極に正電位の第1所定電圧を印加する。さらに、所定電圧印加ステップは、ピクセルが有するトランジスタのデータ信号が入力される端子、及び該トランジスタのスイッチ制御信号が入力される端子に、正電位の第1所定電圧を印加することが好ましい。
また、上記電子線液晶検査方法による液晶パネルのTFT基板の検査において、好ましくは、所定電圧印加ステップは、保持部材に負電位の第1所定電圧を印加する。
上記構成の検査方法によれば、保持部材により液晶パネルのTFT基板を保持し、ピクセルが有する蓄積容量のピクセルの基準電圧が印加される電極と、保持部材とのいずれか一方に第1所定電圧を加え、液晶パネルのTFT基板に電子線を照射し、電子線の照射により液晶パネルのTFT基板のピクセルから発生した二次電子を検出する。これにより、保持部材とピクセルとの電圧差が小さくなり、保持部材近傍のピクセルから放出される二次電子が保持部材に吸収されるのを防ぐことができる。
従って、検査領域全域において、検査領域内の位置によらずに、即ち、保持部材近傍であっても、また、液晶パネルのTFT基板の中央であっても、ピクセルから放出される二次電子は場所に起因する偏りが無くなり、平等かつ正確に各ピクセルを検査することができる
また、検出信号のもとになる二次電子がパレット等の保持部材に吸収されるのを防ぐことができるため、液晶パネル全域で検出される信号が均一になり、欠陥検出率を向上させることができる。
また、従来の検査装置では、パレット等の保持部材への二次電子の吸収を減らすために、保持部材を薄くする構成が採られる場合があるが、このような薄い保持部材の構成では機械的強度が低下するおそれがある。これに対して、本発明の検査装置によれば、パレット等の保持部材による検出信号への影響を減らすことができるため、従来の検査装置よりも保持部材の厚みを増すことが可能となり、機械的強度の高い保持部材を使用することが可能になる。
本発明によれば、検査領域全域で、領域内の位置によらず平等かつ正確に各ピクセルを検査することができる。また、プローバ近傍付近のピクセルから放出される二次電子の放出量低下を低減し、TFT基板全域で検出される二次電子の信号を均一とし、TFT基板のピクセル欠陥の誤認識を防ぎ、欠陥検出率を向上させることができる。
以下、本発明の実施の形態について図を参照しながら詳細に説明する。
図1(a)及び図1(b)は、本発明の第1実施形態に係る電子線液晶検査装置を概略的に示す説明図である。なお、上述した従来の検査装置と同様の構成を有し、同様の作用を奏する部材について、同じ参照符号を付すことで説明を省略する。
図1(a)に示すように、第1実施形態の電子線液晶検査装置は、パレット41、プローバ44、駆動信号供給部51,52、及び所定電圧供給部1,2,3を備える。パレット41は、その上にTFT基板11を保持する保持部材を構成する。また、プローバ44は、TFT基板11の上に配置され、プローバ44のプローバピン(図示せず)を介してTFT基板11上の各ピクセルに駆動信号を供給する。パレット41とプローバ44は、ボルト等の固定部材によって締結されて一体化される。
上記構成の検査装置において、パレット41(及びプローバ44)は、電気的に接地されている。TFT基板11の各ピクセルのCs電極には、所定電圧供給部1によって所定電圧Vaが印加されており、TFT基板11の基準電圧とされている。本実施形態では、所定電圧Vaは正電位(プラス)であり、その値はTFT基板11の各ピクセルのソース電極Sに印加される所定電圧Vsの電圧レベルに応じて設定される。
TFT基板11の各ピクセルのゲート電極G及びソース電極Sには、駆動信号供給部51,52から駆動信号が供給される。但し、当該駆動信号の電圧は、所定電圧供給部2,3によって所定電圧Va分だけフローティングされている。この所定電圧Vaは、所定電圧供給部1によってCs電極に印加されている所定電圧Vaと同レベルの電圧である。
次に、上記構成の本実施形態の検査装置において、駆動されたピクセルとプローバとの電圧差による二次電子検出量の影響について説明する。
本実施形態の検査装置による検査工程では、各ピクセルは所定電圧Va分だけフローティングされた駆動信号に応じて正電位(プラス)または負電位(マイナス)に駆動され、駆動された各ピクセルには図6に示すような電子線発生源21から電子線22が照射される。電子線照射によりピクセル13から発生した二次電子23は二次電子検出器24にて検出される。
図9(b)に示すように、TFT基板11の各ピクセル13が負電位(マイナス)に駆動されている(例えば、各ピクセルのソース電極Sの所定電圧Vsが−5(V)となる駆動信号によりピクセルが駆動されている)場合、従来の検査装置では、Cs電極が接地されていることによりTFT基板11の電圧は−5(V)となる。これは、Cs電極に印加される電圧がTFT基板11の基準電圧となり、ここでは接地によりTFT基板11の基準電圧が0(V)となるためである。
また、プローバ44が接地されていることによりプローバの電圧は0(V)となる。従って、プローバ44とプローバ44近傍のピクセルとの間の電圧差は0(V)−(−5(V))=5(V)となる。これにより、電子線照射後のピクセルから発生した二次電子は電圧の低いプローバ側へ引き寄せられることになる。
一方、本実施形態の検査装置では、Cs電極には正電位(プラス)の所定電圧Vaが印加されている。これにより、TFT基板の基準電圧はVa(V)となり、各ピクセルのソース電極Sの所定電圧Vsに−5(V)の駆動信号が印加されると、TFT基板11の電圧は−5(V)+Va(V)となる。
また、このとき、プローバ44は接地されていることによりプローバの電圧が0(V)となる。従って、プローバ44とプローバ44近傍のピクセルとの間の電圧差は0(V)−(−5(V)+Va(V))=5(V)−Va(V)となる。
ここで、所定電圧Vaを5(V)とすると、プローバ44とプローバ44近傍のピクセルとの間の電圧差は、0V−(−5(V)+5(V))=0(V)とすることができる。これにより、電子線照射後のピクセルから発生した二次電子はプローバ側へ引き寄せられることなく、二次電子検出器で検出することができる。
したがって、所定電圧Vaの電位は、TFT基板11の各ピクセルのソース電極Sに印加される所定電圧Vsの電圧レベルに応じて設定することができる。
従って、上記構成の第1実施形態に係る検査装置によれば、Cs電極とプローバとの間の電圧差を0にすることにより、プローバ44近傍のピクセルに電子線を照射することにより放出された二次電子はプローバ44に吸収されなくなり、プローバ近傍においても充分な二次電子の検出が可能となる。
また、プローバ44近傍のピクセルから放出された二次電子の検出量と、TFT基板11の中心部に位置するピクセルから放出された二次電子の検出量との間に差異が生じにくくなり、液晶パネルのTFT基板の検査領域内での二次電子の検出量のばらつきを抑制することができる。
また、二次電子の検出量に基づいて得られた検出画像においてピクセルの欠陥検出を行う場合でも、従来二次電子がプローバ側へ引き寄せられたことで生じるプローバ近傍部分の欠陥の誤認識を防止することができる。
以上のように、プローバ44に起因した二次電子への影響が減少することにより、従来に比べて、プローバの形状の自由度が増し、例えば、プローバ44の厚さを増すことが可能となる。従って、機械的強度の高いプローバを使用することができる。
尚、本実施形態では、各ピクセルのCs電極に所定電圧Vaを印加することによって、TFT基板11の基準電圧とプローバ44の電圧を異なる値に設定しているが、これに限定されない。すなわち、Cs電極を接地し、プローバ44に所定電圧Vaを印加する構成でも良い。この場合は、所定電圧Vaは、負電位(マイナス)の値である。
この場合、TFT基板11の各ピクセルが負電位(マイナス)に駆動されている(例えば、各ピクセルのソース電極Sの所定電圧Vsが−5(V)となる駆動信号によりピクセルが駆動されている)場合、Cs電極には接地されていることによりTFT基板11の電圧が−5(V)となる。これは、Cs電極に印加される電圧がTFT基板11の基準電圧となり、ここでは接地されているためTFT基板11の基準電圧は0(V)となるためである。
また、プローバ44には負電位(マイナス)の所定電圧Vaが印加されていることによりプローバの電圧は−Va(V)となる。従って、プローバ44とプローバ44近傍のピクセルとの間の電圧差は−Va(V)−(−5(V))=−Va(V)+5(V)となる。
ここで、所定電圧Vaを5(V)とすると、プローバ44とプローバ44近傍のピクセルとの間の電圧差は、−5(V)+5(V)=0(V)とすることができる。これにより、電子線照射後のピクセルから発生した二次電子はプローバ側へ引き寄せられることなく、二次電子検出器で検出することができる。
したがって、所定電圧Vaの電位は、TFT基板11の各ピクセルのソース電極Sに印加される所定電圧Vsの電圧レベルに応じて設定することができる。
次に、第2実施形態に係る電子線液晶検査装置について説明する。
図2は、第2実施形態に係る電子線液晶検査装置のピクセル検査を概略的に示す説明図である。図3は、第2実施形態に係るフィルタを有する電子線電子検出装置を概略的に示す説明図である。第1実施形態と同じ部材・装置については、同一の参照番号を付し、その詳細な説明は省略する。
図2及び図3に示すように、第2実施形態の検査装置は、パレット41、プローバ44、駆動信号供給部51,52、所定電圧供給部1,2,3,1’,2’,3’、二次電子検出器9、第1グリッド6、第2グリッド7、第3グリッド8、第3グリッド電圧供給部4、及び第1グリッド電圧供給部5を備える。
第1グリッド6は、二次電子検出器9による二次電子23の検出範囲を囲うように設けられている。第1グリッド6は、第1グリッド電圧供給部5から所定電圧が印加され、電子線22がTFT基板11で反射した高エネルギーの反射電子が高真空室の壁面に入射し、この反射電子によって壁面から放出された二次電子が二次電子検出器5で検出されることを防ぐフィルタとして機能する。例えば、第1グリッド6には第1グリッド電圧供給部5から−50Vの電圧が印加されることにより、高真空室の壁面から50eV以下のエネルギーを有する二次電子が除去され、二次電子検出器9に入射するノイズとなる二次電子を除去する。
第2および第3グリッド7,8は、二次電子検出器9とTFT基板11との間の二次電子23の放出経路上に設けられている。
第3グリッド8は、第3グリッド電圧供給部4から所定電圧が印加され、所望のエネルギーを有する二次電子のみを検出するためのフィルタとして機能する。例えば、第3グリッド8に第3グリッド電圧供給部4から−5Vの電圧が印加されることにより、5eV以下のエネルギーを有する二次電子23が除去され、二次電子検出器9には5eV以上のエネルギーを有する二次電子23のみが検出される。
また、第2グリッド7は接地されており、第3グリッド8を通過した二次電子が二次電子検出器に効率よく検出する為の補助フィルタとして機能する。
また、本実施形態の検査装置では、上述した第1実施形態と同様にCs電極が所定電圧Va分だけフローティングされているため、第1〜第3グリッド6〜8には、さらに、所定電圧供給部1’〜3’から所定電圧Vaが印加される。
以上のような構成の検査装置においては、二次電子検出器9は、TFT基板11から放出された二次電子23を、フィルタ及び補助フィルタとして機能する第3グリッド8及び第2グリッド7を通して検出する。このとき、二次電子検出器9にて検出される二次電子の量は、第3グリッド8において5eV以下のエネルギーを有する二次電子23が除去されることにより、TFT基板が正電位(プラス)に駆動された場合及び負電位(マイナス)に駆動された場合で大きく異なる。結果として、二次電子量に基づくピクセルの電圧波形のコントラストが高くなり、より正確なピクセルの欠陥検出が可能となる。
以下に、図4(a)−図4(c)を用いて、上述した第3グリッド8によるフィルタ機能について詳細に説明する。図中の横軸はTFT基板11(ピクセル)から放出された二次電子23のエネルギー(E(eV))、縦軸はTFT基板11から放出された二次電子23の数を示す。尚、ここでは、説明の便宜上、Cs電極が接地された(即ち、TFT基板11の基準電圧が0(V))場合の第3グリッド8によるフィルタ機能について説明する。
はじめに、TFT基板11が駆動されていない場合(即ち、TFT基板11の電圧が0(V))、上述した検査工程において、TFT基板11から放出される二次電子23は、図4(a)に示すようなエネルギー分布aを有する。この状態で、第3グリッド8に第3グリッド電圧供給部4から−5(V)の電圧を印加すると、二次電子検出器9では、図4(a)中の斜線部Aのエネルギーをもつ二次電子のみが検出される。
次に、TFT基板11が+5(V)又は−5(V)に駆動されている場合(即ち、TFT基板11の電圧が+5(V)又は−5(V))、図4(b)に示すように、二次電子23のエネルギー分布はそれぞれ左右にシフトする。図4(b)において、エネルギー分布bはTFT基板11の電圧が+5(V)の場合の二次電子23のエネルギー分布であり、エネルギー分布cはTFT基板11の電圧が−5(V)の場合の二次電子23のエネルギー分布を示す。
この状態で、第3グリッド8を接地すると、電圧が+5(V)のTFT基板11(エネルギー分布b)からは、斜線部Bのエネルギーを持つ二次電子が二次電子検出器5にて検出される。一方、電圧が−5(V)のTFT基板11(エネルギー分布c)からは、斜線部Cのエネルギーを持つ二次電子が二次電子検出器5にて検出される。従って、TFT基板11の電圧が+5(V)又は−5(V)である場合における検出された二次電子の量の差が大きくなる。これにより、二次電子23の検出量に基づくピクセルの電圧波形のコントラストが高くなり、より正確なピクセルの欠陥検出が可能となる(電圧コントラスト効果)。
さらに、TFT基板11が+5(V)又は−5(V)に駆動された状態で、第3グリッド8に−5(V)の電圧を印加すると、電圧が+5(V)のTFT基板11(エネルギー分布bからは、図4(c)に示す斜線部B’のエネルギーを持つ二次電子が二次電子検出器5にて検出される。一方、電圧が−5(V)のTFT基板11(エネルギー分布c)からは、斜線部Cのエネルギーを持つ二次電子23が検出される。従って、TFT基板11の電圧が+5(V)又は−5(V)である場合における検出された二次電子の量の差がさらに大きくなる。これにより、二次電子23の検出量に基づくピクセルの電圧波形のコントラストがさらに高くなり、さらに正確なピクセルの欠陥検出が可能となる(フィルタ効果)。
尚、第3グリッド8に印加する電圧の値は、TFT基板11を構成するピクセルのソース電極に印加される所定電圧Vsの電圧レベルに応じて設定される。例えば、ソース電極に印加される所定電圧Vsが5(V)又は−5(V)の場合、第3グリッド8に印加する電圧の値は、好ましくは、−5(V)である。
上記構成の第2実施形態に係る電子線液晶検査装置によれば、Cs電極とプローバとの間で電圧差を小さくすることにより、プローバ44近傍のピクセルに電子線を照射することにより放出された二次電子はプローバ44に吸収されにくくなり、プローバ近傍においても充分な二次電子の検出が可能となる。したがって、プローバ44近傍のピクセルから放出された二次電子の検出量と、TFT基板11の中心部に位置するピクセルから放出された二次電子の検出量との間に差異が生じにくくなる。
さらに、所定電圧が印加されたグリッドにより所定エネルギー以下の二次電子を除去し、所望のエネルギーを有する二次電子のみを二次電子検出器にて検出することにより、二次電子の検出量によりピクセルの電圧波形のコントラストを高めて、より正確なピクセルの欠陥検査を行うことが可能となる。
フラットパネルディスプレイのピクセルの検査装置に適用することができる。
本発明の第1実施形態に係る電子線液晶検査装置を概略的に示す説明図である。 本発明の第2実施形態に係る電子線液晶検査装置のピクセル検査を概略的に示す説明図である。 本発明の第2実施形態に係る電子検出機構を概略的に示す説明図である。 本発明の第2実施形態に係る電子検出機構が備える第3グリッドのフィルタ効果を説明するための図である。 TFT及びピクセル電極が形成されたガラス基板を示す概略図である。 電圧コントラスト技術を用いたTFT基板の検査方法を説明するための図である。 TFT基板保持用パレット及びTFT電源電圧印加プローバの間にTFT基板を固定する態様を示す斜視図である。 パレット及びプローバを利用した検査装置を概略的に示す説明図である。 TFT基板の電圧に応じた二次電子の放出経路について説明する説明図である。
符号の説明
1,2,3,1’,2’,3’…所定電圧供給部、4…第3グリッド電圧供給部、5…第1グリッド電圧供給部、6…第1グリッド、7…第2グリッド、8…第3グリッド、9…二次電子検出器、11…ガラス基板、12…パネル、13…ピクセルは、14…ピクセル電極、15…蓄積容量、16…TFT、21…電子線発生源、22…電子線、23…二次電子、24…二次電子検出器、25…信号解析器、26…ライン、41…パレット、42…給電部、43…フレキシブルサーキット、44…プローバ、45…ステージ、46…給電部、51,52…駆動信号供給部、61…二次電子。

Claims (9)

  1. 液晶パネルのTFT基板に電子線を照射する電子線発生源と、
    前記電子線の照射により前記TFT基板のピクセルから発生した二次電子を検出する二次電子検出器と、
    前記TFT基板を保持する保持部材と、
    前記ピクセルが有する蓄積容量の電極であって前記ピクセルの基準電圧が印加される電極と前記保持部材とのいずれか一方に第1所定電圧を加える電圧印加ユニットと、
    を備え、
    液晶パネルのTFT基板のピクセルを検査することを特徴とする、電子線液晶検査装置。
  2. 前記電圧印加ユニットは、前記蓄積容量の電極に正電位の前記第1所定電圧を印加することを特徴とする請求項1に記載の電子線液晶検査装置。
  3. 前記電圧印加ユニットは、前記ピクセルが有するトランジスタのデータ信号が入力される端子、及び該トランジスタのスイッチ制御信号が入力される端子に、正電位の前記第1所定電圧を印加することを特徴とする請求項2に記載の電子線液晶検査装置。
  4. 前記電圧印加ユニットは、前記保持部材に負電位の前記第1所定電圧を印加することを特徴とする請求項1に記載の電子線液晶検査装置。
  5. 前記ピクセルから放出された二次電子の経路中に、第2所定電圧が印加されたフィルタをさらに備え、
    前記電圧印加ユニットは、前記フィルタにさらに前記第1所定電圧を印加することを特徴とする請求項1に記載の電子線液晶検査装置。
  6. 保持部材により液晶パネルのTFT基板を保持するステップと、
    前記TFT基板のピクセルが有する蓄積容量の電極であって前記ピクセルの基準電圧が印加される電極と前記保持部材とのいずれか一方に第1所定電圧を加えるステップと、
    前記液晶パネルのTFT基板に電子線を照射するステップと、
    前記電子線の照射により前記液晶パネルのTFT基板のピクセルから発生した二次電子を検出するステップと、
    を備え、液晶パネルのTFT基板のピクセルを検査することを特徴とする電子線液晶検査方法。
  7. 前記所定電圧印加ステップは、前記蓄積容量の電極に正電位の前記第1所定電圧を印加することを特徴とする、請求項6に記載の電子線液晶検査方法。
  8. 前記所定電圧印加ステップは、前記ピクセルが有するトランジスタのデータ信号が入力される端子、及び該トランジスタのスイッチ制御信号が入力される端子に、正電位の前記第1所定電圧を印加することを特徴とする、請求項7に記載の電子線液晶検査方法。
  9. 前記所定電圧印加ステップは、前記保持部材に負電位の前記第1所定電圧を印加することを特徴とする、請求項6に記載の電子線液晶検査方法。
JP2004007065A 2003-02-07 2004-01-14 電子線液晶検査装置及び電子線液晶検査方法 Expired - Fee Related JP4155197B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US10/360,223 US7012583B2 (en) 2003-02-07 2003-02-07 Apparatus and method for testing pixels of flat panel display

Publications (2)

Publication Number Publication Date
JP2004239896A true JP2004239896A (ja) 2004-08-26
JP4155197B2 JP4155197B2 (ja) 2008-09-24

Family

ID=32823958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004007065A Expired - Fee Related JP4155197B2 (ja) 2003-02-07 2004-01-14 電子線液晶検査装置及び電子線液晶検査方法

Country Status (2)

Country Link
US (1) US7012583B2 (ja)
JP (1) JP4155197B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227807A (ja) * 2006-02-24 2007-09-06 Shimadzu Corp Tftアレイの検査方法及びtftアレイ検査装置
JP2008058767A (ja) * 2006-09-01 2008-03-13 Shimadzu Corp Tftアレイの検査方法及びtftアレイ検査装置
JP2009031208A (ja) * 2007-07-30 2009-02-12 Shimadzu Corp Tftアレイ検査装置

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6982178B2 (en) * 2002-06-10 2006-01-03 E Ink Corporation Components and methods for use in electro-optic displays
US8049947B2 (en) * 2002-06-10 2011-11-01 E Ink Corporation Components and methods for use in electro-optic displays
US7843621B2 (en) * 2002-06-10 2010-11-30 E Ink Corporation Components and testing methods for use in the production of electro-optic displays
US7583427B2 (en) * 2002-06-10 2009-09-01 E Ink Corporation Components and methods for use in electro-optic displays
AU2003265922A1 (en) 2002-09-03 2004-03-29 E Ink Corporation Electro-optic displays
US7839564B2 (en) * 2002-09-03 2010-11-23 E Ink Corporation Components and methods for use in electro-optic displays
US20080043318A1 (en) 2005-10-18 2008-02-21 E Ink Corporation Color electro-optic displays, and processes for the production thereof
WO2007100391A2 (en) * 2005-11-21 2007-09-07 E Ink Corporation Components and testing methods for electro-optic media
CN105093574B (zh) * 2015-06-05 2018-06-08 京东方科技集团股份有限公司 显示面板检测台

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5844249A (en) * 1993-12-24 1998-12-01 Hoechst Aktiengesellschaft Apparatus for detecting defects of wires on a wiring board wherein optical sensor includes a film of polymer non-linear optical material
TW347477B (en) * 1994-09-30 1998-12-11 Sanyo Electric Co Liquid crystal display with storage capacitors for holding electric charges
US5751262A (en) * 1995-01-24 1998-05-12 Micron Display Technology, Inc. Method and apparatus for testing emissive cathodes
JP3787185B2 (ja) * 1995-04-28 2006-06-21 アヴェンティス・リサーチ・ウント・テクノロジーズ・ゲーエムベーハー・ウント・コー・カーゲー 配線基板の配線の欠陥を検出する装置
US6504393B1 (en) * 1997-07-15 2003-01-07 Applied Materials, Inc. Methods and apparatus for testing semiconductor and integrated circuit structures
US6075245A (en) * 1998-01-12 2000-06-13 Toro-Lira; Guillermo L. High speed electron beam based system for testing large area flat panel displays
US5982190A (en) * 1998-02-04 1999-11-09 Toro-Lira; Guillermo L. Method to determine pixel condition on flat panel displays using an electron beam
US6556265B1 (en) * 1998-03-19 2003-04-29 Seiko Epson Corporation LCD having auxiliary capacitance lines and light shielding films electrically connected via contact holes
US6033281A (en) * 1998-04-15 2000-03-07 Toro-Lira; Guillermo L. System for testing field emission flat panel displays
JP3424234B2 (ja) * 1998-11-30 2003-07-07 セイコーエプソン株式会社 電気光学装置及びその製造方法
JP3350899B2 (ja) * 1999-08-31 2002-11-25 株式会社双晶テック プローブブロックの支持枠体
JP4034500B2 (ja) * 2000-06-19 2008-01-16 株式会社日立製作所 半導体装置の検査方法及び検査装置、及びそれを用いた半導体装置の製造方法
US6935913B2 (en) * 2000-10-27 2005-08-30 Science Applications International Corporation Method for on-line testing of a light emitting panel
US6992290B2 (en) * 2001-01-10 2006-01-31 Ebara Corporation Electron beam inspection system and inspection method and method of manufacturing devices using the system
JP3707404B2 (ja) * 2001-08-03 2005-10-19 ソニー株式会社 検査方法、半導体装置、及び表示装置
EP3252139A1 (en) * 2001-09-06 2017-12-06 Rapid Micro Biosystems, Inc. Rapid detection of replicating cells
US7749818B2 (en) * 2002-01-28 2010-07-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP4274734B2 (ja) * 2002-03-15 2009-06-10 三洋電機株式会社 トランジスタ回路
US6873175B2 (en) * 2003-03-04 2005-03-29 Shimadzu Corporation Apparatus and method for testing pixels arranged in a matrix array

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007227807A (ja) * 2006-02-24 2007-09-06 Shimadzu Corp Tftアレイの検査方法及びtftアレイ検査装置
JP2008058767A (ja) * 2006-09-01 2008-03-13 Shimadzu Corp Tftアレイの検査方法及びtftアレイ検査装置
JP2009031208A (ja) * 2007-07-30 2009-02-12 Shimadzu Corp Tftアレイ検査装置

Also Published As

Publication number Publication date
JP4155197B2 (ja) 2008-09-24
US20040155838A1 (en) 2004-08-12
US7012583B2 (en) 2006-03-14

Similar Documents

Publication Publication Date Title
JP4483302B2 (ja) 基板検査装置及び基板検査方法
JP4279720B2 (ja) Tftfpd基板検査装置および検査方法
JP5692691B2 (ja) 表示装置の検査方法と検査装置及び表示装置用基板と表示装置
JP4155197B2 (ja) 電子線液晶検査装置及び電子線液晶検査方法
KR101098321B1 (ko) 통합 비주얼 이미징 및 전자 감지 검사 시스템
US20050174140A1 (en) Thin film transistor array inspection device
US20060103413A1 (en) Array substrate inspecting method
WO2004068155A1 (ja) プローブ装置及びそれを用いたディスプレイ基板の試験装置
WO2011070663A1 (ja) Tft基板検査装置およびtft基板検査方法
US20060103415A1 (en) Array substrate inspecting method and array substrate inspecting device
US20070023656A1 (en) Method for inspecting substrate, and method and apparatus for inspecting array substrates
KR20050097986A (ko) 액티브 매트릭스 디스플레이 회로 기판, 그것을 포함하는디스플레이 패널, 그 검사 방법, 및 그를 위한 검사 장치
JPH01292736A (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
JP5316977B2 (ja) Tftアレイ検査の電子線走査方法およびtftアレイ検査装置
JPS63269198A (ja) 液晶表示器用駆動回路基板の検査方法
JPH0950014A (ja) 液晶駆動基盤の検査方法
CN116134328A (zh) 用于识别基板上的线缺陷的方法和用于识别基板上的线缺陷的设备
JP2010107423A (ja) Tftアレイ検査装置および画素の信号強度計算方法
JP2579893B2 (ja) スイッチング素子を有したアクティブ基板の欠陥検査装置および欠陥検査方法
JPH01117261A (ja) 欠陥画素の検査方法
JP5423664B2 (ja) Tftアレイ検査装置
JP2008292582A (ja) アレイ基板の検査方法
JP2006292572A (ja) アレイ基板
JP2007078457A (ja) 表示装置用基板の欠陥検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060310

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080313

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080401

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080617

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080630

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120718

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130718

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees