JP2004235206A - Ceramic multilayer circuit board - Google Patents
Ceramic multilayer circuit board Download PDFInfo
- Publication number
- JP2004235206A JP2004235206A JP2003018661A JP2003018661A JP2004235206A JP 2004235206 A JP2004235206 A JP 2004235206A JP 2003018661 A JP2003018661 A JP 2003018661A JP 2003018661 A JP2003018661 A JP 2003018661A JP 2004235206 A JP2004235206 A JP 2004235206A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- multilayer circuit
- ceramic multilayer
- conductor film
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体素子や圧電素子等の電子部品素子が気密封止して搭載する電子装置に適したセラミック多層回路基板及びその製造方法に関するものである。
【0002】
【従来の技術】
セラミック多層回路基板は、従来より、半導体素子や圧電素子等の電子部品素子を搭載して気密封止するための電子装置に幅広く用いられている。
【0003】
かかる従来のセラミック多層回路基板としては、例えば図4に示すように、セラミックから成る複数の絶縁層を積層して略四角形状の積層体41を形成するとともに、該積層体41の側面に、内面に端子電極が被着された複数個の凹部43を形成し、前記積層体41の表面及び内部にAgやCu等の金属を主成分とする回路導体膜45を配設した構造のものが知られており(例えば、特許文献1参照。)、その主面には半導体素子や圧電素子等の電子部品素子が搭載され気密封止される。
【0004】
また、上述したセラミック多層回路基板の回路導体膜45は、絶縁層間に介在されて前記端子電極と電気的に接続される内部導体膜と、積層体41の表面に設けられ、外部の電子部品素子と接続される表面導体膜とで構成されており、表面導体膜の表面には電子部品素子との接続性を良好となすためにメッキ膜が被着されている。
【0005】
尚、前記積層体41を構成する各絶縁層の材質としては、低温での焼成が可能なガラス−セラミック等のセラミック材料が採用されている。
【0006】
そして、上述した従来のセラミック多層回路基板を製造する場合は、通常、従来周知のグリーンシート積層法及び“多数個どり”の手法が採用される。具体的には、まず、表面に導体膜が被着されている複数のセラミックグリーンシートを積層して所定の積層シートを形成するとともに、該積層シートの所定箇所に凹部に対応した複数個の貫通孔を形成し、その後、貫通孔の内面に端子電極となる導体膜を被着させて積層シートを焼成し、最後に、積層シートを凹部を横断するように切断することによって製品としてのセラミック多層回路基板が得られる。
【0007】
【特許文献1】
特開昭62−281359号公報
【0008】
【発明が解決しようとする課題】
ところで、上述した従来のセラミック多層回路基板によれば、端子電極に接続される内部導体膜の端部には凹部の内面に沿って配置された凹状のランド部が形成されており、該ランド部の両端部は積層体41の側面にまで及んでいる。それ故、前記ランド部の両端は積層体41の側面に露出する形となっており、該露出したランド部と絶縁層との界面等から大気中の酸素や水分等が侵入してセラミック多層回路基板の気密性を低下させてしまったり、或いは、積層体41の側面に露出したランド部が大気中の酸素や水分等と接触することにより腐食されてしまうといった不都合があり、セラミック多層回路基板の信頼性低下を招く欠点を有していた。
【0009】
特に、回路導体膜をAgやCuのような低融点材料により形成した場合、回路導体膜と絶縁層との収縮挙動を合わせることが極めて困難であることから、回路導体膜と絶縁層との界面において両者の物理的密着性が低下してしまい、セラミック多層回路基板の気密性が特に劣化し易くなる。
【0010】
本発明は上記欠点に鑑み案出されたもので、その目的は、気密性及び信頼性を向上させることができるセラミック多層回路基板及びその製造方法を提供することにある。
【0011】
【課題を解決するための手段】
本発明のセラミック多層回路基板は、セラミックから成る複数の絶縁層を積層して略四角形状の積層体を形成するとともに、該積層体の側面に、内面に端子電極を被着させた複数個の凹部を形成し、前記積層体の絶縁層間に、前記端子電極に電気的に接続される内部導体膜を介在させてなるセラミック多層回路基板において、前記内部導体膜は、前記端子電極との接続部に凹部内面に沿って配される凹状のランド部を有しており、該凹状ランド部の両端を前記積層体の側面より離間させて配置させた上、この離間部より内側の領域で前記ランド部と前記端子電極とを接続させたことを特徴とするものである。
【0012】
また、本発明のセラミック多層回路基板は、前記内部導体膜が金属を主成分とする導体材料から成ることを特徴とするものである。
【0013】
更に、本発明のセラミック多層回路基板は、前記積層体の表面に、前記端子電極に前記内部導体膜を介して電気的に接続される表面導体膜が被着されており、該表面導体膜の表面にメッキ膜が被着されていることを特徴とするものである。
【0014】
また更に、本発明のセラミック多層回路基板は、前記積層体上に電子部品素子が搭載され、該電子部品素子の接続端子と前記メッキ膜とが導電性接着剤を介して電気的に接続されることを特徴とするものである。
【0015】
更にまた、本発明のセラミック多層回路基板は、前記メッキ膜がニッケルから成り、0.5μm以上の厚みを有していることを特徴とするものである。
【0016】
また更に、本発明のセラミック多層回路基板は、前記メッキ膜が金から成り、0.05μm以上の厚みを有していることを特徴とするものである。
【0017】
そして、本発明のセラミック多層回路基板の製造方法は、上述のセラミック多層回路基板の積層体が、前記凹部に対応した貫通孔を有し、メッキ膜が被着されている積層シートを、前記凹部を横断するようにして切り出して製作されることを特徴とするものである。
【0018】
【作用】
本発明によれば、端子電極に接続される内部導体膜の凹状ランド部を、その両端が積層体の側面より離間するようにして配置させるとともに、該離間部より内側の領域で前記端子電極と接続させるようにしたことから、前記ランド部が積層体の側面に露出することは一切なく、大気中に含まれている酸素や水分等が積層体の側面より内部に侵入したり、ランド部が大気中に含まれている酸素や水分等の接触により腐食するのが有効に防止される。従って、セラミック多層回路基板の気密性を高く維持することができ、その信頼性も向上される。
【0019】
また、本発明によれば、積層体の表面に設けられる表面導体膜の表面に0.5μm以上の厚みを有するNi、若しくは0.05μm以上の厚みを有するAuから成るメッキ膜を被着させておくことにより、表面導体膜がメッキ膜によって良好に被覆されるようになり、この場合、表面導体膜と絶縁層との界面も外部に露出されなくなることから、セラミック多層回路基板の気密性をより高く維持することが可能となる。
【0020】
【発明の実施の形態】
以下、本発明を添付図面に基づいて詳細に説明する。
図1は、本発明の一実施形態に係るセラミック多層回路基板の外観斜視図、図2は図1のセラミック多層回路基板の要部拡大透視図であり、同図に示す電子装置は、複数の絶縁層を積層して略四角形状の積層体1を形成するとともに、該積層体1の側面に、内面に端子電極2が被着・形成された複数個の凹部を形成した構造を有しており、前記積層体1の表面及び内部には前記端子電極2と電気的に接続される回路導体膜が設けられている。
【0021】
前記積層体1は、例えば800℃〜1200℃の比較的低い温度で焼成が可能なガラス−セラミック等のセラミック材料から成る複数の絶縁層を積層することによって構成されている。ガラス−セラミック材料のセラミック成分としては、例えば、クリストバライト、石英、コランダム(αアルミナ)、ムライト、コージェライト等の絶縁セラミック材料、MgTiO3、CaTiO3、BaTiO3、TiO2等の誘電体セラミック材料、Ni−Znフェライト、Mn−Znフェライト等の磁性体セラミック材料等が用いられ、例えば、平均粒径0.5〜6.0μm、好ましくは0.5〜2.0μmに粉砕したものが使用される。尚、セラミック材料は2種以上を混合して用いても構わない。
一方、ガラス−セラミック材料のガラス成分としては、焼成処理することによってコージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ペタライトやその置換誘導体の結晶やスピネル構造の結晶相を析出するものであればどのようなガラスを用いてもよく、例えば、B2O3、SiO2、Al2O3、ZnO、アルカリ土類酸化物を含むガラスフリット等が用いられる。これらのガラスフリットは、ガラス化範囲が広く、また屈伏点が例えば600〜800℃に設定されている。
【0022】
尚、積層体1を形成する各絶縁層の厚みは、例えば20μm〜300μmに設定される。
【0023】
また、前記積層体1の側面4に設けられる凹部内面の端子電極2は、セラミック多層回路基板10をマザーボード等の外部回路と接続するための外部接続用端子として機能するものであり、マザーボード等の配線等に対して半田等の導電性接着剤を介して電気的に接続される。
【0024】
このような端子電極2が内面に被着される凹部3は、例えば、半円柱状をなすように形成され、セラミック多層回路基板10を外部回路に接続させた際、その内部で端子電極2に接合される導電性接着剤を収容するようになっている。
【0025】
そして、前記積層体1の表面や内部に設けられる回路導体膜5は、銀や銅等の金属を主成分とする導電材料から成り、かかる回路導体膜5は、積層体1の表面に設けられる表面導体膜と、絶縁層間に介在される内部導体膜5aと、絶縁層の内部に埋設されたビアホール導体とで構成されている。
【0026】
前記表面導体膜は、積層体1の主面に搭載される半導体素子や圧電素子等の電子部品素子の接続端子と半田や金バンプ等を介して電気的に接続されるようになっており、その一端側は後述する内部導体膜5aやビアホール導体を介して凹部内面の端子電極2に電気的に接続される。
【0027】
このような表面導体膜の表面には、表面導体膜を硬質化して耐半田くわれ性を高めたるためのニッケル(Ni)メッキ膜や、半田や金バンプ等との接合性を高めるための金(Au)メッキ膜等が被着され、これらのメッキ膜によって表面導体膜の表面を完全に被覆するようにしている。ここで、ニッケルメッキ膜の厚みは0.5μm以上、金メッキ膜の厚みは0.05μm以上に設定しておくことが好ましい。
【0028】
また一方、前記内部導体膜5aは、端子電極2との接続部に凹部内面に沿って配される凹状のランド部7を有しており、該凹状ランド部7の両端を積層体1の側面より離間させて配置させるとともに、該離間部より内側の領域で前記ランド部7を端子電極2と接続させている。
【0029】
かかる構造となすことにより、内部導体膜5aのランド部7は積層体1の側面4に露出しなくなるため、大気中に含まれている酸素や水分等が積層体1の側面より内部に侵入したり、前記ランド部が大気中に含まれている酸素や水分等の接触により腐食するのが有効に防止され、セラミック多層回路基板10の気密性及び信頼性を向上させることができる。
【0030】
またこの場合、前記表面導体膜の表面には0.5μm以上の厚みを有するニッケルメッキ膜、若しくは0.05μm以上の厚みを有する金メッキ膜が被着されており、表面導体膜をメッキ膜によって良好に被覆しているため、表面導体膜と絶縁層との界面も外部に露出されなくなり、これによってもセラミック多層回路基板10の気密性が向上されるようになる。
【0031】
尚、前記回路導体膜5の材質は絶縁層を形成する誘電体材料との相性を考慮して選定され、例えば回路導体膜5を銀もしくは銅を主成分とする導電材料により形成する場合、その厚みは例えば5〜25μmに設定される。また、前記ビアホール導体の直径は絶縁層の厚み等に応じて適宜設定され、ビアホール導体が埋設される絶縁層の厚みが20μm〜300μmの場合、ビアホール導体の直径は例えば50μm〜300μmに設定される。
【0032】
かくして、上述したセラミック多層回路基板10は、その主面上に電子部品素子を搭載して気密封止した上、マザーボード等の外部回路上に搭載・接続されることによって所定の電子装置を構成する。
【0033】
次に上述したセラミック多層回路基板10の積層体1を従来周知のグリーンシート積層法により製作するための製造方法について説明する。
【0034】
まず、図3に示すように、積層体1に対応する複数の基板領域を有した積層シート21を準備し、積層シート21の各基板領域に、凹部2に対応する貫通孔22を、隣接する基板領域間を跨ぐようにして連続的に形成する。
【0035】
このとき積層シート21は、積層体1の絶縁層を形成するセラミック原料粉末に適当な有機バインダー等を添加して得た複数のセラミックグリーンシートを所定の枚数だけ積層することによって形成され、これらのセラミックグリーンシートを積層する前に、その最上層もしくは最上層から下方に連続する数層のセラミックグリーンシートの所定部位をパンチ型等で打ち抜き、セラミックグリーンシートに貫通孔22を穿設して形成される。このとき、貫通孔22は隣接する2つの基板領域の側部同士が接する部位に形成するようにしている。
【0036】
次に、基板領域間の境界23に例えばカッター刃等によって切断用の溝が形成され、先の工程で得た積層シート21を高温で焼成する。そして、積層シート21の表面に配した回路導体膜にメッキを被膜した後、積層シート21を基板領域間の境界23に沿って切断することにより複数の略四角形状を成す積層体1を切り出す。
【0037】
かかる積層シート21の切断は、例えば、積層シート21の上下両面から圧力を印加して、積層シート21を基板領域間の境界23に形成した溝を起点として分割する手法(いわゆるチョコレートブレイク)によって行なわれ、これによって複数の略四角形状を成す積層体1が同時に製作される。
【0038】
以上のような製造方法において重要なことは、凹部内面の端子電極2に接続される内部導体膜5aを、両端を積層体1の側面より離間させたランド部7を介して端子電極2に接続させたことである(図2参照)。
【0039】
このように、端子電極2に接続する内部導体膜5を、積層体1の側面4から離間したランド部7を介して端子電極2に接続しているので、積層シート21から切り出したときに、積層体1の側面4にランド部7のエッジや、ランド部7と絶縁層との界面が露出することはなく、大気中に含まれている酸素や水分等が侵入する経路を絶つことができる。
【0040】
また、これにより、銀や銅を含む低融点の導電材料により回路導体膜5を形成し、積層体1を低温焼成可能なセラミック材料により形成するような場合であっても、回路導体膜と絶縁層の収縮挙動の相違に起因してセラミック多層回路基板の気密性が大きく低下することはなく、積層体1の主面に気密封止して搭載される電子部品素子の信頼性を高めることもできる。
【0041】
尚、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。
【0042】
例えば、上述の実施形態において、積層シート21から積層体1を切り出すのに、いわゆる“チョコレートブレイク”により分割しているが、これに代えて、積層シート21ダイシング等により切断するようにしても構わない。このような方法での切断は、略全域を樹脂モールドした積層シートを分割したりするのに有効である。
【0043】
また、積層体1の主面に搭載される電子部品素子は、積層体1の主面に設けられる凹部(キャビティ)の内部に収容して気密封止するようにしても良く、このような搭載によれば、電子装置の低背化に寄与することができる。
【0044】
更に、上述の実施形態では、凹部3の形状を半円柱状とし、ランド部7の形状を扇状になしたが、これに代えて、凹部3を四角柱状としたり、ランド部7の外形を角形になしても構わない。
【0045】
【発明の効果】
本発明によれば、端子電極に接続される内部導体膜の凹状ランド部を、その両端が積層体の側面より離間するようにして配置させるとともに、該離間部より内側の領域で前記端子電極と接続させるようにしたことから、前記ランド部が積層体の側面に露出することは一切なく、大気中に含まれている酸素や水分等が積層体の側面より内部に侵入したり、ランド部が大気中に含まれている酸素や水分等の接触により腐食するのが有効に防止される。従って、セラミック多層回路基板の気密性を高く維持することができ、その信頼性も向上される。
【0046】
また、本発明によれば、積層体の表面に設けられる表面導体膜の表面に0.5μm以上の厚みを有するNi、若しくは0.05μm以上の厚みを有するAuから成るメッキ膜を被着させておくことにより、表面導体膜がメッキ膜によって良好に被覆されるようになり、この場合、表面導体膜と絶縁層との界面も外部に露出されなくなることから、セラミック多層回路基板の気密性をより高く維持することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施形態に係るセラミック多層回路基板の外観斜視図である。
【図2】図1のセラミック多層回路基板の要部拡大透視図である。
【図3】本発明の一実施形態に係るセラミック多層回路基板の製造方法を説明するための一工程における外観斜視図である。
【図4】従来のセラミック多層回路基板の要部拡大透視斜視図である。
【符号の説明】
1・・・積層体
2・・・凹部
3・・・端子電極
4・・・側面
5・・・回路導体膜
5a・・・内部導体膜
7・・・ランド部
10・・・セラミック多層回路基板[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a ceramic multilayer circuit board suitable for an electronic device in which electronic components such as a semiconductor element and a piezoelectric element are hermetically sealed and mounted, and a method for manufacturing the same.
[0002]
[Prior art]
2. Description of the Related Art Ceramic multilayer circuit boards have been widely used in electronic devices for mounting and electronically sealing electronic components such as semiconductor elements and piezoelectric elements.
[0003]
As such a conventional ceramic multilayer circuit board, for example, as shown in FIG. 4, a plurality of insulating layers made of ceramic are laminated to form a substantially rectangular laminate 41, and a side surface of the laminate 41 has an inner surface. There is known a structure in which a plurality of concave portions 43 having terminal electrodes attached thereto are formed, and a circuit conductor film 45 mainly composed of a metal such as Ag or Cu is provided on the surface and inside of the laminated body 41. An electronic component element such as a semiconductor element or a piezoelectric element is mounted on the main surface and hermetically sealed.
[0004]
Further, the circuit conductor film 45 of the ceramic multilayer circuit board described above is provided on the surface of the multilayer body 41 with the internal conductor film interposed between the insulating layers and electrically connected to the terminal electrodes. And a surface conductive film connected thereto, and a plating film is coated on the surface of the surface conductive film in order to improve the connectivity with the electronic component element.
[0005]
In addition, as a material of each insulating layer constituting the laminated body 41, a ceramic material such as glass-ceramic which can be fired at a low temperature is employed.
[0006]
In the case of manufacturing the above-mentioned conventional ceramic multilayer circuit board, a conventionally well-known green sheet laminating method and a method of “multiple pieces” are usually employed. Specifically, first, a plurality of ceramic green sheets each having a conductive film adhered to the surface are laminated to form a predetermined laminated sheet, and a plurality of through-holes corresponding to the concave portions are formed at predetermined positions of the laminated sheet. A hole is formed, then a conductor film to be a terminal electrode is applied to the inner surface of the through hole, and the laminated sheet is fired. Finally, the laminated sheet is cut so as to cross the concave portion, thereby forming a ceramic multilayer as a product. A circuit board is obtained.
[0007]
[Patent Document 1]
JP-A-62-281359 [0008]
[Problems to be solved by the invention]
According to the above-described conventional ceramic multilayer circuit board, a concave land portion is formed along the inner surface of the concave portion at the end of the internal conductor film connected to the terminal electrode. Are extended to the side surfaces of the laminate 41. Therefore, both ends of the land portion are exposed to the side surfaces of the laminated body 41, and oxygen or moisture in the atmosphere intrudes from the interface between the exposed land portion and the insulating layer, etc., and the ceramic multilayer circuit is formed. There is a disadvantage that the airtightness of the substrate is reduced, or the land portion exposed on the side surface of the laminated body 41 is corroded by contact with oxygen, moisture, or the like in the air. It has a drawback of lowering reliability.
[0009]
In particular, when the circuit conductor film is formed of a low melting point material such as Ag or Cu, it is extremely difficult to match the shrinkage behavior between the circuit conductor film and the insulating layer. In this case, the physical adhesion between the two is reduced, and the airtightness of the ceramic multilayer circuit board is particularly likely to deteriorate.
[0010]
The present invention has been devised in view of the above drawbacks, and has as its object to provide a ceramic multilayer circuit board capable of improving hermeticity and reliability, and a method of manufacturing the same.
[0011]
[Means for Solving the Problems]
The ceramic multilayer circuit board of the present invention has a structure in which a plurality of insulating layers made of ceramic are laminated to form a substantially rectangular laminate, and a plurality of the laminates having side surfaces and terminal electrodes adhered to the inner surface. In a ceramic multilayer circuit board having a concave portion and an internal conductor film electrically connected to the terminal electrode interposed between insulating layers of the laminate, the internal conductor film may be connected to the terminal electrode. The concave land portion is disposed along the inner surface of the concave portion, and both ends of the concave land portion are arranged to be separated from the side surface of the laminate, and the land is formed in a region inside the separated portion. And a terminal connected to the terminal electrode.
[0012]
Further, in the ceramic multilayer circuit board according to the present invention, the internal conductor film is made of a conductor material containing a metal as a main component.
[0013]
Further, in the ceramic multilayer circuit board of the present invention, a surface conductor film electrically connected to the terminal electrode via the internal conductor film is coated on the surface of the laminate, and the surface conductor film is It is characterized in that a plating film is adhered to the surface.
[0014]
Still further, in the ceramic multilayer circuit board according to the present invention, an electronic component element is mounted on the laminate, and a connection terminal of the electronic component element and the plating film are electrically connected via a conductive adhesive. It is characterized by the following.
[0015]
Still further, in the ceramic multilayer circuit board according to the present invention, the plating film is made of nickel and has a thickness of 0.5 μm or more.
[0016]
Still further, in the ceramic multilayer circuit board according to the present invention, the plating film is made of gold and has a thickness of 0.05 μm or more.
[0017]
In the method for manufacturing a ceramic multilayer circuit board according to the present invention, the laminated body of the ceramic multilayer circuit board may have a through-hole corresponding to the recess, and the laminated sheet on which a plating film is adhered may be provided in the recess. And cut out so as to cross it.
[0018]
[Action]
According to the present invention, the concave land portion of the internal conductor film connected to the terminal electrode is arranged so that both ends thereof are separated from the side surface of the multilayer body, and the terminal electrode is formed in a region inside the separated portion. Since the connection is made, the land portion is not exposed to the side surface of the laminate at all, and oxygen and moisture contained in the air enter the inside from the side surface of the laminate, and the land portion is not exposed. Corrosion due to contact with oxygen, moisture and the like contained in the atmosphere is effectively prevented. Therefore, the airtightness of the ceramic multilayer circuit board can be maintained high, and the reliability thereof is also improved.
[0019]
According to the present invention, a plating film made of Ni having a thickness of 0.5 μm or more or Au having a thickness of 0.05 μm or more is applied to the surface of the surface conductor film provided on the surface of the laminate. By doing so, the surface conductor film can be well covered with the plating film, and in this case, the interface between the surface conductor film and the insulating layer is not exposed to the outside, so that the airtightness of the ceramic multilayer circuit board is improved. It can be kept high.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail with reference to the accompanying drawings.
FIG. 1 is an external perspective view of a ceramic multilayer circuit board according to an embodiment of the present invention, FIG. 2 is an enlarged perspective view of a main part of the ceramic multilayer circuit board of FIG. 1, and the electronic device shown in FIG. It has a structure in which an insulating layer is laminated to form a substantially
[0021]
The
On the other hand, as the glass component of the glass-ceramic material, a crystal phase of cordierite, mullite, anorthite, serdian, spinel, garnite, willemite, dolomite, petalite or a substituted derivative thereof or a crystal phase having a spinel structure is precipitated by firing. well with whatever glass long as, for example, B 2 O 3, SiO 2 , Al 2
[0022]
Note that the thickness of each insulating layer forming the
[0023]
The
[0024]
The
[0025]
The
[0026]
The surface conductor film is electrically connected to connection terminals of electronic component elements such as a semiconductor element and a piezoelectric element mounted on the main surface of the
[0027]
On the surface of such a surface conductor film, a nickel (Ni) plating film for hardening the surface conductor film to enhance resistance to solder cracking, and a gold film for improving the bonding property with solder, gold bumps and the like. (Au) A plating film or the like is applied, and the surface of the surface conductor film is completely covered with these plating films. Here, it is preferable that the thickness of the nickel plating film is set to 0.5 μm or more, and the thickness of the gold plating film is set to 0.05 μm or more.
[0028]
On the other hand, the internal conductor film 5a has a concave land portion 7 arranged along the inner surface of the concave portion at the connection portion with the
[0029]
With such a structure, the land portions 7 of the internal conductor film 5a are not exposed on the side surfaces 4 of the
[0030]
Further, in this case, a nickel plating film having a thickness of 0.5 μm or more or a gold plating film having a thickness of 0.05 μm or more is adhered to the surface of the surface conductor film, and the surface conductor film is preferably formed by a plating film. As a result, the interface between the surface conductor film and the insulating layer is not exposed to the outside, thereby improving the airtightness of the ceramic
[0031]
The material of the
[0032]
Thus, the above-described ceramic
[0033]
Next, a manufacturing method for manufacturing the above-described
[0034]
First, as shown in FIG. 3, a
[0035]
At this time, the
[0036]
Next, a cutting groove is formed at the
[0037]
The cutting of the
[0038]
What is important in the above manufacturing method is that the internal conductor film 5a connected to the
[0039]
As described above, since the
[0040]
In addition, even when the
[0041]
Note that the present invention is not limited to the above-described embodiment, and various changes, improvements, and the like can be made without departing from the gist of the present invention.
[0042]
For example, in the above-described embodiment, the
[0043]
Further, the electronic component element mounted on the main surface of the
[0044]
Further, in the above-described embodiment, the shape of the
[0045]
【The invention's effect】
According to the present invention, the concave land portion of the internal conductor film connected to the terminal electrode is arranged so that both ends thereof are separated from the side surface of the multilayer body, and the terminal electrode is formed in a region inside the separated portion. Since the connection is made, the land portion is not exposed to the side surface of the laminate at all, and oxygen and moisture contained in the air enter the inside from the side surface of the laminate, and the land portion is not exposed. Corrosion due to contact with oxygen, moisture and the like contained in the atmosphere is effectively prevented. Therefore, the airtightness of the ceramic multilayer circuit board can be maintained high, and the reliability thereof is also improved.
[0046]
According to the present invention, a plating film made of Ni having a thickness of 0.5 μm or more or Au having a thickness of 0.05 μm or more is applied to the surface of the surface conductor film provided on the surface of the laminate. By doing so, the surface conductor film can be well covered with the plating film, and in this case, the interface between the surface conductor film and the insulating layer is not exposed to the outside, so that the airtightness of the ceramic multilayer circuit board is improved. It can be kept high.
[Brief description of the drawings]
FIG. 1 is an external perspective view of a ceramic multilayer circuit board according to an embodiment of the present invention.
FIG. 2 is an enlarged perspective view of a main part of the ceramic multilayer circuit board of FIG. 1;
FIG. 3 is an external perspective view in one step for describing a method for manufacturing a ceramic multilayer circuit board according to one embodiment of the present invention.
FIG. 4 is an enlarged perspective view of a main part of a conventional ceramic multilayer circuit board.
[Explanation of symbols]
DESCRIPTION OF
Claims (7)
前記内部導体膜は、前記端子電極との接続部に凹部内面に沿って配される凹状のランド部を有しており、該凹状ランド部の両端を前記積層体の側面より離間させて配置させた上、この離間部より内側の領域で前記ランド部と前記端子電極とを接続させたことを特徴とするセラミック多層回路基板。A plurality of insulating layers made of ceramic are laminated to form a substantially square laminate, and a plurality of recesses having terminal electrodes attached to the inner surface are formed on side surfaces of the laminate, and A ceramic multilayer circuit board including an internal conductor film electrically connected to the terminal electrode between insulating layers,
The internal conductor film has a concave land portion arranged along the inner surface of the concave portion at a connection portion with the terminal electrode, and both ends of the concave land portion are arranged so as to be separated from a side surface of the laminate. In addition, the land portion and the terminal electrode are connected to each other in a region inside the separated portion.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003018661A JP2004235206A (en) | 2003-01-28 | 2003-01-28 | Ceramic multilayer circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003018661A JP2004235206A (en) | 2003-01-28 | 2003-01-28 | Ceramic multilayer circuit board |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004235206A true JP2004235206A (en) | 2004-08-19 |
Family
ID=32948729
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003018661A Pending JP2004235206A (en) | 2003-01-28 | 2003-01-28 | Ceramic multilayer circuit board |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004235206A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109309059A (en) * | 2017-07-26 | 2019-02-05 | 京瓷株式会社 | Electronic component mounting substrate, electronic device and electronic module |
-
2003
- 2003-01-28 JP JP2003018661A patent/JP2004235206A/en active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109309059A (en) * | 2017-07-26 | 2019-02-05 | 京瓷株式会社 | Electronic component mounting substrate, electronic device and electronic module |
JP2019029401A (en) * | 2017-07-26 | 2019-02-21 | 京セラ株式会社 | Electronic element mounting substrate, electronic device, and electronic module |
JP7086536B2 (en) | 2017-07-26 | 2022-06-20 | 京セラ株式会社 | Boards for mounting electronic devices, electronic devices and electronic modules |
CN109309059B (en) * | 2017-07-26 | 2022-08-19 | 京瓷株式会社 | Substrate for mounting electronic component, electronic device, and electronic module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2006011320A1 (en) | Composite electronic component and its manufacturing method | |
JPWO2005067359A1 (en) | Ceramic multilayer substrate | |
JP4329762B2 (en) | Chip type electronic component built-in multilayer board | |
JP2001284808A (en) | Laminated circuit board | |
EP3451371A1 (en) | Substrate for mounting electronic component, electronic device and electronic module | |
JP2007067246A (en) | Wiring board, its manufacturing method, and electronic equipment | |
JP2004235206A (en) | Ceramic multilayer circuit board | |
JP2004288660A (en) | Wiring board | |
JP2006216709A (en) | Multilayered wiring board with built-in multilayered electronic component, and multilayered electronic component | |
JP2010016141A (en) | Ceramic board with built-in part and its manufacturing method | |
JPH11345734A (en) | Laminated ceramic capacitor | |
JP4369732B2 (en) | Electronic equipment | |
JP6114102B2 (en) | Multi-wiring board | |
JP3825352B2 (en) | Circuit board | |
JP2004153023A (en) | Multilayer circuit board for high frequency wave | |
JP3909285B2 (en) | Wiring board | |
JP3940659B2 (en) | Multilayer circuit board manufacturing method | |
JP2001217545A (en) | Multilayer circuit board | |
JP2004281470A (en) | Wiring board | |
JP6258679B2 (en) | Wiring board and electronic device | |
JPH11135948A (en) | Multilayer circuit board | |
JP2002231860A (en) | Electronic part device | |
JPH06125178A (en) | Ceramic multilayer board and its manufacture | |
JP2002359474A (en) | Surface-mounted multilayer circuit board | |
JP6336841B2 (en) | Wiring board |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20060127 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070614 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070619 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20071210 Free format text: JAPANESE INTERMEDIATE CODE: A02 |