JP2004221142A - 光起電力装置およびその製造方法 - Google Patents
光起電力装置およびその製造方法 Download PDFInfo
- Publication number
- JP2004221142A JP2004221142A JP2003003785A JP2003003785A JP2004221142A JP 2004221142 A JP2004221142 A JP 2004221142A JP 2003003785 A JP2003003785 A JP 2003003785A JP 2003003785 A JP2003003785 A JP 2003003785A JP 2004221142 A JP2004221142 A JP 2004221142A
- Authority
- JP
- Japan
- Prior art keywords
- silicon substrate
- photovoltaic device
- crystalline silicon
- layer
- semiconductor layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/548—Amorphous silicon PV cells
Abstract
【課題】非晶質シリコン層の膜質の低下および結晶系シリコン基板表面の結晶欠陥に起因する出力の低下を抑制することが可能な光起電力装置を提供する。
【解決手段】この光起電力装置は、シリコン（１１１）面が露出された凹凸形状の表面を有し、その表面においてテラス部１ａとステップ部１ｂとが規定可能なｎ型単結晶シリコン基板１と、ｎ型単結晶シリコン基板１の表面上に形成された実質的に真性なｉ型のノンドープ非晶質シリコン層２とを備えている。
【選択図】図４
【解決手段】この光起電力装置は、シリコン（１１１）面が露出された凹凸形状の表面を有し、その表面においてテラス部１ａとステップ部１ｂとが規定可能なｎ型単結晶シリコン基板１と、ｎ型単結晶シリコン基板１の表面上に形成された実質的に真性なｉ型のノンドープ非晶質シリコン層２とを備えている。
【選択図】図４
Description
【０００１】
【発明の属する技術分野】
この発明は、光起電力装置およびその製造方法に関し、特に、シリコン（１１１）面が露出された凹凸形状の表面を有する結晶系シリコン基板を含む光起電力装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、単結晶シリコン基板などの結晶系シリコン基板を用いる光起電力装置では、シリコン（１００）基板の表面を異方性エッチングすることにより、（１１１）面に起因したピラミッド状凹凸形状を形成した光閉じ込め構造を用いることが知られている（たとえば、特許文献１参照）。このような光閉じ込め構造では、ピラミッド状凹凸形状により、シリコン基板の表面の反射率が低減されるので、短絡電流を増加することができる。
【０００３】
また、近年、第１導電型の結晶系シリコン基板の表面上に、第２導電型の非単結晶シリコン膜を形成することによりｐｎ接合が形成される光起電力装置において、第１導電型の結晶系シリコン基板と第２導電型の非単結晶シリコン膜との間に、実質的に真性な非単結晶シリコン膜を挿入することにより接合特性を改善したＨＩＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｗｉｔｈ ｉｎｔｒｉｎｓｉｃ ｔｈｉｎ−ｌａｙｅｒ）構造の光起電力装置が提案されている（たとえば、特許文献２参照）。このようなＨＩＴ構造の光起電力装置においても、上記したピラミッド状凹凸形状の表面を有する結晶系シリコン基板を用いて高効率化を図っている。
【０００４】
図１１は、従来のピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図であり、図１２は、図１１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。図１１および図１２を参照して、この従来の光起電力装置では、ｎ型単結晶シリコン基板１０１の上面上に、実質的に真性なｉ型のノンドープ非晶質シリコン層１０２、ｐ型非晶質シリコン層１０３、ＩＴＯからなる透明導電膜１０４および金属からなる集電極１０５が順次形成されている。集電極１０５は、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部１０５ａと、フィンガー電極部１０５ａに流れる電流を集合させるバスバー電極部１０５ｂとによって構成されている。また、ｎ型単結晶シリコン基板１０１の裏面上には、裏面電極１０６が形成されている。
【０００５】
ここで、図１１に示した従来の光起電力装置では、図１２に示すように、ｎ型単結晶シリコン基板１０１の表面１０１ａが、異方性エッチングされることにより、（１１１）面に起因したピラミッド状凹凸を有する形状に形成されている。このピラミッド状凹凸は、数μｍ〜数１０μｍの幅と、数μｍ〜数１０μｍの高さとを有する。従来では、このようなピラミッド状凹凸形状の表面１０１ａを有するｎ型単結晶シリコン基板１０１の表面１０１ａ上に、実質的に真性なｉ型のノンドープ非晶質シリコン層１０２、ｐ型非晶質シリコン層１０３、および、ＩＴＯからなる透明導電膜１０４が形成されている。
【０００６】
なお、従来のＨＩＴ構造の光起電力装置におけるノンドープ非晶質シリコン層１０２は、ｎ型単結晶シリコン基板１０１の表面近傍の結晶欠陥に起因する光誘起キャリアの再結合を抑制する機能を有する。
【０００７】
【特許文献１】
特許第３２７１９９０号公報
【特許文献２】
特開２００１−３４５４６３号公報
【発明が解決しようとする課題】
しかしながら、ノンドープ非晶質シリコン層１０２は、発電層ではないため、光吸収損失の原因になるという不都合がある。
【０００８】
その一方、従来、ノンドープ非晶質シリコン層１０２を低い基板温度で形成すると、ノンドープ非晶質シリコン層１０２の光学ギャップが増加するので、ノンドープ非晶質シリコン層１０２の低光吸収化を図ることが可能であることが知られている。このため、従来では、ノンドープ非晶質シリコン層１０２の低光吸収化を図ることによりノンドープ非晶質シリコン層１０２での光吸収損失を低減するために、ノンドープ非晶質シリコン層１０２を低い基板温度で形成していた。
【０００９】
しかしながら、図１２に示した従来のｎ型単結晶シリコン基板１０１のピラミッド状凹凸形状の表面１０１ａは、通常、原子レベルで平坦ではなく、テラス部（平坦部）が明確ではない（１１１）面である。このようなテラス部（平坦部）が明確でない（１１１）面上に、ノンドープ非晶質シリコン層１０２を低温で形成すると、形成初期にｎ型単結晶シリコン基板１０１のピラミッド状凹凸の表面１０１ａの全体がノンドープ非晶質シリコン層１０２によって覆われずに、表面１０１ａに部分的にノンドープ非晶質シリコン層１０２が成長する島状成長が起こる。このような島状成長が起こると、ノンドープ非晶質シリコン層１０２の膜質が低下するという問題点があった。特に、ＨＩＴ構造で用いられるノンドープ非晶質シリコン層１０２は、１０ｎｍ程度の小さい厚みを有するため、ｎ型単結晶シリコン基板１０１との界面近傍で膜質が低下し、その結果、光起電力装置の出力が低下するという問題点があった。
【００１０】
また、従来では、ｎ型単結晶シリコン基板１０１のピラミッド状凹凸形状の表面１０１ａは、原子レベルで平坦ではなく、テラス部（平坦部）が明確ではない（１１１）面であるので、結晶欠陥が多いという不都合がある。このように結晶欠陥が多いと、結晶欠陥に起因するキャリアの再結合が増加するので、これによっても、光起電力装置の出力が低下するという問題点があった。
【００１１】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、非晶質シリコン層の膜質の低下および結晶系シリコン基板表面の結晶欠陥に起因する出力の低下を抑制することが可能な光起電力装置を提供することである。
【００１２】
この発明のもう１つの目的は、非晶質シリコン層の膜質の低下および結晶系シリコン基板表面の結晶欠陥に起因する出力の低下を抑制することが可能な光起電力装置を容易に製造し得る光起電力装置の製造方法を提供することである。
【００１３】
【課題を解決するための手段および発明の効果】
この発明の第１の局面による光起電力装置は、シリコン（１１１）面が露出された凹凸形状の表面を有し、表面においてステップ部とテラス部とが規定可能な結晶系シリコン基板と、結晶系シリコン基板の表面上に形成された非晶質半導体層とを備えている。
【００１４】
この第１の局面による光起電力装置では、上記のように、シリコン（１１１）面が露出された凹凸形状の表面において、ステップ部とテラス部（平坦部）とが規定可能な結晶系シリコン基板を用いることによって、テラス部（平坦部）では成膜種が拡散しやすいので、結晶系シリコン基板の表面上に非晶質半導体層を低温で形成する際に、非晶質半導体層が島状に成長するのを抑制することができる。これにより、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができるので、非晶質半導体層の膜質の低下に起因する出力の低下を抑制することができる。また、結晶系シリコン基板の表面をステップ部とテラス部（平坦部）とが規定可能な状態にすることによって、結晶系シリコン基板の表面の結晶欠陥を低減することができるので、結晶系シリコン基板の表面の結晶欠陥に起因する出力の低下も抑制することができる。
【００１５】
上記第１の局面による光起電力装置において、好ましくは、結晶系シリコン基板のステップ部の高さは、１シリコン原子層以上５シリコン原子層以下であり、結晶系シリコン基板のテラス部の幅は、２ｎｍ以上２０ｎｍ以下である。このように構成すれば、結晶系シリコン基板の表面上に非晶質半導体層を低温で形成する際に、容易に、テラス部（平坦部）で成膜種を拡散することができるので、非晶質半導体層が島状に成長するのを抑制することができる。
【００１６】
上記第１の局面による光起電力装置において、好ましくは、非晶質半導体層は、結晶系シリコン基板との界面近傍に、結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層を含む。このように構成すれば、容易に、結晶系シリコン基板との界面近傍における非晶質半導体層の結晶性（膜質）が向上するので、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができる。この場合、好ましくは、結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層は、２シリコン原子層以上５シリコン原子層以下の厚みを有する。このような厚みに結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層を形成すれば、容易に、結晶系シリコン基板との界面近傍における非晶質半導体層の結晶性を向上させることができる。
【００１７】
上記第１の局面による光起電力装置において、好ましくは、非晶質半導体層は、結晶系シリコン基板の表面上に形成され、実質的に真性な第１非晶質半導体層と、第１非晶質半導体層の表面上に形成された第１導電型の第２非晶質半導体層とを含む。このように構成すれば、実質的に真性な第１非晶質半導体層を含むＨＩＴ構造の光起電力装置において、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができるので、非晶質半導体層の膜質の低下に起因する出力の低下を抑制することができる。
【００１８】
この発明の第２の局面による光起電力装置の製造方法は、シリコン（１１１）面が露出された凹凸形状の表面を有する結晶系シリコン基板の表面に対して所定の処理を施すことによって、結晶系シリコン基板の表面をステップ部とテラス部とが規定可能な状態にする工程と、結晶系シリコン基板の表面上に非晶質半導体層を形成する工程とを備えている。
【００１９】
この第２の局面による光起電力装置の製造方法では、上記のように、シリコン（１１１）面が露出された凹凸形状の表面を有する結晶系シリコン基板の表面に対して所定の処理を施すことにより、結晶系シリコン基板の表面をステップ部とテラス部とが規定可能な状態にした後、結晶系シリコン基板の表面上に非晶質半導体層を形成することによって、テラス部では成膜種が拡散しやすいので、結晶系シリコン基板の表面上に非晶質半導体層を低温で形成する際に、非晶質半導体層が島状に成長するのを抑制することができる。これにより、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができるので、非晶質半導体層の膜質の低下に起因する出力の低下を抑制することができる。また、結晶系シリコン基板の表面をステップ部とテラス部（平坦部）とが規定可能な状態にすることによって、結晶系シリコン基板の表面の結晶欠陥を低減することができるので、結晶系シリコン基板の表面の結晶欠陥に起因する出力の低下も抑制することができる。これらの結果、非晶質半導体層の膜質の低下および結晶系シリコン基板表面の結晶欠陥に起因する出力の低下を抑制することが可能な光起電力装置を容易に製造することができる。
【００２０】
上記第２の局面による光起電力装置の製造方法において、好ましくは、所定の処理は、結晶系シリコン基板の表面にＳｉ−Ｈ結合が形成されやすくなるような処理を含む。このように構成すれば、容易に、結晶系シリコン基板の表面をステップ部とテラス部とが規定可能な状態にすることができる。
【００２１】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
【００２２】
図１は、本発明の実施例で作製したピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図であり、図２は、図１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。図１および図２を参照して、まず、実施例で作製した光起電力装置の構造について説明する。
【００２３】
本実施例による光起電力装置では、図１および図２に示すように、約１Ω・ｃｍの抵抗率と約３００μｍの厚みとを有するｎ型（１００）単結晶シリコン基板１（以下、ｎ型単結晶シリコン基板１という）のシリコン（１１１）面が露出された凹凸形状の表面（図１には図示せず）上に、５ｎｍの厚みを有する実質的に真性なｉ型のノンドープ非晶質シリコン層２が形成されている。ノンドープ非晶質シリコン層２上には、５ｎｍの厚みを有するｐ型非晶質シリコン層３が形成されている。なお、ｎ型単結晶シリコン基板１は、本発明の「結晶系シリコン基板」の一例であり、ノンドープ非晶質シリコン層２は、本発明の「非晶質半導体層」および「第１非晶質半導体層」の一例である。また、ｐ型非晶質シリコン層３は、本発明の「非晶質半導体層」および「第２非晶質半導体層」の一例である。
【００２４】
ｐ型非晶質シリコン層３上には、１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜４が形成されている。透明導電膜４の上面上の所定領域には、図１に示すように、銀（Ａｇ）からなる約１０μｍ〜約３０μｍの厚みと約１００μｍ〜約５００μｍの幅とを有する集電極５が形成されている。この集電極５は、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部５ａと、フィンガー電極部５ａに流れる電流を集合させるバスバー電極部５ｂとによって構成されている。また、ｎ型単結晶シリコン基板１の裏面上には、約１０μｍ〜約３０μｍの厚みを有する銀（Ａｇ）からなる裏面電極６が形成されている。
【００２５】
ここで、本実施例では、ｎ型単結晶シリコン基板１の表面が、ステップ部とテラス部（平坦部）とが規定可能な状態に形成されている。すなわち、１〜５シリコン原子層のステップ高さを有するステップ部と、２ｎｍ以上２０ｎｍ以下のテラス長を有するテラス部とを有する構造が、ｎ型単結晶シリコン基板１のピラミッド状凹凸の表面に形成されている。なお、この点については、後に詳細に説明する。
【００２６】
以下、ステップ部とテラス部とが規定可能な表面を有するｎ型単結晶シリコン基板を含む実施例の光起電力装置を作製したプロセスについて説明する。なお、比較例として、ステップ部とテラス部とが規定できない表面を有する従来のｎ型単結晶シリコン基板を含む光起電力装置も作製した。
【００２７】
まず、実施例および比較例では、約１Ω・ｃｍの抵抗率と、３００μｍの厚みとを有するｎ型単結晶シリコン基板の表面を、それぞれ、以下の条件によって洗浄処理することによって、実施例では、ｎ型単結晶シリコン基板１の表面にピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部とが規定可能な表面状態にし、比較例では、ｎ型単結晶シリコン基板の表面にピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部とが規定できない表面状態にした。
【００２８】
具体的には、実施例では、ｎ型単結晶シリコン基板の表面を、（１）ＮａＯＨ（２．５ｍｏｌ／ｌ、８５℃）、（２）ＮａＯＨ／ＩＰＡ（０．５ｍｏｌ／ｌ ＮａＯＨ、２ｍｏｌ／ｌ ＩＰＡ（イソプロピルアルコール）、８５℃、３０分）、（３）Ｈ２Ｏリンス（室温）、（４）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（５）Ｈ２Ｏリンス（室温）、（６）ＨＦ／ＨＮＯ３（１：１０（モル比）、室温、３０秒）、（７）Ｈ２Ｏリンス（室温）、（８）Ｏ３／Ｈ２Ｏ（１５ｐｐｍ、室温、５分）、（９）Ｈ２Ｏリンス（室温）、（１０）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（１１）ＮＨ４Ｆ／Ｈ２Ｏ（０．２７ｍｏｌ／ｌ、室温、１５秒）、および、（１２）Ｈ２Ｏリンス（室温）の処理をこの順番で行うことによって、ｎ型単結晶シリコン基板１の表面に、数μｍ〜数１０μｍの幅と数μｍ〜数１０μｍの高さとを有するピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部（平坦部）とが規定可能な状態にした。
【００２９】
その一方、比較例では、ｎ型単結晶シリコン基板を、（１）ＮａＯＨ（２．５ｍｏｌ／ｌ、８５℃）、（２）ＮａＯＨ／ＩＰＡ（０．５ｍｏｌ／ｌ ＮａＯＨ、２ｍｏｌ／ｌ ＩＰＡ、８５℃、３０分）、（３）Ｈ２Ｏリンス（室温）、（４）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（５）Ｈ２Ｏリンス（室温）、（６）ＨＦ／ＨＮＯ３（１：１０（モル比）、室温、３０秒）、（７）Ｈ２Ｏリンス（室温）、（８）Ｏ３／Ｈ２Ｏ（１５ｐｐｍ、室温、５分）、（９）Ｈ２Ｏリンス（室温）、（１０）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（１２）Ｈ２Ｏリンス（室温）の処理をこの順番で行うことによって、ｎ型単結晶シリコン基板の表面に、実施例と同様のピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部（平坦部）とが規定できないテラス部を有しない形状に形成した。
【００３０】
ここで、上記した実施例の洗浄処理と比較例の洗浄処理とで異なる点は、実施例の洗浄処理では、比較例の洗浄処理（（１）〜（１０）および（１２））に、（１１）のＮＨ４Ｆ／Ｈ２Ｏ（０．２７ｍｏｌ／ｌ、室温、１５秒）処理が追加されている点である。このように、実施例では、ＮＨ４Ｆ／Ｈ２Ｏ（０．２７ｍｏｌ／ｌ、室温、１５秒）処理を行うことにより、ピラミッド状凹凸形状の表面をステップ部とテラス部（平坦部）とが規定可能な状態にした。すなわち、ＮＨ４Ｆ／Ｈ２Ｏ処理により、Ｓｉ表面でのＳｉ−Ｈ２やＳｉ−Ｈ３などのＳｉ原子と水素原子（Ｈ）との高次の結合が抑制されるとともに、Ｓｉ最表面に水素が１つ結合して安定となったＳｉ−Ｈ結合が形成されやすくなる。これにより、Ｓｉ最表面での結晶欠陥が低減されるので、ピラミッド状凹凸形状の表面がステップ部とテラス部（平坦部）とが規定可能な状態になる。
【００３１】
上記のような洗浄処理を行った後、実施例および比較例では、ＲＦプラズマＣＶＤ（１３．５６ＭＨｚ）を用いて、ｎ型単結晶シリコン基板のステップ部とテラス部とが規定可能なピラミッド状凹凸形状の表面上に、ノンドープ非晶質シリコン層およびｐ型非晶質シリコン層をそれぞれ５ｎｍの厚みで堆積した。その場合のプラズマＣＶＤ法による非晶質シリコン層の形成条件としては、形成温度：５０℃〜２００℃、反応圧力：５Ｐａ〜１００Ｐａ、ＲＦパワー：１ｍＷ／ｃｍ２〜５００ｍＷ／ｃｍ２であった。また、ｐ型ドーパントとして、ボロン（Ｂ）、ｎ型ドーパントとして、燐（Ｐ）をそれぞれ用いた。
【００３２】
この後、実施例および比較例では、ｐ型非晶質シリコン層上に、ＤＣマグネトロンスパッタ法を用いて、Ｏ２／Ａｒ＝１％、圧力：０．４Ｐａ〜１．３Ｐａ、カソードＤＣ電力：１ｋＷの条件下で、１００ｎｍの厚みを有するＩＴＯ膜からなる透明電極膜を形成した。この後、透明電極膜上に、エポキシ樹脂に銀（Ａｇ）微粉末を練り込んだＡｇペーストをスクリーン印刷法により、約１０μｍ〜約３０μｍの高さと、約１００μｍ〜約５００μｍの幅とを有するように形成した。そして、２００℃で８０分間焼成硬化することによって、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部と、フィンガー電極部に流れる電流を集合させるバスバー電極部とからなる集電極を形成した。さらに、ｎ型単結晶シリコン基板の裏面上にＡｇからなる裏面電極を形成した。
【００３３】
なお、以上の結果作製された実施例による光起電力装置のノンドープ非晶質シリコン層の形成時の基板温度と光学ギャップ（Ｅｏｐｔ）との関係を測定した結果が図３に示されている。図３を参照して、基板温度の低温化に伴って光学ギャップが増加することが判明した。光学ギャップが増加すると光吸収が低くなるので、基板温度の低温化により低光吸収の非晶質シリコン層の形成が可能であることが確認された。
【００３４】
次に、上記のように作製した実施例および比較例による光起電力装置において、基板温度を１５０℃にしてノンドープ非晶質シリコン層（ｉ層）およびｐ型非晶質シリコン層（ｐ層）を形成した際の状態について図４〜図６（実施例）および図７および図８（比較例）を参照して説明する。
【００３５】
なお、図４は、図２に示した実施例の光起電力装置の１００部分の拡大図であり、図５は、図４に示した実施例のテラス部とステップ部とを説明するための概略図である。図６は、実施例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の断面透過電子顕微鏡写真（断面ＴＥＭ像）のイメージ図である。また、図７および図８は、それぞれ、図４および図６に対応する比較例の拡大図および断面ＴＥＭ像のイメージ図である。
【００３６】
まず、実施例による光起電力装置では、図４および図５に示すように、ｎ型単結晶シリコン基板（ｃ−Ｓｉ）１の表面に、シリコン（１１１）面が露出した数μｍ〜数１０μｍの幅と厚みとを有するピラミッド状凹凸構造を有し、かつ、そのシリコン表面に、２ｎｍ以上２０ｎｍ以下のテラス長を有するテラス部（平坦部）１ａと、１シリコン原子層〜５シリコン原子層のステップ高さを有するステップ部１ｂとが形成された構造を有することが確認された。また、テラス部１ａおよびステップ部１ｂを有するｎ型単結晶シリコン基板（ｃ−Ｓｉ）１の表面上には、ｎ型単結晶シリコン基板１の表面のテラス部１ａおよびステップ部１ｂの原子配列を反映した原子配列を有するノンドープ非晶質シリコン界面層２ａを含むノンドープ非晶質シリコン層２が形成されている。
【００３７】
具体的には、図６に示すように、ｎ型単結晶シリコン基板１のテラス部１ａでは、規則的なＳｉ格子像のドットをＴＥＭにより確認できた。そして、ノンドープ非晶質シリコン層２のｎ型単結晶シリコン基板１のテラス部１ａとの界面には、テラス部１ａの規則的なＳｉ格子像のドットを反映したドットがライン状に結ばれた状態（ドット間は不明瞭）のノンドープ非晶質シリコン界面層２ａが確認された。そして、そのノンドープ非晶質シリコン界面層２ａ上には、Ｓｉ格子像が確認できない通常のランダムなノンドープ非晶質シリコン層２が形成されていることが確認された。
【００３８】
これに対して、比較例による光起電力装置では、ｎ型単結晶シリコン基板（ｃ−Ｓｉ）のピラミッド状凹凸形状の表面には、図７に示すように、ステップ部を有しない±１ｎｍ程度の不規則な構造が確認された。また、図８に示すように、この比較例による構造では、ｎ型単結晶シリコン基板（ｃ−Ｓｉ）の表面上には、Ｓｉ格子像が確認できない通常のランダムなノンドープ非晶質シリコン層（ｉ層）が形成されていることが確認された。
【００３９】
また、上記した実施例および比較例による光起電力装置の出力特性を比較したところ、実施例の開放電圧Ｖｏｃは、比較例の開放電圧Ｖｏｃに比べて約１％向上していることが判明した。
【００４０】
これは以下の理由によると考えられる。すなわち、実施例では、テラス部（平坦部）１ａとステップ部１ｂとが規定可能な表面を有するｎ型単結晶シリコン基板１を用いることによって、テラス部（平坦部）１ａでは成膜種が拡散しやすいので、ｎ型単結晶シリコン基板１の表面上にノンドープ非晶質シリコン層２を低温で形成する際に、ノンドープ非晶質シリコン層２が島状に成長するのを抑制することができる。これにより、ｎ型単結晶シリコン基板１との界面近傍におけるノンドープ非晶質シリコン層２の膜質の低下を抑制することができるので、ノンドープ非晶質シリコン層２の膜質の低下に起因する出力の低下を抑制することができたと考えられる。また、ｎ型単結晶シリコン基板１の表面をテラス部（平坦部）１ａとステップ部１ｂとが規定可能な状態にすることによって、ｎ型単結晶シリコン基板１の表面の結晶欠陥を低減することができるので、ｎ型単結晶シリコン基板１の表面の結晶欠陥に起因する出力の低下も抑制することができたと考えられる。
【００４１】
次に、実施例によるテラス有りのｎ型単結晶シリコン基板を用いた光起電力装置と比較例によるテラス無しのｎ型単結晶シリコン基板を用いた光起電力装置とにおいて、ノンドープ非晶質シリコン層の形成温度を７５℃から２００℃まで低温で変化させた場合の光起電力装置の規格化開放電圧Ｖｏｃおよびセル出力の測定結果について、図９および図１０を参照して説明する。なお、図９および図１０では、基板温度が１５０℃でテラス無しのｎ型単結晶シリコン基板を用いた比較例の場合の値によって規格化した。図９および図１０に示すように、テラス無しのｎ型単結晶シリコン基板を用いた比較例では、基板温度の低温化に伴って急激な開放電圧Ｖｏｃおよびセル出力の低下が見られた。これは、基板温度の低温化に伴って、テラス無しの比較例では、ノンドープ非晶質シリコン層が島状に成長しやすくなるため、ノンドープ非晶質シリコン層の膜質が低下するためであると考えられる。
【００４２】
これに対して、テラス有りのｎ型単結晶シリコン基板を用いた実施例の場合では、基板温度の低温化による開放電圧Ｖｏｃの低下は見られず、ノンドープ非晶質シリコン層の光吸収の低減による出力改善が確認された。また、図９および図１０のデータ測定に用いた実施例の光起電力装置のノンドープ非晶質シリコン層の成膜初期を観察したところ、ｎ型単結晶シリコン基板上での規則正しい成膜が見られた。完成品の断面構造は、７５℃の基板温度の場合においても、図６に示すような、ｎ型単結晶シリコン基板の表面の規則的なＳｉ格子像のドットを反映したドットがライン状に結ばれた状態（ドット間は不明瞭）の高品質のノンドープ非晶質シリコン界面層が形成されていることが判明した。
【００４３】
なお、今回開示された実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４４】
たとえば、上記実施例では、ｎ型単結晶シリコン基板のピラミッド状の凹凸形状を有する表面にテラス部とステップ部とが規定可能な構造を形成するために、ＮＨ４Ｆ／Ｈ２Ｏ処理を行ったが、本発明はこれに限らず、Ｓｉ表面でのＳｉ−Ｈ２やＳｉ−Ｈ３などのＳｉ原子と水素原子（Ｈ）との高次の結合を抑制することができるとともに、Ｓｉ最表面に水素が１つ結合して安定となったＳｉ−Ｈ結合を形成可能な処理であれば、ＮＨ４Ｆ／Ｈ２Ｏ処理以外であってもよい。たとえば、沸点近く（９０℃以上）に温度を上昇させたＨ２Ｏ（水）による洗浄処理によってもＮＨ４Ｆ／Ｈ２Ｏ処理と同様の効果を得ることができる。
【００４５】
また、上記実施例では、表面側から光が入射されるｎ型単結晶シリコン基板の表面上にｉ型のノンドープ非晶質シリコン層およびｐ型非晶質シリコン層が形成されるＨＩＴ構造の光起電力装置における表面側（光入射側）に本発明を適用した例を説明したが、本発明はこれに限らず、結晶系シリコン基板の表面上や裏面上に非晶質シリコン層が形成される構造であれば、他の構造を有する光起電力装置にも適用可能である。たとえば、ｎ型単結晶シリコン基板の裏面上に、ｉ型のノンドープ非晶質シリコン層およびｎ型非晶質シリコン層が形成される構造の光起電力装置における裏面側（光透過側）にも本発明は適用可能である。
【００４６】
また、上記実施例では、結晶系シリコン基板上に形成される非晶質半導体層の一例として、非晶質シリコン層を用いた場合について説明したが、本発明はこれに限らず、非晶質シリコン層に代えて、非晶質ＳｉＣ層、非晶質ＳｉＧｅ層、非晶質ＳｉＯｘ層、非晶質ＳｉＮ層などのシリコン系半導体材料からなる非晶質半導体層を用いても同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例で作製したピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図である。
【図２】図１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。
【図３】実施例による光起電力装置のノンドープ非晶質シリコン層の形成時の基板温度と光学ギャップ（Ｅｏｐｔ）との関係を示した相関図である。
【図４】図２に示した実施例の光起電力装置の１００部分の拡大図である。
【図５】図４に示した実施例のテラス部とステップ部とを説明するための概略図である。
【図６】実施例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の断面透過電子顕微鏡写真（断面ＴＥＭ像）のイメージ図である。
【図７】本発明の比較例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の拡大断面図である。
【図８】比較例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の断面透過電子顕微鏡写真（断面ＴＥＭ像）のイメージ図である。
【図９】ノンドープ非晶質シリコン層の形成温度と規格化開放電圧Ｖｏｃとの関係をテラス無し（比較例）とテラス有り（実施例）とについて示した相関図である。
【図１０】ノンドープ非晶質シリコン層の形成温度と規格化出力との関係をテラス無し（比較例）とテラス有り（実施例）とについて示した相関図である。
【図１１】本発明の比較例で作製したピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図である。
【図１２】図１１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。
【符号の説明】
１ ｎ型単結晶シリコン基板（結晶系シリコン基板）
１ａ テラス部
１ｂ ステップ部
２ ノンドープ非晶質シリコン層（非晶質半導体層、第１非晶質半導体層）
２ａ ノンドープ非晶質シリコン界面層
３ ｐ型非晶質シリコン層（非晶質半導体層、第２非晶質半導体層）
４ 透明導電膜
５ 集電極
６ 裏面電極
【発明の属する技術分野】
この発明は、光起電力装置およびその製造方法に関し、特に、シリコン（１１１）面が露出された凹凸形状の表面を有する結晶系シリコン基板を含む光起電力装置およびその製造方法に関する。
【０００２】
【従来の技術】
従来、単結晶シリコン基板などの結晶系シリコン基板を用いる光起電力装置では、シリコン（１００）基板の表面を異方性エッチングすることにより、（１１１）面に起因したピラミッド状凹凸形状を形成した光閉じ込め構造を用いることが知られている（たとえば、特許文献１参照）。このような光閉じ込め構造では、ピラミッド状凹凸形状により、シリコン基板の表面の反射率が低減されるので、短絡電流を増加することができる。
【０００３】
また、近年、第１導電型の結晶系シリコン基板の表面上に、第２導電型の非単結晶シリコン膜を形成することによりｐｎ接合が形成される光起電力装置において、第１導電型の結晶系シリコン基板と第２導電型の非単結晶シリコン膜との間に、実質的に真性な非単結晶シリコン膜を挿入することにより接合特性を改善したＨＩＴ（Ｈｅｔｅｒｏｊｕｎｃｔｉｏｎ ｗｉｔｈ ｉｎｔｒｉｎｓｉｃ ｔｈｉｎ−ｌａｙｅｒ）構造の光起電力装置が提案されている（たとえば、特許文献２参照）。このようなＨＩＴ構造の光起電力装置においても、上記したピラミッド状凹凸形状の表面を有する結晶系シリコン基板を用いて高効率化を図っている。
【０００４】
図１１は、従来のピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図であり、図１２は、図１１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。図１１および図１２を参照して、この従来の光起電力装置では、ｎ型単結晶シリコン基板１０１の上面上に、実質的に真性なｉ型のノンドープ非晶質シリコン層１０２、ｐ型非晶質シリコン層１０３、ＩＴＯからなる透明導電膜１０４および金属からなる集電極１０５が順次形成されている。集電極１０５は、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部１０５ａと、フィンガー電極部１０５ａに流れる電流を集合させるバスバー電極部１０５ｂとによって構成されている。また、ｎ型単結晶シリコン基板１０１の裏面上には、裏面電極１０６が形成されている。
【０００５】
ここで、図１１に示した従来の光起電力装置では、図１２に示すように、ｎ型単結晶シリコン基板１０１の表面１０１ａが、異方性エッチングされることにより、（１１１）面に起因したピラミッド状凹凸を有する形状に形成されている。このピラミッド状凹凸は、数μｍ〜数１０μｍの幅と、数μｍ〜数１０μｍの高さとを有する。従来では、このようなピラミッド状凹凸形状の表面１０１ａを有するｎ型単結晶シリコン基板１０１の表面１０１ａ上に、実質的に真性なｉ型のノンドープ非晶質シリコン層１０２、ｐ型非晶質シリコン層１０３、および、ＩＴＯからなる透明導電膜１０４が形成されている。
【０００６】
なお、従来のＨＩＴ構造の光起電力装置におけるノンドープ非晶質シリコン層１０２は、ｎ型単結晶シリコン基板１０１の表面近傍の結晶欠陥に起因する光誘起キャリアの再結合を抑制する機能を有する。
【０００７】
【特許文献１】
特許第３２７１９９０号公報
【特許文献２】
特開２００１−３４５４６３号公報
【発明が解決しようとする課題】
しかしながら、ノンドープ非晶質シリコン層１０２は、発電層ではないため、光吸収損失の原因になるという不都合がある。
【０００８】
その一方、従来、ノンドープ非晶質シリコン層１０２を低い基板温度で形成すると、ノンドープ非晶質シリコン層１０２の光学ギャップが増加するので、ノンドープ非晶質シリコン層１０２の低光吸収化を図ることが可能であることが知られている。このため、従来では、ノンドープ非晶質シリコン層１０２の低光吸収化を図ることによりノンドープ非晶質シリコン層１０２での光吸収損失を低減するために、ノンドープ非晶質シリコン層１０２を低い基板温度で形成していた。
【０００９】
しかしながら、図１２に示した従来のｎ型単結晶シリコン基板１０１のピラミッド状凹凸形状の表面１０１ａは、通常、原子レベルで平坦ではなく、テラス部（平坦部）が明確ではない（１１１）面である。このようなテラス部（平坦部）が明確でない（１１１）面上に、ノンドープ非晶質シリコン層１０２を低温で形成すると、形成初期にｎ型単結晶シリコン基板１０１のピラミッド状凹凸の表面１０１ａの全体がノンドープ非晶質シリコン層１０２によって覆われずに、表面１０１ａに部分的にノンドープ非晶質シリコン層１０２が成長する島状成長が起こる。このような島状成長が起こると、ノンドープ非晶質シリコン層１０２の膜質が低下するという問題点があった。特に、ＨＩＴ構造で用いられるノンドープ非晶質シリコン層１０２は、１０ｎｍ程度の小さい厚みを有するため、ｎ型単結晶シリコン基板１０１との界面近傍で膜質が低下し、その結果、光起電力装置の出力が低下するという問題点があった。
【００１０】
また、従来では、ｎ型単結晶シリコン基板１０１のピラミッド状凹凸形状の表面１０１ａは、原子レベルで平坦ではなく、テラス部（平坦部）が明確ではない（１１１）面であるので、結晶欠陥が多いという不都合がある。このように結晶欠陥が多いと、結晶欠陥に起因するキャリアの再結合が増加するので、これによっても、光起電力装置の出力が低下するという問題点があった。
【００１１】
この発明は上記のような課題を解決するためになされたものであり、この発明の１つの目的は、非晶質シリコン層の膜質の低下および結晶系シリコン基板表面の結晶欠陥に起因する出力の低下を抑制することが可能な光起電力装置を提供することである。
【００１２】
この発明のもう１つの目的は、非晶質シリコン層の膜質の低下および結晶系シリコン基板表面の結晶欠陥に起因する出力の低下を抑制することが可能な光起電力装置を容易に製造し得る光起電力装置の製造方法を提供することである。
【００１３】
【課題を解決するための手段および発明の効果】
この発明の第１の局面による光起電力装置は、シリコン（１１１）面が露出された凹凸形状の表面を有し、表面においてステップ部とテラス部とが規定可能な結晶系シリコン基板と、結晶系シリコン基板の表面上に形成された非晶質半導体層とを備えている。
【００１４】
この第１の局面による光起電力装置では、上記のように、シリコン（１１１）面が露出された凹凸形状の表面において、ステップ部とテラス部（平坦部）とが規定可能な結晶系シリコン基板を用いることによって、テラス部（平坦部）では成膜種が拡散しやすいので、結晶系シリコン基板の表面上に非晶質半導体層を低温で形成する際に、非晶質半導体層が島状に成長するのを抑制することができる。これにより、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができるので、非晶質半導体層の膜質の低下に起因する出力の低下を抑制することができる。また、結晶系シリコン基板の表面をステップ部とテラス部（平坦部）とが規定可能な状態にすることによって、結晶系シリコン基板の表面の結晶欠陥を低減することができるので、結晶系シリコン基板の表面の結晶欠陥に起因する出力の低下も抑制することができる。
【００１５】
上記第１の局面による光起電力装置において、好ましくは、結晶系シリコン基板のステップ部の高さは、１シリコン原子層以上５シリコン原子層以下であり、結晶系シリコン基板のテラス部の幅は、２ｎｍ以上２０ｎｍ以下である。このように構成すれば、結晶系シリコン基板の表面上に非晶質半導体層を低温で形成する際に、容易に、テラス部（平坦部）で成膜種を拡散することができるので、非晶質半導体層が島状に成長するのを抑制することができる。
【００１６】
上記第１の局面による光起電力装置において、好ましくは、非晶質半導体層は、結晶系シリコン基板との界面近傍に、結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層を含む。このように構成すれば、容易に、結晶系シリコン基板との界面近傍における非晶質半導体層の結晶性（膜質）が向上するので、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができる。この場合、好ましくは、結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層は、２シリコン原子層以上５シリコン原子層以下の厚みを有する。このような厚みに結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層を形成すれば、容易に、結晶系シリコン基板との界面近傍における非晶質半導体層の結晶性を向上させることができる。
【００１７】
上記第１の局面による光起電力装置において、好ましくは、非晶質半導体層は、結晶系シリコン基板の表面上に形成され、実質的に真性な第１非晶質半導体層と、第１非晶質半導体層の表面上に形成された第１導電型の第２非晶質半導体層とを含む。このように構成すれば、実質的に真性な第１非晶質半導体層を含むＨＩＴ構造の光起電力装置において、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができるので、非晶質半導体層の膜質の低下に起因する出力の低下を抑制することができる。
【００１８】
この発明の第２の局面による光起電力装置の製造方法は、シリコン（１１１）面が露出された凹凸形状の表面を有する結晶系シリコン基板の表面に対して所定の処理を施すことによって、結晶系シリコン基板の表面をステップ部とテラス部とが規定可能な状態にする工程と、結晶系シリコン基板の表面上に非晶質半導体層を形成する工程とを備えている。
【００１９】
この第２の局面による光起電力装置の製造方法では、上記のように、シリコン（１１１）面が露出された凹凸形状の表面を有する結晶系シリコン基板の表面に対して所定の処理を施すことにより、結晶系シリコン基板の表面をステップ部とテラス部とが規定可能な状態にした後、結晶系シリコン基板の表面上に非晶質半導体層を形成することによって、テラス部では成膜種が拡散しやすいので、結晶系シリコン基板の表面上に非晶質半導体層を低温で形成する際に、非晶質半導体層が島状に成長するのを抑制することができる。これにより、結晶系シリコン基板との界面近傍における非晶質半導体層の膜質の低下を抑制することができるので、非晶質半導体層の膜質の低下に起因する出力の低下を抑制することができる。また、結晶系シリコン基板の表面をステップ部とテラス部（平坦部）とが規定可能な状態にすることによって、結晶系シリコン基板の表面の結晶欠陥を低減することができるので、結晶系シリコン基板の表面の結晶欠陥に起因する出力の低下も抑制することができる。これらの結果、非晶質半導体層の膜質の低下および結晶系シリコン基板表面の結晶欠陥に起因する出力の低下を抑制することが可能な光起電力装置を容易に製造することができる。
【００２０】
上記第２の局面による光起電力装置の製造方法において、好ましくは、所定の処理は、結晶系シリコン基板の表面にＳｉ−Ｈ結合が形成されやすくなるような処理を含む。このように構成すれば、容易に、結晶系シリコン基板の表面をステップ部とテラス部とが規定可能な状態にすることができる。
【００２１】
【実施例】
以下、本発明の実施例を図面に基づいて説明する。
【００２２】
図１は、本発明の実施例で作製したピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図であり、図２は、図１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。図１および図２を参照して、まず、実施例で作製した光起電力装置の構造について説明する。
【００２３】
本実施例による光起電力装置では、図１および図２に示すように、約１Ω・ｃｍの抵抗率と約３００μｍの厚みとを有するｎ型（１００）単結晶シリコン基板１（以下、ｎ型単結晶シリコン基板１という）のシリコン（１１１）面が露出された凹凸形状の表面（図１には図示せず）上に、５ｎｍの厚みを有する実質的に真性なｉ型のノンドープ非晶質シリコン層２が形成されている。ノンドープ非晶質シリコン層２上には、５ｎｍの厚みを有するｐ型非晶質シリコン層３が形成されている。なお、ｎ型単結晶シリコン基板１は、本発明の「結晶系シリコン基板」の一例であり、ノンドープ非晶質シリコン層２は、本発明の「非晶質半導体層」および「第１非晶質半導体層」の一例である。また、ｐ型非晶質シリコン層３は、本発明の「非晶質半導体層」および「第２非晶質半導体層」の一例である。
【００２４】
ｐ型非晶質シリコン層３上には、１００ｎｍの厚みを有するＩＴＯ膜からなる透明導電膜４が形成されている。透明導電膜４の上面上の所定領域には、図１に示すように、銀（Ａｇ）からなる約１０μｍ〜約３０μｍの厚みと約１００μｍ〜約５００μｍの幅とを有する集電極５が形成されている。この集電極５は、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部５ａと、フィンガー電極部５ａに流れる電流を集合させるバスバー電極部５ｂとによって構成されている。また、ｎ型単結晶シリコン基板１の裏面上には、約１０μｍ〜約３０μｍの厚みを有する銀（Ａｇ）からなる裏面電極６が形成されている。
【００２５】
ここで、本実施例では、ｎ型単結晶シリコン基板１の表面が、ステップ部とテラス部（平坦部）とが規定可能な状態に形成されている。すなわち、１〜５シリコン原子層のステップ高さを有するステップ部と、２ｎｍ以上２０ｎｍ以下のテラス長を有するテラス部とを有する構造が、ｎ型単結晶シリコン基板１のピラミッド状凹凸の表面に形成されている。なお、この点については、後に詳細に説明する。
【００２６】
以下、ステップ部とテラス部とが規定可能な表面を有するｎ型単結晶シリコン基板を含む実施例の光起電力装置を作製したプロセスについて説明する。なお、比較例として、ステップ部とテラス部とが規定できない表面を有する従来のｎ型単結晶シリコン基板を含む光起電力装置も作製した。
【００２７】
まず、実施例および比較例では、約１Ω・ｃｍの抵抗率と、３００μｍの厚みとを有するｎ型単結晶シリコン基板の表面を、それぞれ、以下の条件によって洗浄処理することによって、実施例では、ｎ型単結晶シリコン基板１の表面にピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部とが規定可能な表面状態にし、比較例では、ｎ型単結晶シリコン基板の表面にピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部とが規定できない表面状態にした。
【００２８】
具体的には、実施例では、ｎ型単結晶シリコン基板の表面を、（１）ＮａＯＨ（２．５ｍｏｌ／ｌ、８５℃）、（２）ＮａＯＨ／ＩＰＡ（０．５ｍｏｌ／ｌ ＮａＯＨ、２ｍｏｌ／ｌ ＩＰＡ（イソプロピルアルコール）、８５℃、３０分）、（３）Ｈ２Ｏリンス（室温）、（４）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（５）Ｈ２Ｏリンス（室温）、（６）ＨＦ／ＨＮＯ３（１：１０（モル比）、室温、３０秒）、（７）Ｈ２Ｏリンス（室温）、（８）Ｏ３／Ｈ２Ｏ（１５ｐｐｍ、室温、５分）、（９）Ｈ２Ｏリンス（室温）、（１０）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（１１）ＮＨ４Ｆ／Ｈ２Ｏ（０．２７ｍｏｌ／ｌ、室温、１５秒）、および、（１２）Ｈ２Ｏリンス（室温）の処理をこの順番で行うことによって、ｎ型単結晶シリコン基板１の表面に、数μｍ〜数１０μｍの幅と数μｍ〜数１０μｍの高さとを有するピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部（平坦部）とが規定可能な状態にした。
【００２９】
その一方、比較例では、ｎ型単結晶シリコン基板を、（１）ＮａＯＨ（２．５ｍｏｌ／ｌ、８５℃）、（２）ＮａＯＨ／ＩＰＡ（０．５ｍｏｌ／ｌ ＮａＯＨ、２ｍｏｌ／ｌ ＩＰＡ、８５℃、３０分）、（３）Ｈ２Ｏリンス（室温）、（４）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（５）Ｈ２Ｏリンス（室温）、（６）ＨＦ／ＨＮＯ３（１：１０（モル比）、室温、３０秒）、（７）Ｈ２Ｏリンス（室温）、（８）Ｏ３／Ｈ２Ｏ（１５ｐｐｍ、室温、５分）、（９）Ｈ２Ｏリンス（室温）、（１０）ＨＦ／Ｈ２Ｏ（２ｍｏｌ／ｌＨＦ、室温）、（１２）Ｈ２Ｏリンス（室温）の処理をこの順番で行うことによって、ｎ型単結晶シリコン基板の表面に、実施例と同様のピラミッド状凹凸形状を形成するとともに、そのピラミッド状凹凸形状の表面をステップ部とテラス部（平坦部）とが規定できないテラス部を有しない形状に形成した。
【００３０】
ここで、上記した実施例の洗浄処理と比較例の洗浄処理とで異なる点は、実施例の洗浄処理では、比較例の洗浄処理（（１）〜（１０）および（１２））に、（１１）のＮＨ４Ｆ／Ｈ２Ｏ（０．２７ｍｏｌ／ｌ、室温、１５秒）処理が追加されている点である。このように、実施例では、ＮＨ４Ｆ／Ｈ２Ｏ（０．２７ｍｏｌ／ｌ、室温、１５秒）処理を行うことにより、ピラミッド状凹凸形状の表面をステップ部とテラス部（平坦部）とが規定可能な状態にした。すなわち、ＮＨ４Ｆ／Ｈ２Ｏ処理により、Ｓｉ表面でのＳｉ−Ｈ２やＳｉ−Ｈ３などのＳｉ原子と水素原子（Ｈ）との高次の結合が抑制されるとともに、Ｓｉ最表面に水素が１つ結合して安定となったＳｉ−Ｈ結合が形成されやすくなる。これにより、Ｓｉ最表面での結晶欠陥が低減されるので、ピラミッド状凹凸形状の表面がステップ部とテラス部（平坦部）とが規定可能な状態になる。
【００３１】
上記のような洗浄処理を行った後、実施例および比較例では、ＲＦプラズマＣＶＤ（１３．５６ＭＨｚ）を用いて、ｎ型単結晶シリコン基板のステップ部とテラス部とが規定可能なピラミッド状凹凸形状の表面上に、ノンドープ非晶質シリコン層およびｐ型非晶質シリコン層をそれぞれ５ｎｍの厚みで堆積した。その場合のプラズマＣＶＤ法による非晶質シリコン層の形成条件としては、形成温度：５０℃〜２００℃、反応圧力：５Ｐａ〜１００Ｐａ、ＲＦパワー：１ｍＷ／ｃｍ２〜５００ｍＷ／ｃｍ２であった。また、ｐ型ドーパントとして、ボロン（Ｂ）、ｎ型ドーパントとして、燐（Ｐ）をそれぞれ用いた。
【００３２】
この後、実施例および比較例では、ｐ型非晶質シリコン層上に、ＤＣマグネトロンスパッタ法を用いて、Ｏ２／Ａｒ＝１％、圧力：０．４Ｐａ〜１．３Ｐａ、カソードＤＣ電力：１ｋＷの条件下で、１００ｎｍの厚みを有するＩＴＯ膜からなる透明電極膜を形成した。この後、透明電極膜上に、エポキシ樹脂に銀（Ａｇ）微粉末を練り込んだＡｇペーストをスクリーン印刷法により、約１０μｍ〜約３０μｍの高さと、約１００μｍ〜約５００μｍの幅とを有するように形成した。そして、２００℃で８０分間焼成硬化することによって、所定の間隔を隔てて互いに平行に延びるように形成された複数のフィンガー電極部と、フィンガー電極部に流れる電流を集合させるバスバー電極部とからなる集電極を形成した。さらに、ｎ型単結晶シリコン基板の裏面上にＡｇからなる裏面電極を形成した。
【００３３】
なお、以上の結果作製された実施例による光起電力装置のノンドープ非晶質シリコン層の形成時の基板温度と光学ギャップ（Ｅｏｐｔ）との関係を測定した結果が図３に示されている。図３を参照して、基板温度の低温化に伴って光学ギャップが増加することが判明した。光学ギャップが増加すると光吸収が低くなるので、基板温度の低温化により低光吸収の非晶質シリコン層の形成が可能であることが確認された。
【００３４】
次に、上記のように作製した実施例および比較例による光起電力装置において、基板温度を１５０℃にしてノンドープ非晶質シリコン層（ｉ層）およびｐ型非晶質シリコン層（ｐ層）を形成した際の状態について図４〜図６（実施例）および図７および図８（比較例）を参照して説明する。
【００３５】
なお、図４は、図２に示した実施例の光起電力装置の１００部分の拡大図であり、図５は、図４に示した実施例のテラス部とステップ部とを説明するための概略図である。図６は、実施例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の断面透過電子顕微鏡写真（断面ＴＥＭ像）のイメージ図である。また、図７および図８は、それぞれ、図４および図６に対応する比較例の拡大図および断面ＴＥＭ像のイメージ図である。
【００３６】
まず、実施例による光起電力装置では、図４および図５に示すように、ｎ型単結晶シリコン基板（ｃ−Ｓｉ）１の表面に、シリコン（１１１）面が露出した数μｍ〜数１０μｍの幅と厚みとを有するピラミッド状凹凸構造を有し、かつ、そのシリコン表面に、２ｎｍ以上２０ｎｍ以下のテラス長を有するテラス部（平坦部）１ａと、１シリコン原子層〜５シリコン原子層のステップ高さを有するステップ部１ｂとが形成された構造を有することが確認された。また、テラス部１ａおよびステップ部１ｂを有するｎ型単結晶シリコン基板（ｃ−Ｓｉ）１の表面上には、ｎ型単結晶シリコン基板１の表面のテラス部１ａおよびステップ部１ｂの原子配列を反映した原子配列を有するノンドープ非晶質シリコン界面層２ａを含むノンドープ非晶質シリコン層２が形成されている。
【００３７】
具体的には、図６に示すように、ｎ型単結晶シリコン基板１のテラス部１ａでは、規則的なＳｉ格子像のドットをＴＥＭにより確認できた。そして、ノンドープ非晶質シリコン層２のｎ型単結晶シリコン基板１のテラス部１ａとの界面には、テラス部１ａの規則的なＳｉ格子像のドットを反映したドットがライン状に結ばれた状態（ドット間は不明瞭）のノンドープ非晶質シリコン界面層２ａが確認された。そして、そのノンドープ非晶質シリコン界面層２ａ上には、Ｓｉ格子像が確認できない通常のランダムなノンドープ非晶質シリコン層２が形成されていることが確認された。
【００３８】
これに対して、比較例による光起電力装置では、ｎ型単結晶シリコン基板（ｃ−Ｓｉ）のピラミッド状凹凸形状の表面には、図７に示すように、ステップ部を有しない±１ｎｍ程度の不規則な構造が確認された。また、図８に示すように、この比較例による構造では、ｎ型単結晶シリコン基板（ｃ−Ｓｉ）の表面上には、Ｓｉ格子像が確認できない通常のランダムなノンドープ非晶質シリコン層（ｉ層）が形成されていることが確認された。
【００３９】
また、上記した実施例および比較例による光起電力装置の出力特性を比較したところ、実施例の開放電圧Ｖｏｃは、比較例の開放電圧Ｖｏｃに比べて約１％向上していることが判明した。
【００４０】
これは以下の理由によると考えられる。すなわち、実施例では、テラス部（平坦部）１ａとステップ部１ｂとが規定可能な表面を有するｎ型単結晶シリコン基板１を用いることによって、テラス部（平坦部）１ａでは成膜種が拡散しやすいので、ｎ型単結晶シリコン基板１の表面上にノンドープ非晶質シリコン層２を低温で形成する際に、ノンドープ非晶質シリコン層２が島状に成長するのを抑制することができる。これにより、ｎ型単結晶シリコン基板１との界面近傍におけるノンドープ非晶質シリコン層２の膜質の低下を抑制することができるので、ノンドープ非晶質シリコン層２の膜質の低下に起因する出力の低下を抑制することができたと考えられる。また、ｎ型単結晶シリコン基板１の表面をテラス部（平坦部）１ａとステップ部１ｂとが規定可能な状態にすることによって、ｎ型単結晶シリコン基板１の表面の結晶欠陥を低減することができるので、ｎ型単結晶シリコン基板１の表面の結晶欠陥に起因する出力の低下も抑制することができたと考えられる。
【００４１】
次に、実施例によるテラス有りのｎ型単結晶シリコン基板を用いた光起電力装置と比較例によるテラス無しのｎ型単結晶シリコン基板を用いた光起電力装置とにおいて、ノンドープ非晶質シリコン層の形成温度を７５℃から２００℃まで低温で変化させた場合の光起電力装置の規格化開放電圧Ｖｏｃおよびセル出力の測定結果について、図９および図１０を参照して説明する。なお、図９および図１０では、基板温度が１５０℃でテラス無しのｎ型単結晶シリコン基板を用いた比較例の場合の値によって規格化した。図９および図１０に示すように、テラス無しのｎ型単結晶シリコン基板を用いた比較例では、基板温度の低温化に伴って急激な開放電圧Ｖｏｃおよびセル出力の低下が見られた。これは、基板温度の低温化に伴って、テラス無しの比較例では、ノンドープ非晶質シリコン層が島状に成長しやすくなるため、ノンドープ非晶質シリコン層の膜質が低下するためであると考えられる。
【００４２】
これに対して、テラス有りのｎ型単結晶シリコン基板を用いた実施例の場合では、基板温度の低温化による開放電圧Ｖｏｃの低下は見られず、ノンドープ非晶質シリコン層の光吸収の低減による出力改善が確認された。また、図９および図１０のデータ測定に用いた実施例の光起電力装置のノンドープ非晶質シリコン層の成膜初期を観察したところ、ｎ型単結晶シリコン基板上での規則正しい成膜が見られた。完成品の断面構造は、７５℃の基板温度の場合においても、図６に示すような、ｎ型単結晶シリコン基板の表面の規則的なＳｉ格子像のドットを反映したドットがライン状に結ばれた状態（ドット間は不明瞭）の高品質のノンドープ非晶質シリコン界面層が形成されていることが判明した。
【００４３】
なお、今回開示された実施例は、すべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施例の説明ではなく特許請求の範囲によって示され、さらに特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
【００４４】
たとえば、上記実施例では、ｎ型単結晶シリコン基板のピラミッド状の凹凸形状を有する表面にテラス部とステップ部とが規定可能な構造を形成するために、ＮＨ４Ｆ／Ｈ２Ｏ処理を行ったが、本発明はこれに限らず、Ｓｉ表面でのＳｉ−Ｈ２やＳｉ−Ｈ３などのＳｉ原子と水素原子（Ｈ）との高次の結合を抑制することができるとともに、Ｓｉ最表面に水素が１つ結合して安定となったＳｉ−Ｈ結合を形成可能な処理であれば、ＮＨ４Ｆ／Ｈ２Ｏ処理以外であってもよい。たとえば、沸点近く（９０℃以上）に温度を上昇させたＨ２Ｏ（水）による洗浄処理によってもＮＨ４Ｆ／Ｈ２Ｏ処理と同様の効果を得ることができる。
【００４５】
また、上記実施例では、表面側から光が入射されるｎ型単結晶シリコン基板の表面上にｉ型のノンドープ非晶質シリコン層およびｐ型非晶質シリコン層が形成されるＨＩＴ構造の光起電力装置における表面側（光入射側）に本発明を適用した例を説明したが、本発明はこれに限らず、結晶系シリコン基板の表面上や裏面上に非晶質シリコン層が形成される構造であれば、他の構造を有する光起電力装置にも適用可能である。たとえば、ｎ型単結晶シリコン基板の裏面上に、ｉ型のノンドープ非晶質シリコン層およびｎ型非晶質シリコン層が形成される構造の光起電力装置における裏面側（光透過側）にも本発明は適用可能である。
【００４６】
また、上記実施例では、結晶系シリコン基板上に形成される非晶質半導体層の一例として、非晶質シリコン層を用いた場合について説明したが、本発明はこれに限らず、非晶質シリコン層に代えて、非晶質ＳｉＣ層、非晶質ＳｉＧｅ層、非晶質ＳｉＯｘ層、非晶質ＳｉＮ層などのシリコン系半導体材料からなる非晶質半導体層を用いても同様の効果を得ることができる。
【図面の簡単な説明】
【図１】本発明の実施例で作製したピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図である。
【図２】図１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。
【図３】実施例による光起電力装置のノンドープ非晶質シリコン層の形成時の基板温度と光学ギャップ（Ｅｏｐｔ）との関係を示した相関図である。
【図４】図２に示した実施例の光起電力装置の１００部分の拡大図である。
【図５】図４に示した実施例のテラス部とステップ部とを説明するための概略図である。
【図６】実施例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の断面透過電子顕微鏡写真（断面ＴＥＭ像）のイメージ図である。
【図７】本発明の比較例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の拡大断面図である。
【図８】比較例によるピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の断面透過電子顕微鏡写真（断面ＴＥＭ像）のイメージ図である。
【図９】ノンドープ非晶質シリコン層の形成温度と規格化開放電圧Ｖｏｃとの関係をテラス無し（比較例）とテラス有り（実施例）とについて示した相関図である。
【図１０】ノンドープ非晶質シリコン層の形成温度と規格化出力との関係をテラス無し（比較例）とテラス有り（実施例）とについて示した相関図である。
【図１１】本発明の比較例で作製したピラミッド状凹凸形状の表面を有する単結晶シリコン基板を含むＨＩＴ構造の光起電力装置の全体の概略構造を示した斜視図である。
【図１２】図１１に示したピラミッド状凹凸形状の表面を有する単結晶シリコン基板周辺の詳細構造を示した断面図である。
【符号の説明】
１ ｎ型単結晶シリコン基板（結晶系シリコン基板）
１ａ テラス部
１ｂ ステップ部
２ ノンドープ非晶質シリコン層（非晶質半導体層、第１非晶質半導体層）
２ａ ノンドープ非晶質シリコン界面層
３ ｐ型非晶質シリコン層（非晶質半導体層、第２非晶質半導体層）
４ 透明導電膜
５ 集電極
６ 裏面電極
Claims (7)
- シリコン（１１１）面が露出された凹凸形状の表面を有し、前記表面においてステップ部とテラス部とが規定可能な結晶系シリコン基板と、
前記結晶系シリコン基板の表面上に形成された非晶質半導体層とを備えた、光起電力装置。 - 前記結晶系シリコン基板のステップ部の高さは、１シリコン原子層以上５シリコン原子層以下であり、
前記結晶系シリコン基板のテラス部の幅は、２ｎｍ以上２０ｎｍ以下である、請求項１に記載の光起電力装置。 - 前記非晶質半導体層は、前記結晶系シリコン基板との界面近傍に、前記結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層を含む、請求項１または２に記載の光起電力装置。
- 前記結晶系シリコン基板の表面の原子配列を反映した原子配列を有する層は、２シリコン原子層以上５シリコン原子層以下の厚みを有する、請求項３に記載の光起電力装置。
- 前記非晶質半導体層は、
前記結晶系シリコン基板の表面上に形成され、実質的に真性な第１非晶質半導体層と、
前記第１非晶質半導体層の表面上に形成された第１導電型の第２非晶質半導体層とを含む、請求項１〜４のいずれか１項に記載の光起電力装置。 - シリコン（１１１）面が露出された凹凸形状の表面を有する結晶系シリコン基板の前記表面に対して所定の処理を施すことによって、結晶系シリコン基板の表面をステップ部とテラス部とが規定可能な状態にする工程と、
前記結晶系シリコン基板の表面上に非晶質半導体層を形成する工程とを備えた、光起電力装置の製造方法。 - 前記所定の処理は、前記結晶系シリコン基板の表面にＳｉ−Ｈ結合が形成されやすくなるような処理を含む、請求項６に記載の光起電力装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003003785A JP2004221142A (ja) | 2003-01-10 | 2003-01-10 | 光起電力装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003003785A JP2004221142A (ja) | 2003-01-10 | 2003-01-10 | 光起電力装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004221142A true JP2004221142A (ja) | 2004-08-05 |
Family
ID=32894950
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003003785A Pending JP2004221142A (ja) | 2003-01-10 | 2003-01-10 | 光起電力装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004221142A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008263171A (ja) * | 2007-03-19 | 2008-10-30 | Sanyo Electric Co Ltd | 光起電力装置 |
| US7804024B2 (en) | 2007-03-19 | 2010-09-28 | Sanyo Electric Co., Ltd. | Photovoltaic device and method of manufacturing the same |
| WO2012026428A1 (ja) * | 2010-08-24 | 2012-03-01 | 三洋電機株式会社 | 太陽電池の製造方法 |
| JP2012519375A (ja) * | 2009-09-14 | 2012-08-23 | エルジー エレクトロニクス インコーポレイティド | 太陽電池 |
| KR101233205B1 (ko) | 2006-10-20 | 2013-02-15 | 엘지전자 주식회사 | 적층형 광기전력 변환장치 및 그 제조방법 |
| JP2014067748A (ja) * | 2012-09-24 | 2014-04-17 | Mitsubishi Electric Corp | 太陽電池用基板、その製造方法、太陽電池及びその製造方法 |
-
2003
- 2003-01-10 JP JP2003003785A patent/JP2004221142A/ja active Pending
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101233205B1 (ko) | 2006-10-20 | 2013-02-15 | 엘지전자 주식회사 | 적층형 광기전력 변환장치 및 그 제조방법 |
| CN101271930B (zh) * | 2007-03-19 | 2013-02-27 | 三洋电机株式会社 | 光电动势装置及其制造方法 |
| US7804024B2 (en) | 2007-03-19 | 2010-09-28 | Sanyo Electric Co., Ltd. | Photovoltaic device and method of manufacturing the same |
| JP4660561B2 (ja) * | 2007-03-19 | 2011-03-30 | 三洋電機株式会社 | 光起電力装置 |
| EP1973167A3 (en) * | 2007-03-19 | 2011-05-25 | Sanyo Electric Co., Ltd. | Photovoltaic device and method of manufacturing the same |
| JP2009164625A (ja) * | 2007-03-19 | 2009-07-23 | Sanyo Electric Co Ltd | 光起電力装置 |
| JP2008263171A (ja) * | 2007-03-19 | 2008-10-30 | Sanyo Electric Co Ltd | 光起電力装置 |
| KR101371799B1 (ko) | 2007-03-19 | 2014-03-07 | 산요덴키가부시키가이샤 | 광기전력 장치 및 그 제조 방법 |
| JP2012519375A (ja) * | 2009-09-14 | 2012-08-23 | エルジー エレクトロニクス インコーポレイティド | 太陽電池 |
| US9520517B2 (en) | 2009-09-14 | 2016-12-13 | Lg Electronics Inc. | Solar cell |
| WO2012026428A1 (ja) * | 2010-08-24 | 2012-03-01 | 三洋電機株式会社 | 太陽電池の製造方法 |
| JP2012049193A (ja) * | 2010-08-24 | 2012-03-08 | Sanyo Electric Co Ltd | 太陽電池の製造方法 |
| JP2014067748A (ja) * | 2012-09-24 | 2014-04-17 | Mitsubishi Electric Corp | 太陽電池用基板、その製造方法、太陽電池及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9871161B2 (en) | Method for making crystalline silicon-based solar cell, and method for making solar cell module | |
| JP5868503B2 (ja) | 太陽電池およびその製造方法 | |
| WO2012020682A1 (ja) | 結晶シリコン系太陽電池 | |
| JP5127252B2 (ja) | 光電変換素子の製造方法 | |
| JP5374250B2 (ja) | 結晶シリコン太陽電池 | |
| KR101371799B1 (ko) | 광기전력 장치 및 그 제조 방법 | |
| JPWO2012050186A1 (ja) | 結晶シリコン系太陽電池の製造方法 | |
| JP6612359B2 (ja) | 光電変換装置の製造方法 | |
| JP4340031B2 (ja) | 太陽電池用基板の粗面化方法 | |
| JP6025106B2 (ja) | 光起電力装置 | |
| WO2015122257A1 (ja) | 光電変換素子 | |
| JP5307688B2 (ja) | 結晶シリコン系太陽電池 | |
| JP2004260014A (ja) | 多層型薄膜光電変換装置 | |
| JP4248793B2 (ja) | 薄膜太陽電池の製造方法 | |
| JP2004221142A (ja) | 光起電力装置およびその製造方法 | |
| JPH10242492A (ja) | 非晶質シリコンゲルマニウム薄膜の製造方法及び光起電力素子 | |
| JP2011003654A (ja) | 結晶シリコン系太陽電池 | |
| JP4756820B2 (ja) | 太陽電池 | |
| JP2004228281A (ja) | 光起電力装置 | |
| JP2014072416A (ja) | 太陽電池およびその製造方法、太陽電池モジュール | |
| JP2011077454A (ja) | 結晶シリコン系太陽電池とその製造方法 | |
| JP5858889B2 (ja) | 太陽電池用基板、その製造方法、太陽電池及びその製造方法 | |
| KR20130035876A (ko) | 광전 변환 장치 | |
| JP2007088434A (ja) | 光起電力素子 | |
| JP6990764B2 (ja) | 太陽電池およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050107 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080729 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080922 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081118 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090116 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100323 |