JP2004206499A - 情報処理装置 - Google Patents
情報処理装置 Download PDFInfo
- Publication number
- JP2004206499A JP2004206499A JP2002375924A JP2002375924A JP2004206499A JP 2004206499 A JP2004206499 A JP 2004206499A JP 2002375924 A JP2002375924 A JP 2002375924A JP 2002375924 A JP2002375924 A JP 2002375924A JP 2004206499 A JP2004206499 A JP 2004206499A
- Authority
- JP
- Japan
- Prior art keywords
- slot
- boot
- memory card
- memory
- information processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Stored Programmes (AREA)
Abstract
【解決手段】メモリインタフェースを持たないメモリカードと、メモリカードを装着可能な複数のメモリカードスロットと、複数のメモリカードスロットの中から(1)最初に初期化に成功したメモリカードスロット、(2)ハードウェアスイッチ、(3)不揮発性メモリに登録された値、(4)カード検知信号を検知したメモリカードが装着されたメモリカードスロット、または(5)ライトプロテクト信号を検知したメモリカードが装着されたメモリカードスロットのいずれかによって起動スロットを選択するブートスロット選択手段と、ブートスロット選択手段で選択された起動スロットに装着されたメモリカードのメモリ空間をCPUメモリ空間のブートベクタを含む空間へマッピングしてCPUメモリ空間を変更するマッピング手段とを備えている。
【選択図】 図4
Description
【発明の属する技術分野】
本発明は、プリンタ、MFPまたはコンピュータのような着脱可能な記憶媒体を実装可能な情報処理装置に関し、特に、複数設置されたスロットのいずれからでも起動することができる情報処理装置に関する。
【0002】
【従来の技術】
一般的に、プロセッサを用いて様々なデータ処理を行なう情報処理装置では、ブート用ROMにブートプログラムが格納されている。
電源が投入されると、プロセッサは、先ずブート用ROMにアクセスして、ブートプログラムが、他のメモリに格納されたシステムソフトウェアに対し起動をかけて、情報処理装置全体が動作可能な状態になる。
【0003】
このような情報処理装置の多くには、メモリカードを装着可能なスロットが設けられている。このスロットに装着されたメモリカードは、メモリカード用インタフェースを介して、プロセッサと接続され、メモリカードに格納されたプログラムを自由に実行することができる。
【0004】
例えば、特許文献1のデータ処理装置は、通常は装置内部に設置された内蔵ブートメモリから起動させ、システムソフトウェアに障害が起きた場合には、外部記録媒体であるメモリカード上の障害検出のための自己診断プログラム等の各種プログラムを電源投入時に直接実行する。その結果、システムソフトウェアが正常に動作していない場合でも、外部記憶媒体内の各種プログラムを実行することができる。
【0005】
また、特許文献2の画像形成装置は、装置を駆動制御するためのものではないICカードが、装置本体に誤ってセットされた場合、データが本来のデータとは異なるため、ブートされた誤データによって装置にダメージを与えないように、フラッシュROM等の本体側記憶手段上のブートプログラムを使用し、外部記憶手段からのプログラム駆動時における装置保護を実現している。
【0006】
即ち、特許文献1および特許文献2における技術は、外部記憶媒体であるメモリカードと装置内に標準実装された内蔵ブートメモリのブートデバイスとの使い分けに関するものである。
【0007】
【特許文献1】
特開平08−171483号公報
【特許文献2】
特開2000−105703号公報
【0008】
【発明が解決しようとする課題】
しかし、着脱可能な記憶媒体(以下メモリカード)のスロットが複数ある装置において直接起動が可能なスロットを限定することは、次のような問題があり、そのため誤操作が発生したり、プログラムも起動スロットを意識した作り分けが必要となることから開発工数が増加してしまう。
【0009】
・起動スロットの認識が困難である。
・起動スロットの表示が必要である。
・各スロットの機能が共通でない。
【0010】
本発明は、上述の実情を考慮してなされたものであって、起動スロットが複数ある場合でもどのスロットからも起動が可能な情報処理装置を提供することを目的とする。
【0011】
【課題を解決するための手段】
上述の課題を解決するために、本発明の請求項1は、メモリインタフェースを持たない着脱可能な記録媒体(以下、メモリカードという)と、前記メモリカードを装着可能な複数のメモリカードスロットと、前記複数のメモリカードスロットの中から起動スロットを選択するブートスロット選択手段と、前記起動スロットに装着された前記メモリカードのメモリ空間をCPUメモリ空間に直接マッピングするマッピング手段とを備えることを特徴とする。
【0012】
また、本発明の請求項2は、請求項1に記載された情報処理装置において、前記ブートスロット選択手段は、前記複数のメモリカードスロットを巡回して、最初に初期化に成功した前記メモリカードが装着された前記メモリカードスロットを起動スロットとして選択することを特徴とする。
また、本発明の請求項3は、請求項2に記載された情報処理装置において、前記ブートスロット選択手段は、装着されたメモリカードのメモリ空間にCPUブートベクタを含んでいる場合に、初期化可能と判断することを特徴とする。
【0013】
また、本発明の請求項4は、請求項1に記載された情報処理装置において、ハードウェアスイッチを有し、前記ブートスロット選択手段は、そのハードウェアスイッチで設定されたスロット値を起動スロットとして選択することを特徴とする。
また、本発明の請求項5は、請求項1に記載された情報処理装置において、不揮発性メモリを有し、前記ブートスロット選択手段は、前記不揮発性メモリの所定のアドレスに登録されたスロット値を起動スロットとして選択することを特徴とする。
【0014】
また、本発明の請求項6は、請求項1に記載された情報処理装置において、前記ブートスロット選択手段は、カード検知信号を検知した前記メモリカードが装着された前記メモリカードスロットを起動スロットとして選択することを特徴とする。
また、本発明の請求項7は、請求項1に記載された情報処理装置において、前記ブートスロット選択手段は、ライトプロテクト信号を検知した前記メモリカードが装着された前記メモリカードスロットを起動スロットとして選択することを特徴とする。
【0015】
また、本発明の請求項8は、請求項1乃至7のいずれかに記載の情報処理装置において、前記マッピング手段は、前記ブートスロット選択手段で選択された起動スロットに装着されたメモリカードのメモリ空間をCPUメモリ空間のブートベクタを含む空間へマッピングしてCPUメモリ空間を変更することを特徴とする。
また、本発明の請求項9は、請求項8に記載の情報処理装置において、前記マッピング手段は、前記起動スロット以外のメモリカードスロットに装着されたメモリカードのメモリ空間をブートベクタを含む空間とは別の空間にマッピングすることを特徴とする。
【0016】
したがって、上述の構成により、複数あるメモリカードスロットから起動スロットを選択できるようにしたので、どのスロットからでも起動でき、例えばブータブルカードを装着するスロットを間違えて起動する等の誤操作を無くすことができる。
【0017】
ユーザの要求に応じてメモリカードの起動スロットを任意のスロットに設定することができる。
また、ブータブルメモリカードを自動検出するようにしたので、起動スロット選択の設定が不要となり、設定時のミスによる誤操作をなくすことができる。
【0018】
【発明の実施の形態】
以下、図面を参照して本発明の情報処理装置の好適な実施形態について説明する。
図1は、本発明の情報処理装置のハードウェアの概略構成を示すブロック図であり、同図において、情報処理装置10は、種々の信号によりプログラムの実行を制御するCPU(Central Processing Unit)11、スイッチ情報や実行に使われるテーブル等を保持するNVRAM(Non Volatile RAM)等からなる不揮発性メモリ12、ASIC(Application Specific Integrated Circuit)13、周辺装置との入出力インタフェースであるI/Oブロック14、カードコントローラ20、カードスロット15を少なくとも備えている。
【0019】
カードスロット15には、着脱可能な記憶媒体(以下、メモリカードという)16を接続することができる。
本実施形態においては、カードスロット15を3つ備えており、それぞれメモリカード16を着脱できるようになっているものとして説明する。これに限定されるものではなく、2つ以上のカードスロットを備えている情報処理装置であれば本発明の情報処理装置と同様な効果を得られる。
【0020】
情報処理装置10の電源投入時に起動実行されるブートプログラムは、メモリカード16に格納されておりカードコントローラ20を介してプログラムがフェッチされる。尚、ブータブルカードスロットは、ハードウェアによって選択される(後述)。
【0021】
図2は、カードコントローラ20の内部ブロック図である。
カードコントローラ20は、メモリバスインタフェース21からカードのシリアルインタフェース24への変換およびプロトコルの生成を行なうブロックである。
メモリバスインタフェース21とは、リクエスト信号、メモリアドレス、データ、Read/Write信号そしてACK信号でインタフェースされ、これらの信号をデコードし、アドレスの変換(例えば、CPU addr=BFC0000をCard addr=800へ変換する)やプロトコルを生成し(例えば、リードコマンドやアクセスタイプの指定等)、カードとのインタフェースを行なう。
【0022】
自動初期化ルーチン22には、ダミークロック出力、ステータスの取得、カードレジスタの初期化等の手順が設定されており、パワーオンリセットの際、自動的にカード初期化が行なわれる。
【0023】
カードスイッチ23は、図3に示すように、Bootsel(1,0)信号の状態により各カードスロット15の論理マップを変換する。
例えば、Bootsel(1,0)=(0,0)の場合には、スロット1がブートスロットとなり、CPUメモリマップの空間A1へ、以下、スロット2は空間A2へ、スロット3は空間A3にマッピングされる。
Bootsel(1,0)=(0,1)の場合には、スロット2がブートスロットとなり、CPUメモリマップの空間A1へ、以下、スロット3は空間A2へ、スロット1は空間A3にマッピングされる。
Bootsel(1,0)=(1,0)の場合には、スロット3がブートスロットとなり、CPUメモリマップの空間A1へ、以下、スロット1は空間A2へ、スロット2は空間A3にマッピングされる。
Bootsel(1,0)=(1,1)の場合には、Bootsel(1,0)=(0,0)と同じにマッピングされる。
【0024】
次に、図4を参照して、Bootsel(1,0)信号を生成するブートスロット選択手段30を説明する。
自動選択に設定されている場合は、どのカードスロット15が初期化およびブート可能か否かを、カードスロットを順番に確認して判定する。
例えば、スロット1→2→3と順次初期化を行い、最初に初期化に成功したスロットをブートスロットに選択し、そのスロットからブートを行なう。
このスロットに装着されたメモリカードにCPUブートベクタを含んでいる場合、初期化が成功する。
【0025】
また、次のいずれかによってもブートスロットを特定することができる。
(1)NVRAM登録情報
不揮発性メモリ12の所定のアドレスに、ユーザによって予めブートスロットがどのスロットであるかを設定しておく。
(2)ディップスイッチ
ディップスイッチ(SW)17を設けておき、このスイッチを使ってどのスロットがブートスロットであるかをユーザが予め設定しておく。
(3)メモリカードのCD信号
メモリカード16をカードスロット15へ装着した際に発生するカード検出信号がどのカードスロットで発生したかによって、ブートスロットを設定する。
(4)WP信号などから生成される。
メモリカード16をカードスロット15へ装着した際に発生するカード検出信号を検知し、そのメモリカードがライトプロテクトされていれば、そのスロットをブートスロットとして設定する。
【0026】
次に、図5は、CPU11がブートベクタBFC00000番地にアクセスして第1ワードを読み出すまでのハードウェア処理のフローチャートである。
電源がONになると、カードコントローラ20のリセットが解除される(ステップS1)。
解除後、ブートスロットの選択が行なわれ、自動選択の場合(ステップS2のYES)は、スロット1から順に初期化を行い、最初に初期化に成功したスロットをブートスロットに選択し(ステップS3〜S6)、ステップS9へ進む。
【0027】
他方、自動選択がOFFの場合(ステップS2のNO)、ブートスロット情報を獲得する(ステップS7)。このブートスロット情報の獲得は、次のいずれかで決定する。
(1)ディップスイッチによる選択の場合は、スイッチ信号の状態からブートスロットを決定する。
(2)カード検知信号による選択の場合は、どのスロットにメモリカードが装着されたかによってブートスロットを決定する。
(3)ライトプロテクト信号による選択の場合は、装着されたメモリカードのうちどのカードがライトプロテクトされているかによって、ブートスロットを決定する。
(4)NVRAMの設定情報による選択の場合は、所定のアドレスからブートスロット情報を読み出すことにより、ブートスロットを決定する。
【0028】
獲得されたブートカードスロットを選択し、メモリカードを初期化する(ステップS8)。
選択されたブートスロットがブートベクタ空間にマッピングされるようにCPUメモリマップの設定変更を行なう(ステップS9)。(図3参照)
次に、CPUリセットを解除し(ステップS10)、リセット解除されるとCPU11はブートベクタにアクセスを行い、選択されたカードスロットから起動が始まる(ステップS11〜S16)。
【0029】
【発明の効果】
以上説明したように本発明によれば、複数あるメモリカードスロットから起動スロットを選択できるようにしたので、どのスロットからでも起動でき、例えばブータブルカードを装着するスロットを間違えて起動する等の誤操作を無くすことができる。
【0030】
ユーザの要求に応じてメモリカードの起動スロットを任意のスロットに設定することができる。
また、ブータブルメモリカードを自動検出するようにしたので、起動スロット選択の設定が不要となり、設定時のミスによる誤操作をなくすことができる。
【図面の簡単な説明】
【図1】本発明の情報処理装置のハードウェアの概略構成を示すブロック図である。
【図2】カードコントローラの内部ブロック図である。
【図3】カードメモリをCPUメモリマップへマッピングしたときの例である。
【図4】ブートスロット選択手段の機能を説明するためのブロック図である。
【図5】CPUがブートベクタにアクセスし第1ワードを読み出すまでのハードウェア処理のフローチャートである。
【符号の説明】
10…情報処理装置、11…CPU、12…不揮発性メモリ、13…ASIC、14…I/Oブロック、15,151,152,153…カードスロット、16,161,162,163…メモリカード、17…ディップスイッチ(SW)、20…カードコントローラ、21…メモリバスインタフェース、22…自動初期化ルーチン、23…カードスイッチ、24,241,242,243…カードのシリアルインタフェース、30…ブートスロット選択手段。
Claims (9)
- メモリインタフェースを持たない着脱可能な記録媒体(以下、メモリカードという)と、前記メモリカードを装着可能な複数のメモリカードスロットと、前記複数のメモリカードスロットの中から起動スロットを選択するブートスロット選択手段と、前記起動スロットに装着された前記メモリカードのメモリ空間をCPUメモリ空間に直接マッピングするマッピング手段とを備えることを特徴とする情報処理装置。
- 請求項1に記載された情報処理装置において、前記ブートスロット選択手段は、前記複数のメモリカードスロットを巡回して、最初に初期化に成功した前記メモリカードが装着された前記メモリカードスロットを起動スロットとして選択することを特徴とする情報処理装置。
- 請求項2に記載された情報処理装置において、前記ブートスロット選択手段は、装着されたメモリカードのメモリ空間にCPUブートベクタを含んでいる場合に、初期化可能と判断することを特徴とする情報処理装置。
- 請求項1に記載された情報処理装置において、ハードウェアスイッチを有し、前記ブートスロット選択手段は、そのハードウェアスイッチで設定されたスロット値を起動スロットとして選択することを特徴とする情報処理装置。
- 請求項1に記載された情報処理装置において、不揮発性メモリを有し、前記ブートスロット選択手段は、前記不揮発性メモリの所定のアドレスに登録されたスロット値を起動スロットとして選択することを特徴とする情報処理装置。
- 請求項1に記載された情報処理装置において、前記ブートスロット選択手段は、カード検知信号を検知した前記メモリカードが装着された前記メモリカードスロットを起動スロットとして選択することを特徴とする情報処理装置。
- 請求項1に記載された情報処理装置において、前記ブートスロット選択手段は、ライトプロテクト信号を検知した前記メモリカードが装着された前記メモリカードスロットを起動スロットとして選択することを特徴とする情報処理装置。
- 請求項1乃至7のいずれかに記載の情報処理装置において、前記マッピング手段は、前記ブートスロット選択手段で選択された起動スロットに装着されたメモリカードのメモリ空間をCPUメモリ空間のブートベクタを含む空間へマッピングしてCPUメモリ空間を変更することを特徴とする情報処理装置。
- 請求項8に記載の情報処理装置において、前記マッピング手段は、前記起動スロット以外のメモリカードスロットに装着されたメモリカードのメモリ空間をブートベクタを含む空間とは別の空間にマッピングすることを特徴とする情報処理装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375924A JP4036747B2 (ja) | 2002-12-26 | 2002-12-26 | 情報処理装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002375924A JP4036747B2 (ja) | 2002-12-26 | 2002-12-26 | 情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004206499A true JP2004206499A (ja) | 2004-07-22 |
JP4036747B2 JP4036747B2 (ja) | 2008-01-23 |
Family
ID=32813508
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002375924A Expired - Fee Related JP4036747B2 (ja) | 2002-12-26 | 2002-12-26 | 情報処理装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4036747B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006085491A (ja) * | 2004-09-16 | 2006-03-30 | Ricoh Co Ltd | 画像形成装置、その起動方法及び起動プログラム |
KR100677127B1 (ko) | 2004-07-28 | 2007-02-02 | 삼성전자주식회사 | 복합기에서의 메모리카드 자동 스위칭 방법 및 장치 |
JP2008191957A (ja) * | 2007-02-05 | 2008-08-21 | Nec Computertechno Ltd | コンピュータシステムおよびそのファイルシステム自動設定os起動方式 |
CN100440123C (zh) * | 2006-02-06 | 2008-12-03 | 瀚邦科技股份有限公司 | 读写装置及其控制方法 |
JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
JP2013047883A (ja) * | 2011-08-29 | 2013-03-07 | Jvc Kenwood Corp | 情報処理装置及びその起動方法 |
JP2014089497A (ja) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | 情報処理装置 |
-
2002
- 2002-12-26 JP JP2002375924A patent/JP4036747B2/ja not_active Expired - Fee Related
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100677127B1 (ko) | 2004-07-28 | 2007-02-02 | 삼성전자주식회사 | 복합기에서의 메모리카드 자동 스위칭 방법 및 장치 |
JP2006085491A (ja) * | 2004-09-16 | 2006-03-30 | Ricoh Co Ltd | 画像形成装置、その起動方法及び起動プログラム |
CN100440123C (zh) * | 2006-02-06 | 2008-12-03 | 瀚邦科技股份有限公司 | 读写装置及其控制方法 |
JP2008191957A (ja) * | 2007-02-05 | 2008-08-21 | Nec Computertechno Ltd | コンピュータシステムおよびそのファイルシステム自動設定os起動方式 |
JP2012194840A (ja) * | 2011-03-17 | 2012-10-11 | Ricoh Co Ltd | 情報処理装置と画像形成装置 |
JP2013047883A (ja) * | 2011-08-29 | 2013-03-07 | Jvc Kenwood Corp | 情報処理装置及びその起動方法 |
JP2014089497A (ja) * | 2012-10-29 | 2014-05-15 | Mitsubishi Electric Corp | 情報処理装置 |
Also Published As
Publication number | Publication date |
---|---|
JP4036747B2 (ja) | 2008-01-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100990188B1 (ko) | Mmc/sd 기기로부터 호스트 기기를 부팅시키는 방법, mmc/sd 기기로부터 부팅 가능한 호스트 기기 및 호스트 기기가 부팅되는 mmc/sd 기기 방법 | |
US9256744B2 (en) | System-on-chip and booting method thereof | |
JP5270377B2 (ja) | ブリッジサポートを有するプラットフォーム起動 | |
JP6124994B2 (ja) | レガシーos環境から統合拡張可能ファームウェア・インターフェース(uefi)ブート前環境への復元を行うための方法およびシステム、ならびにコンピュータ・プログラム | |
JP3549410B2 (ja) | アクセサリ内資源オフセット機構 | |
WO2004107168A1 (en) | Booting from non-volatile memory | |
JP2006196018A (ja) | Biosをホスト・コンピュータに提供する方法と配置 | |
JP2008134736A (ja) | 電子機器 | |
US20110093675A1 (en) | Method for protecting redundant data | |
KR19980035435A (ko) | 자동감지기능을 갖는 컴퓨터시스템 | |
JP2004133881A (ja) | カード型メモリのインターフェイス回路、その回路を搭載したasic、およびそのasicを搭載した画像形成装置 | |
TW200923784A (en) | Electronic device and method for resuming from suspend-to-ram state thereof | |
JP4036747B2 (ja) | 情報処理装置 | |
JP5622429B2 (ja) | マイクロコンピュータ | |
JP2007140920A (ja) | 画像形成装置 | |
EP1394682A2 (en) | Data transfer control device, program and method of fabricating electronic instrument | |
JP2009080568A (ja) | 情報処理装置 | |
JP2008009494A (ja) | 画像形成装置 | |
JP4073301B2 (ja) | 情報処理装置 | |
JP2000056984A (ja) | メモリ内蔵マイクロコンピュータ及びマイクロコンピュータのリセット方法 | |
JP5823000B2 (ja) | マイクロコンピュータ | |
JP5971022B2 (ja) | 画像形成装置 | |
JP3190735B2 (ja) | メモリチップセレクト切換回路 | |
JP2003323392A (ja) | 記録装置 | |
JP4747898B2 (ja) | 情報処理装置、プロセッサ動作クロック周波数の検証方法及びプロセッサ動作クロック周波数の検証プログラム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050222 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070709 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070731 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070928 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071030 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101109 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111109 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121109 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131109 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |