JP2004202873A - 記録装置 - Google Patents

Abstract

【課題】クロック周波数を分散して不要輻射を低減させるともに、周波数偏差に対して厳しい回路にも使用することが可能なクロック生成回路を組み込んだ記録装置を提供することである。
【解決手段】第１のクロック信号のクロックパルスを遅延させて第２のクロック信号を発生する際に、第２のクロック信号のクロックパルスの第１のクロック信号のクロックパルスに対する遅延時間が一定の許容量内に収まるように遅延の変化を制御する。
【選択図】 図７

Description

【０００１】
【発明の属する技術分野】
本発明は記録装置に関し、特に、例えば、クロック信号の周波数偏差を一定範囲に抑える必要のある制御回路に供給するクロックを生成するクロック生成回路を備えた記録装置に関するものである。
【０００２】
【従来の技術】
近年のマイクロプロセッサの性能向上に代表されるように、電子機器はその製造技術の発達により、目覚しい勢いで回路の微細化と高速化を進めつつある。その結果、各種の電子機器に搭載される論理回路の回路規模は増大し、動作周波数も上がる傾向にある。その回路規模の拡大や動作周波数の上昇は電子機器の性能を向上させる一方、電磁気的な放射雑音を増加させる要因ともなる。
【０００３】
一方、電子機器の放射雑音は各種の公的規制によって上限が定められているため、放射雑音を抑えるための放射雑音対策技術は、電子機器の開発の上でますます重要な要素となりつつある。
【０００４】
近年では、そのような放射雑音対策のためにスペクトル拡散クロックジェネレータ（ＳＳＣＧ：Spread Spectrum Clock Generator）を採用する例が多くなってきている。これはクロック周波数を変動させることにより放射雑音の周波数成分を拡散させるものであり、放射雑音の低減に効果を発揮する（例えば、特許文献１参照）。
【０００５】
【特許文献１】
特開２００１−１１１７４５公報。
【０００６】
【発明が解決しようとしている課題】
しかしながら、非同期シリアルインタフェースのように、送信側と受信側が同じ転送レートでデータを伝達することを前提としたインタフェースを使用する場合、そのインタフェースの制御回路のクロック信号を生成するのにＳＳＣＧを使用すると、ＳＳＣＧの周波数変動によって、データが正常に転送できなくなるという問題が生じる可能性がある。
【０００７】
また、非同期シリアルインタフェースの場合、一度送受信タイミングを合わせると、数ビットの間は再度のタイミング合わせをすることなくデータを転送するため、送受信の転送クロックが一致していないと、後に転送するデータほどタイミングのずれが累積されて転送エラーが発生しやすくなるという問題もある。例えば、スタートビットでタイミングを合わせた後、８ビットのデータを転送するインタフェースの場合、最後の８ビット目で転送エラーが発生する可能性が最も高くなる。
【０００８】
このように、非同期シリアルインタフェースなどの制御回路はクロックの周波数偏差に対する許容範囲が小さくＳＳＣＧを使用できないため、インタフェース制御回路が放射雑音の主要な発生源になるという問題があった。
【０００９】
本発明は上記従来例に鑑みて成されたもので、クロック周波数を分散して不要輻射を低減させるともに、周波数偏差に対して厳しい回路にも使用することが可能なクロック生成回路を組み込んだ記録装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】
上記目的を達成するため本発明の記録装置は以下の構成からなる。
【００１１】
即ち、第１のクロック信号のクロックパルスを遅延させて第２のクロック信号を生成する生成手段と、前記生成手段によって生成される前記第２のクロック信号のクロックパルスの前記第１のクロック信号のクロックパルスに対する遅延時間が一定の許容量内に収まるように前記生成手段による遅延の変化を制御する制御手段と、前記第２のクロック信号に基づいて記録動作を制御する記録制御手段とを有することを特徴とする記録装置を備える。
【００１２】
以上の構成により本発明は、第１のクロック信号のクロックパルスを遅延させて第２のクロック信号を発生する際に、第２のクロック信号のクロックパルスの第１のクロック信号のクロックパルスに対する遅延時間が一定の許容量内に収まるように遅延の変化が制御される。
【００１３】
【発明の実施の形態】
さて以上のような解決手段の構成をさらに詳しく言えば、前記生成手段は、夫々が所定の遅延量をもつ複数の遅延回路を含むことが望ましい。
【００１４】
この場合、前記複数の遅延回路各々は、入力信号に対してほとんど遅延が発生しない第１の信号経路と、その入力信号に対して所定の遅延量を発生させる遅延回路を含む第２の信号経路と、第１或いは第２の信号経路のいずれかを選択する選択回路とを有し、これら複数の遅延回路は直列に接続されていることが望ましい。
【００１５】
そして、前記制御手段は、第１のクロック信号のクロックパルスが入力される度毎に、そのクロックパルスをカウントするカウント回路と、そのカウント回路によるカウント値に応じて、選択回路に対して第１或いは第２の信号経路のいずれかを選択するための選択信号を出力する出力回路とを有することがさらに望ましい。
【００１６】
なお、前記直列に接続される遅延回路の数、前記カウント回路のカウント可能数、及び前記各遅延回路の所定の遅延量は、前記記録制御手段に要求される動作周波数や前記動作周波数の許容誤差を考慮して定められるものである。
【００１７】
以下添付図面を参照して本発明の好適な実施形態について、さらに具体的かつ詳細に説明する。
【００１８】
なお、この明細書において、「記録」（「プリント」という場合もある）とは、文字、図形等有意の情報を形成する場合のみならず、有意無意を問わず、また人間が視覚で知覚し得るように顕在化したものであるか否かを問わず、広く記録媒体上に画像、模様、パターン等を形成する、または媒体の加工を行う場合も表すものとする。
【００１９】
また、「記録媒体」とは、一般的な記録装置で用いられる紙のみならず、広く、布、プラスチック・フィルム、金属板、ガラス、セラミックス、木材、皮革等、インクを受容可能なものも表すものとする。
【００２０】
さらに、「インク」（「液体」と言う場合もある）とは、上記「記録（プリント）」の定義と同様広く解釈されるべきもので、記録媒体上に付与されることによって、画像、模様、パターン等の形成または記録媒体の加工、或いはインクの処理（例えば記録媒体に付与されるインク中の色剤の凝固または不溶化）に供され得る液体を表すものとする。
【００２１】
またさらに、「ノズル」とは、特にことわらない限り吐出口ないしこれに連通する液路およびインク吐出に利用されるエネルギーを発生する素子を総括して言うものとする。
【００２２】
図１は本発明の代表的な実施形態であるインクジェット記録装置１の構成の概要を示す外観斜視図である。
【００２３】
図１に示すように、インクジェット記録装置（以下、記録装置という）は、インクジェット方式に従ってインクを吐出して記録を行なう記録ヘッド３を搭載したキャリッジ２にキャリッジモータＭ１によって発生する駆動力を伝達機構４より伝え、キャリッジ２を矢印Ａ方向に往復移動させるとともに、例えば、記録紙などの記録媒体Ｐを給紙機構（ＡＳＦ）５を介して給紙し、記録位置まで搬送し、その記録位置において記録ヘッド３から記録媒体Ｐにインクを吐出することで記録を行なう。
【００２４】
また、記録ヘッド３の状態を良好に維持するためにキャリッジ２を回復装置１０の位置まで移動させ、間欠的に記録ヘッド３の吐出回復処理を行う。
【００２５】
記録装置１のキャリッジ２には記録ヘッド３を搭載するのみならず、記録ヘッド３に供給するインクを貯留するインクカートリッジ６を装着する。インクカートリッジ６はキャリッジ２に対して着脱自在になっている。
【００２６】
図１に示した記録装置１はカラー記録が可能であり、そのためにキャリッジ２にはマゼンタ（Ｍ）、シアン（Ｃ）、イエロ（Ｙ）、ブラック（Ｋ）のインクを夫々、収容した４つのインクカートリッジを搭載している。これら４つのインクカートリッジは夫々独立に着脱可能である。
【００２７】
さて、キャリッジ２と記録ヘッド３とは、両部材の接合面が適正に接触されて所要の電気的接続を達成維持できるようになっている。記録ヘッド３は、記録信号に応じてエネルギーを印加することにより、複数の吐出口からインクを選択的に吐出して記録する。特に、この実施形態の記録ヘッド３は、熱エネルギーを利用してインクを吐出するインクジェット方式を採用し、熱エネルギーを発生するために電気熱変換体を備え、その電気熱変換体に印加される電気エネルギーが熱エネルギーへと変換され、その熱エネルギーをインクに与えることにより生じる膜沸騰による気泡の成長、収縮によって生じる圧力変化を利用して、吐出口よりインクを吐出させる。この電気熱変換体は各吐出口のそれぞれに対応して設けられ、記録信号に応じて対応する電気熱変換体にパルス電圧を印加することによって対応する吐出口からインクを吐出する。
【００２８】
図１に示されているように、キャリッジ２はキャリッジモータＭ１の駆動力を伝達する伝達機構４の駆動ベルト７の一部に連結されており、ガイドシャフト１３に沿って矢印Ａ方向に摺動自在に案内支持されるようになっている。従って、キャリッジ２は、キャリッジモータＭ１の正転及び逆転によってガイドシャフト１３に沿って往復移動する。また、キャリッジ２の移動方向（矢印Ａ方向）に沿ってキャリッジ２の絶対位置を示すためのスケール８が備えられている。この実施形態では、スケール８は透明なＰＥＴフィルムに必要なピッチで黒色のバーを印刷したものを用いており、その一方はシャーシ９に固着され、他方は板バネ（不図示）で支持されている。
【００２９】
また、記録装置１には、記録ヘッド３の吐出口（不図示）が形成された吐出口面に対向してプラテン（不図示）が設けられており、キャリッジモータＭ１の駆動力によって記録ヘッド３を搭載したキャリッジ２が往復移動されると同時に、記録ヘッド３に記録信号を与えてインクを吐出することによって、プラテン上に搬送された記録媒体Ｐの全幅にわたって記録が行われる。
【００３０】
さらに、図１において、１４は記録媒体Ｐを搬送するために搬送モータＭ２によって駆動される搬送ローラ、１５はバネ（不図示）により記録媒体Ｐを搬送ローラ１４に当接するピンチローラ、１６はピンチローラ１５を回転自在に支持するピンチローラホルダ、１７は搬送ローラ１４の一端に固着された搬送ローラギアである。そして、搬送ローラギア１７に中間ギア（不図示）を介して伝達された搬送モータＭ２の回転により、搬送ローラ１４が駆動される。
【００３１】
またさらに、２０は記録ヘッド３によって画像が形成された記録媒体Ｐを記録装置外ヘ排出するための排出ローラであり、搬送モータＭ２の回転が伝達されることで駆動されるようになっている。なお、排出ローラ２０は記録媒体Ｐをバネ（不図示）により圧接する拍車ローラ（不図示）により当接する。２２は拍車ローラを回転自在に支持する拍車ホルダである。
【００３２】
またさらに、記録装置１には、図１に示されているように、記録ヘッド３を搭載するキャリッジ２の記録動作のための往復運動の範囲外（記録領域外）の所望位置（例えば、ホームポジションに対応する位置）に、記録ヘッド３の吐出不良を回復するための回復装置１０が配設されている。
【００３３】
回復装置１０は、記録ヘッド３の吐出口面をキャッピングするキャッピング機構１１と記録ヘッド３の吐出口面をクリーニングするワイピング機構１２を備えており、キャッピング機構１１による吐出口面のキャッピングに連動して回復装置内の吸引手段（吸引ポンプ等）により吐出口からインクを強制的に排出させ、それによって、記録ヘッド３のインク流路内の粘度の増したインクや気泡等を除去するなどの吐出回復処理を行う。
【００３４】
また、非記録動作時等には、記録ヘッド３の吐出口面をキャッピング機構１１によるキャッピングすることによって、記録ヘッド３を保護するとともにインクの蒸発や乾燥を防止することができる。一方、ワイピング機構１２はキャッピング機構１１の近傍に配され、記録ヘッド３の吐出口面に付着したインク液滴を拭き取るようになっている。
【００３５】
これらキャッピング機構１１及びワイピング機構１２により、記録ヘッド３のインク吐出状態を正常に保つことが可能となっている。
【００３６】
図２は図１に示した記録装置の制御構成を示すブロック図である。
【００３７】
図２において、１０１はＡＳＩＣ、１０２はＲＯＭ、１０３はシリアルインタフェース（Ｉ／Ｆ）、４はＲＡＭ、３は記録ヘッド、Ｍ１はキャリッジモータ、７０は搬送（ＬＦ）モータ、８０は給紙（ＡＳＦ）モータ、９は回復（ＰＧ）モータである。
【００３８】
図２に示されているように、ＡＳＩＣ１０１はクロック回路（ＣＬＫ）１１１、ＣＰＵ１１２、プリンタ制御回路（ＰＣＣ）１１３を内蔵しており、クロック回路１１１はＣＰＵ１１２とプリンタ制御回路１１３とにクロック信号を供給する。
【００３９】
ＣＰＵ１１２は記録装置全体を制御するために用いられ、プログラムを実行するプロセッサ部の他にタイマ機能や入出力ポート等を内蔵する。プリンタ制御回路１１３はＡＳＩＣ１０１の内部バス１１４を通じてＣＰＵ１１２に接続され、ＣＰＵ１１２からの指示に基づいてシリアルインタフェース（Ｉ／Ｆ）１０３、ＲＡＭ１０４、記録ヘッド３、キャリッジモータＭ１、搬送（ＬＦ）モータ７０、給紙（ＡＳＦ）モータ８０、回復（ＰＧ）モータ９０を制御する。
【００４０】
ＲＯＭ１０２はＣＰＵ１１２が実行するプログラムや制御に必要な各種データを内蔵する。シリアルインタフェース（Ｉ／Ｆ）１０３は記録データを供給するホストシステム（不図示）に接続され、記録データやコマンドを受信する。ＲＡＭ１０４は受信データや画像データ等の格納に使用される。記録ヘッド３は図１を参照して説明したように４色のインクを吐出するノズルが配列されたインクジェット記録ヘッドであり、プリンタ制御回路１１３によって制御される。
【００４１】
また、キャリッジモータＭ１はキャリッジ（ＣＲ）モータドライバ６１を介してプリンタ制御回路１１３によって制御され、キャリッジ２を主走査方向（図１の矢印Ａの方向）に走査する。搬送（ＬＦ）モータ７０はＬＦモータドライバ７１を介してプリンタ制御回路１１３によって制御され、記録媒体Ｐを副走査方向（図１の矢印Ａとは直角の方向）に搬送する。
【００４２】
さらに、給紙（ＡＳＦ）モータ８０はＡＳＦモータドライバ８１を介してプリンタ制御回路１１３によって制御され、給紙機構（ＡＳＦ）５から記録媒体Ｐを給紙する。回復（ＰＧ）モータ９０もまたＰＧモータドライバ９１を介してプリンタ制御回路１１３によって制御され、記録ヘッド３のクリーニング動作やインクの吸引動作の実行を制御する。
【００４３】
図３はＡＳＩＣ１０１のクロック系の構成を示すブロック図である。
【００４４】
図３において、１２１は発振回路、１２２はインタフェース用クロックジェネレータ（ＩＦＣＧ）、１２３はＳＳＣＧ、１３１は発振子、１４１はインタフェース制御回路（ＩＦＣ）である。
【００４５】
図３に示されているように、クロック回路１１１は発振回路１２１、クロックジェネレータ１２２、ＳＳＣＧ１２３を内蔵する。発振回路１２１は発振子１３１に接続され、この実施形態では４８ＭＨｚのクロック信号（ＣＬＫ１）を生成し、そのクロック信号（ＣＬＫ１）をクロックジェネレータ１２２とＳＳＣＧ１２３とに出力する。
【００４６】
クロックジェネレータ１２２はクロック信号（ＣＬＫ１）の供給を受けて、インタフェース用のクロック信号（ＩＦＣＬＫ）を出力する。一方、ＳＳＣＧ１２３はクロック信号（ＣＬＫ１）の供給を受けて、４８ＭＨｚに対して最大−３％までスペクトル拡散したクロック信号（ＳＳＣＬＫ）を出力する。
【００４７】
クロック信号（ＩＦＣＬＫ）はインタフェース制御回路１４１に入力され、別のクロック信号（ＳＳＣＬＫ）はプリンタ制御回路１１３中のインタフェース制御回路１４１以外の回路とＣＰＵ１１２に入力される。クロック信号（ＳＳＣＬＫ）は上述のようにＳＳＣＧ２３によってスペクトル拡散しているため、クロック信号（ＳＳＣＬＫ）を用いる回路ブロックで生じる放射雑音はその周波数が分散されノイズレベルを低下させることができる。インタフェース制御回路１４１はクロック信号（ＩＦＣＬＫ）を用いて動作し、シリアルインタフェース（Ｉ／Ｆ）１０３を制御する。
【００４８】
図４はクロックジェネレータ１２２の回路構成を示すブロック図である。
【００４９】
図４において、１５１〜１５４は遅延制御回路、１５５はカウンタである。発振回路１２１から入力されたクロック信号（ＣＬＫ１）は、４段の遅延制御回路１５１〜１５４を経由した後にクロック信号（ＩＦＣＬＫ）として出力される。カウンタ１５５が出力する選択信号Ｓ１〜Ｓ４によって、各遅延制御回路１５１〜１５４の遅延量が制御される。
【００５０】
図５は遅延制御回路１５１〜１５４の構成を示す回路図である。
【００５１】
図５において、２０１は遅延素子、２０２は選択回路である。遅延素子２０１は入力信号（ＩＮ）を約１nsec遅延させる。選択回路２０２は選択信号（ＳＥＬ）がローレベル（“Ｌｏｗ”）のときは入力信号（ＩＮ）を出力信号（ＯＵＴ）としてそのまま出力し、選択信号（ＳＥＬ）がハイレベル（“Ｈｉｇｈ”）のときは遅延素子２０１を経由した信号を出力信号（ＯＵＴ）として出力する。なお、選択回路２０２自身の遅延量は０．１nsec程度である。
【００５２】
図６はカウンタ１５５の構成を示す回路図である。
【００５３】
図６が示すように、カウンタ１５５は４個のＤ型フリップフロップ３０１〜３０４で構成されたジョンソンカウンタである。リセット信号（ＲＥＳＸ）がローレベル（“Ｌｏｗ”）のときは、Ｄ型フリップフロップ３０１〜３０４はリセットされ、出力信号（Ｏ１〜Ｏ４）は全てローレベル（“Ｌｏｗ”）になる。リセット信号（ＲＥＳＸ）がハイレベル（“Ｈｉｇｈ”）のときは、カウンタ１５５はクロック信号（ＣＬＫ）の立ち下がりでカウント動作を行う。
【００５４】
次に、以上の構成のクロックジェネレータ１２２の動作について説明する。
【００５５】
図７はクロックジェネレータ１２２の動作を説明するタイミングチャートである。
【００５６】
まず、タイミングＴ１では、リセット信号（ＲＥＳＸ）がローレベルなので、カウンタ１０５はリセット状態にあり、４つの選択信号（Ｓ１〜Ｓ４）は全てローレベルである。そのため、遅延制御回路１５１〜１５４は全て、遅延素子２０１を経由しない方の信号経路を選択し、各遅延制御回路での信号遅延時間は選択回路２０２の遅延時間０．１nsecのみとなる。従って、クロック信号（ＣＬＫ１）の立ち上がりからクロック信号（ＩＦＣＬＫ）の立ち上がりまでの遅延時間は、遅延制御回路４段分で０．４nsecとなる。
【００５７】
次に、リセット信号（ＲＥＳＸ）がハイレベルになると、カウンタ１５５はカウント動作が可能となり、クロック信号（ＣＬＫ１）の最初の立ち下がりで選択信号（Ｓ１）はハイレベルになる。これに応じて、遅延制御回路１０１は遅延素子２０１を経由する方の信号経路を選択するので、信号遅延時間が１nsec増加する。このためタイミングＴ２におけるクロック信号（ＣＬＫ１）の立ち上がりからクロック信号（ＩＦＣＬＫ）の立ち上がりまでの遅延時間は１．４nsecとなる。
【００５８】
以後タイミングＴ５まで、カウンタ１５５のカウント動作に伴って信号遅延時間が順次増加し、タイミングＴ５におけるクロック信号（ＣＬＫ１）の立ち上がりからクロック信号（ＩＦＣＬＫ）の立ち上がりまでの遅延時間は４．４ｎｓとなる（全ての選択信号がハイレベルであり、遅延時間が最大になる）。その後は、ハイレベルの選択信号の数が減少していくので、クロック信号（ＣＬＫ１）の入力毎に信号遅延時間が減少し、タイミングＴ９におけるクロック信号（ＣＬＫ１）の立ち上がりからクロック信号（ＩＦＣＬＫ）の立ち上がりまでの遅延時間は０．４nsecに戻る。
【００５９】
以後同様の動作を繰り返す。
【００６０】
従って以上説明した実施形態に従えば、クロックジェネレータ１２２が生成するクロック信号（ＩＦＣＬＫ）は、遅延素子の機能により１クロックあたり１nsecのジッタが発生し、クロック周波数が分散されることになる。そのため、このクロック信号（ＩＦＣＬＫ）で動作する回路ブロックにおいては、その動作に伴って放射される雑音の周波数が分散されるので、放射ノイズレベルが低減されることになる。
【００６１】
一方、このクロック信号（ＩＦＣＬＫ）は、元のクロック信号（ＣＬＫ１）に対する遅延時間の最大値と最小値の差は４nsecに抑えられ、長期間のカウント動作に対しても元のクロックに対するずれが累積されることはない。そのため非同期シリアルインタフェースのように、周波数偏差に対して厳しい回路にも使用することができる。
【００６２】
なお、以上説明した実施形態では、遅延制御回路当たりの遅延量を１nsecとし、遅延制御回路の段数を４としたが本発明はこれによって限定されるものではない。同様に、以上説明したカウンタの回路構成やサイズによって本発明が限定されるものではない。これらは、クロック生成回路を組み込んで使用する制御回路の動作周波数やクロックの許容偏差に応じて適切な構成とすることができることは言うまでもない。
【００６３】
また、以上説明した実施形態ではクロック生成回路をインクジェット記録装置に適用した例を示したが、このようなクロック生成回路をインクジェット記録装置以外の電子機器、例えば、電子写真方式のプリンタ、スキャナ、パーソナルコンピュータ、ファクシミリ、複写機などの制御回路に適用することもできる。
【００６４】
さらに、以上の実施形態において、記録ヘッドから吐出される液滴はインクであるとして説明し、さらにインクタンクに収容される液体はインクであるとして説明したが、その収容物はインクに限定されるものではない。例えば、記録画像の定着性や耐水性を高めたり、その画像品質を高めたりするために記録媒体に対して吐出される処理液のようなものがインクタンクに収容されていても良い。
【００６５】
以上の実施形態は、特にインクジェット記録方式の中でも、インク吐出を行わせるために利用されるエネルギーとして熱エネルギーを発生する手段（例えば電気熱変換体やレーザ光等）を備え、前記熱エネルギーによりインクの状態変化を生起させる方式を用いることにより記録の高密度化、高精細化が達成できる。
【００６６】
その代表的な構成や原理については、例えば、米国特許第４７２３１２９号明細書、同第４７４０７９６号明細書に開示されている基本的な原理を用いて行うものが好ましい。この方式はいわゆるオンデマンド型、コンティニュアス型のいずれにも適用可能であるが、特に、オンデマンド型の場合には、液体（インク）が保持されているシートや液路に対応して配置されている電気熱変換体に、記録情報に対応していて核沸騰を越える急速な温度上昇を与える少なくとも１つの駆動信号を印加することによって、電気熱変換体に熱エネルギーを発生せしめ、記録ヘッドの熱作用面に膜沸騰を生じさせて、結果的にこの駆動信号に１対１で対応した液体（インク）内の気泡を形成できるので有効である。この気泡の成長、収縮により吐出用開口を介して液体（インク）を吐出させて、少なくとも１つの滴を形成する。この駆動信号をパルス形状とすると、即時適切に気泡の成長収縮が行われるので、特に応答性に優れた液体（インク）の吐出が達成でき、より好ましい。
【００６７】
このパルス形状の駆動信号としては、米国特許第４４６３３５９号明細書、同第４３４５２６２号明細書に記載されているようなものが適している。なお、上記熱作用面の温度上昇率に関する発明の米国特許第４３１３１２４号明細書に記載されている条件を採用すると、さらに優れた記録を行うことができる。
【００６８】
また、以上の実施形態は記録ヘッドを走査して記録を行なうシリアルタイプの記録装置であったが、記録媒体の幅に対応した長さを有する記録ヘッドを用いたフルラインタイプの記録装置であっても良い。フルラインタイプの記録ヘッドとしては、上述した明細書に開示されているような複数記録ヘッドの組み合わせによってその長さを満たす構成や、一体的に形成された１個の記録ヘッドとしての構成のいずれでもよい。
【００６９】
加えて、上記の実施形態で説明した記録ヘッド自体に一体的にインクタンクが設けられたカートリッジタイプの記録ヘッドのみならず、装置本体に装着されることで、装置本体との電気的な接続や装置本体からのインクの供給が可能になる交換自在のチップタイプの記録ヘッドを用いてもよい。
【００７０】
また、以上説明した記録装置の構成に、記録ヘッドに対する回復手段、予備的な手段等を付加することは記録動作を一層安定にできるので好ましいものである。これらを具体的に挙げれば、記録ヘッドに対してのキャッピング手段、クリーニング手段、加圧あるいは吸引手段、電気熱変換体あるいはこれとは別の加熱素子あるいはこれらの組み合わせによる予備加熱手段などがある。また、記録とは別の吐出を行う予備吐出モードを備えることも安定した記録を行うために有効である。
【００７１】
さらに、記録装置の記録モードとしては黒色等の主流色のみの記録モードだけではなく、記録ヘッドを一体的に構成するか複数個の組み合わせによってでも良いが、異なる色の複色カラー、または混色によるフルカラーの少なくとも１つを備えた装置とすることもできる。
【００７２】
以上説明した実施の形態においては、インクが液体であることを前提として説明しているが、室温やそれ以下で固化するインクであっても、室温で軟化もしくは液化するものを用いても良く、あるいはインクジェット方式ではインク自体を３０°Ｃ以上７０°Ｃ以下の範囲内で温度調整を行ってインクの粘性を安定吐出範囲にあるように温度制御するものが一般的であるから、使用記録信号付与時にインクが液状をなすものであればよい。
【００７３】
さらに加えて、本発明に係る記録装置の形態としては、コンピュータ等の情報処理機器の画像出力端末として一体または別体に設けられるものの他、リーダ等と組み合わせた複写装置、さらには送受信機能を有するファクシミリ装置の形態を取るものであっても良い。
【００７４】
【発明の効果】
従って以上説明した本発明によれば、第１のクロック信号のクロックパルスを遅延させて第２のクロック信号を発生する際に、第２のクロック信号のクロックパルスの第１のクロック信号のクロックパルスに対する遅延時間が一定の許容量内に収まるように遅延の変化を制御することができるという効果がある。
【００７５】
このように本発明では、クロックのジッタを意図的に変化させてクロック周波数を分散しているので、放射雑音のレベルが低減するともに、第１のクロックに対して出力された第２のクロック信号の位相差も一定範囲に抑えられるので、例えば、周波数偏差に対して厳しい要求をもつ、例えば、記録装置などの電子機器にも応用することが可能となる。
【図面の簡単な説明】
【図１】本発明の代表的な実施形態であるインクジェット記録装置の構成の概要を示す外観斜視図である。
【図２】図１に示した記録装置の制御構成を示すブロック図である。
【図３】クロック系の構成を示すブロック図である。
【図４】クロックジェネレータの回路構成を示すブロック図である。
【図５】遅延制御回路の構成を示す回路図である。
【図６】カウンタの構成を示す回路図である。
【図７】クロックジェネレータの動作を示すタイミングチャートである。
【符号の説明】
１０１ ＡＳＩＣ
１１１ クロック回路
１１２ ＣＰＵ
１１３ プリンタ制御回路
１２１ 発振回路
１２２ クロックジェネレータ
１２３ ＳＳＣＧ
１３１ 発振子
１４１ インタフェース制御回路

Claims (1)

1. 第１のクロック信号のクロックパルスを遅延させて第２のクロック信号を生成する生成手段と、
   前記生成手段によって生成される前記第２のクロック信号のクロックパルスの前記第１のクロック信号のクロックパルスに対する遅延時間が一定の許容量内に収まるように前記生成手段による遅延の変化を制御する制御手段と、
   前記第２のクロック信号に基づいて記録動作を制御する記録制御手段とを有することを特徴とする記録装置。

Images