JP2004192666A - ノイズ低減装置及びノイズ低減方法 - Google Patents
ノイズ低減装置及びノイズ低減方法 Download PDFInfo
- Publication number
- JP2004192666A JP2004192666A JP2002355860A JP2002355860A JP2004192666A JP 2004192666 A JP2004192666 A JP 2004192666A JP 2002355860 A JP2002355860 A JP 2002355860A JP 2002355860 A JP2002355860 A JP 2002355860A JP 2004192666 A JP2004192666 A JP 2004192666A
- Authority
- JP
- Japan
- Prior art keywords
- noise
- signal
- pseudo
- data
- adaptive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Signal Processing Not Specific To The Method Of Recording And Reproducing (AREA)
Abstract
【課題】本発明は、簡易な構成で周期性ノイズを一段と効果的に低減できるようにする。
【解決手段】本発明は、周期性ノイズNと周期的に相関性の高い参照入力信号Xを必要とすることなく巡回型自走式カウンタ42によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズNの特性に近い擬似ノイズ信号Ykを生成し、当該擬似ノイズ信号Ykを主要入力信号S2から減算することにより、参照入力信号Xを必要としない簡易な構成でかつ容易に主要入力信号S2から周期性ノイズNだけを一段と効果的に低減することができる。
【選択図】 図1
【解決手段】本発明は、周期性ノイズNと周期的に相関性の高い参照入力信号Xを必要とすることなく巡回型自走式カウンタ42によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズNの特性に近い擬似ノイズ信号Ykを生成し、当該擬似ノイズ信号Ykを主要入力信号S2から減算することにより、参照入力信号Xを必要としない簡易な構成でかつ容易に主要入力信号S2から周期性ノイズNだけを一段と効果的に低減することができる。
【選択図】 図1
Description
【0001】
【発明の属する技術分野】
本発明はノイズ低減装置及びノイズ低減方法に関し、例えば回転ドラムを回転駆動したときに周期性ノイズを発生するディジタルビデオカメラに適用して好適なものである。
【0002】
【従来の技術】
従来、ディジタルビデオカメラに内蔵されている回転ドラムモータを回転駆動する際に発生する周期性ノイズを当該ディジタルビデオカメラの主要入力信号からキャンセルするものとして同期式適応フィルタ(例えば、特許文献1及び特許文献2参照)を用いた適応ノイズ低減装置がある。
【0003】
ここで、一般的な適応ノイズ低減装置の概念について説明する。例えば図8に示すように、適応ノイズ低減装置1では、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0004】
また適応ノイズ低減装置1は、周期性ノイズNの周期と極めて相関性の高い参照入力信号Xを端子6から入力するようになされており、当該参照入力信号XをLMS(Least Mean Square)適応フィルタ回路部10の適応フィルタ7及びLMS演算回路8に入力する。
【0005】
ここで参照入力信号Xとは、ディジタルビデオカメラに内蔵されている回転ドラムモータが例えば9000[rpm]で回転する場合に、基底周波数150[Hz]で発生する電磁音やテープ叩き音等の周期性ノイズ(メカニカルノイズ)Nの周期が既知であることを前提として生成された信号である。
【0006】
LMS適応フィルタ回路部10のLMS演算回路8は、適応フィルタ7の適応フィルタ係数WをLMSアルゴリズムに従って適宜更新することにより当該適応フィルタ7で周期性ノイズNの周波数特性に近い擬似ノイズ信号Yを生成させ、これを適応フィルタ出力として加算器5の−端子へ出力する。
【0007】
加算器5は、次式
【0008】
【数2】
【0009】
に示すように、周期性ノイズNの混入した主要入力信号S2から擬似ノイズ信号Yを減算することにより当該周期性ノイズNを除去し、当該主要入力信号S1の推定値である主要入力信号S3を出力すると共に、当該主要入力信号S3をステップゲイン回路9へ送出する。
【0010】
ステップゲイン回路9は、主要入力信号S3に残留するエラー信号成分に対してゲインコントロール処理を行い、その結果得られる残差信号EをLMS適応フィルタ回路部10のLMS演算回路8へ帰還させるようになされている。
【0011】
ここで、ステップゲイン回路9によりエラー信号成分をゲインコントロールする際のステップゲインはステップサイズとも呼ばれ、LMSアルゴリズムにおける収束スピードを決定するパラメータとしての係数μである。
【0012】
適応ノイズ低減装置1では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【0013】
LMS演算回路8は、LMSアルゴリズムに従い残差信号Eと参照入力信号Xとに基づいて適応フィルタ7の適応フィルタ係数Wを適宜更新することによって残差信号Eのエラー信号成分が最小となるような帰還ループを構築するようになされている。
【0014】
次に、LMS適応フィルタ回路部10について説明する。図8との対応部分に同一符号を付して示す図9において、LMS適応フィルタ回路部10は適応フィルタ7とLMS演算回路8とによって構成されている。
【0015】
適応フィルタ7は、FIR(Finite Impulse Response)フィルタで構成されており、それぞれのタップにある適応フィルタ係数W0〜WmをLMSアルゴリズムに従って適応的に更新していくようになされている。
【0016】
ここでは、適応フィルタ7として(m+1)タップのFIRフィルタを示しており、単位サンプリング時間当りの遅延を行う遅延素子111〜11mと、適応フィルタ係数乗算用の乗算器120〜12mと、当該乗算器120〜12mの出力を累積加算するための加算器13とによって構成されている。
【0017】
適応フィルタ7は、乗算器120〜12mからの出力を次式
【0018】
【数3】
【0019】
で示すように加算器13で全て累積加算し、その累積加算結果のフィルタ出力を擬似ノイズ信号Yとして加算器5の−端子へ出力するようになされている。
【0020】
つまり、擬似ノイズ信号Yは単位サンプリング時間における適応フィルタ係数Wj(j=0〜m)と、参照入力信号Xi(i=0〜m)との(m+1)タップの畳み込み演算によって求められるが、ここでは参照入力信号Xiとしてインパルス(単位サンプリング時間幅で振幅「1」のパルス信号)が入力される。
【0021】
LMS演算回路8は、参照入力信号Xと残差信号Eとに基づいて、次式
【0022】
【数4】
【0023】
に従ってそれぞれの適応フィルタ係数W0〜Wmを単位サンプリング時間毎に更新していくようになされている。
【0024】
この(4)式において、それぞれの小文字kはサンプリング時間の経過を表しており、kサンプリング目のWkが現在の適応フィルタ係数だとすれば、Wk−1は1周期前におけるk−1サンプリング目(1サンプリング過去)の適応フィルタ係数を表している。
【0025】
また係数μは、上述のステップゲイン回路9によるステップゲインであり、Ek−1及びXk−1については1サンプリング過去の残差信号と参照入力信号を表している。
【0026】
このようにLMS演算回路8は、残差信号Eに含まれている参照入力信号Xと相関性の高いエラー信号成分を常に最小にするべく上述の(4)式に従って適応フィルタ7における適応フィルタ係数Wkを単位サンプリング時間毎に逐次演算して更新することにより、主要入力信号S3に残留するエラー信号成分を最小にし得るようになされている。
【0027】
続いて、従来の適応ノイズ低減装置の具体的な構成について説明する。図8との対応部分に同一符号を付して示す図10に示すように、適応ノイズ低減装置20は、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0028】
また適応ノイズ低減装置20は、適応信号処理回路21から供給される擬似ノイズ信号Ykを加算器5の−端子に入力し、主要入力信号S2から当該擬似ノイズ信号Ykを減算することにより主要入力信号S3を出力すると共に、ステップゲイン回路9を介して当該主要入力信号S3の残差信号Ekにステップゲインの係数μの2倍である2μを乗算することにより得た2μEkを適応信号処理回路21にフィードバックする。
【0029】
なお適応ノイズ低減装置20は、周期性ノイズNの周期と相関性の高い参照入力信号Xを端子29から適応信号処理回路21に入力すると共に、端子30から主要入力信号S1及び周期性ノイズNのサンプリング周波数と一致したサンプリングクロックSCLKを適応信号処理回路21に入力するようになされている。
【0030】
適応信号処理回路21は、適応フィルタ7と同様のLMSアルゴリズムを用いて、アキュムレータ26により上述の(4)式に従って適応フィルタ係数Wkの更新を行うようになされており、その処理は端子30から入力されるサンプリングクロックSCLKに同期して実行するようになされている。
【0031】
実際上、適応信号処理回路21は、端子30からのサンプリングクロックSCLKと、端子29からの参照入力信号Xとをサンプルカウンタ22に入力し、当該サンプルカウンタ22によりドラム回転周期(参照入力信号Xが入力される間隔)をサンプリングクロックSCLKでカウントすることにより得られたカウント値をタイミング発生回路24へ送出する。
【0032】
タイミング発生回路24は、サンプルカウンタ22から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔(すなわち周期性ノイズNの発生周期と一致した)のタイミングパルスを生成し、これをリードアドレス生成回路23及びライトアドレス生成回路25へ送出する。
【0033】
リードアドレス生成回路23は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するXkアドレスを順に生成し、これを例えばSRAM(Static Random Access Memory)で構成されるアキュムレータ26のリードアドレスXkとして供給する。
【0034】
ライトアドレス生成回路25は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するXk-1アドレスを順に生成し、これをSRAMで構成されるアキュムレータ26のライトアドレスとXk-1して供給する。
【0035】
アキュムレータ26は、最大M+1ワード(M+1タップ)の所定ビット長のレジスタを有し、この実施例においてタップ数「M+1」はドラム1回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム1回転周期内の所定タイミングでリードアドレスXkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Wkを出力し、若しくは適応フィルタ係数Wk-1をライトアドレスXk-1に従って指定されたアドレスのレジスタに書き込むようになされている。
【0036】
また加算器28の一方の端子には、ステップゲイン回路9により残差信号Ekにステップゲインの係数μの2倍である2μを乗算した2μEkが入力され、加算器28の他方の端子にはアキュムレータ26のリードアドレスXkに従って読み出された適応フィルタ係数Wkが入力され、両者を加算した加算結果が単位サンプリング時間遅延回路27を介して単位サンプリング時間遅延された適応フィルタ係数Wk-1としてアキュムレータ26のライトアドレスXk-1に従って書き込まれる。また同様に、アキュムレータ26からは、リードアドレスXkに従って、先程ライトアドレスXk-1で指定されたアドレスに書き込んだときの1周期前の擬似ノイズ信号Ykが読み出される。
【0037】
これにより適応ノイズ低減装置20は、残差信号Ekに含まれ、参照入力信号Xと相関性の高いノイズ信号成分を常に最小にするべく、単位サンプリング時間毎に上述の(4)式で適応フィルタ係数Wkを順次更新して読み出すことにより得た擬似ノイズ信号Ykを加算器5に出力することにより、常にノイズ信号成分が最小に低減された主要入力信号S3を出力し得るようになされている。
【0038】
ここで適応信号処理回路21は、周期性ノイズNを効果的に除去するために、周期性ノイズNの周期に同期した参照入力信号Xを用いた同期式適応フィルタを使用しており、アキュムレータ26のレジスタ数であるM+1(以下、これをLとする)は端子30から入力されるサンプリングクロックのサンプリング周波数をF、端子29から入力される参照入力信号Xの周期をTとすれば、レジスタ数Lは、上述の(1)式で表される。
【0039】
従って適応ノイズ低減装置20は、周期性ノイズNの周期と相関性の高い参照入力信号Xを端子29から入力することにより、適応信号処理回路21によって当該周期性ノイズNの特性に近い擬似ノイズ信号Ykを生成することができ、当該擬似ノイズ信号Ykを用いてドラム1回転の基底周波数(例えば150[Hz])の整数倍に相当する周期性ノイズN(高調波ノイズ)を全て除去し得るようになされている。
【0040】
なお、適応ノイズ低減装置20の適応信号処理回路21は、LMS適応フィルタ回路部10の適応フィルタ7(図9)を実現するための回路の一例であり、除去すべきターゲットの周期性ノイズNに相関性が高く端子29から入力する参照入力信号Xは単位サンプリング時間幅で振幅「1」のインパルスであるため、サンプリングクロックSCLK毎にX0〜Xmへと順番に伝搬し、m+1サンプリングでAdr(M)Regのレジスタまで到達する。
【0041】
従って適応フィルタ出力である擬似ノイズ信号Ykとしては、インパルスが伝搬したタップの適応フィルタ係数W0〜Wmが順番に出力される(インパルスが伝搬していないタップでは振幅「0」となって適応フィルタ係数W0〜Wmは出力されない)。というのも、参照入力信号Xが単位サンプリング時間幅で振幅「1」のインパルスであるため、「1」に適応フィルタ係数を乗算した結果も当該適応フィルタ係数W0〜Wmそのものになるからである。
【0042】
このような動作は、アキュムレータ26におけるAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数W0〜Wmを書き込んでおき、これを順番に読み出すことによって実現される。
【0043】
このとき適応フィルタ係数W0〜Wmの更新は、上述の(4)式と同様に、アキュムレータ26による適応フィルタ係数Wkを、単位サンプリング時間毎に1周期前の適応フィルタ係数Wk-1と、残差信号Ek-1と参照入力信号Xk-1とに基づいて演算することにより順番に書き込む。
【0044】
ところで、このときの参照入力信号Xk-1はインパルスであるため、「1」に置き換えることで無視して簡略化すると共に、適応フィルタ係数Wk-1については単位サンプリング時間遅延回路27を介して単位サンプリング時間遅延させて生成し、演算を行っている。
【0045】
このように適応ノイズ低減装置20は、アキュムレータ26に適応フィルタ7(図8及び図9)のタップ数分のレジスタを用意し、(4)式に従ってドラム回転周期に合わせて単位サンプリング時間毎に0〜MまでのリードアドレスXk/ライトアドレスXk-1を順番に生成することにより適応フィルタ7(図9)と等価な動作を実現させている。
【0046】
【特許文献1】
特開平11-176113号公報(第7頁〜第8頁、図2)
【特許文献2】
特開平10-79588号公報(第4頁〜第6頁、図1及び図2)
【0047】
【発明が解決しようとする課題】
次に、このような従来の適応ノイズ低減装置20による適応信号処理の問題点であるビートノイズの発生メカニズムについて図11〜図13を用いて説明する。
【0048】
ここで図11及び図12は、アキュムレータ26内におけるAdr(0)Reg〜Adr(M)Regの各レジスタのデータを各ドラム回転周期毎に読み出す際のアドレスパターンのデータ配列を示しており、それぞれ読み出されるデータは所定ビット長を持つ適応フィルタ係数W0〜Wmである。
【0049】
図11で示されたアドレスパターンのデータ配列は、図13におけるドラム回転周波数とサンプリングクロックSCLKとの関係で示されるモードD(ドラム回転周波数150[Hz]、サンプリング周波数48[KHz])が選択された場合の一例であって、このときドラム1回転中のサンプリング数は48[KHz]/150[Hz]=320となる。
【0050】
従って、アキュムレータ26内に必要とするアドレス数(タップ数)はAdr(0)Reg〜Adr(319)Regの計320個となり、ドラム回転周期1〜ドラム回転周期4以降のいずれにおいても変わることはない。
【0051】
図11のアドレスパターンによるデータ配列の例では、図中左上から右下へ向かって時間が流れ、サンプルカウンタ22(図10)によってドラム回転周期をサンプリングクロックSCLKでカウントし、そのカウント値に従ってドラム回転周期毎にAdr(0)Data〜Adr(319)Dataまでアドレス生成された時のデータ列が示されている。
【0052】
この場合、周期性ノイズNが発生する各ドラム回転周期に対して、アキュムレータ26によってAdr(0)Reg〜Adr(319)Regの計320個の各レジスタからAdr(0)Data〜Adr(319)Dataの順番で読み出されるデータ列すなわち擬似ノイズ信号Ykは常に一定で変わることがないため、加算器5で主要入力信号S2から擬似ノイズ信号Ykを減算したときに周期性ノイズNのノイズ信号成分を完全に除去することができ、ビートノイズ状の処理残留音が発生することはない。
【0053】
これに対して、図12で示されたアドレスパターンのデータ配列は、図13におけるドラム回転周波数とサンプリングクロックとの関係で示されるモードC(ドラム回転周波数150[Hz]、サンプリング周波数32[KHz])が選択された場合の一例であって、このときドラム1回転中のサンプリング数は32[KHz]/150[Hz]≒213.33となる。
【0054】
従って、アキュムレータ26内に必要とするアドレス数(タップ数)はAdr(0)Reg〜Adr(213)Regの最大214個となるが、上述の周波数比には端数が存在するため、ドラム回転周期毎にAdr(M)RegのMの値が「212」と「213」の間を一定の繰り返し周期で変化することになる。
【0055】
図12のアドレスパターンによるデータ配列の例でも、図中左上から右下へ向かって時間が流れ、サンプルカウンタ22(図10)によってドラム回転周期をサンプリングクロックSCLKでカウントし、そのカウント値に従って各ドラム回転周期毎にAdr(0)Data〜Adr(212)DataもしくはAdr(213)Dataまでアドレス生成された時のデータ列が示されている。
【0056】
モードCにおけるアドレスパターンにおいては、まず左上のAdr(0)Dataから順次カウントされ、Adr(213)Dataの途中で端子29から入力される参照入力信号Xをトリガーとしてアドレスリセットされてドラム回転周期1に対応するアドレスのカウントが終了し、順次右にドラム回転周期2、ドラム回転周期3、ドラム回転周期4、……と213.3アドレス周期間隔毎に同様のアドレスリセットがなされる。
【0057】
ここで上述した端数(ドラム回転周期=213.3アドレス)により、まずドラム回転周期1ではAdr(213)Dataの途中でアドレスリセットが成されるが、ドラム回転周期2ではAdr(212)Dataの途中となり、同様にドラム回転周期3ではAdr(212)Dataの最後(Adr(0)Dataの直前)でアドレスリセットが成され、ドラム回転周期4では再びAdr(213)Dataの途中でアドレスリセットが成され、以下同様の繰り返しパターンでアドレスリセットが繰り返されることとなる。
【0058】
この場合、アドレスリセットが213.3アドレス周期間隔毎に行われるため、各ドラム回転周期における同一アドレス例えばAdr(1)Data(斜線で示す)のデータタイミングは各ドラム周期毎に上下方向のずれが生じてしまう。
【0059】
これに対してドラムの回転により発生する周期性ノイズNはドラム回転周期毎に一定であるため、上述のデータタイミングのずれが生じているアドレスパターンに従って読み出した各ドラム周期毎の擬似ノイズ信号Ykを主要入力信号S2から減算したとしても周期性ノイズNのノイズ信号成分を完全に除去することはできず、この除去し切れなかったノイズ信号成分が上述の繰り返しパターン周期でビートノイズ状の処理残留音すなわちビートノイズとなって発生してしまう。
【0060】
また適応ノイズ低減装置20においては、ドラムを一定に回転させるためのサーボ回路によるジッタ(時間的に微細な振動)成分が参照入力信号Xに含まれていることが一般的に多く、この場合にはジッタ成分までも検出してしまって例えば図11においてもアドレスパターンが一定ではなくなり、ノイズ低減効果を低下させてしまうという問題もあった。
【0061】
本発明は以上の点を考慮してなされたもので、簡易な構成で周期性ノイズを一段と効果的に低減し得るノイズ低減装置及びノイズ低減方法を提案しようとするものである。
【0062】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力信号に混入した周期性ノイズを低減する場合、周期性ノイズが発生する周期に近似した繰返シーケンスに応じたタイミング信号を生成する自走式カウンタ手段によって生成した当該タイミング信号に基づいて環状バッファに格納されたフィルタ係数を順次読み出すことにより周期性ノイズの特性に近い擬似ノイズ信号を生成し、入力信号から擬似ノイズ信号を減算することにより周期性ノイズを除去するようにする。
【0063】
このように周期性ノイズと周期的に相関性の高い参照入力信号を必要とすることなく自走式カウンタ手段によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズの特性に近い擬似ノイズ信号を生成し、当該擬似ノイズ信号を入力信号から減算することにより、参照入力信号を必要としない簡易な構成でかつ容易に入力信号から周期性ノイズだけを一段と効果的に低減することができる。
【0064】
【発明の実施の形態】
以下、図面について、本発明の一実施の形態を詳述する。
【0065】
(1)第1の実施の形態
図10との対応部分を付して示す図1において、40は全体として本発明を適用した適応ノイズ低減装置を示し、従来の適応ノイズ低減装置20(図10)と比較して周期性ノイズNと相関性の高い参照入力信号Xを必要としない非同期式である点を構成上の特徴としている。
【0066】
この適応ノイズ低減装置40においても、従来の適応ノイズ低減装置20と同様に、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0067】
また適応ノイズ低減装置40は、適応信号処理回路41から供給される擬似ノイズ信号Ykを加算器5の−端子に入力し、主要入力信号S2から当該擬似ノイズ信号Ykを減算することにより主要入力信号S3を出力すると共に、ステップゲイン回路9を介して当該主要入力信号S3の残差信号Ekにステップゲインの係数μの2倍である2μを乗算することにより得た2μEkを適応信号処理回路21にフィードバックする。
【0068】
ステップゲイン回路9では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【0069】
なお適応ノイズ低減装置40は、周期性ノイズNの周期と相関性の高い参照入力信号Xを必要とせず、端子30からのサンプリングクロックSCLKだけを適応信号処理回路41に入力するようになされている。
【0070】
適応信号処理回路41は、端子30からのサンプリングクロックSCLKを巡回型自走カウンタ42により後述する繰返シーケンスに従って所定値だけカウントし、そのカウント値をタイミング発生回路44へ送出する。
【0071】
タイミング発生回路44は、巡回型自走カウンタ42から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔(すなわち周期性ノイズNの発生周期と一致した)のタイミングパルスを生成し、これをリードアドレス生成回路43及びライトアドレス生成回路45へ送出する。
【0072】
リードアドレス生成回路43は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXkアドレスを順に生成し、これを例えばSRAMで構成されるアキュムレータ46のリードアドレスAXkとして供給する。
【0073】
ライトアドレス生成回路45は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXk-1アドレスを順に生成し、これをSRAMで構成されるアキュムレータ46のライトアドレスAXk-1として供給する。
【0074】
ここで、リードアドレスAXk及びライトアドレスAXk-1は、図10の従来例のように単位サンプリング時間幅で振幅「1」のインパルスがあたかも入力されたかのように、アキュムレータ46におけるAdr(0)Reg〜Adr(M)Regの各レジスタに格納されている適応フィルタ係数Wkを順番に読み出す際のアドレス及びAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数Wk-1を書き込む際のアドレスを示している。
【0075】
アキュムレータ46は、最大M+1ワード(M+1タップ)の所定ビット長のレジスタを有し、この実施例においてタップ数「M+1」はドラム1回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム1回転周期内の所定タイミングでリードアドレスAXkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Wkを出力し、若しくはライトアドレスAXk-1に従って適応フィルタ係数Wk-1を指定されたアドレスのレジスタに書き込むようになされている。
【0076】
ここで、アキュムレータ46が有する最大M+1ワード(M+1タップ)のレジスタは所定のプログラムに従って動作することにより、論理的な環状バッファを構成するようになされている。
【0077】
適応信号処理回路41は、適応信号処理回路21(図10)とほぼ同様のLMSアルゴリズムを用いて、アキュムレータ46により、上述の(4)式に従って適応フィルタ係数Wkの更新を行うようになされており、その処理は端子30から入力されるサンプリングクロックSCLKに同期して実行するようになされている。
【0078】
この(4)式において、それぞれの小文字kはサンプリング時間の経過を表しており、kサンプリング目のWkが現在の適応フィルタ係数だとすれば、Wk−1は1周期前におけるk−1サンプリング目(1サンプリング過去)の適応フィルタ係数を表している。
【0079】
また係数μは、上述のステップゲイン回路9によるステップゲインであり、Ek−1については1サンプリング過去の残差信号を表すと共に、Xk−1については振幅「1」のインパルスであるために無視して簡略化できるが、不要ということではなく、インパルスから生成される図1上のAXk−1のアドレス発生タイミングがこのXk−1の役割を果たしている。
【0080】
このようにアキュムレータ46は、残差信号Ekに含まれているエラー信号成分を常に最小にするべく上述の(4)式に従って適応フィルタ係数Wkを単位サンプリング時間毎に逐次演算して更新することにより、主要入力信号S3に残留するエラー信号成分最小にし得るようになされている。
【0081】
ところで巡回型自走カウンタ42は、予め定められた繰返シーケンスでカウンタ値を発生するカウンタであり、当該繰返シーケンスとしてはドラム回転周期毎の繰り返しパターンずれが少なくするように設定される。
【0082】
例えば、図13におけるモードA〜モードCの各周波数比は、
モードA:213.55→((213×5)+(214×6))/11
モードB:320.32→((320×17)+(321×8))/25
モードC:213.33→((213×2)+(214×1))/3
のように表すことができる。
【0083】
モードAでは周波数比213.55を、213を5回、214を6回の11シーケンスの繰り返しでアドレスパターンを生成する。またモードBでは周波数比320.32を、320を17回、321を8回の25シーケンスの繰り返しでアドレスパターンを生成する。同様に、モードCでは周波数比213.33を、213を2回、214を1回の3シーケンスの繰り返しでアドレスパターンを生成する。
【0084】
続いて、巡回型自走カウンタ42からのタイミングパルスに基づいてリードアドレス生成回路43によって生成されるリードアドレスAXkに応じた本発明のモードCにおけるアドレスパターン発生例について図2を用いて説明する。
【0085】
図2のアドレスパターンによるデータ配列の例についても、図12と同様に図中左上から右下へ向かって時間が流れ、ドラム回転周期1における左上のAdr(0)Dataから順次カウントされ、Adr(212)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期2に相当するカウントを開始し、同様に順次カウントされ、Adr(212)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期3に相当するカウントを開始し、同様に順次カウントされ、Adr(213)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期4に相当するカウントを開始する。
【0086】
このような順番でカウントされて読み出されるアドレスパターンのデータ配列を213.3アドレス毎のドラム回転周期に当てはめると、ドラム回転周期1におけるAdr(0)Data〜Adr(212)Data、ドラム回転周期2におけるAdr(0)Data〜Adr(212)Data、ドラム回転周期3におけるAdr(0)Data〜Adr(213)Dataを順番にカウントする3シーケンスの繰返パターン(以下、これを繰返シーケンスと呼ぶ)となる。
【0087】
このようにタイミング発生回路44は、巡回型自走カウンタ42から与えられる既知のモードCにおけるドラム回転周期に合わせた繰返シーケンスでなるタイミングパルスをリードアドレス生成回路43及びライトアドレス生成回路45へ供給することにより、ドラム回転周期1〜ドラム回転周期4における同一アドレス例えばAdr(1)Data(斜線で示す)の各ドラム回転周期毎のデータタイミングずれを従来のアドレスパターン発生例(図12)の場合と比較して大幅に改善(ずれが小さくなっている)することができる。なお当該第1の実施の形態においては、巡回型自走カウンタ42によりアドレス生成しているため必ずしもドラム回転周期1がAdr(0)Dataから開始するとは限らないが、この場合においてもデータ配列を213.3アドレス毎のドラム回転周期に当て嵌めれば同様にアドレスパターンのずれは改善される。
【0088】
同様にタイミング発生回路44は、巡回型自走カウンタ42から与えられる既知のモードA及びモードBにおけるドラム回転周期にそれぞれ合わせた繰返シーケンスでなるタイミングパルスをリードアドレス生成回路43及びライトアドレス生成回路45へ供給すれば、モードCの場合と同様に各ドラム回転周期毎のデータタイミングずれを従来のアドレスパターン発生例(図12)の場合と比較して大幅に改善することができる。因みに、上述の繰返シーケンスは一例であって同様の周波数比が得られればこれに限定されるものではない。
【0089】
実際上、適応ノイズ低減装置40は、図3に示すようにルーチンRT1の開始ステップから入ってステップSP1へ移る。ステップSP1において適応ノイズ低減装置40は、巡回型自走カウンタ42で繰返シーケンスに従ってカウントを行い、次のステップSP2へ移る。
【0090】
ステップSP2において適応ノイズ低減装置40は、ステップSP1でカウントした繰返シーケンスに従ったカウント値に基づいてタイミング発生回路44によりドラム回転周期に合わせたタイミングパルスを生成し、これをリードアドレス生成回路43及びライトアドレス生成回路45に送出し、次のステップSP3へ移る。
【0091】
ステップSP3において適応ノイズ低減装置40は、タイミングパルスに基づいて生成したリードアドレスAXkに従い、アドレスパターン発生例(図2)の順番で各レジスタの値を順次読み出し、次のステップSP4へ移る。
【0092】
ステップSP4において適応ノイズ低減装置40は、読み出した適応フィルタ係数Wkを擬似ノイズ信号Ykとして加算器5の−端子に出力し、その結果加算器5を介して周期性ノイズNを除去した後、次のステップSP5へ移って第1の実施の形態における周期性ノイズ低減処理手順を終了し、以降この手順を繰り返す。
【0093】
以上の構成において、適応ノイズ低減装置40の適応信号処理回路41は参照入力信号Xを必要としない非同期式の適応フィルタでなり、端子30から入力されたサンプリングクロックSCLKを巡回型自走カウンタ42で予め定められた繰返シーケンスに合わせてカウントすることにより得られたタイミングパルスをリードアドレス生成回路43及びライトアドレス生成回路45へ供給する。
【0094】
アキュムレータ46は、リードアドレス生成回路43から供給されるリードアドレスAXkに従って各レジスタからアドレスデータの読み出しを行うことにより、繰返シーケンスに合わせたデータタイミングで読み出した擬似ノイズ信号Ykの特性を周期性ノイズNの特性と極めて近いものとすることができる。
【0095】
従って適応信号処理回路41は、周期性ノイズNの混入した主要入力信号S2から加算器5でアキュムレータ46からの擬似ノイズ信号Ykを減算することにより、当該周期性ノイズNを除去し、主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0096】
なお適応ノイズ低減装置40は、データタイミングのずれ(図2)が僅かにあっても適応信号処理回路41の追従範囲内であればいずれ収束することになるので、ドラム回転周波数とサンプリング周波数との周波数比を正確に整数比にする必要がなく、追従範囲内であれば整数比に近づけるだけで済み、ノイズ低減効果に影響を与えることはない。
【0097】
また適応ノイズ低減装置40は、ステップゲイン回路9によるステップゲインの係数μを大きくすることにより適応信号処理回路41の追従範囲を拡大し、逆にステップゲインの係数μを小さくすれば追従範囲を縮小することができるため、ステップゲインを調整することにより適応信号処理回路41の追従性を適正範囲内で設定することができる。
【0098】
さらに適応ノイズ低減装置40は、ドラム回転周期に合わせた参照入力信号Xを必要としない非同期式の適応フィルタで構成するようにしたことにより、参照入力信号Xに含まれているジッタ成分を検出することがなく、ノイズ低減効果を低下させることを未然に防止することができると共に、参照入力信号Xを入力することが出来ないシステムであっても簡易な構成で容易かつ確実にノイズ低減効果を得ることができる。
【0099】
以上の構成によれば、適応ノイズ低減装置40は、参照入力信号Xを必要とすることのない非同期式適応フィルタであって、巡回型自走カウンタ42で予め定められた繰返シーケンスで各レジスタの値を順番に読み出すことにより、ドラム回転周期によって発生する周期性ノイズNの特性に近い擬似ノイズ信号Ykを生成することができるので、主要入力信号S2から擬似ノイズ信号Ykを減算したときに主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0100】
(2)第2の実施の形態
図1との対応部分に同一符号を付して示す図4に示すように60は全体として本発明を適用した適応ノイズ低減装置を示し、第1の実施の形態における適応ノイズ低減装置40と同様に、従来の適応ノイズ低減装置20(図10)と比較して参照入力信号Xを必要としない非同期式である点を構成上の特徴としている。
【0101】
この適応ノイズ低減装置60においても、従来の適応ノイズ低減装置20と同様に、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0102】
また適応ノイズ低減装置60は、適応信号処理回路61から供給される補間擬似ノイズ信号Ykk(後述する)を加算器5の−端子に入力し、主要入力信号S2から当該補間擬似ノイズ信号Ykkを減算することにより主要入力信号S3を出力すると共に、ステップゲイン回路9を介して当該主要入力信号S3の残差信号Ekにステップゲインの係数μの2倍である2μを乗算した2μEkを適応信号処理回路61にフィードバックする。
【0103】
適応ノイズ低減装置60では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【0104】
なお適応ノイズ低減装置60は、周期性ノイズNの周期と相関性の高い参照入力信号Xを必要とせず、端子30からのサンプリングクロックSCLKだけを適応信号処理回路61に入力するようになされている。
【0105】
適応信号処理回路61は、端子30からのサンプリングクロックSCLKを巡回型自走カウンタ62により繰返シーケンス(第1の実施の形態における繰返シーケンスと同じである)に従って所定値だけカウントし、その結果得られるカウント値をタイミング発生回路64及び補間係数生成回路68へ送出する。
【0106】
タイミング発生回路64は、巡回型自走カウンタ62から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔(すなわち周期性ノイズNの発生周期と一致した)のタイミングパルスを生成し、これをリードアドレス生成回路63及びライトアドレス生成回路65へ送出する。
【0107】
リードアドレス生成回路63は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXkアドレスを順に生成し、これを例えばSRAM(Static Random Access Memory)で構成されるアキュムレータ66のリードアドレスAXkとして供給する。
【0108】
ライトアドレス生成回路65は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXk-1アドレスを順に生成し、これをSRAMで構成されるアキュムレータ66のライトアドレスAXk-1として供給する。
【0109】
ここで、リードアドレスAXk及びライトアドレスAXk-1は、図10の従来例のように単位サンプリング時間幅で振幅「1」のインパルスがあたかも入力されたかのように、アキュムレータ66におけるAdr(0)Reg〜Adr(M)Regの各レジスタに格納されている適応フィルタ係数Wkを順番に読み出す際のアドレス及びAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数Wk-1を書き込む際のアドレスを示している。
【0110】
アキュムレータ66は、最大M+1ワード(M+1タップ)の所定ビット長のレジスタを有し、この実施例においてタップ数「M+1」はドラム1回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム1回転周期内の所定タイミングでリードアドレスAXkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Wkを出力し、若しくはライトアドレスAXk-1に従って適応フィルタ係数Wk-1を指定されたアドレスのレジスタに書き込むようになされている。
【0111】
ここでも第1の実施の形態におけるアキュムレータ46と同様に、アキュムレータ66が有する最大M+1ワード(M+1)タップのレジスタは所定プログラムに従って動作することにより、論理的な環状バッファを構成するようになされている。
【0112】
適応信号処理回路61は、適応信号処理回路21(図10)とほぼ同様のLMSアルゴリズムを用いて、アキュムレータ66により上述の(4)式に従って適応フィルタ係数Wkの更新を行うようになされており、その処理は端子30から入力されるサンプリングクロックSCLKに同期して実行するようになされている。
【0113】
ここで巡回型自走カウンタ62は、予め定められた繰返シーケンスでカウンタ値を発生するカウンタであり、当該繰返シーケンスとしてはドラム回転周期毎の繰り返しパターンずれが少なくするように設定される。
【0114】
補間係数生成回路68は、巡回型自走カウンタ62から供給された繰返シーケンス毎のカウント値に基づいて所定の補間係数を生成し、これをデータ補間回路69へ送出する。
【0115】
データ補間回路69は、アキュムレータ66から読み出された擬似ノイズ信号Ykに対して、補間係数生成回路68から供給された補間係数を用いた所定の方法で補間処理を施すことによって新たな補間擬似ノイズ信号Ykkを生成し、これを加算器5の−端子に出力する。
【0116】
ここで、データ補間回路69の構成について図5を用いて説明する。データ補間回路69は、アキュムレータ66から読み出された擬似ノイズ信号Ykを補間係数「P」乗算用の係数可変回路71に入力すると共に、単位サンプリング時間遅延回路73を介して単位サンプリング時間遅延した後に補間係数「Q」乗算用の係数可変回路72に入力する。
【0117】
係数可変回路71及び72は、補間係数生成回路68で生成された補間係数「P」及び補間係数「Q」により擬似ノイズ信号Ykに対してデータ補間処理を施す際の係数を可変するようになされており、その算出結果を加算回路74へ送出する。
【0118】
加算回路74は、係数可変回路71及び72からそれぞれ供給される算出結果を加算することにより上述した新たな補間擬似ノイズ信号Ykkを生成し、これを加算器5の−端子へ出力するようになされている。
【0119】
ここで、データ補間回路69によってデータ補間された時のモードCにおけるアドレスパターン発生例を、図2及び図6を用いて説明する。
【0120】
図6においては、この場合も、第1の実施の形態と同様に図中左上から右下へ向かって時間が流れ、まずドラム回転周期1において左上のAdr(0)Dataからカウントが開始されるが、この時点では最初のアドレスデータの読み出しであってデータ補間処理を施す必要がないため、データ補間回路69からは補間係数「P(=0)」、補間係数「Q(=1)」が供給され、結果的にデータ補間処理は成されていない。
【0121】
すなわち、各アドレスのデータとしては、以下のように生成される。
【0122】
次に、ドラム回転周期2においては、図2におけるドラム回転周期2のAdr(0)Data(図6のAdr(213)Dataに相当)から順次カウントが開始され、Adr(212)Dataまでカウントされるが、そのカウント値に応じてデータ補間回路69の係数可変回路71及び72に補間係数「P(=0.7)」、補間係数「Q(=0.3)」が供給されることにより各アドレスのデータとしては以下のように生成される。
【0123】
このドラム回転周期2の場合、各アドレスのデータとしては、
のように生成され、このAdr(0.7)Data、Adr(1.7)Data、……がデータ補間処理された結果として出力されるようになされている。
【0124】
そしてドラム回転周期3においても、上述のドラム回転周期2と同様に、図2におけるドラム回転周期3のAdr(0)Data(図6のAdr(213)Dataに相当)から順次カウントが開始され、Adr(212)Dataまでカウントされるが、そのカウント値に応じてデータ補間回路69の係数可変回路71及び72に供給される補間係数「P(=0.3)」、補間係数「Q(=0.7)」が供給されることにより各アドレスのデータとしては以下のように生成される。
【0125】
このドラム回転周期3の場合、各アドレスのデータとしては、
のように生成され、このAdr(0.3)Data、Adr(1.3)Data、……がデータ補間処理された結果として出力されるようになされている。
【0126】
以上のシーケンスを繰り返すアドレスパターンと補間係数「P」及び補間係数「Q」とを生成し、当該アドレスパターンを213.3アドレス毎のドラム回転周期に当てはめると、各ドラム回転周期における同一アドレス、例えばAdr(1)Dataに相当するデータタイミング(斜線で示す)の各ドラム回転周期毎のアドレスパターンは、ドラム回転周期2において聴感上で補間される位置にAdr(0.7)Data及びAdr(1.7)Dataが生成され、またドラム回転周期3において聴感上で補間される位置にAdr(0.3)Data及びAdr(1.3)Dataが生成されることを考えれば、結果的にパターンずれは殆ど発生しないことになる。
【0127】
すなわちドラム回転周期1におけるアドレスパターンで読み出されたときの補間擬似ノイズ信号Ykkと、ドラム回転周期2及びドラム回転周期3におけるアドレスパターンで読み出されたときの補間擬似ノイズ信号Ykkとは波形的にほぼ同一であり特性としては極めて酷似したものが出力されることになる。
【0128】
このようにドラム回転周期2及びドラム回転周期3では、端数分のずれに合わせたタイミングに必要なデータ(ドラム回転周期2においてはAdr(0.7)Data及びAdr(1.7)Data、ドラム回転周期3においてはAdr(0.3)Data及びAdr(1.3)Data)がアドレス間のデータ補間によって生成されるため、ドラム回転周期によって発生する周期性ノイズNの特性と極めて酷似した補間擬似ノイズ信号Ykkを生成することができる。
【0129】
実際上、適応ノイズ低減装置60は、図7に示すようにルーチンRT2の開始ステップから入ってステップSP11へ移る。ステップSP11において適応ノイズ低減装置60は、巡回型自走カウンタ62で繰返シーケンスに従ってカウントを行い、次のステップSP12へ移る。
【0130】
ステップSP12において適応ノイズ低減装置60は、ステップSP11でカウントした繰返シーケンスに従ったカウント値に基づいてタイミング発生回路64によりドラム回転周期に合わせたタイミングパルスを生成し、これをリードアドレス生成回路63及びライトアドレス生成回路65に送出し、次のステップSP13へ移る。
【0131】
ステップSP13において適応ノイズ低減装置60は、タイミングパルスに基づいて生成したリードアドレスAXkに従い、アドレスパターン発生例(図6)の順番でレジスタの値を順次読み出し、次のステップSP14へ移る。
【0132】
ステップSP14において適応ノイズ低減装置60は、補間係数生成回路68によって生成された補間係数「P」及び「Q」を用いてデータ補間回路69で上述のデータ補間処理を施すことにより新たな補間擬似ノイズ信号Ykkを生成し、次のステップSP15へ移る。
【0133】
ステップSP15において適応ノイズ低減装置60は、データ補間処理の施された補間擬似ノイズ信号Ykkを加算器5の−端子に出力し、その結果加算器5を介して周期性ノイズNを除去した後、次のステップSP15へ移って第2の実施の形態における周期性ノイズ低減処理手順を終了し、以降この手順を繰り返す。
【0134】
以上の構成において、適応ノイズ低減装置60の適応信号処理回路61は参照入力信号Xを必要としない非同期式の適応フィルタでなり、端子30から入力されたサンプリングクロックSCLKを巡回型自走カウンタ62で予め定められた繰返シーケンスに合わせてカウントすることにより得られたタイミングパルスをリードアドレス生成回路63及びライトアドレス生成回路65に供給する。
【0135】
アキュムレータ66は、リードアドレス生成回路63から供給されるリードアドレスAXkに従って各レジスタからアドレスデータの読み出しを行うことにより、繰返シーケンスに合わせたデータタイミングで読み出した擬似ノイズ信号Ykをデータ補間回路69へ送出する。
【0136】
データ補間回路69では、擬似ノイズ信号Ykを基に、ドラム回転周波数とサンプリングクロックとの周波数比の端数分のずれに合わせたタイミングで必要なデータを前後のアドレス間のデータで補間することにより生成した新たな補間擬似ノイズ信号Ykkを加算器5の−端子に出力する。
【0137】
これにより適応ノイズ低減装置60は、周期性ノイズNの混入した主要入力信号S2から加算器5でアキュムレータ66から供給された補間擬似ノイズ信号Ykkを減算することにより、当該周期性ノイズNを除去し、主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0138】
なお適応ノイズ低減装置60は、データタイミングのずれが僅かにあっても適応信号処理回路61の追従範囲内であればいずれ収束することになるので、ドラム回転周波数とサンプリング周波数との周波数比を正確に整数比にする必要がなく、追従範囲内であれば整数比に近づけるだけで済み、ノイズ低減効果に影響を与えることはない。
【0139】
また適応ノイズ低減装置60は、ステップゲイン回路9によるステップゲインの係数μを大きくすることにより適応信号処理回路61の追従範囲を拡大し、逆にステップゲインの係数μを小さくすれば追従範囲を縮小することができるため、ステップゲインを調整することにより適応信号処理回路61の追従性を適正範囲内で設定することができる。
【0140】
さらに適応ノイズ低減装置60は、ドラム回転周期に合わせた参照入力信号Xを必要としない非同期式の適応フィルタで構成するようにしたことにより、参照入力信号Xに含まれているジッタ成分を検出することがなく、ノイズ低減効果を低下させることを未然に防止することができると共に、参照入力信号Xを入力することが出来ないシステムであっても簡易な構成で容易かつ確実にノイズ低減効果を得ることができる。
【0141】
以上の構成によれば、適応ノイズ低減装置60は、参照入力信号Xを必要とすることのない非同期式適応フィルタであって、巡回型自走カウンタ62で予め定められた繰返シーケンスで各レジスタの値を順番に読み出すことにより擬似ノイズ信号Ykを得、当該擬似ノイズ信号Ykを基にデータ補間回路69でドラム回転周波数とサンプリングクロックとの周波数比の端数分のずれに合わせたタイミングで必要なデータを補間することにより新たな補間擬似ノイズ信号Ykkを生成し、これを主要入力信号S2から減算することにより主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0142】
(3)他の実施の形態
なお上述の第1及び第2の実施の形態においては、本発明を、ドラムを回転駆動したときに周期性ノイズNを発生するディジタルビデオカメラに適用するようにした場合について述べたが、本発明はこれに限らず、ディスク状記録媒体を回転駆動したときに周期性ノイズを発生するディスク記録再生装置等、当該周期性ノイズを発生する他の種々の電子機器に適用するようにしても良い。
【0143】
また上述の形態においては、図2及び図6におけるアドレスパターン発生例のアドレス発生タイミングをAdr(0)Dataからスタートするようにした場合について述べたが、本発明はこれに限らず、周期性ノイズNとアドレスパターンとの位相関係は任意で良い。この場合、アキュムレータ46及び66がドラムの1回転周期分のアドレス(タップ数)を有する環状バッファの構成を採用したことにより、周期性ノイズNとアドレスパターンとの位相関係は任意で良く、必ずしもアドレス発生タイミングをAdr(0)Dataからスタートする必要はないからである。これによりフリーランの巡回型自走カウンタ42を使用することができるので、当該巡回型自走カウンタ42自体の構成を簡素化し得、回路規模を小さくすることができる。
【0144】
さらに上述の実施の形態においては、本発明をディジタルビデオカメラに適用するようにした場合について述べたが、本発明はこれに限らず、周期性ノイズを発生するCD(Compact Disc)プレイヤー、MD(Mini Disc)プレイヤー、DVD(Digital Versatile Disc)プレイヤー等のその他種々の電子機器に対して適用するようにしても良い。
【0145】
【発明の効果】
上述のように本発明によれば、周期性ノイズと周期的に相関性の高い参照入力信号を必要とすることなく自走式カウンタ手段によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズの特性に近い擬似ノイズ信号を生成し、当該擬似ノイズ信号を入力信号から減算することにより、参照入力信号を必要としない簡易な構成でかつ容易に入力信号から周期性ノイズだけを一段と効果的に低減し得るノイズ低減装置及びノイズ低減方法を実現することができる。
【図面の簡単な説明】
【図1】本発明における第1の実施の形態における適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図2】第1の実施の形態におけるアドレスパターンの発生例を示す略線図である。
【図3】第1の実施の形態における周期性ノイズ低減処理手順を示すフローチャートである。
【図4】本発明における第2の実施の形態における適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図5】データ補間回路の構成を示す略線的ブロック図である。
【図6】第2の実施の形態におけるアドレスパターンの発生例を示す略線図である。
【図7】第2の実施の形態における周期性ノイズ低減処理手順を示すフローチャートである。
【図8】一般的な適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図9】LMS適応フィルタ回路部の構成を示す略線的ブロック図である。
【図10】従来の適応ノイズ低減装置の構成示す略線的ブロック図である。
【図11】従来のアドレスパターンによるデータ配列の例(1)を示す略線図である。
【図12】従来のアドレスパターンによるデータ配列の例(2)を示す略線図である。
【図13】ドラム回転周波数とサンプリングクロックとの関係を示す略線図である。
【符号の説明】
1、40、60……適応ノイズ低減装置、4、5、28、48、68……加算器、7……適応フィルタ、8……LMS演算回路、9……ステップゲイン回路、21、41、61……適応信号処理回路、26、46、66……アキュムレータ42、62……巡回型自走カウンタ、23、43、63……リードアドレス生成回路、24、44、64……タイミング発生回路、25、45、65……ライトアドレス生成回路、27、47、67……単位サンプリング時間遅延回路。
【発明の属する技術分野】
本発明はノイズ低減装置及びノイズ低減方法に関し、例えば回転ドラムを回転駆動したときに周期性ノイズを発生するディジタルビデオカメラに適用して好適なものである。
【0002】
【従来の技術】
従来、ディジタルビデオカメラに内蔵されている回転ドラムモータを回転駆動する際に発生する周期性ノイズを当該ディジタルビデオカメラの主要入力信号からキャンセルするものとして同期式適応フィルタ(例えば、特許文献1及び特許文献2参照)を用いた適応ノイズ低減装置がある。
【0003】
ここで、一般的な適応ノイズ低減装置の概念について説明する。例えば図8に示すように、適応ノイズ低減装置1では、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0004】
また適応ノイズ低減装置1は、周期性ノイズNの周期と極めて相関性の高い参照入力信号Xを端子6から入力するようになされており、当該参照入力信号XをLMS(Least Mean Square)適応フィルタ回路部10の適応フィルタ7及びLMS演算回路8に入力する。
【0005】
ここで参照入力信号Xとは、ディジタルビデオカメラに内蔵されている回転ドラムモータが例えば9000[rpm]で回転する場合に、基底周波数150[Hz]で発生する電磁音やテープ叩き音等の周期性ノイズ(メカニカルノイズ)Nの周期が既知であることを前提として生成された信号である。
【0006】
LMS適応フィルタ回路部10のLMS演算回路8は、適応フィルタ7の適応フィルタ係数WをLMSアルゴリズムに従って適宜更新することにより当該適応フィルタ7で周期性ノイズNの周波数特性に近い擬似ノイズ信号Yを生成させ、これを適応フィルタ出力として加算器5の−端子へ出力する。
【0007】
加算器5は、次式
【0008】
【数2】
【0009】
に示すように、周期性ノイズNの混入した主要入力信号S2から擬似ノイズ信号Yを減算することにより当該周期性ノイズNを除去し、当該主要入力信号S1の推定値である主要入力信号S3を出力すると共に、当該主要入力信号S3をステップゲイン回路9へ送出する。
【0010】
ステップゲイン回路9は、主要入力信号S3に残留するエラー信号成分に対してゲインコントロール処理を行い、その結果得られる残差信号EをLMS適応フィルタ回路部10のLMS演算回路8へ帰還させるようになされている。
【0011】
ここで、ステップゲイン回路9によりエラー信号成分をゲインコントロールする際のステップゲインはステップサイズとも呼ばれ、LMSアルゴリズムにおける収束スピードを決定するパラメータとしての係数μである。
【0012】
適応ノイズ低減装置1では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【0013】
LMS演算回路8は、LMSアルゴリズムに従い残差信号Eと参照入力信号Xとに基づいて適応フィルタ7の適応フィルタ係数Wを適宜更新することによって残差信号Eのエラー信号成分が最小となるような帰還ループを構築するようになされている。
【0014】
次に、LMS適応フィルタ回路部10について説明する。図8との対応部分に同一符号を付して示す図9において、LMS適応フィルタ回路部10は適応フィルタ7とLMS演算回路8とによって構成されている。
【0015】
適応フィルタ7は、FIR(Finite Impulse Response)フィルタで構成されており、それぞれのタップにある適応フィルタ係数W0〜WmをLMSアルゴリズムに従って適応的に更新していくようになされている。
【0016】
ここでは、適応フィルタ7として(m+1)タップのFIRフィルタを示しており、単位サンプリング時間当りの遅延を行う遅延素子111〜11mと、適応フィルタ係数乗算用の乗算器120〜12mと、当該乗算器120〜12mの出力を累積加算するための加算器13とによって構成されている。
【0017】
適応フィルタ7は、乗算器120〜12mからの出力を次式
【0018】
【数3】
【0019】
で示すように加算器13で全て累積加算し、その累積加算結果のフィルタ出力を擬似ノイズ信号Yとして加算器5の−端子へ出力するようになされている。
【0020】
つまり、擬似ノイズ信号Yは単位サンプリング時間における適応フィルタ係数Wj(j=0〜m)と、参照入力信号Xi(i=0〜m)との(m+1)タップの畳み込み演算によって求められるが、ここでは参照入力信号Xiとしてインパルス(単位サンプリング時間幅で振幅「1」のパルス信号)が入力される。
【0021】
LMS演算回路8は、参照入力信号Xと残差信号Eとに基づいて、次式
【0022】
【数4】
【0023】
に従ってそれぞれの適応フィルタ係数W0〜Wmを単位サンプリング時間毎に更新していくようになされている。
【0024】
この(4)式において、それぞれの小文字kはサンプリング時間の経過を表しており、kサンプリング目のWkが現在の適応フィルタ係数だとすれば、Wk−1は1周期前におけるk−1サンプリング目(1サンプリング過去)の適応フィルタ係数を表している。
【0025】
また係数μは、上述のステップゲイン回路9によるステップゲインであり、Ek−1及びXk−1については1サンプリング過去の残差信号と参照入力信号を表している。
【0026】
このようにLMS演算回路8は、残差信号Eに含まれている参照入力信号Xと相関性の高いエラー信号成分を常に最小にするべく上述の(4)式に従って適応フィルタ7における適応フィルタ係数Wkを単位サンプリング時間毎に逐次演算して更新することにより、主要入力信号S3に残留するエラー信号成分を最小にし得るようになされている。
【0027】
続いて、従来の適応ノイズ低減装置の具体的な構成について説明する。図8との対応部分に同一符号を付して示す図10に示すように、適応ノイズ低減装置20は、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0028】
また適応ノイズ低減装置20は、適応信号処理回路21から供給される擬似ノイズ信号Ykを加算器5の−端子に入力し、主要入力信号S2から当該擬似ノイズ信号Ykを減算することにより主要入力信号S3を出力すると共に、ステップゲイン回路9を介して当該主要入力信号S3の残差信号Ekにステップゲインの係数μの2倍である2μを乗算することにより得た2μEkを適応信号処理回路21にフィードバックする。
【0029】
なお適応ノイズ低減装置20は、周期性ノイズNの周期と相関性の高い参照入力信号Xを端子29から適応信号処理回路21に入力すると共に、端子30から主要入力信号S1及び周期性ノイズNのサンプリング周波数と一致したサンプリングクロックSCLKを適応信号処理回路21に入力するようになされている。
【0030】
適応信号処理回路21は、適応フィルタ7と同様のLMSアルゴリズムを用いて、アキュムレータ26により上述の(4)式に従って適応フィルタ係数Wkの更新を行うようになされており、その処理は端子30から入力されるサンプリングクロックSCLKに同期して実行するようになされている。
【0031】
実際上、適応信号処理回路21は、端子30からのサンプリングクロックSCLKと、端子29からの参照入力信号Xとをサンプルカウンタ22に入力し、当該サンプルカウンタ22によりドラム回転周期(参照入力信号Xが入力される間隔)をサンプリングクロックSCLKでカウントすることにより得られたカウント値をタイミング発生回路24へ送出する。
【0032】
タイミング発生回路24は、サンプルカウンタ22から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔(すなわち周期性ノイズNの発生周期と一致した)のタイミングパルスを生成し、これをリードアドレス生成回路23及びライトアドレス生成回路25へ送出する。
【0033】
リードアドレス生成回路23は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するXkアドレスを順に生成し、これを例えばSRAM(Static Random Access Memory)で構成されるアキュムレータ26のリードアドレスXkとして供給する。
【0034】
ライトアドレス生成回路25は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するXk-1アドレスを順に生成し、これをSRAMで構成されるアキュムレータ26のライトアドレスとXk-1して供給する。
【0035】
アキュムレータ26は、最大M+1ワード(M+1タップ)の所定ビット長のレジスタを有し、この実施例においてタップ数「M+1」はドラム1回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム1回転周期内の所定タイミングでリードアドレスXkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Wkを出力し、若しくは適応フィルタ係数Wk-1をライトアドレスXk-1に従って指定されたアドレスのレジスタに書き込むようになされている。
【0036】
また加算器28の一方の端子には、ステップゲイン回路9により残差信号Ekにステップゲインの係数μの2倍である2μを乗算した2μEkが入力され、加算器28の他方の端子にはアキュムレータ26のリードアドレスXkに従って読み出された適応フィルタ係数Wkが入力され、両者を加算した加算結果が単位サンプリング時間遅延回路27を介して単位サンプリング時間遅延された適応フィルタ係数Wk-1としてアキュムレータ26のライトアドレスXk-1に従って書き込まれる。また同様に、アキュムレータ26からは、リードアドレスXkに従って、先程ライトアドレスXk-1で指定されたアドレスに書き込んだときの1周期前の擬似ノイズ信号Ykが読み出される。
【0037】
これにより適応ノイズ低減装置20は、残差信号Ekに含まれ、参照入力信号Xと相関性の高いノイズ信号成分を常に最小にするべく、単位サンプリング時間毎に上述の(4)式で適応フィルタ係数Wkを順次更新して読み出すことにより得た擬似ノイズ信号Ykを加算器5に出力することにより、常にノイズ信号成分が最小に低減された主要入力信号S3を出力し得るようになされている。
【0038】
ここで適応信号処理回路21は、周期性ノイズNを効果的に除去するために、周期性ノイズNの周期に同期した参照入力信号Xを用いた同期式適応フィルタを使用しており、アキュムレータ26のレジスタ数であるM+1(以下、これをLとする)は端子30から入力されるサンプリングクロックのサンプリング周波数をF、端子29から入力される参照入力信号Xの周期をTとすれば、レジスタ数Lは、上述の(1)式で表される。
【0039】
従って適応ノイズ低減装置20は、周期性ノイズNの周期と相関性の高い参照入力信号Xを端子29から入力することにより、適応信号処理回路21によって当該周期性ノイズNの特性に近い擬似ノイズ信号Ykを生成することができ、当該擬似ノイズ信号Ykを用いてドラム1回転の基底周波数(例えば150[Hz])の整数倍に相当する周期性ノイズN(高調波ノイズ)を全て除去し得るようになされている。
【0040】
なお、適応ノイズ低減装置20の適応信号処理回路21は、LMS適応フィルタ回路部10の適応フィルタ7(図9)を実現するための回路の一例であり、除去すべきターゲットの周期性ノイズNに相関性が高く端子29から入力する参照入力信号Xは単位サンプリング時間幅で振幅「1」のインパルスであるため、サンプリングクロックSCLK毎にX0〜Xmへと順番に伝搬し、m+1サンプリングでAdr(M)Regのレジスタまで到達する。
【0041】
従って適応フィルタ出力である擬似ノイズ信号Ykとしては、インパルスが伝搬したタップの適応フィルタ係数W0〜Wmが順番に出力される(インパルスが伝搬していないタップでは振幅「0」となって適応フィルタ係数W0〜Wmは出力されない)。というのも、参照入力信号Xが単位サンプリング時間幅で振幅「1」のインパルスであるため、「1」に適応フィルタ係数を乗算した結果も当該適応フィルタ係数W0〜Wmそのものになるからである。
【0042】
このような動作は、アキュムレータ26におけるAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数W0〜Wmを書き込んでおき、これを順番に読み出すことによって実現される。
【0043】
このとき適応フィルタ係数W0〜Wmの更新は、上述の(4)式と同様に、アキュムレータ26による適応フィルタ係数Wkを、単位サンプリング時間毎に1周期前の適応フィルタ係数Wk-1と、残差信号Ek-1と参照入力信号Xk-1とに基づいて演算することにより順番に書き込む。
【0044】
ところで、このときの参照入力信号Xk-1はインパルスであるため、「1」に置き換えることで無視して簡略化すると共に、適応フィルタ係数Wk-1については単位サンプリング時間遅延回路27を介して単位サンプリング時間遅延させて生成し、演算を行っている。
【0045】
このように適応ノイズ低減装置20は、アキュムレータ26に適応フィルタ7(図8及び図9)のタップ数分のレジスタを用意し、(4)式に従ってドラム回転周期に合わせて単位サンプリング時間毎に0〜MまでのリードアドレスXk/ライトアドレスXk-1を順番に生成することにより適応フィルタ7(図9)と等価な動作を実現させている。
【0046】
【特許文献1】
特開平11-176113号公報(第7頁〜第8頁、図2)
【特許文献2】
特開平10-79588号公報(第4頁〜第6頁、図1及び図2)
【0047】
【発明が解決しようとする課題】
次に、このような従来の適応ノイズ低減装置20による適応信号処理の問題点であるビートノイズの発生メカニズムについて図11〜図13を用いて説明する。
【0048】
ここで図11及び図12は、アキュムレータ26内におけるAdr(0)Reg〜Adr(M)Regの各レジスタのデータを各ドラム回転周期毎に読み出す際のアドレスパターンのデータ配列を示しており、それぞれ読み出されるデータは所定ビット長を持つ適応フィルタ係数W0〜Wmである。
【0049】
図11で示されたアドレスパターンのデータ配列は、図13におけるドラム回転周波数とサンプリングクロックSCLKとの関係で示されるモードD(ドラム回転周波数150[Hz]、サンプリング周波数48[KHz])が選択された場合の一例であって、このときドラム1回転中のサンプリング数は48[KHz]/150[Hz]=320となる。
【0050】
従って、アキュムレータ26内に必要とするアドレス数(タップ数)はAdr(0)Reg〜Adr(319)Regの計320個となり、ドラム回転周期1〜ドラム回転周期4以降のいずれにおいても変わることはない。
【0051】
図11のアドレスパターンによるデータ配列の例では、図中左上から右下へ向かって時間が流れ、サンプルカウンタ22(図10)によってドラム回転周期をサンプリングクロックSCLKでカウントし、そのカウント値に従ってドラム回転周期毎にAdr(0)Data〜Adr(319)Dataまでアドレス生成された時のデータ列が示されている。
【0052】
この場合、周期性ノイズNが発生する各ドラム回転周期に対して、アキュムレータ26によってAdr(0)Reg〜Adr(319)Regの計320個の各レジスタからAdr(0)Data〜Adr(319)Dataの順番で読み出されるデータ列すなわち擬似ノイズ信号Ykは常に一定で変わることがないため、加算器5で主要入力信号S2から擬似ノイズ信号Ykを減算したときに周期性ノイズNのノイズ信号成分を完全に除去することができ、ビートノイズ状の処理残留音が発生することはない。
【0053】
これに対して、図12で示されたアドレスパターンのデータ配列は、図13におけるドラム回転周波数とサンプリングクロックとの関係で示されるモードC(ドラム回転周波数150[Hz]、サンプリング周波数32[KHz])が選択された場合の一例であって、このときドラム1回転中のサンプリング数は32[KHz]/150[Hz]≒213.33となる。
【0054】
従って、アキュムレータ26内に必要とするアドレス数(タップ数)はAdr(0)Reg〜Adr(213)Regの最大214個となるが、上述の周波数比には端数が存在するため、ドラム回転周期毎にAdr(M)RegのMの値が「212」と「213」の間を一定の繰り返し周期で変化することになる。
【0055】
図12のアドレスパターンによるデータ配列の例でも、図中左上から右下へ向かって時間が流れ、サンプルカウンタ22(図10)によってドラム回転周期をサンプリングクロックSCLKでカウントし、そのカウント値に従って各ドラム回転周期毎にAdr(0)Data〜Adr(212)DataもしくはAdr(213)Dataまでアドレス生成された時のデータ列が示されている。
【0056】
モードCにおけるアドレスパターンにおいては、まず左上のAdr(0)Dataから順次カウントされ、Adr(213)Dataの途中で端子29から入力される参照入力信号Xをトリガーとしてアドレスリセットされてドラム回転周期1に対応するアドレスのカウントが終了し、順次右にドラム回転周期2、ドラム回転周期3、ドラム回転周期4、……と213.3アドレス周期間隔毎に同様のアドレスリセットがなされる。
【0057】
ここで上述した端数(ドラム回転周期=213.3アドレス)により、まずドラム回転周期1ではAdr(213)Dataの途中でアドレスリセットが成されるが、ドラム回転周期2ではAdr(212)Dataの途中となり、同様にドラム回転周期3ではAdr(212)Dataの最後(Adr(0)Dataの直前)でアドレスリセットが成され、ドラム回転周期4では再びAdr(213)Dataの途中でアドレスリセットが成され、以下同様の繰り返しパターンでアドレスリセットが繰り返されることとなる。
【0058】
この場合、アドレスリセットが213.3アドレス周期間隔毎に行われるため、各ドラム回転周期における同一アドレス例えばAdr(1)Data(斜線で示す)のデータタイミングは各ドラム周期毎に上下方向のずれが生じてしまう。
【0059】
これに対してドラムの回転により発生する周期性ノイズNはドラム回転周期毎に一定であるため、上述のデータタイミングのずれが生じているアドレスパターンに従って読み出した各ドラム周期毎の擬似ノイズ信号Ykを主要入力信号S2から減算したとしても周期性ノイズNのノイズ信号成分を完全に除去することはできず、この除去し切れなかったノイズ信号成分が上述の繰り返しパターン周期でビートノイズ状の処理残留音すなわちビートノイズとなって発生してしまう。
【0060】
また適応ノイズ低減装置20においては、ドラムを一定に回転させるためのサーボ回路によるジッタ(時間的に微細な振動)成分が参照入力信号Xに含まれていることが一般的に多く、この場合にはジッタ成分までも検出してしまって例えば図11においてもアドレスパターンが一定ではなくなり、ノイズ低減効果を低下させてしまうという問題もあった。
【0061】
本発明は以上の点を考慮してなされたもので、簡易な構成で周期性ノイズを一段と効果的に低減し得るノイズ低減装置及びノイズ低減方法を提案しようとするものである。
【0062】
【課題を解決するための手段】
かかる課題を解決するため本発明においては、入力信号に混入した周期性ノイズを低減する場合、周期性ノイズが発生する周期に近似した繰返シーケンスに応じたタイミング信号を生成する自走式カウンタ手段によって生成した当該タイミング信号に基づいて環状バッファに格納されたフィルタ係数を順次読み出すことにより周期性ノイズの特性に近い擬似ノイズ信号を生成し、入力信号から擬似ノイズ信号を減算することにより周期性ノイズを除去するようにする。
【0063】
このように周期性ノイズと周期的に相関性の高い参照入力信号を必要とすることなく自走式カウンタ手段によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズの特性に近い擬似ノイズ信号を生成し、当該擬似ノイズ信号を入力信号から減算することにより、参照入力信号を必要としない簡易な構成でかつ容易に入力信号から周期性ノイズだけを一段と効果的に低減することができる。
【0064】
【発明の実施の形態】
以下、図面について、本発明の一実施の形態を詳述する。
【0065】
(1)第1の実施の形態
図10との対応部分を付して示す図1において、40は全体として本発明を適用した適応ノイズ低減装置を示し、従来の適応ノイズ低減装置20(図10)と比較して周期性ノイズNと相関性の高い参照入力信号Xを必要としない非同期式である点を構成上の特徴としている。
【0066】
この適応ノイズ低減装置40においても、従来の適応ノイズ低減装置20と同様に、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0067】
また適応ノイズ低減装置40は、適応信号処理回路41から供給される擬似ノイズ信号Ykを加算器5の−端子に入力し、主要入力信号S2から当該擬似ノイズ信号Ykを減算することにより主要入力信号S3を出力すると共に、ステップゲイン回路9を介して当該主要入力信号S3の残差信号Ekにステップゲインの係数μの2倍である2μを乗算することにより得た2μEkを適応信号処理回路21にフィードバックする。
【0068】
ステップゲイン回路9では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【0069】
なお適応ノイズ低減装置40は、周期性ノイズNの周期と相関性の高い参照入力信号Xを必要とせず、端子30からのサンプリングクロックSCLKだけを適応信号処理回路41に入力するようになされている。
【0070】
適応信号処理回路41は、端子30からのサンプリングクロックSCLKを巡回型自走カウンタ42により後述する繰返シーケンスに従って所定値だけカウントし、そのカウント値をタイミング発生回路44へ送出する。
【0071】
タイミング発生回路44は、巡回型自走カウンタ42から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔(すなわち周期性ノイズNの発生周期と一致した)のタイミングパルスを生成し、これをリードアドレス生成回路43及びライトアドレス生成回路45へ送出する。
【0072】
リードアドレス生成回路43は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXkアドレスを順に生成し、これを例えばSRAMで構成されるアキュムレータ46のリードアドレスAXkとして供給する。
【0073】
ライトアドレス生成回路45は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXk-1アドレスを順に生成し、これをSRAMで構成されるアキュムレータ46のライトアドレスAXk-1として供給する。
【0074】
ここで、リードアドレスAXk及びライトアドレスAXk-1は、図10の従来例のように単位サンプリング時間幅で振幅「1」のインパルスがあたかも入力されたかのように、アキュムレータ46におけるAdr(0)Reg〜Adr(M)Regの各レジスタに格納されている適応フィルタ係数Wkを順番に読み出す際のアドレス及びAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数Wk-1を書き込む際のアドレスを示している。
【0075】
アキュムレータ46は、最大M+1ワード(M+1タップ)の所定ビット長のレジスタを有し、この実施例においてタップ数「M+1」はドラム1回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム1回転周期内の所定タイミングでリードアドレスAXkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Wkを出力し、若しくはライトアドレスAXk-1に従って適応フィルタ係数Wk-1を指定されたアドレスのレジスタに書き込むようになされている。
【0076】
ここで、アキュムレータ46が有する最大M+1ワード(M+1タップ)のレジスタは所定のプログラムに従って動作することにより、論理的な環状バッファを構成するようになされている。
【0077】
適応信号処理回路41は、適応信号処理回路21(図10)とほぼ同様のLMSアルゴリズムを用いて、アキュムレータ46により、上述の(4)式に従って適応フィルタ係数Wkの更新を行うようになされており、その処理は端子30から入力されるサンプリングクロックSCLKに同期して実行するようになされている。
【0078】
この(4)式において、それぞれの小文字kはサンプリング時間の経過を表しており、kサンプリング目のWkが現在の適応フィルタ係数だとすれば、Wk−1は1周期前におけるk−1サンプリング目(1サンプリング過去)の適応フィルタ係数を表している。
【0079】
また係数μは、上述のステップゲイン回路9によるステップゲインであり、Ek−1については1サンプリング過去の残差信号を表すと共に、Xk−1については振幅「1」のインパルスであるために無視して簡略化できるが、不要ということではなく、インパルスから生成される図1上のAXk−1のアドレス発生タイミングがこのXk−1の役割を果たしている。
【0080】
このようにアキュムレータ46は、残差信号Ekに含まれているエラー信号成分を常に最小にするべく上述の(4)式に従って適応フィルタ係数Wkを単位サンプリング時間毎に逐次演算して更新することにより、主要入力信号S3に残留するエラー信号成分最小にし得るようになされている。
【0081】
ところで巡回型自走カウンタ42は、予め定められた繰返シーケンスでカウンタ値を発生するカウンタであり、当該繰返シーケンスとしてはドラム回転周期毎の繰り返しパターンずれが少なくするように設定される。
【0082】
例えば、図13におけるモードA〜モードCの各周波数比は、
モードA:213.55→((213×5)+(214×6))/11
モードB:320.32→((320×17)+(321×8))/25
モードC:213.33→((213×2)+(214×1))/3
のように表すことができる。
【0083】
モードAでは周波数比213.55を、213を5回、214を6回の11シーケンスの繰り返しでアドレスパターンを生成する。またモードBでは周波数比320.32を、320を17回、321を8回の25シーケンスの繰り返しでアドレスパターンを生成する。同様に、モードCでは周波数比213.33を、213を2回、214を1回の3シーケンスの繰り返しでアドレスパターンを生成する。
【0084】
続いて、巡回型自走カウンタ42からのタイミングパルスに基づいてリードアドレス生成回路43によって生成されるリードアドレスAXkに応じた本発明のモードCにおけるアドレスパターン発生例について図2を用いて説明する。
【0085】
図2のアドレスパターンによるデータ配列の例についても、図12と同様に図中左上から右下へ向かって時間が流れ、ドラム回転周期1における左上のAdr(0)Dataから順次カウントされ、Adr(212)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期2に相当するカウントを開始し、同様に順次カウントされ、Adr(212)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期3に相当するカウントを開始し、同様に順次カウントされ、Adr(213)Dataがカウントされた後に、次のAdr(0)Dataの先頭からドラム回転周期4に相当するカウントを開始する。
【0086】
このような順番でカウントされて読み出されるアドレスパターンのデータ配列を213.3アドレス毎のドラム回転周期に当てはめると、ドラム回転周期1におけるAdr(0)Data〜Adr(212)Data、ドラム回転周期2におけるAdr(0)Data〜Adr(212)Data、ドラム回転周期3におけるAdr(0)Data〜Adr(213)Dataを順番にカウントする3シーケンスの繰返パターン(以下、これを繰返シーケンスと呼ぶ)となる。
【0087】
このようにタイミング発生回路44は、巡回型自走カウンタ42から与えられる既知のモードCにおけるドラム回転周期に合わせた繰返シーケンスでなるタイミングパルスをリードアドレス生成回路43及びライトアドレス生成回路45へ供給することにより、ドラム回転周期1〜ドラム回転周期4における同一アドレス例えばAdr(1)Data(斜線で示す)の各ドラム回転周期毎のデータタイミングずれを従来のアドレスパターン発生例(図12)の場合と比較して大幅に改善(ずれが小さくなっている)することができる。なお当該第1の実施の形態においては、巡回型自走カウンタ42によりアドレス生成しているため必ずしもドラム回転周期1がAdr(0)Dataから開始するとは限らないが、この場合においてもデータ配列を213.3アドレス毎のドラム回転周期に当て嵌めれば同様にアドレスパターンのずれは改善される。
【0088】
同様にタイミング発生回路44は、巡回型自走カウンタ42から与えられる既知のモードA及びモードBにおけるドラム回転周期にそれぞれ合わせた繰返シーケンスでなるタイミングパルスをリードアドレス生成回路43及びライトアドレス生成回路45へ供給すれば、モードCの場合と同様に各ドラム回転周期毎のデータタイミングずれを従来のアドレスパターン発生例(図12)の場合と比較して大幅に改善することができる。因みに、上述の繰返シーケンスは一例であって同様の周波数比が得られればこれに限定されるものではない。
【0089】
実際上、適応ノイズ低減装置40は、図3に示すようにルーチンRT1の開始ステップから入ってステップSP1へ移る。ステップSP1において適応ノイズ低減装置40は、巡回型自走カウンタ42で繰返シーケンスに従ってカウントを行い、次のステップSP2へ移る。
【0090】
ステップSP2において適応ノイズ低減装置40は、ステップSP1でカウントした繰返シーケンスに従ったカウント値に基づいてタイミング発生回路44によりドラム回転周期に合わせたタイミングパルスを生成し、これをリードアドレス生成回路43及びライトアドレス生成回路45に送出し、次のステップSP3へ移る。
【0091】
ステップSP3において適応ノイズ低減装置40は、タイミングパルスに基づいて生成したリードアドレスAXkに従い、アドレスパターン発生例(図2)の順番で各レジスタの値を順次読み出し、次のステップSP4へ移る。
【0092】
ステップSP4において適応ノイズ低減装置40は、読み出した適応フィルタ係数Wkを擬似ノイズ信号Ykとして加算器5の−端子に出力し、その結果加算器5を介して周期性ノイズNを除去した後、次のステップSP5へ移って第1の実施の形態における周期性ノイズ低減処理手順を終了し、以降この手順を繰り返す。
【0093】
以上の構成において、適応ノイズ低減装置40の適応信号処理回路41は参照入力信号Xを必要としない非同期式の適応フィルタでなり、端子30から入力されたサンプリングクロックSCLKを巡回型自走カウンタ42で予め定められた繰返シーケンスに合わせてカウントすることにより得られたタイミングパルスをリードアドレス生成回路43及びライトアドレス生成回路45へ供給する。
【0094】
アキュムレータ46は、リードアドレス生成回路43から供給されるリードアドレスAXkに従って各レジスタからアドレスデータの読み出しを行うことにより、繰返シーケンスに合わせたデータタイミングで読み出した擬似ノイズ信号Ykの特性を周期性ノイズNの特性と極めて近いものとすることができる。
【0095】
従って適応信号処理回路41は、周期性ノイズNの混入した主要入力信号S2から加算器5でアキュムレータ46からの擬似ノイズ信号Ykを減算することにより、当該周期性ノイズNを除去し、主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0096】
なお適応ノイズ低減装置40は、データタイミングのずれ(図2)が僅かにあっても適応信号処理回路41の追従範囲内であればいずれ収束することになるので、ドラム回転周波数とサンプリング周波数との周波数比を正確に整数比にする必要がなく、追従範囲内であれば整数比に近づけるだけで済み、ノイズ低減効果に影響を与えることはない。
【0097】
また適応ノイズ低減装置40は、ステップゲイン回路9によるステップゲインの係数μを大きくすることにより適応信号処理回路41の追従範囲を拡大し、逆にステップゲインの係数μを小さくすれば追従範囲を縮小することができるため、ステップゲインを調整することにより適応信号処理回路41の追従性を適正範囲内で設定することができる。
【0098】
さらに適応ノイズ低減装置40は、ドラム回転周期に合わせた参照入力信号Xを必要としない非同期式の適応フィルタで構成するようにしたことにより、参照入力信号Xに含まれているジッタ成分を検出することがなく、ノイズ低減効果を低下させることを未然に防止することができると共に、参照入力信号Xを入力することが出来ないシステムであっても簡易な構成で容易かつ確実にノイズ低減効果を得ることができる。
【0099】
以上の構成によれば、適応ノイズ低減装置40は、参照入力信号Xを必要とすることのない非同期式適応フィルタであって、巡回型自走カウンタ42で予め定められた繰返シーケンスで各レジスタの値を順番に読み出すことにより、ドラム回転周期によって発生する周期性ノイズNの特性に近い擬似ノイズ信号Ykを生成することができるので、主要入力信号S2から擬似ノイズ信号Ykを減算したときに主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0100】
(2)第2の実施の形態
図1との対応部分に同一符号を付して示す図4に示すように60は全体として本発明を適用した適応ノイズ低減装置を示し、第1の実施の形態における適応ノイズ低減装置40と同様に、従来の適応ノイズ低減装置20(図10)と比較して参照入力信号Xを必要としない非同期式である点を構成上の特徴としている。
【0101】
この適応ノイズ低減装置60においても、従来の適応ノイズ低減装置20と同様に、端子2からの主要入力信号S1と端子3からの周期性ノイズNとが模式的に加算器4で単純加算され、その結果得られる主要入力信号S2が加算器5の+端子に入力される。
【0102】
また適応ノイズ低減装置60は、適応信号処理回路61から供給される補間擬似ノイズ信号Ykk(後述する)を加算器5の−端子に入力し、主要入力信号S2から当該補間擬似ノイズ信号Ykkを減算することにより主要入力信号S3を出力すると共に、ステップゲイン回路9を介して当該主要入力信号S3の残差信号Ekにステップゲインの係数μの2倍である2μを乗算した2μEkを適応信号処理回路61にフィードバックする。
【0103】
適応ノイズ低減装置60では、この係数μが大きいと収束スピードが速くなるが収束後の精度が低下し、逆に係数μが小さいと収束スピードは遅くなるが収束後の精度が向上するため、使用する適応システム条件に応じて最適化して設定されるようになされている。
【0104】
なお適応ノイズ低減装置60は、周期性ノイズNの周期と相関性の高い参照入力信号Xを必要とせず、端子30からのサンプリングクロックSCLKだけを適応信号処理回路61に入力するようになされている。
【0105】
適応信号処理回路61は、端子30からのサンプリングクロックSCLKを巡回型自走カウンタ62により繰返シーケンス(第1の実施の形態における繰返シーケンスと同じである)に従って所定値だけカウントし、その結果得られるカウント値をタイミング発生回路64及び補間係数生成回路68へ送出する。
【0106】
タイミング発生回路64は、巡回型自走カウンタ62から供給されたカウント値に基づいてドラム回転周期に合わせた所定間隔(すなわち周期性ノイズNの発生周期と一致した)のタイミングパルスを生成し、これをリードアドレス生成回路63及びライトアドレス生成回路65へ送出する。
【0107】
リードアドレス生成回路63は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXkアドレスを順に生成し、これを例えばSRAM(Static Random Access Memory)で構成されるアキュムレータ66のリードアドレスAXkとして供給する。
【0108】
ライトアドレス生成回路65は、タイミングパルスに基づいて0〜Mまでの(m+1)タップ分に相当するAXk-1アドレスを順に生成し、これをSRAMで構成されるアキュムレータ66のライトアドレスAXk-1として供給する。
【0109】
ここで、リードアドレスAXk及びライトアドレスAXk-1は、図10の従来例のように単位サンプリング時間幅で振幅「1」のインパルスがあたかも入力されたかのように、アキュムレータ66におけるAdr(0)Reg〜Adr(M)Regの各レジスタに格納されている適応フィルタ係数Wkを順番に読み出す際のアドレス及びAdr(0)Reg〜Adr(M)Regの各レジスタに適応フィルタ係数Wk-1を書き込む際のアドレスを示している。
【0110】
アキュムレータ66は、最大M+1ワード(M+1タップ)の所定ビット長のレジスタを有し、この実施例においてタップ数「M+1」はドラム1回転周期内のサンプリングクロック数に合わせて設定され、当該ドラム1回転周期内の所定タイミングでリードアドレスAXkに従って指定されたアドレスのレジスタから順次読み出すことにより適応フィルタ係数Wkを出力し、若しくはライトアドレスAXk-1に従って適応フィルタ係数Wk-1を指定されたアドレスのレジスタに書き込むようになされている。
【0111】
ここでも第1の実施の形態におけるアキュムレータ46と同様に、アキュムレータ66が有する最大M+1ワード(M+1)タップのレジスタは所定プログラムに従って動作することにより、論理的な環状バッファを構成するようになされている。
【0112】
適応信号処理回路61は、適応信号処理回路21(図10)とほぼ同様のLMSアルゴリズムを用いて、アキュムレータ66により上述の(4)式に従って適応フィルタ係数Wkの更新を行うようになされており、その処理は端子30から入力されるサンプリングクロックSCLKに同期して実行するようになされている。
【0113】
ここで巡回型自走カウンタ62は、予め定められた繰返シーケンスでカウンタ値を発生するカウンタであり、当該繰返シーケンスとしてはドラム回転周期毎の繰り返しパターンずれが少なくするように設定される。
【0114】
補間係数生成回路68は、巡回型自走カウンタ62から供給された繰返シーケンス毎のカウント値に基づいて所定の補間係数を生成し、これをデータ補間回路69へ送出する。
【0115】
データ補間回路69は、アキュムレータ66から読み出された擬似ノイズ信号Ykに対して、補間係数生成回路68から供給された補間係数を用いた所定の方法で補間処理を施すことによって新たな補間擬似ノイズ信号Ykkを生成し、これを加算器5の−端子に出力する。
【0116】
ここで、データ補間回路69の構成について図5を用いて説明する。データ補間回路69は、アキュムレータ66から読み出された擬似ノイズ信号Ykを補間係数「P」乗算用の係数可変回路71に入力すると共に、単位サンプリング時間遅延回路73を介して単位サンプリング時間遅延した後に補間係数「Q」乗算用の係数可変回路72に入力する。
【0117】
係数可変回路71及び72は、補間係数生成回路68で生成された補間係数「P」及び補間係数「Q」により擬似ノイズ信号Ykに対してデータ補間処理を施す際の係数を可変するようになされており、その算出結果を加算回路74へ送出する。
【0118】
加算回路74は、係数可変回路71及び72からそれぞれ供給される算出結果を加算することにより上述した新たな補間擬似ノイズ信号Ykkを生成し、これを加算器5の−端子へ出力するようになされている。
【0119】
ここで、データ補間回路69によってデータ補間された時のモードCにおけるアドレスパターン発生例を、図2及び図6を用いて説明する。
【0120】
図6においては、この場合も、第1の実施の形態と同様に図中左上から右下へ向かって時間が流れ、まずドラム回転周期1において左上のAdr(0)Dataからカウントが開始されるが、この時点では最初のアドレスデータの読み出しであってデータ補間処理を施す必要がないため、データ補間回路69からは補間係数「P(=0)」、補間係数「Q(=1)」が供給され、結果的にデータ補間処理は成されていない。
【0121】
すなわち、各アドレスのデータとしては、以下のように生成される。
【0122】
次に、ドラム回転周期2においては、図2におけるドラム回転周期2のAdr(0)Data(図6のAdr(213)Dataに相当)から順次カウントが開始され、Adr(212)Dataまでカウントされるが、そのカウント値に応じてデータ補間回路69の係数可変回路71及び72に補間係数「P(=0.7)」、補間係数「Q(=0.3)」が供給されることにより各アドレスのデータとしては以下のように生成される。
【0123】
このドラム回転周期2の場合、各アドレスのデータとしては、
のように生成され、このAdr(0.7)Data、Adr(1.7)Data、……がデータ補間処理された結果として出力されるようになされている。
【0124】
そしてドラム回転周期3においても、上述のドラム回転周期2と同様に、図2におけるドラム回転周期3のAdr(0)Data(図6のAdr(213)Dataに相当)から順次カウントが開始され、Adr(212)Dataまでカウントされるが、そのカウント値に応じてデータ補間回路69の係数可変回路71及び72に供給される補間係数「P(=0.3)」、補間係数「Q(=0.7)」が供給されることにより各アドレスのデータとしては以下のように生成される。
【0125】
このドラム回転周期3の場合、各アドレスのデータとしては、
のように生成され、このAdr(0.3)Data、Adr(1.3)Data、……がデータ補間処理された結果として出力されるようになされている。
【0126】
以上のシーケンスを繰り返すアドレスパターンと補間係数「P」及び補間係数「Q」とを生成し、当該アドレスパターンを213.3アドレス毎のドラム回転周期に当てはめると、各ドラム回転周期における同一アドレス、例えばAdr(1)Dataに相当するデータタイミング(斜線で示す)の各ドラム回転周期毎のアドレスパターンは、ドラム回転周期2において聴感上で補間される位置にAdr(0.7)Data及びAdr(1.7)Dataが生成され、またドラム回転周期3において聴感上で補間される位置にAdr(0.3)Data及びAdr(1.3)Dataが生成されることを考えれば、結果的にパターンずれは殆ど発生しないことになる。
【0127】
すなわちドラム回転周期1におけるアドレスパターンで読み出されたときの補間擬似ノイズ信号Ykkと、ドラム回転周期2及びドラム回転周期3におけるアドレスパターンで読み出されたときの補間擬似ノイズ信号Ykkとは波形的にほぼ同一であり特性としては極めて酷似したものが出力されることになる。
【0128】
このようにドラム回転周期2及びドラム回転周期3では、端数分のずれに合わせたタイミングに必要なデータ(ドラム回転周期2においてはAdr(0.7)Data及びAdr(1.7)Data、ドラム回転周期3においてはAdr(0.3)Data及びAdr(1.3)Data)がアドレス間のデータ補間によって生成されるため、ドラム回転周期によって発生する周期性ノイズNの特性と極めて酷似した補間擬似ノイズ信号Ykkを生成することができる。
【0129】
実際上、適応ノイズ低減装置60は、図7に示すようにルーチンRT2の開始ステップから入ってステップSP11へ移る。ステップSP11において適応ノイズ低減装置60は、巡回型自走カウンタ62で繰返シーケンスに従ってカウントを行い、次のステップSP12へ移る。
【0130】
ステップSP12において適応ノイズ低減装置60は、ステップSP11でカウントした繰返シーケンスに従ったカウント値に基づいてタイミング発生回路64によりドラム回転周期に合わせたタイミングパルスを生成し、これをリードアドレス生成回路63及びライトアドレス生成回路65に送出し、次のステップSP13へ移る。
【0131】
ステップSP13において適応ノイズ低減装置60は、タイミングパルスに基づいて生成したリードアドレスAXkに従い、アドレスパターン発生例(図6)の順番でレジスタの値を順次読み出し、次のステップSP14へ移る。
【0132】
ステップSP14において適応ノイズ低減装置60は、補間係数生成回路68によって生成された補間係数「P」及び「Q」を用いてデータ補間回路69で上述のデータ補間処理を施すことにより新たな補間擬似ノイズ信号Ykkを生成し、次のステップSP15へ移る。
【0133】
ステップSP15において適応ノイズ低減装置60は、データ補間処理の施された補間擬似ノイズ信号Ykkを加算器5の−端子に出力し、その結果加算器5を介して周期性ノイズNを除去した後、次のステップSP15へ移って第2の実施の形態における周期性ノイズ低減処理手順を終了し、以降この手順を繰り返す。
【0134】
以上の構成において、適応ノイズ低減装置60の適応信号処理回路61は参照入力信号Xを必要としない非同期式の適応フィルタでなり、端子30から入力されたサンプリングクロックSCLKを巡回型自走カウンタ62で予め定められた繰返シーケンスに合わせてカウントすることにより得られたタイミングパルスをリードアドレス生成回路63及びライトアドレス生成回路65に供給する。
【0135】
アキュムレータ66は、リードアドレス生成回路63から供給されるリードアドレスAXkに従って各レジスタからアドレスデータの読み出しを行うことにより、繰返シーケンスに合わせたデータタイミングで読み出した擬似ノイズ信号Ykをデータ補間回路69へ送出する。
【0136】
データ補間回路69では、擬似ノイズ信号Ykを基に、ドラム回転周波数とサンプリングクロックとの周波数比の端数分のずれに合わせたタイミングで必要なデータを前後のアドレス間のデータで補間することにより生成した新たな補間擬似ノイズ信号Ykkを加算器5の−端子に出力する。
【0137】
これにより適応ノイズ低減装置60は、周期性ノイズNの混入した主要入力信号S2から加算器5でアキュムレータ66から供給された補間擬似ノイズ信号Ykkを減算することにより、当該周期性ノイズNを除去し、主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0138】
なお適応ノイズ低減装置60は、データタイミングのずれが僅かにあっても適応信号処理回路61の追従範囲内であればいずれ収束することになるので、ドラム回転周波数とサンプリング周波数との周波数比を正確に整数比にする必要がなく、追従範囲内であれば整数比に近づけるだけで済み、ノイズ低減効果に影響を与えることはない。
【0139】
また適応ノイズ低減装置60は、ステップゲイン回路9によるステップゲインの係数μを大きくすることにより適応信号処理回路61の追従範囲を拡大し、逆にステップゲインの係数μを小さくすれば追従範囲を縮小することができるため、ステップゲインを調整することにより適応信号処理回路61の追従性を適正範囲内で設定することができる。
【0140】
さらに適応ノイズ低減装置60は、ドラム回転周期に合わせた参照入力信号Xを必要としない非同期式の適応フィルタで構成するようにしたことにより、参照入力信号Xに含まれているジッタ成分を検出することがなく、ノイズ低減効果を低下させることを未然に防止することができると共に、参照入力信号Xを入力することが出来ないシステムであっても簡易な構成で容易かつ確実にノイズ低減効果を得ることができる。
【0141】
以上の構成によれば、適応ノイズ低減装置60は、参照入力信号Xを必要とすることのない非同期式適応フィルタであって、巡回型自走カウンタ62で予め定められた繰返シーケンスで各レジスタの値を順番に読み出すことにより擬似ノイズ信号Ykを得、当該擬似ノイズ信号Ykを基にデータ補間回路69でドラム回転周波数とサンプリングクロックとの周波数比の端数分のずれに合わせたタイミングで必要なデータを補間することにより新たな補間擬似ノイズ信号Ykkを生成し、これを主要入力信号S2から減算することにより主要入力信号S3に残留するエラー信号成分を従来と比較して格段に減少させることができる。
【0142】
(3)他の実施の形態
なお上述の第1及び第2の実施の形態においては、本発明を、ドラムを回転駆動したときに周期性ノイズNを発生するディジタルビデオカメラに適用するようにした場合について述べたが、本発明はこれに限らず、ディスク状記録媒体を回転駆動したときに周期性ノイズを発生するディスク記録再生装置等、当該周期性ノイズを発生する他の種々の電子機器に適用するようにしても良い。
【0143】
また上述の形態においては、図2及び図6におけるアドレスパターン発生例のアドレス発生タイミングをAdr(0)Dataからスタートするようにした場合について述べたが、本発明はこれに限らず、周期性ノイズNとアドレスパターンとの位相関係は任意で良い。この場合、アキュムレータ46及び66がドラムの1回転周期分のアドレス(タップ数)を有する環状バッファの構成を採用したことにより、周期性ノイズNとアドレスパターンとの位相関係は任意で良く、必ずしもアドレス発生タイミングをAdr(0)Dataからスタートする必要はないからである。これによりフリーランの巡回型自走カウンタ42を使用することができるので、当該巡回型自走カウンタ42自体の構成を簡素化し得、回路規模を小さくすることができる。
【0144】
さらに上述の実施の形態においては、本発明をディジタルビデオカメラに適用するようにした場合について述べたが、本発明はこれに限らず、周期性ノイズを発生するCD(Compact Disc)プレイヤー、MD(Mini Disc)プレイヤー、DVD(Digital Versatile Disc)プレイヤー等のその他種々の電子機器に対して適用するようにしても良い。
【0145】
【発明の効果】
上述のように本発明によれば、周期性ノイズと周期的に相関性の高い参照入力信号を必要とすることなく自走式カウンタ手段によって自発的に生成したタイミング信号にのみ基づいて当該周期性ノイズの特性に近い擬似ノイズ信号を生成し、当該擬似ノイズ信号を入力信号から減算することにより、参照入力信号を必要としない簡易な構成でかつ容易に入力信号から周期性ノイズだけを一段と効果的に低減し得るノイズ低減装置及びノイズ低減方法を実現することができる。
【図面の簡単な説明】
【図1】本発明における第1の実施の形態における適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図2】第1の実施の形態におけるアドレスパターンの発生例を示す略線図である。
【図3】第1の実施の形態における周期性ノイズ低減処理手順を示すフローチャートである。
【図4】本発明における第2の実施の形態における適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図5】データ補間回路の構成を示す略線的ブロック図である。
【図6】第2の実施の形態におけるアドレスパターンの発生例を示す略線図である。
【図7】第2の実施の形態における周期性ノイズ低減処理手順を示すフローチャートである。
【図8】一般的な適応ノイズ低減装置の構成を示す略線的ブロック図である。
【図9】LMS適応フィルタ回路部の構成を示す略線的ブロック図である。
【図10】従来の適応ノイズ低減装置の構成示す略線的ブロック図である。
【図11】従来のアドレスパターンによるデータ配列の例(1)を示す略線図である。
【図12】従来のアドレスパターンによるデータ配列の例(2)を示す略線図である。
【図13】ドラム回転周波数とサンプリングクロックとの関係を示す略線図である。
【符号の説明】
1、40、60……適応ノイズ低減装置、4、5、28、48、68……加算器、7……適応フィルタ、8……LMS演算回路、9……ステップゲイン回路、21、41、61……適応信号処理回路、26、46、66……アキュムレータ42、62……巡回型自走カウンタ、23、43、63……リードアドレス生成回路、24、44、64……タイミング発生回路、25、45、65……ライトアドレス生成回路、27、47、67……単位サンプリング時間遅延回路。
Claims (8)
- 入力信号に混入した周期性ノイズを低減するノイズ低減装置において、
上記周期性ノイズが発生する周期に近似した一定の繰返シーケンスに応じたタイミング信号を生成する自走式カウンタ手段と、
上記自走式カウンタ手段によって生成した上記タイミング信号に基づいて環状バッファに格納されたフィルタ係数を順次読み出すことにより上記周期性ノイズの特性に近い擬似ノイズ信号を生成する適応フィルタ手段と、
上記入力信号から上記擬似ノイズ信号を減算することにより上記周期性ノイズを除去する演算手段と
を具えることを特徴とするノイズ低減装置。 - 上記適応フィルタ手段によって生成した上記擬似ノイズ信号に対して所定のデータ補間処理を施すことにより上記擬似ノイズ信号に代えて上記周期性ノイズの特性に酷似した新たな補間擬似ノイズ信号を生成するデータ補間手段と
を具えることを特徴とする請求項1に記載のノイズ低減装置。 - 上記データ補間手段は、上記自走式カウンタ手段によって生成される上記タイミング信号に応じた所定の補間係数を用いて上記データ補間処理を施すことによって上記補間擬似ノイズ信号を生成する
ことを特徴とする請求項2に記載のノイズ低減装置。 - 入力信号に混入した周期性ノイズを低減するノイズ低減方法において、
上記周期性ノイズが発生する周期に近似した繰返シーケンスに応じたタイミング信号を生成する自走式カウンタ手段によって生成した上記タイミング信号に基づいて環状バッファに格納されたフィルタ係数を順次読み出すことにより上記周期性ノイズの特性に近い擬似ノイズ信号を生成する擬似ノイズ信号生成ステップと、
上記入力信号から上記擬似ノイズ信号を減算することにより上記周期性ノイズを除去する演算ステップと
を具えることを特徴とするノイズ低減方法。 - 上記擬似ノイズ信号生成ステップで生成した上記擬似ノイズ信号に対して所定のデータ補間処理を施すことにより上記擬似ノイズ信号に代えて上記周期性ノイズの特性に酷似した新たな補間擬似ノイズ信号を生成するデータ補間ステップと
を具えることを特徴とする請求項5に記載のノイズ低減方法。 - 上記データ補間ステップは、上記自走式カウンタ手段によって生成される上記タイミング信号に応じた所定の補間係数を用いて上記データ補間処理を施すことによって上記補間擬似ノイズ信号を生成する
ことを特徴とする請求項6に記載のノイズ低減方法。 - 上記環状バッファに格納されるべき上記フィルタ係数のデータ数Lは、上記擬似ノイズ信号のサンプリング周波数F、当該擬似ノイズ信号が取り得る最大周期Tについて、上述の(1)式の関係で示される
ことを特徴とする請求項5に記載のノイズ低減方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355860A JP2004192666A (ja) | 2002-12-06 | 2002-12-06 | ノイズ低減装置及びノイズ低減方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002355860A JP2004192666A (ja) | 2002-12-06 | 2002-12-06 | ノイズ低減装置及びノイズ低減方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004192666A true JP2004192666A (ja) | 2004-07-08 |
Family
ID=32756426
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002355860A Pending JP2004192666A (ja) | 2002-12-06 | 2002-12-06 | ノイズ低減装置及びノイズ低減方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004192666A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006098068A (ja) * | 2004-09-28 | 2006-04-13 | Nsk Ltd | 回転速度検出装置 |
JP2007040954A (ja) * | 2004-11-18 | 2007-02-15 | Nsk Ltd | 回転部材の変位測定装置及び荷重測定装置 |
US8036398B2 (en) | 2005-05-27 | 2011-10-11 | Sony Corporation | Circuit and apparatus having a delay unit for reducing periodic noise |
JP2015177447A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社Jvcケンウッド | 雑音低減装置、雑音低減方法及び雑音低減プログラム |
-
2002
- 2002-12-06 JP JP2002355860A patent/JP2004192666A/ja active Pending
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006098068A (ja) * | 2004-09-28 | 2006-04-13 | Nsk Ltd | 回転速度検出装置 |
JP4701663B2 (ja) * | 2004-09-28 | 2011-06-15 | 日本精工株式会社 | 回転速度検出装置 |
JP2007040954A (ja) * | 2004-11-18 | 2007-02-15 | Nsk Ltd | 回転部材の変位測定装置及び荷重測定装置 |
US8036398B2 (en) | 2005-05-27 | 2011-10-11 | Sony Corporation | Circuit and apparatus having a delay unit for reducing periodic noise |
JP2015177447A (ja) * | 2014-03-17 | 2015-10-05 | 株式会社Jvcケンウッド | 雑音低減装置、雑音低減方法及び雑音低減プログラム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3154998B2 (ja) | 第1の標本化周波数を有する信号を第2の標本化周波数を有する信号に変換する信号変換方法 | |
US7262716B2 (en) | Asynchronous sample rate converter and method | |
GB2282933A (en) | Active noise controller including a lattice-type digital filter | |
JP2004192666A (ja) | ノイズ低減装置及びノイズ低減方法 | |
JP2959361B2 (ja) | 残響音付加装置 | |
JP3800147B2 (ja) | カメラ一体型記録装置の適応ノイズ低減方法 | |
US5386529A (en) | Digital signal processor for use in sound quality treatment by filtering | |
JP2005135342A (ja) | 可変ゲイン積分器 | |
JP3882669B2 (ja) | ノイズ低減装置及びノイズ低減方法 | |
JP3873701B2 (ja) | ノイズ低減装置及びノイズ低減方法 | |
JP4332789B2 (ja) | 適応ノイズ低減方法及び適応ノイズ低減装置 | |
JP2004095130A (ja) | ノイズ低減装置および方法、並びに撮像装置 | |
JPH11176113A (ja) | 電子機器のノイズ低減装置及び記録装置のノイズ低減装置 | |
JP3983475B2 (ja) | デジタル−アナログ変換器 | |
JPH0248831A (ja) | 雑音低減方法 | |
JPH0410078B2 (ja) | ||
JPH064810A (ja) | 再生等化器の調整方法 | |
JP4741932B2 (ja) | 音声エコー信号消去装置 | |
JP3800000B2 (ja) | 係数変更回路およびデジタル信号処理装置 | |
JPH03155597A (ja) | 残響付加装置 | |
JP3743625B2 (ja) | 可変遅延装置 | |
JPH0410079B2 (ja) | ||
JP2008061053A (ja) | 信号処理装置 | |
JPS59171307A (ja) | タツプ係数切替方式 | |
JP2005012350A (ja) | 音声・音響信号再生調整方法、装置、および音声・音響信号再生調整プログラム、そのプログラムを記録した記録媒体 |