JPH0410079B2 - - Google Patents

Description

【発明の詳細な説明】 《産業上の利用分野》 この発明は、楽音信号などに人工的に残響を付
加する装置に関する。さらに詳細には、所定の残
響特性の時間関数と入力信号の畳み込み演算によ
つて残響信号を作り出す畳み込み方式の残響付加
装置に関する。

《従来技術とその問題点》 残響付加装置としての畳み込み演算回路の原理
的な構成を第１図に示している。デイレイメモリ
１は入力信号Ｘ（ｔ）を所定時間分順次更新しな
がら記憶する。その結果、入力信号Ｘ（ｔ）はデ
イレイメモリ１によつて遅延される。

デイレイメモリ１から取り出される信号X₁〜
Xmは、入力信号Ｘ（ｔ）をそれぞれ時間T₁〜
Tmだけ遅延した信号である。各遅延信号X₁〜
Xmはそれぞれ係数乗算器２₁〜２ｍにて係数
（ゲインデータ）G₁〜Gmが掛けられ（重み付さ
れ）、これらの各出力が加算器３にて加算合成さ
れる。

つまり、この加算器３からは、次の式に示す畳
み込み演算結果Ｙが出力される。

Ｙ＝_n 〓ⁱ⁼¹ Gi×Xi この出力Ｙが残響信号となる。

ここで、上記の遅延時間TiとゲインデータGi
（ｉ＝１〜ｍ）は、第２図に示すようなインパル
ス応答による残響特性に対応する。つまり、パラ
メータTiとGiとで所望の残響特性の時間関数が
表現され、これと入力信号Ｘ（ｔ）が畳み込み演
算され、残響信号Ｙが作り出される。

この種の畳み込み演算形残響付加装置において
問題なのは、畳み込み演算の点数（すなわち第１
図の例におけるｍ）を多くし、長い遅延時間帯に
亘る残響を発生させようとすると、演算回路のハ
ードウエアが膨大なものになつてしまう点であ
る。つまり、より長時間に亘る自然な残響をいか
に簡単なハードウエアで実現するかが課題であ
る。

ところで、自然界の通常の残響は周波数特性を
有していることが良く知られている。空気中の減
衰や反射面での減衰は高音域ほど大きく、従つて
残響時間は低音域ほど長く、高音域では短くな
る。

このような周波数特性の残響を畳み込み演算回
路によつて人工的に作り出すには、入力信号（入
力音）を幾つかの周波数帯域に分け、それぞれの
帯域に固有の残響特性を設定した畳み込み演算回
路を設ける手段が考えられる。

しかし、１系列の畳み込み演算回路でもそのハ
ードウエアは膨大なものになるのに、周波数帯域
毎にこれを設けるのは装置がいたずらに大規模化
し、コストのかさむものになつてしまう。

《発明の目的》 この発明は、上述したような背景のもとになさ
れたものであり、その目的は、周波数特性を持
ち、しかも長時間に亘る残響特性を簡単なハード
ウエア構成で実現することができる残響付加装置
を提供することにある。

上記の目的を達成するために、この発明は、入
力信号を所定時間まで順次記憶する第１の遅延手
段と、この第１の遅延手段で所定時間遅延された
信号を順次フイルタリングするフイルタ手段と、
このフイルタ手段の出力を所定時間まで順次記憶
する第２の遅延手段と、上記第１および第２の遅
延手段に記憶された信号に基づいて上記入力信号
と所定の残響特性の時間関数との畳み込み演算に
よつて残響信号を生成する演算手段とで残響付加
装置を構成したことを特徴とする。

《実施例》 以下、この発明の実施例を図面に基づいて詳細
に説明する。

第３図に示すこの発明の実施例では、３個の畳
み込み演算回路CU１，CU２，CU３が用いられ
ている。各畳み込み演算回路CU１，CU２，CU
３の基本構成はそれぞれ第１図に示したもの同じ
で、所定時間分の遅延データを蓄えるデイレイメ
モリ１０と、遅延時間の異なる多数の遅延信号に
それぞれ所定の係数を掛ける係数乗算器２０と、
各係数乗算器２０の出力を加算合成する加算器３
０とからなる。

各畳み込み演算回路CU１，CU２，CU３には、
前述した遅延時間とゲインデータのパラメータに
よつて所定の残響特性時間関数が設定されてい
て、その時間関数と入力信号の畳み込み演算が行
なわれ、それぞれ残響信号出力Ｙ１，Ｙ２，Ｙ３
が作り出される。

畳み込み演算回路CU１の入力INには、楽音信
号などである入力信号Ｘ（ｔ）が印加される。こ
の演算回路CU１におけるデイレイメモリ１０に
て時間Tqだけ遅延された信号がフイルタＦ１を
通過して２段目の畳み込み演算CU２の入力INに
印加される。

さらに、１段目と２段目の演算回路CU１，CU
２の合計で時間Tr遅延された信号がフイルタＦ
２を通過して３段目の畳み込み演算回路CU３の
入力INに印加される。そして各演算回路CU１，
CU２，CU３の加算器３０の出力Ｙ１，Ｙ２，Ｙ
３が加算器４０で加算合成され、残響信号出力
OUTとなる。

第４図は、出力OUTから見た装置全体のイン
パルス応答を包路線の形で示している。入力信号
Ｘ（ｔ）のインパルスに対し、遅延時間Tqまでの
初期の残響信号は初段の畳み込み演算回路CU１
によつて作り出される。また、遅延時間Tqから
Trまでの中期残響信号は２段目の畳み込み演算
回路CU２によつて作り出される。さらに遅延時
間Tr以降の後期残響信号は最終段の畳み込み演
算回路CU３によつて作り出される。

また、初段CU１から２段目のCU２に伝わる信
号はフイルタＦ１を通過し、さらに２段目CU２
から３段目CU３に伝わる信号はフイルタＦ２も
通過する。そのためこのフイルタＦ１，Ｆ２の特
性によつて残響特性に次のような周波数特性が付
加される。

ここで、フイルタＦ１とＦ２はハイカツトフイ
ルタであるとする。すると入力信号Ｘ（ｔ）の高
域成分はフイルタＦ１で減衰されて演算回路CU
２に伝わり、さらにフイルタＦ２でも減衰されて
演算回路CU３に伝わる。これに対して入力信号
Ｘ（ｔ）の低域成分はフイルタＦ１，Ｆ２でほと
んど減衰されずに演算回路CU２，CU３に伝わ
る。そのため演算回路CU２の出力Ｙ２および演
算回路CU３の出力Ｙ３の周波数成分を見ると、
低域成分が大きく、高域成分は減衰されている。

第４図Ａは、フイルタＦ１，Ｆ２でほとんど減
衰されない低域成分についての残響特性であり、
同図Ｂは、フイルタＦ１，Ｆ２で大きく減衰され
る高域成分の残響特性である。このように低域成
分の減衰は緩かで残響時間が長くなり、高域成分
の減衰は速くて残響時間が短くなる。これは一般
的な自然界の残響特性と同じである。

ところで、入力信号を例えば２つの周波数帯域
に分け、その一方に第４図Ａで示す特性の畳み込
み演算回路を設け、他方に同図Ｂに示す特性の畳
み込み演算回路を設ける構成に比べた場合、第３
図の本発明による構成は演算回路のハードウエア
が約半分で済むことになる。このように少ないハ
ードウエアで、長い遅延時間帯に亘り、かつ周波
数特性を有する残響を作り出すことができる。

第５図Ａは、上記フイルタＦ１，Ｆ２として使
用されるデイジタルフイルタの構成例を示してい
る。同図において、入力端子INにデイジタル化
された楽音信号などがサンプリング周波数Fsで
印加される。その入力信号は直接係数乗算器６１
に印加されるとともに、遅延回路６０で１サンプ
リング周期分だけ遅延されて係数乗算器６２に印
加される。

つまり、係数乗算器６１に印加される信号を
Xiとすると、それより１サンプル前の信号Xi−
１が係数乗算器６２に入力される。乗算器６１で
は係数A₀が掛けられ、乗算器６２では係数A₁が
掛けられる。これら両出力は加算器６３で加算さ
れ、フイルタリングされた出力信号OUTとなる。

これは一次のローパスフイルタで、A₀＝A₁＝
0.5とした場合、その特性は第５図Ｂの実線で示
すようになる。第３図におけるフイルタＦ１，Ｆ
２を上記の構成とした場合、２段目の演算回路
CU２には第５図Ｂの実線で示す特性でフイルタ
リングされた信号が入力される。また演算回路
CU３にはフイルタＦ１とＦ２を通過した信号が
入力されるので、ここでの周波数特性は第５図Ｂ
の点線で示す特性となる。

なお、上記の実施例ではフイルタＦ１，Ｆ２を
ローパスフイルタとしたが、この発明はこれに限
定されず、特殊な効果を意図する場合には他のフ
イルタ特性にしても良い。また、畳み込み演算回
路の段数は２段以上であれば良く、前記実施例に
限定されない。また第３図の構成において、各畳
み込み演算回路CU１，CU２，CU３におけるそ
れぞれの加算器３０と最終出力を得る加算器４０
とを全て１つに纒めることが可能である。

次に、この発明の他の実施例を第６図以降の図
面に基づいて詳細に説明する。先の実施例におけ
る畳み込み演算回路は、多数の係数乗算器２０を
用いて並列に畳み込み演算を行なつている。これ
に対し以下の実施例では、多数の遅延データに所
定のゲインデータを掛けてそれらを合計するとい
う畳み込み演算の主要部を、１データずつの直列
遂次演算処理によつて行なう。しかも、その演算
回路にて第５図Ａの回路と等価のフイルタリング
処理も時分割的に行なつている。

第６図の装置は、タイミングコントローラ３２
から出力される６系統のクロツクＣ１〜Ｃ６に従
つて動作する。クロツクＣ１〜Ｃ６の波形は第７
図に示している。アナログの楽音信号などをデイ
ジタル化してなる入力信号Ｘ（ｔ）は、データメ
モリ２３に一定のサンプリング周期Ｔで順次書込
まれ、所定個数のサンプルデータX₀〜Xsが順次
更新されながら記憶される。またデータメモリ２
３で遅延される過程で、以下のように２段のフイ
ルタリング処理が加えられる。

マルチプレクサ３５は、クロツクＣ６がＨレベ
ルのときデータメモリ２３の入力信号Ｘ（ｔ）を
入力し、クロツクＣ６がＬレベルのときにデータ
メモリ２３にアキユムレータ２９の出力を入力す
る。入力信号Ｘ（ｔ）はデータメモリ２３に対し、
周期ＴのクロツクＣ１でインクリメントされるカ
ウンタ２４の出力で指定されるアドレスに順次書
込まれる。カウンタ２４の現時点の出力をＰとす
ると、その時点でデータメモリ２３には第８図に
示すデータが蓄えられている。

第８図では、データメモリ２３のアドレスをカ
ウンタ２４の出力Ｐを基点とする相対アドレスで
示している。アドレスＰには最新の（遅延時間が
０）サンプルデータX₀が記憶されている。それ
より１つ少ないアドレスＰ−１には１サンプル前
のサンプルデータX₁が記憶されている。このデ
ータX₁は入力信号Ｘ（ｔ）を時間Ｔだけ遅延した
データである。さらに１つ少ないアドレスＰ−２
には入力信号Ｘ（ｔ）を時間Ｔ×２だけ遅延した
データX₂が記憶されている。以下同様にして、
アドレスを遡ると順次古いサンプルデータが記憶
されている。

上記の説明で明らかなように、最新のデータ
X₀が記憶されたデータメモリ２３のアドレスＰ
に対しＱだけ若いアドレスＰ−Ｑには、遅延時間
Ｔ×ＱのサンプルデータX_Qが記憶されている。
この遅延時間Ｔ×Ｑは、第３図の実施例における
初段のデイレイメモリによる遅延時間Tqに相当
する。この遅延時間Ｔ×Ｑまでを初期遅延エリア
と称する。このエリアは、第３図の実施例におけ
る初段のデイレイメモリに相当する。

また、データメモリ２３のアドレスＰ−（Ｑ＋
１）からアドレスＰ−Ｒまでを中期遅延エリアと
称する。アドレスＰ−Ｒには遅延時間Ｔ×Ｒのデ
ータX_Rが記憶されている。この中期遅延エリア
は、第３図の実施例における２段目のデイレイメ
モリに相当し、遅延時間Ｔ×Ｒは第３図における
Trに相当する。

また、データメモリ２３のアドレスＰ−（Ｒ＋
１）から最後のアドレスＰ−Ｓまでを後期遅延エ
リアと称する。この後期遅延エリアは、第３図の
実施例における３段目のデイレイメモリに相当す
る。

上述の初期・中期・後期の各遅延エリアは、デ
ータメモリ２３上で物理的に固定されている訳で
はなく、カウンタ２４の出力が変化するのに伴つ
てダイナミツクかつサイクリツクに変化するもの
である。

初期遅延エリアには、入力信号Ｘ（ｔ）を単純
にサンプリングしたデータが記憶されている。遅
延時間がＴ×ＱからＴ×（Ｑ＋１）に増えるとき
にフイルタリング処理が加えられる。このフイル
タリング処理は、第３図の実施例における１段目
のフイルタＦ１に相当する。同様にして、遅延時
間Ｔ×ＲからＴ×（Ｒ＋１）になるときにフイル
タリング処理が再度加えられる。この２回目のフ
イルタリング処理は、第３図の実施例における２
段目のフイルタＦ２に相当する。この結果、中期
遅延エリアには１回フイルタリング処理されたデ
ータが記憶されており、後期遅延エリアには２回
フイルタリング処理されたデータが記憶されてい
る。

上記フイルタリング処理について説明する。中
期遅延エリアの最初のデータX_Q+1は、次の式１
に示す演算によつて作られる。

X_Q+1＝A₀X_Q-1＋A₁X_Q …式１ 同様に、後期遅延エリアの最初のデータX_R+1
は次の式２に示す演算によつて作られる。

X_R+1＝A₀X_R-1＋A₁X_R …式２ この式１および式２のフイルタリング処理は、
先に説明した第５図のデイジタル・フイルタ回路
と全く同じ動作である。従つて、中期遅延エリア
および後期遅延エリアのそれぞれにおける周波数
特性も前述した通りである。

第６図の装置は、周期Ｔの１サイクル毎に、ま
ず前半で第８図に示したデータメモリ２３の内容
を更新する処理を行ない、その後に更新されたデ
ータメモリ２３の内容に従つて畳み込み演算処理
を行ない、その結果得られた残響信号を出力す
る。この動作をクロツクＣ１〜Ｃ６に同期して周
期Ｔでサイクリツクに繰り返す。

第９図は、パラメータメモリ５０の内容を示し
ている。メモリ５０のアドレス０〜６までには、
上述したデータメモリ２３のデータ更新に使われ
る制御データが格納されており、アドレス７以降
に所望の残響特性の時間関数に相当するパラメー
タ群が予め設定記憶されている。

残響特性パラメータは、第２図に示したような
インパルス応答特性を表現したもので、１個のパ
ラメータは、遅延時間データDiとゲインデータ
Gi（ｉ＝１〜ｍ）の対からなり、時間軸上のｍ点
の遅延時間データDiとその各点に対応するゲイ
ンデータGiで所望の残響特性を表現している。
ここでの遅延時間データDiは、第２図における
遅延時間Tiを上記サンプリング周期Ｔで割つた
整数値である。つまり、Di×Ｔが遅延時間であ
る。

パラメータメモリ５０の１ワードは、遅延時間
データエリアとゲインデータエリアに分かれ、ア
ドレス７以降にはそれぞれのエリアに上記Diと
Giが記憶されている。またアドレス０〜６には、
第９図に示した制御データが記憶されている。ア
ドレス１，２，４，５のゲインデータエリアに記
憶されているA₀およびA₁は前記式１および式２
で使われているゲインデータA₀およびA₁である。

次に、第６図の装置の動作を順番に説明する。
パラメータメモリ５０はカウンタ２５の出力でア
ドレツシングされる。このカウンタ２５はクロツ
クＣ４がＬレベルになつたときクリアされ、その
後クロツクＣ５の立上りで順次インクリメントさ
れる。また、カウンタ２４の出力と、パラメータ
メモリ５０から読み出される１ワードの出力のう
ちの遅延時間データエリアのデータとが減算器２
７に入力され、その減算結果がデータメモリ２３
のアドレス入力となる。データメモリ２３から読
み出されるデータXiと、パラメータメモリ５０
から読み出されるゲインデータエリアのデータと
が乗算器２８に入力され、その乗算結果がアキユ
ムレータ２９の入力となる。アキユムレータ２９
は加算器４０とレジスタ３５とAND回路３１か
らなり、乗算器２８からの入力をクロツク５に同
期して順次累算するとともに、クロツクＣ３がＬ
レベルになると累算内容をクリアする。

まず、クロツクＣ１が立上ると、カウンタ２４
がインクリメントされる。その直後にクロツクＣ
４がＬレベルになり、カウンタ２５がクリアされ
る。従つてカウンタ２５の出力０でパラメータメ
モリ５０のアドレス０が指定される。パラメータ
メモリ５０のアドレス０の記憶内容は、遅延時間
データエリアおよびゲインデータエリアともに０
である。従つて減算器２７の減算入力は０であ
り、カウンタ２４の出力Ｐがそのままデータメモ
リ２３のアドレス入力となる。この状態でクロツ
クＣ２がＬレベルになり、データメモリ２３は書
込みモードとなる。その結果、データメモリ２３
のアドレスＰに最新のサンプルデータX₀が書込
まれる。

クロツクＣ２の立上りと同時にクロツクＣ５が
立上つており、これでカウンタ２５が歩進され、
その出力が１となる。従つてパラメータメモリ５
０のアドレス１が指定され、第９図に示すアドレ
ス１内容が読み出される。アドレス１の遅延時間
データエリアはＱ−１であるので、データメモリ
２３はアドレスＰ−（Ｑ−１）が指定され、この
メモリ２３からデータX_Q-1が読み出される。パ
ラメータメモリ５０のアドレス１のゲインデータ
エリアはA₀であるので、このA₀と上記X_Q-1が乗
算器２８で掛けられて、アキユムレータ２９に入
力される。

次に、クロツクＣ５が立上ると、カウンタ２５
の出力が２になり、パラメータメモリ５０のアド
レス２が指定され、そこに記憶されていたデータ
ＱとA₁が読み出される。従つて、データメモリ
２３のアドレスＰ−Ｑが指定され、これからデー
タX_Qが読み出され、これとA₁とが乗算器２８で
掛けられ、アキユムレータ２９に入力される。こ
の結果、アキユムレータ２９では前記式１の演算
結果が得られている。

次に、クロツクＣ５が立上ると、カウンタ２５
の出力が３となり、パラメータメモリ５０のアド
レス３が指定され、そこに配置されていたデータ
Ｑ＋１と０が続み出される。従つて、データメモ
リ２３はアドレスＰ−（Ｑ＋１）が指定される。
このときクロツクＣ６がＬレベルになつてマルチ
プレクサ３５が切り替わつており、またクロツク
Ｃ２もＬレベルになる。そのためデータメモリ２
３のアドレスＰ−（Ｑ＋１）にアキユムレータ２
９の出力、すなわち前記式１の演算結果が書込ま
れる。その直後にクロツクＣ３がＬレベルにな
り、アキユムレータ２９の内容がクリアされる。
これが１回目のフイルタリング処理である。上記
の動作と同様に、カウンタ２５の出力が４→５→
６と変化すると、前記式２の演算処理が行なわ
れ、その結果がデータメモリ２３のアドレスＰ−
（Ｒ＋１）に書込まれる。これが２回目のフイル
タリング処理である。ここまでの動作で先に詳述
した第８図のデータ内容が更新されており、これ
で前処理は終りである。

続いて、カウンタ２５の出力が７以上になる
と、データメモリ２３の更新された内容とパラメ
ータメモリ５０のアドレス７以降の残響特性パラ
メータとの畳み込み演算が実行され、残響信号が
生成される。

つまり、カウンタ２５の出力が７になると、パ
ラメータメモリ５０からパラメータD₁とG₁が続
み出され、データメモリ２３のアドレスＰ−D₁
が指定される。ここでデータメモリ２３のアドレ
スＰ−Diに格納されているデータをXi（ｉ＝１〜
ｍ）とする。すると、データメモリ２３からデー
タXiが続み出され、これとゲインデータG₁とが
乗算器２８で掛けられ、その結果がアキユムレー
タ２９に入力される。同様に、カウンタ２５の出
力が８になると、データメモリ２３からデータ
X₂が続み出され、これとゲインデータG₂が掛け
られてアキユムレータ２９に入力され、順次累算
される。このようにして、クロツクＣ１の次の立
上りの直前までに、アキユムレータ２９で次式に
示す累算結果が得られる。

ｙ＝_n 〓ⁱ⁼¹ Gi×Xi そしてこの累算結果が残響信号として出力され
る。その直後にアキユムレータ２９はクロツクＣ
３によつてクリアされる。以上動作が周期Ｔでサ
イクリツクに行なわれる。

なお、以上説明した第６図の実施例において
も、第３図の実施例と同様な作用効果が得られ
る。

《発明の効果》 上記詳細に説明したように、この発明に係る残
響付加装置にあつては、比較的小規模な畳み込み
演算によつて長い遅延時間帯に亘る残響で、しか
も残響成分に周波数特性を持たせた自然な残響を
発生させることができる。

【図面の簡単な説明】

第１図は畳み込み演算回路による残響付加装置
の原理的構成を示すブロツク図、第２図はインパ
ルス応答による残響特性の時間関数の説明図、第
３図はこの発明に係る残響付加装置の第１実施例
を示すブロツク図、第４図ＡおよびＢは第３図の
装置の作用を示す残響特性の説明図、第５図Ａお
よびＢはデイジタルフイルタの構成例を示すブロ
ツク図およびそのフイルタ特性図、第６図はこの
発明に係る残響付加装置の第２の実施例を示すブ
ロツク図、第７図は第６図の装置の動作説明用タ
イミングチヤート、第８図は第６図の装置におけ
るデータメモリ２３のデータ内容の説明図、第９
図は第６図の装置におけるパラメータメモリのデ
ータ内容の説明図である。 CU１，CU２，CU３…畳み込み演算回路、１
０…デイレイメモリ、２０…係数乗算器、３０…
加算器、４０…加算器、Ｆ１，Ｆ２…フイルタ、
２３…データメモリ、２９…アキユムレータ、５
０…パラメータメモリ、２８…乗算器、２７…減
算器。

Claims (1)

【特許請求の範囲】
1. １ 入力信号を所定時間まで順次記憶する第１の
   遅延手段と、この第１の遅延手段で所定時間遅延
   された信号を順次フイルタリングするフイルタ手
   段と、このフイルタ手段の出力を所定時間まで順
   次記憶する第２の遅延手段と、上記第１および第
   ２の遅延手段に記憶された信号に基づいて、上記
   入力信号と所定の残響特性の時間関数との畳み込
   み演算によつて残響信号を生成する演算手段とを
   備えた残響付加装置。