JP2004187168A - 回路構成、光受信器、及び光リンク - Google Patents
回路構成、光受信器、及び光リンク Download PDFInfo
- Publication number
- JP2004187168A JP2004187168A JP2002354187A JP2002354187A JP2004187168A JP 2004187168 A JP2004187168 A JP 2004187168A JP 2002354187 A JP2002354187 A JP 2002354187A JP 2002354187 A JP2002354187 A JP 2002354187A JP 2004187168 A JP2004187168 A JP 2004187168A
- Authority
- JP
- Japan
- Prior art keywords
- terminal
- circuit
- current mirror
- voltage
- mirror circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
- H03F3/08—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only controlled by light
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Optical Communication System (AREA)
- Light Receiving Elements (AREA)
- Amplifiers (AREA)
Abstract
【課題】光電流モニタ端子に印加される電圧によらず、信号検出回路への入力電圧を一定に保つことができる回路構成を提供する。
【解決手段】本発明に係る回路構成は、光受信器10に適用される回路構成であって、光信号を受光するAPD1と、第1のライン及び第2のラインを有すると共に第1のラインにAPD1が接続された第1のカレントミラー回路2Fと、第1〜第4の端子T4とを有し、第1の端子T1と第2の端子T2との間で第1のラインを構成し、第3の端子T3と第4の端子T4との間で第2のラインを構成するカレントミラー回路であって、第1の端子T1が第1のカレントミラー回路2Fの第2のラインに接続された第2のカレントミラー回路2Rと、第2の端子T2に接続された信号検出回路6と、第3の端子T3に接続された光電流モニタ端子IMTと、第2のカレントミラー回路の第3の端子T3に接続され、第3の端子T3に電圧を印加する電圧印加回路7と、を備える。
【選択図】 図2
【解決手段】本発明に係る回路構成は、光受信器10に適用される回路構成であって、光信号を受光するAPD1と、第1のライン及び第2のラインを有すると共に第1のラインにAPD1が接続された第1のカレントミラー回路2Fと、第1〜第4の端子T4とを有し、第1の端子T1と第2の端子T2との間で第1のラインを構成し、第3の端子T3と第4の端子T4との間で第2のラインを構成するカレントミラー回路であって、第1の端子T1が第1のカレントミラー回路2Fの第2のラインに接続された第2のカレントミラー回路2Rと、第2の端子T2に接続された信号検出回路6と、第3の端子T3に接続された光電流モニタ端子IMTと、第2のカレントミラー回路の第3の端子T3に接続され、第3の端子T3に電圧を印加する電圧印加回路7と、を備える。
【選択図】 図2
Description
【0001】
【発明の属する技術分野】
本発明は、光受信器又は光リンクに適用される回路構成、その回路構成を有する光受信器及び光リンクに関する。
【0002】
【従来の技術】
従来から、フォトダイオードに流れる光電流をモニタする光電流モニタ回路が特許文献1等によって知られている。この光電流モニタ回路は、カレントミラー回路によって、フォトダイオードに流れる光電流に比例した電流を検出し、フォトダイオードに流れる光電流に換算する。
【0003】
一方、フォトダイオードに流れる光電流に基づいて光信号を検出する信号検出回路を設ける場合がある。上述した光電流モニタ回路を構成するカレントミラー回路において、光電流モニタ端子が設けられたラインとは異なるラインに信号検出回路を設ける場合があった。
【0004】
【特許文献1】
特開平11−284445号公報
【0005】
【発明が解決しようとする課題】
しかしながら、2つの並列なラインを有するカレントミラー回路において、一方のラインに信号検出回路を設け、他方のラインに光電流モニタ端子を設ける構成においては、次のような事態が生じることも考えられる。すなわち、光電流モニタ端子に電流計を接続して光電流をモニタする場合には、光電流モニタ端子に所定の電圧が印加されるが、光電流のモニタを行わない場合には電位が印加されない。このように、光電流モニタ端子側のカレントミラー回路のラインの状態によって信号検出回路における信号識別の基準が変動するおそれがある。特に、受光素子としてアバランシェフォトダイオード(APD)を用いた場合には、APDに高電圧を印加する電源の消費電力を少しでも軽減するために、カレントミラー回路を構成するトランジスタに流す電流を小さくしているため信号識別基準の変動は、顕著に影響する。
【0006】
そこで、本発明は上記課題を解決し、光電流モニタ端子に印加される電圧によらず、信号検出回路への入力電圧を一定に保つことができる回路構成、その回路構成を有する光受信器及び光リンクを提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る回路構成は、光受信器に適用される回路構成であって、光信号を受光するフォトダイオードと、第1のライン及び第2のラインを有すると共に第1のラインにフォトダイオードが接続された第1のカレントミラー回路と、第1の端子と、第2の端子と、第3の端子と、第4の端子と、第1の端子及び第2の端子をつなぐ第1のラインと、第3の端子及び第4の端子をつなぐ第2のラインと、を有するカレントミラー回路であって、第1の端子が第1のカレントミラー回路の第2のラインに接続された第2のカレントミラー回路と、第2のカレントミラー回路の第2の端子に接続された信号検出回路と、第2のカレントミラー回路の第3の端子に接続された光電流モニタ端子と、第2のカレントミラー回路の第3の端子に接続され、第3の端子に電圧を印加する電圧印加回路と、を備えることを特徴とする。
【0008】
このように、光電流モニタ端子が接続される第3の端子に対して、電圧を印加する電圧印加回路を備えることにより、光電流モニタ端子を使用するかしないかによらず、第3の端子に印加される電圧を安定させることができる。すなわち、光電流モニタ端子に所定の電圧が印加されていない場合には、電圧印加回路によって電圧を印加して第3の端子の電位を上げ、光電流モニタ端子に電圧が印加されている場合と同じ状態とする。これにより、第2のカレントミラー回路の第2のラインを状態を安定させ、第1のラインに影響を与えないようにすることができ、信号識別の基準を一定に保つことができる。
【0009】
上記回路構成において、電圧印加回路は、電源とダイオードとが接続されて構成されていることを特徴としても良い。
【0010】
このように電圧印加回路はダイオードを有することにより、電源に電流が流れ込むことを防止できる。
【0011】
上記回路構成において、電圧印加回路は、光受信器又は光リンクの内部電圧を分圧する分圧抵抗と、ダイオードと、を有することを特徴としても良い。
【0012】
このように光受信器又は光リンクの内部電圧を分圧して用いることにより、新たな電源を外部からとる必要がなく、容易に回路を構成することができる。
【0013】
上記回路構成において、第2のカレントミラー回路は、第1のトランジスタと第2のトランジスタを有し、第1のトランジスタのコレクタが第1の端子を構成し、第1のトランジスタのエミッタが第2の端子を構成し、第2のトランジスタのコレクタが第3の端子を構成し、第2のトランジスタのエミッタが第4の端子を構成し、第1のトランジスタと第2のトランジスタのベースどうしが接続され、第1のトランジスタはコレクタとベースとが接続されていることを特徴としても良い。
【0014】
第2のカレントミラー回路として、このようなワイドラー型カレントミラー回路を用いることが好ましい。
【0015】
上記回路構成において、フォトダイオードはアバランシェ型であることが好ましい。
【0016】
本発明に係る光受信器は、上記回路構成を有することを特徴とする。上記回路構成を有することにより、光電流モニタ端子に印加される電圧によらず、信号検出回路への入力電圧を一定に保ち、安定した光受信器を構成することができる。
【0017】
また、本発明に係る光リンクは、上記回路構成を有することを特徴とする。上記回路構成を有することにより、光電流モニタ端子に印加される電圧によらず、信号検出回路への入力電圧を一定に保ち、安定した光リンクを構成することができる。
【0018】
【発明の実施の形態】
以下、図面と共に本発明に係る回路構成及びこの回路構成を備えた光受信器10の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【0019】
図1は、実施の形態に係る光受信器10の縦断面図である。樹脂材料10a内には、スリーブSVが埋設されており、スリーブSV内にはフェルール10dに包まれた光ファイバOFが配置されている。光ファイバOFのスリーブSV内の端面は、アバランシェフォトダイオード(APD)1に対向している。APD1は、スリーブSV の開口の一端を封止する蓋部材SMの内側に固定され、スリーブSV内に固定された球レンズLSを介して光ファイバOFから入力される信号光を受光する。
【0020】
本例においては、増倍率制御回路(DC/DC)40、カレントミラー回路2、トランスインピーダンスアンプ3、及びデータ識別・再生/クロック抽出回路4が、配線基板5上に設けられており、樹脂材料10a内にモールドされている。
【0021】
詳説すれば、APD1の一端は増倍率制御回路40に電気的に接続され、他端はトランスインピーダンスアンプ3に電気的に接続されている。APD1へのバイアス電圧は増倍率制御回路40によって調整された後、APD1に印加される。この状態でAPD1に光ファイバOFからの光信号が入力されると、光信号の光量に応じて流れる電流量が変化する。この電流はトランスインピーダンスアンプ3に入力されることによって、電流/電圧変換され、光信号に応じた電圧信号として出力される。
【0022】
トランスインピーダンスアンプ3は、データ識別・再生/クロック抽出回路4に接続されている。データ識別・再生/クロック抽出回路4は、トランスインピーダンスアンプ3の出力電圧に含まれるデータを識別し、これを再生し、また、そのクロックを抽出する回路である。なお、データ識別・再生/クロック抽出回路4は、図示しないメインアンプ回路を含んでいるものとする。以下、上記光受信器10の回路構成について詳説する。
【0023】
図2は、上記光受信器10の回路構成を示す図である。カレントミラー回路2は、前段側カレントミラー回路2Fと後段側カレントミラー回路2Rを縦続して構成される。カレントミラー回路は、そのトランジスタをそれぞれ含む並列ラインの双方を流れる電流比が一定となるように動作する回路である。なお、電流比はオームの法則に従い、それぞれのラインの抵抗値に反比例する。また、それぞれのトランジスタは、動作環境が等しくなるように近接して配置される。
【0024】
なお、APD1は逆バイアスを印加して使用するため、正電位の端子VAPDからのカレントミラー回路による電圧降下は、APD1に十分に逆バイアスを印加できる程度に小さい必要がある。カレントミラー回路を構成する一方のトランジスタの電圧降下は、そのベース−エミッタ間電圧で規定され、これはダイオードの順方向クランプ電圧に等しく、トランジスタの通常の動作条件下においては、約0.6〜0.7V程度に設定される。従って、APD1のカソード電位は、VAPD−(0.6〜0.7)Vとなり、APD1には十分な逆方向バイアス電圧が印加されることになる。
【0025】
前段側カレントミラー回路2Fは、コレクタ−ベース間を短絡したpnpトランジスタ2FQ1と、これと実質的に特性の等しいpnpトランジスタ2FQ2とから構成される。二つのトランジスタ2FQ1,2FQ2の互いのベースは共通接続され、それぞれのトランジスタ2FQ1,2FQ2のエミッタは共に端子VAPDに接続してある。なお、これらのエミッタと端子VAPDとの間には抵抗2FR1,2FR2がそれぞれ介在しており、双方のトランジスタ2FQ1,2FQ2を流れる電流比を決定している。なお、抵抗2FR1,2FR2の値が共に零又は等しい場合には、トランジスタ2FQ1,2FQ2に流れる電流値は等しくなる。以下では、簡単のため、抵抗2FR1,2FR2の抵抗値が等しいものとする。
【0026】
このように構成される前段側カレントミラー回路2Fの並列ラインの一方はAPD1に接続され、他方は端子MTを介して後段側カレントミラー回路2Rに接続されている。光信号がAPD1へ入力されると、端子VAPDからトランジスタ2FQ1を介してAPD1に電流が流れ込み、これと等しい電流が後段側カレントミラー回路2Rに流れ込む。
【0027】
一方、APD1から出力される光電流は、トランスインピーダンスアンプ3 によって、これに対応する電圧信号に変換される。このトランスインピーダンスアンプ3としては、GaAs製アンプ3A とその入力と出力との間に接続された帰還抵抗素子3R とからなる増幅回路が好適に用いられる。
【0028】
後段側カレントミラー回路2Rは、コレクタ−ベース間を短絡したnpnトランジスタ2RQ1と、これと実質的に特性の等しいnpnトランジスタ2RQ2とから構成される。二つのトランジスタ2RQ1,2RQ2の互いのベースは共通接続されている。トランジスタ2RQ1のコレクタがカレントミラー回路2Rの第1の端子T1を、そしてエミッタが第2の端子T2をそれぞれ構成し、トランジスタ2RQ2のコレクタがカレントミラー回路2Rの第3の端子T3を、そしてエミッタが第4の端子T4をそれぞれ構成する。後段側カレントミラー回路2Rの第1の端子T1は、端子MTに接続されている。
【0029】
また、後段側カレントミラー回路2Rの第2の端子T2、第4の端子T4には、抵抗8R1,8R2がそれぞれ接続され、それぞれの抵抗8R1,8R2の他端は接地されている。これらの抵抗8R1,8R2により、カレントミラー回路の双方のトランジスタ2RQ1,2RQ2を流れる電流比が決定される。抵抗8R1,8R2の値が共に零又は等しい場合には、トランジスタ2RQ1,2RQ2に流れる電流値は等しくなる。以下では、簡単のため、抵抗8R1,8R2の抵抗値が等しいものとする。
【0030】
後段カレントミラー回路2Rの第2の端子T2と抵抗8R1との間には、SD(Signal Detect)識別基準設定回路6が接続されている。SD識別基準設定回路6は、APDに光信号の入力があるか否かを検出するための回路である。
【0031】
また、後段カレントミラー回路2Rの第3の端子T3には、第3の端子T3に電圧を印加する電圧印加回路7が接続されている。電圧印加回路7は、光受信器10の内部Vccに第1の抵抗7R1と第2の抵抗7R2とが直列に接続され、それぞれの抵抗7R1、7R2の間にダイオード7Qが接続されて構成されている。ダイオード7Qは、アノード側が2つの抵抗7R1、7R2の接続点に接続され、カソード側が第3の端子T3に接続される。このような向きにダイオード7Qを接続することにより、内部Vccへの電流が流れ込むことを防止できる。なお、第2の抵抗7R2の一端は接地されている。この電圧印加回路7は、内部Vccを分圧した所定の電圧をカレントミラー回路2Rの第3の端子T3に印加する機能を有する。光受信器10の内部Vccを分圧して用いることにより、新たな電源を必要としないので好ましい。また、電圧印加回路7と第3の端子T3との間に、光電流モニタ端子IMTが接続されている。
【0032】
本実施形態に係る回路構成によれば、後段側カレントミラー回路2RにAPD1に流れ込む電流と同一の電流が流れ込んでいる。後段側カレントミラー回路2Rにおいても一方のトランジスタ2RQ1に流れ込む電流と等しい電流が他方のトランジスタ2RQ2に流れ込む。したがって、APD1に流れ込む電流と同一の電流が、このモニタ端子付きのトランジスタ2RQ2に流れ込むため、光電流モニタ端子IMTに電流計を付けて電流をモニタすれば、APD1に流れる電流をモニタすることができる。また、APD1に流れ込む電流と同一の電流が、このSD識別基準設定回路が接続されたトランジスタ2RQ1に流れ込むため、所定の基準に従って光電流を検出することができる。
【0033】
本実施形態に係る回路構成によれば、第3の端子T3に電圧印加回路7を接続し、第3の端子T3に所定の電圧を印加している。これにより、光電流モニタ端子IMTにモニタ用の機器が接続された場合とされない場合とで、第3の端子T3に接続された光電流モニタ端子IMTに印加される電圧が大きく異ならないようにされる。従って、カレントミラー回路2Rのトランジスタ2RQ2、2RQ1に流れるベース電流に変動が生じず、SD識別基準が変動しない。本実施形態に係る回路構成において、光電流モニタ端子IMTにモニタ用の機器が接続された場合とされない場合とにおけるSD識別基準設定回路6への入力電圧を計測した結果を図3に示す。図3に示されるように、電圧印加回路7を設けた本実施形態においては、光電流モニタ端子に対する接続の有無に関わらず、SD識別基準設定回路6への入力電圧が一定となり、安定して光信号を検出することができる。
【0034】
以上、本発明の実施形態に係る回路構成及びその回路構成を用いた光受信器10について説明したが、本発明は上記実施形態に限定されるものではない。
【0035】
上記実施形態では、光受信器10を例として説明したが、本発明の回路構成を光リンクに適用しても良い。図4は、本発明が適用される光リンクの一例を示す図である。光リンク20は、受信用の光ファイバと送信用の光ファイバとをそれぞれ受容する光コネクタ21、22を有し、光信号の送受信を行うことができるモジュールである。
【0036】
なお、本発明は上記実施形態に限られることはなく、例えば、カレントミラー回路を、ベース電流補償型カレントミラー回路や、コンプリメンタリーカレントミラー回路など、他の構成のカレントミラー回路を用いることとしても良い。また、カレントミラー回路で用いるトランジスタもバイポーラトランジスタに限られず、MOS−FETを用いることも出来る。
【0037】
上記実施形態においては、光受信器10の内部Vccを分圧して用いる構成の電圧印加回路7について説明したが、内部Vccとは別の電源を用いてもよい。
【0038】
【発明の効果】
本発明によれば、光電流モニタ端子が接続されるカレントミラー回路の端子に対して、電圧を印加する電圧印加回路7を備えることにより、光電流モニタ端子を使用するかしないかによらず、カレントミラー回路の状態を安定させることができる。すなわち、光電流モニタ端子に所定の電圧が印加されていない場合には、電圧印加回路7によって光電流モニタ端子に電圧が印加されているのと同じ状態をつくり、カレントミラー回路に影響を与えないようにし、信号識別の基準を一定に保つことができる。
【図面の簡単な説明】
【図1】光受信器の構成を示す縦断面図である。
【図2】実施形態に係る回路構成を示す図である。
【図3】従来の回路構成と実施形態に係る回路構成とを比較した結果を示す図である。
【図4】本発明が適用される光リンクの例を示す図である。
【符号の説明】
1…フォトダイオード、2F…第1カレントミラー回路、2R…第2カレントミラー回路、6…SD識別基準設定回路、7…電圧印加回路、IMT…光電流モニタ端子。
【発明の属する技術分野】
本発明は、光受信器又は光リンクに適用される回路構成、その回路構成を有する光受信器及び光リンクに関する。
【0002】
【従来の技術】
従来から、フォトダイオードに流れる光電流をモニタする光電流モニタ回路が特許文献1等によって知られている。この光電流モニタ回路は、カレントミラー回路によって、フォトダイオードに流れる光電流に比例した電流を検出し、フォトダイオードに流れる光電流に換算する。
【0003】
一方、フォトダイオードに流れる光電流に基づいて光信号を検出する信号検出回路を設ける場合がある。上述した光電流モニタ回路を構成するカレントミラー回路において、光電流モニタ端子が設けられたラインとは異なるラインに信号検出回路を設ける場合があった。
【0004】
【特許文献1】
特開平11−284445号公報
【0005】
【発明が解決しようとする課題】
しかしながら、2つの並列なラインを有するカレントミラー回路において、一方のラインに信号検出回路を設け、他方のラインに光電流モニタ端子を設ける構成においては、次のような事態が生じることも考えられる。すなわち、光電流モニタ端子に電流計を接続して光電流をモニタする場合には、光電流モニタ端子に所定の電圧が印加されるが、光電流のモニタを行わない場合には電位が印加されない。このように、光電流モニタ端子側のカレントミラー回路のラインの状態によって信号検出回路における信号識別の基準が変動するおそれがある。特に、受光素子としてアバランシェフォトダイオード(APD)を用いた場合には、APDに高電圧を印加する電源の消費電力を少しでも軽減するために、カレントミラー回路を構成するトランジスタに流す電流を小さくしているため信号識別基準の変動は、顕著に影響する。
【0006】
そこで、本発明は上記課題を解決し、光電流モニタ端子に印加される電圧によらず、信号検出回路への入力電圧を一定に保つことができる回路構成、その回路構成を有する光受信器及び光リンクを提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明に係る回路構成は、光受信器に適用される回路構成であって、光信号を受光するフォトダイオードと、第1のライン及び第2のラインを有すると共に第1のラインにフォトダイオードが接続された第1のカレントミラー回路と、第1の端子と、第2の端子と、第3の端子と、第4の端子と、第1の端子及び第2の端子をつなぐ第1のラインと、第3の端子及び第4の端子をつなぐ第2のラインと、を有するカレントミラー回路であって、第1の端子が第1のカレントミラー回路の第2のラインに接続された第2のカレントミラー回路と、第2のカレントミラー回路の第2の端子に接続された信号検出回路と、第2のカレントミラー回路の第3の端子に接続された光電流モニタ端子と、第2のカレントミラー回路の第3の端子に接続され、第3の端子に電圧を印加する電圧印加回路と、を備えることを特徴とする。
【0008】
このように、光電流モニタ端子が接続される第3の端子に対して、電圧を印加する電圧印加回路を備えることにより、光電流モニタ端子を使用するかしないかによらず、第3の端子に印加される電圧を安定させることができる。すなわち、光電流モニタ端子に所定の電圧が印加されていない場合には、電圧印加回路によって電圧を印加して第3の端子の電位を上げ、光電流モニタ端子に電圧が印加されている場合と同じ状態とする。これにより、第2のカレントミラー回路の第2のラインを状態を安定させ、第1のラインに影響を与えないようにすることができ、信号識別の基準を一定に保つことができる。
【0009】
上記回路構成において、電圧印加回路は、電源とダイオードとが接続されて構成されていることを特徴としても良い。
【0010】
このように電圧印加回路はダイオードを有することにより、電源に電流が流れ込むことを防止できる。
【0011】
上記回路構成において、電圧印加回路は、光受信器又は光リンクの内部電圧を分圧する分圧抵抗と、ダイオードと、を有することを特徴としても良い。
【0012】
このように光受信器又は光リンクの内部電圧を分圧して用いることにより、新たな電源を外部からとる必要がなく、容易に回路を構成することができる。
【0013】
上記回路構成において、第2のカレントミラー回路は、第1のトランジスタと第2のトランジスタを有し、第1のトランジスタのコレクタが第1の端子を構成し、第1のトランジスタのエミッタが第2の端子を構成し、第2のトランジスタのコレクタが第3の端子を構成し、第2のトランジスタのエミッタが第4の端子を構成し、第1のトランジスタと第2のトランジスタのベースどうしが接続され、第1のトランジスタはコレクタとベースとが接続されていることを特徴としても良い。
【0014】
第2のカレントミラー回路として、このようなワイドラー型カレントミラー回路を用いることが好ましい。
【0015】
上記回路構成において、フォトダイオードはアバランシェ型であることが好ましい。
【0016】
本発明に係る光受信器は、上記回路構成を有することを特徴とする。上記回路構成を有することにより、光電流モニタ端子に印加される電圧によらず、信号検出回路への入力電圧を一定に保ち、安定した光受信器を構成することができる。
【0017】
また、本発明に係る光リンクは、上記回路構成を有することを特徴とする。上記回路構成を有することにより、光電流モニタ端子に印加される電圧によらず、信号検出回路への入力電圧を一定に保ち、安定した光リンクを構成することができる。
【0018】
【発明の実施の形態】
以下、図面と共に本発明に係る回路構成及びこの回路構成を備えた光受信器10の好適な実施形態について詳細に説明する。なお、図面の説明においては同一要素には同一符号を付し、重複する説明を省略する。
【0019】
図1は、実施の形態に係る光受信器10の縦断面図である。樹脂材料10a内には、スリーブSVが埋設されており、スリーブSV内にはフェルール10dに包まれた光ファイバOFが配置されている。光ファイバOFのスリーブSV内の端面は、アバランシェフォトダイオード(APD)1に対向している。APD1は、スリーブSV の開口の一端を封止する蓋部材SMの内側に固定され、スリーブSV内に固定された球レンズLSを介して光ファイバOFから入力される信号光を受光する。
【0020】
本例においては、増倍率制御回路(DC/DC)40、カレントミラー回路2、トランスインピーダンスアンプ3、及びデータ識別・再生/クロック抽出回路4が、配線基板5上に設けられており、樹脂材料10a内にモールドされている。
【0021】
詳説すれば、APD1の一端は増倍率制御回路40に電気的に接続され、他端はトランスインピーダンスアンプ3に電気的に接続されている。APD1へのバイアス電圧は増倍率制御回路40によって調整された後、APD1に印加される。この状態でAPD1に光ファイバOFからの光信号が入力されると、光信号の光量に応じて流れる電流量が変化する。この電流はトランスインピーダンスアンプ3に入力されることによって、電流/電圧変換され、光信号に応じた電圧信号として出力される。
【0022】
トランスインピーダンスアンプ3は、データ識別・再生/クロック抽出回路4に接続されている。データ識別・再生/クロック抽出回路4は、トランスインピーダンスアンプ3の出力電圧に含まれるデータを識別し、これを再生し、また、そのクロックを抽出する回路である。なお、データ識別・再生/クロック抽出回路4は、図示しないメインアンプ回路を含んでいるものとする。以下、上記光受信器10の回路構成について詳説する。
【0023】
図2は、上記光受信器10の回路構成を示す図である。カレントミラー回路2は、前段側カレントミラー回路2Fと後段側カレントミラー回路2Rを縦続して構成される。カレントミラー回路は、そのトランジスタをそれぞれ含む並列ラインの双方を流れる電流比が一定となるように動作する回路である。なお、電流比はオームの法則に従い、それぞれのラインの抵抗値に反比例する。また、それぞれのトランジスタは、動作環境が等しくなるように近接して配置される。
【0024】
なお、APD1は逆バイアスを印加して使用するため、正電位の端子VAPDからのカレントミラー回路による電圧降下は、APD1に十分に逆バイアスを印加できる程度に小さい必要がある。カレントミラー回路を構成する一方のトランジスタの電圧降下は、そのベース−エミッタ間電圧で規定され、これはダイオードの順方向クランプ電圧に等しく、トランジスタの通常の動作条件下においては、約0.6〜0.7V程度に設定される。従って、APD1のカソード電位は、VAPD−(0.6〜0.7)Vとなり、APD1には十分な逆方向バイアス電圧が印加されることになる。
【0025】
前段側カレントミラー回路2Fは、コレクタ−ベース間を短絡したpnpトランジスタ2FQ1と、これと実質的に特性の等しいpnpトランジスタ2FQ2とから構成される。二つのトランジスタ2FQ1,2FQ2の互いのベースは共通接続され、それぞれのトランジスタ2FQ1,2FQ2のエミッタは共に端子VAPDに接続してある。なお、これらのエミッタと端子VAPDとの間には抵抗2FR1,2FR2がそれぞれ介在しており、双方のトランジスタ2FQ1,2FQ2を流れる電流比を決定している。なお、抵抗2FR1,2FR2の値が共に零又は等しい場合には、トランジスタ2FQ1,2FQ2に流れる電流値は等しくなる。以下では、簡単のため、抵抗2FR1,2FR2の抵抗値が等しいものとする。
【0026】
このように構成される前段側カレントミラー回路2Fの並列ラインの一方はAPD1に接続され、他方は端子MTを介して後段側カレントミラー回路2Rに接続されている。光信号がAPD1へ入力されると、端子VAPDからトランジスタ2FQ1を介してAPD1に電流が流れ込み、これと等しい電流が後段側カレントミラー回路2Rに流れ込む。
【0027】
一方、APD1から出力される光電流は、トランスインピーダンスアンプ3 によって、これに対応する電圧信号に変換される。このトランスインピーダンスアンプ3としては、GaAs製アンプ3A とその入力と出力との間に接続された帰還抵抗素子3R とからなる増幅回路が好適に用いられる。
【0028】
後段側カレントミラー回路2Rは、コレクタ−ベース間を短絡したnpnトランジスタ2RQ1と、これと実質的に特性の等しいnpnトランジスタ2RQ2とから構成される。二つのトランジスタ2RQ1,2RQ2の互いのベースは共通接続されている。トランジスタ2RQ1のコレクタがカレントミラー回路2Rの第1の端子T1を、そしてエミッタが第2の端子T2をそれぞれ構成し、トランジスタ2RQ2のコレクタがカレントミラー回路2Rの第3の端子T3を、そしてエミッタが第4の端子T4をそれぞれ構成する。後段側カレントミラー回路2Rの第1の端子T1は、端子MTに接続されている。
【0029】
また、後段側カレントミラー回路2Rの第2の端子T2、第4の端子T4には、抵抗8R1,8R2がそれぞれ接続され、それぞれの抵抗8R1,8R2の他端は接地されている。これらの抵抗8R1,8R2により、カレントミラー回路の双方のトランジスタ2RQ1,2RQ2を流れる電流比が決定される。抵抗8R1,8R2の値が共に零又は等しい場合には、トランジスタ2RQ1,2RQ2に流れる電流値は等しくなる。以下では、簡単のため、抵抗8R1,8R2の抵抗値が等しいものとする。
【0030】
後段カレントミラー回路2Rの第2の端子T2と抵抗8R1との間には、SD(Signal Detect)識別基準設定回路6が接続されている。SD識別基準設定回路6は、APDに光信号の入力があるか否かを検出するための回路である。
【0031】
また、後段カレントミラー回路2Rの第3の端子T3には、第3の端子T3に電圧を印加する電圧印加回路7が接続されている。電圧印加回路7は、光受信器10の内部Vccに第1の抵抗7R1と第2の抵抗7R2とが直列に接続され、それぞれの抵抗7R1、7R2の間にダイオード7Qが接続されて構成されている。ダイオード7Qは、アノード側が2つの抵抗7R1、7R2の接続点に接続され、カソード側が第3の端子T3に接続される。このような向きにダイオード7Qを接続することにより、内部Vccへの電流が流れ込むことを防止できる。なお、第2の抵抗7R2の一端は接地されている。この電圧印加回路7は、内部Vccを分圧した所定の電圧をカレントミラー回路2Rの第3の端子T3に印加する機能を有する。光受信器10の内部Vccを分圧して用いることにより、新たな電源を必要としないので好ましい。また、電圧印加回路7と第3の端子T3との間に、光電流モニタ端子IMTが接続されている。
【0032】
本実施形態に係る回路構成によれば、後段側カレントミラー回路2RにAPD1に流れ込む電流と同一の電流が流れ込んでいる。後段側カレントミラー回路2Rにおいても一方のトランジスタ2RQ1に流れ込む電流と等しい電流が他方のトランジスタ2RQ2に流れ込む。したがって、APD1に流れ込む電流と同一の電流が、このモニタ端子付きのトランジスタ2RQ2に流れ込むため、光電流モニタ端子IMTに電流計を付けて電流をモニタすれば、APD1に流れる電流をモニタすることができる。また、APD1に流れ込む電流と同一の電流が、このSD識別基準設定回路が接続されたトランジスタ2RQ1に流れ込むため、所定の基準に従って光電流を検出することができる。
【0033】
本実施形態に係る回路構成によれば、第3の端子T3に電圧印加回路7を接続し、第3の端子T3に所定の電圧を印加している。これにより、光電流モニタ端子IMTにモニタ用の機器が接続された場合とされない場合とで、第3の端子T3に接続された光電流モニタ端子IMTに印加される電圧が大きく異ならないようにされる。従って、カレントミラー回路2Rのトランジスタ2RQ2、2RQ1に流れるベース電流に変動が生じず、SD識別基準が変動しない。本実施形態に係る回路構成において、光電流モニタ端子IMTにモニタ用の機器が接続された場合とされない場合とにおけるSD識別基準設定回路6への入力電圧を計測した結果を図3に示す。図3に示されるように、電圧印加回路7を設けた本実施形態においては、光電流モニタ端子に対する接続の有無に関わらず、SD識別基準設定回路6への入力電圧が一定となり、安定して光信号を検出することができる。
【0034】
以上、本発明の実施形態に係る回路構成及びその回路構成を用いた光受信器10について説明したが、本発明は上記実施形態に限定されるものではない。
【0035】
上記実施形態では、光受信器10を例として説明したが、本発明の回路構成を光リンクに適用しても良い。図4は、本発明が適用される光リンクの一例を示す図である。光リンク20は、受信用の光ファイバと送信用の光ファイバとをそれぞれ受容する光コネクタ21、22を有し、光信号の送受信を行うことができるモジュールである。
【0036】
なお、本発明は上記実施形態に限られることはなく、例えば、カレントミラー回路を、ベース電流補償型カレントミラー回路や、コンプリメンタリーカレントミラー回路など、他の構成のカレントミラー回路を用いることとしても良い。また、カレントミラー回路で用いるトランジスタもバイポーラトランジスタに限られず、MOS−FETを用いることも出来る。
【0037】
上記実施形態においては、光受信器10の内部Vccを分圧して用いる構成の電圧印加回路7について説明したが、内部Vccとは別の電源を用いてもよい。
【0038】
【発明の効果】
本発明によれば、光電流モニタ端子が接続されるカレントミラー回路の端子に対して、電圧を印加する電圧印加回路7を備えることにより、光電流モニタ端子を使用するかしないかによらず、カレントミラー回路の状態を安定させることができる。すなわち、光電流モニタ端子に所定の電圧が印加されていない場合には、電圧印加回路7によって光電流モニタ端子に電圧が印加されているのと同じ状態をつくり、カレントミラー回路に影響を与えないようにし、信号識別の基準を一定に保つことができる。
【図面の簡単な説明】
【図1】光受信器の構成を示す縦断面図である。
【図2】実施形態に係る回路構成を示す図である。
【図3】従来の回路構成と実施形態に係る回路構成とを比較した結果を示す図である。
【図4】本発明が適用される光リンクの例を示す図である。
【符号の説明】
1…フォトダイオード、2F…第1カレントミラー回路、2R…第2カレントミラー回路、6…SD識別基準設定回路、7…電圧印加回路、IMT…光電流モニタ端子。
Claims (7)
- 光受信器又は光リンクに適用される回路構成であって、
光信号を受光するフォトダイオードと、
第1のライン及び第2のラインを有すると共に前記第1のラインに前記フォトダイオードが接続された第1のカレントミラー回路と、
第1の端子と、第2の端子と、第3の端子と、第4の端子と、前記第1の端子及び前記第2の端子をつなぐ第1のラインと、前記第3の端子及び前記第4の端子をつなぐ第2のラインと、を有するカレントミラー回路であって、前記第1の端子が前記第1のカレントミラー回路の前記第2のラインに接続された第2のカレントミラー回路と、
前記第2のカレントミラー回路の第2の端子に接続された信号検出回路と、
前記第2のカレントミラー回路の第3の端子に接続された光電流モニタ端子と、
前記第2のカレントミラー回路の第3の端子に接続され、前記第3の端子に電圧を印加する電圧印加回路と、
を備えることを特徴とする回路構成。 - 前記電圧印加回路は、電源とダイオードとが接続されて構成されていることを特徴とする請求項1に記載の回路構成。
- 前記電圧印加回路は、前記光受信器又は前記光リンクの内部電圧を分圧する分圧抵抗と、ダイオードと、を有することを特徴とする請求項1又は2に記載の回路構成。
- 前記第2のカレントミラー回路は、第1のトランジスタと第2のトランジスタを有し、
前記第1のトランジスタのコレクタが前記第1の端子を構成し、前記第1のトランジスタのエミッタが前記第2の端子を構成し、前記第2のトランジスタのコレクタが前記第3の端子を構成し、前記第2のトランジスタのエミッタが前記第4の端子を構成し、前記第1のトランジスタと前記第2のトランジスタのベースどうしが接続され、前記第1のトランジスタはコレクタとベースとが接続されていることを特徴とする請求項1〜3のいずれか1項に記載の回路構成。 - 前記フォトダイオードはアバランシェ型であることを特徴とする請求項1〜4のいずれか1項に記載の回路構成。
- 請求項1〜5のいずれか1項に記載の回路構成を有する光受信器。
- 請求項1〜5のいずれか1項に記載の回路構成を有する光リンク。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002354187A JP2004187168A (ja) | 2002-12-05 | 2002-12-05 | 回路構成、光受信器、及び光リンク |
US10/727,975 US7071455B2 (en) | 2002-12-05 | 2003-12-05 | Optical receiver |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002354187A JP2004187168A (ja) | 2002-12-05 | 2002-12-05 | 回路構成、光受信器、及び光リンク |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004187168A true JP2004187168A (ja) | 2004-07-02 |
Family
ID=32755275
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002354187A Pending JP2004187168A (ja) | 2002-12-05 | 2002-12-05 | 回路構成、光受信器、及び光リンク |
Country Status (2)
Country | Link |
---|---|
US (1) | US7071455B2 (ja) |
JP (1) | JP2004187168A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006054507A (ja) * | 2004-08-09 | 2006-02-23 | Sumitomo Electric Ind Ltd | 光受信回路 |
JP2009260305A (ja) * | 2008-03-21 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
JP2014187075A (ja) * | 2013-03-21 | 2014-10-02 | Toshiba Corp | 光結合装置 |
CN104995835A (zh) * | 2013-02-19 | 2015-10-21 | 三菱电机株式会社 | 突发光接收器、突发光接收器的apd的偏置电压控制方法 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008205614A (ja) * | 2007-02-16 | 2008-09-04 | Nec Electronics Corp | 受光回路 |
WO2009014155A1 (en) * | 2007-07-25 | 2009-01-29 | Semiconductor Energy Laboratory Co., Ltd. | Photoelectric conversion device and electronic device having the same |
JP2010278383A (ja) * | 2009-06-01 | 2010-12-09 | Toshiba Corp | 光センサ回路 |
US9001530B2 (en) * | 2012-06-29 | 2015-04-07 | Finisar Corporation | Integrated circuit with voltage conversion |
CN106033225B (zh) * | 2015-03-16 | 2017-08-25 | 苏州旭创科技有限公司 | 低功耗apd偏压控制器与偏压控制方法及光电接收器 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE3907616A1 (de) * | 1989-03-09 | 1990-09-20 | Bosch Gmbh Robert | Schaltungsanordnung zur messung der primaerspannung einer zuendspule |
JP3618189B2 (ja) * | 1997-02-13 | 2005-02-09 | 富士通株式会社 | 安定化カレントミラー回路 |
JPH1140840A (ja) * | 1997-07-16 | 1999-02-12 | Sumitomo Electric Ind Ltd | 光受信器 |
US6188059B1 (en) * | 1998-01-30 | 2001-02-13 | Sumitomo Electric Industries, Ltd. | Photocurrent monitor circuit and optical receiver |
-
2002
- 2002-12-05 JP JP2002354187A patent/JP2004187168A/ja active Pending
-
2003
- 2003-12-05 US US10/727,975 patent/US7071455B2/en not_active Expired - Lifetime
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006054507A (ja) * | 2004-08-09 | 2006-02-23 | Sumitomo Electric Ind Ltd | 光受信回路 |
JP4590974B2 (ja) * | 2004-08-09 | 2010-12-01 | 住友電気工業株式会社 | 光受信回路 |
JP2009260305A (ja) * | 2008-03-21 | 2009-11-05 | Semiconductor Energy Lab Co Ltd | 光電変換装置 |
US8779348B2 (en) | 2008-03-21 | 2014-07-15 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photodiode and transistor circuit |
CN104995835A (zh) * | 2013-02-19 | 2015-10-21 | 三菱电机株式会社 | 突发光接收器、突发光接收器的apd的偏置电压控制方法 |
JP2014187075A (ja) * | 2013-03-21 | 2014-10-02 | Toshiba Corp | 光結合装置 |
US9297973B2 (en) | 2013-03-21 | 2016-03-29 | Kabushiki Kaisha Toshiba | Optical coupling device |
Also Published As
Publication number | Publication date |
---|---|
US7071455B2 (en) | 2006-07-04 |
US20040169129A1 (en) | 2004-09-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6188059B1 (en) | Photocurrent monitor circuit and optical receiver | |
US6333804B1 (en) | Optical module for receiving optical signal from optical fiber | |
JP2004187168A (ja) | 回路構成、光受信器、及び光リンク | |
US5224112A (en) | Semiconductor laser device driving circuit | |
US7961053B1 (en) | Integrated circuit having a dummy transimpedance amplifier | |
KR830001456B1 (ko) | 전력트랜지스터용 과전류 보호회로 | |
EP0862264A2 (en) | Feedback amplifier and optical receiver using the same | |
JPH04113713A (ja) | 光結合検出装置 | |
FR2615055A1 (fr) | Amplificateur a contre-reaction a plusieurs sorties | |
JP3192295B2 (ja) | 光受信装置 | |
US6965103B2 (en) | Signal strength detection circuits for high speed optical electronics | |
JPH11284445A (ja) | 光電流モニタ回路及び光受信器 | |
US6949977B2 (en) | Circuit arrangement having a transimpedance amplifier connected to a current limiter circuit | |
JP2003222555A (ja) | 熱型赤外線固体撮像素子 | |
JP2003198279A (ja) | モニタ回路および光受信器 | |
JP3334656B2 (ja) | ディジタル光受信回路 | |
JP2791550B2 (ja) | 光受信回路 | |
JPH05209788A (ja) | 光電流検出回路 | |
JP3367718B2 (ja) | 半導体フォト・カプラ | |
JP2841743B2 (ja) | 光センサ用発受光回路 | |
JP3341379B2 (ja) | 光検出信号用増幅検波icモジュールの初段増幅回路及びテレビジョン受像機 | |
JPH1154786A (ja) | 光受信機 | |
JP3172020B2 (ja) | 光半導体装置 | |
JPH02196504A (ja) | 光受信回路 | |
JPH02166812A (ja) | 光受信装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050516 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070907 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070911 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080129 |