JP2004187014A - 圧電発振器の逓倍発振回路 - Google Patents
圧電発振器の逓倍発振回路 Download PDFInfo
- Publication number
- JP2004187014A JP2004187014A JP2002351761A JP2002351761A JP2004187014A JP 2004187014 A JP2004187014 A JP 2004187014A JP 2002351761 A JP2002351761 A JP 2002351761A JP 2002351761 A JP2002351761 A JP 2002351761A JP 2004187014 A JP2004187014 A JP 2004187014A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- capacitor
- tuning
- oscillation
- tuning circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Oscillators With Electromechanical Resonators (AREA)
Abstract
【解決手段】コルピッツ形式の発振回路10と、この発振波形から所要の周波数に同調する同調回路14と、更に増幅してその波形から所要の周波数を取り出す逓倍回路11と、更に増幅してその波形から所要の周波数を取り出す逓倍回路12と、最終段の同調回路13により所要の周波数を所定のレベルで出力するものである。尚、同調回路14と逓倍回路11は、カップリングコンデンサC4とデカップリング抵抗R4の直列回路により接続され、逓倍回路11と逓倍回路12は、カップリングコンデンサC9により接続され、逓倍回路12と最終段の同調回路13はカップリングコンデンサC12とデカップリング抵抗R11の直列回路により接続されている。そして、最終段の同調回路13はマイクロストリップラインによる50Ω伝送線路を形成し、コンデンサC13とC14の接続中点とグランド間に負荷を接続する構成である。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は、圧電発振器の逓倍発振回路に関し、さらに詳しくは、インピーダンスマッチングをとることにより、発振器の出力周波数及び出力波形の変動を抑圧する逓倍発振回路に関するものである。
【0002】
【従来の技術】
情報通信インフラの伝送速度の高速化に伴って、その伝送速度を決定するクロック周波数を高周波化する要求が強まっている。それと共に、データの複雑化に伴って伝送装置に要求される機能が更に増加することにより、装置内の基板間隔を狭めたり、限られたスペースを有効に活用するために部品の小型化や高密度実装が進み、発振器単体でもこの小型化やSMD(Surface Mounted Device)化への要求が強まってきている。特に、クロック周波数の高周波化の一つとして、周波数安定度の高い水晶発振器で200MHz以上の高周波領域で出力を得るために、オーバートーン発振回路、逓倍回路、及びPLL回路等が用いられている。そして、情報通信インフラ系に使用される水晶発振器に電圧制御水晶発振器(VCXO)があるが、PLLを用いてVCXOを構成した場合、周波数追従性が良くないといった問題がある。また、オーバートーンを使用したVCXOでは、周波数制御範囲を広くすることが難しいといった問題がある。そこで、周波数制御範囲を広くして、追従性を良くするために逓倍方式を用いたVCXOが用いられる。この周波数を逓倍する方法には各種あるが、最も一般的な方法としては、発振波形を故意に歪ませて、その歪み波形に含まれる高調波成分から希望する周波数に同調させて取り出す方法がある。その中で、SAWフィルタ等を使用しないで、LC同調回路を用いて3逓倍以上の発振回路を構成する場合、高調波成分(スプリアス)を−30dB以上抑制するには多段の同調回路を必要とする。
【0003】
図2は従来の逓倍方式の回路図の一例である。この回路は、コルピッツ形式の発振回路50と、この発振波形から所要の周波数に同調する同調回路51と、更に増幅してその波形から所要の周波数を取り出す逓倍回路52と、最終段の同調回路53により所要の周波数を所定のレベルで出力するものである。尚、同調回路51と逓倍回路52はカップリングコンデンサC16により接続され、逓倍回路52と最終段の同調回路53はカップリングコンデンサC19により接続されている。そして、最終段の同調回路53のコンデンサC20とC21の接続中点とグランド間に負荷を接続する構成である。
この回路の場合、コンデンサC21と並列に発振器次段回路の入力負荷が接続されるため、負荷の浮遊容量等の変動によりコンデンサC20とC21の容量比が変動し、最終段の同調回路53インピーダンスが変化してしまう。また、カップリングコンデンサC19は逓倍回路52と最終段の同調回路53との結合を疎にするために存在するが、高周波領域ではインピーダンスが低下するため、最終段の同調回路53のインピーダンスの変化により、逓倍回路52のインピーダンスも変化させてしまう。しかも、逓倍回路52のトランジスタQ12はエミッタ接地のため、インピーダンスの変化に弱く、結果的に発振回路50のトランジスタQ11の負荷が変化することにより、発振器の出力周波数及び出力波形が変動してしまう。
また、図3は従来の逓倍方式の回路図の他の一例である。この回路は、コルピッツ形式の発振回路60と、この発振波形から所要の周波数を取り出す逓倍回路61と、この発振波形から所要の周波数に同調する同調回路62と、更にこの発振波形から所要の周波数を取り出す逓倍回路63と、最終段の同調回路64により所要の周波数を所定のレベルで出力するものである。尚、発振回路60と逓倍回路61はカップリングコンデンサC23により接続され、逓倍回路61と同調回路64はカップリングコンデンサC26により接続され、逓倍回路63と最終段の同調回路64はカップリングコンデンサC30により接続されている。そして、最終段の同調回路64のコンデンサC32とC33の接続中点とグランド間に負荷を接続する構成である。この回路においても、図2と同様の現象が生じる。
【0004】
【発明が解決しようとする課題】
以上のように、情報通信インフラ系に使用される水晶発振器に電圧制御水晶発振器(VCXO)があり、PLLを用いてVCXOを構成した場合、周波数追従性が良くないといった問題がある。また、オーバートーンを使用したVCXOでは、周波数制御範囲を広くすることが難しいといった問題がある。それらの問題を解決するためには、周波数制御範囲を広くして追従性を良くする逓倍方式が優れているが、図2、図3の従来の逓倍回路を用いた場合、負荷の浮遊容量の変動により、発振回路のトランジスタの負荷を変動させ、結果的に発振器の出力周波数及び出力波形が変動してしまうといった問題が更にある。
本発明は、かかる課題に鑑み、負荷のインピーダンスが変動しても、発振器の負荷に影響を与えないようにして、発振器の出力周波数及び出力波形の変動を抑圧する逓倍発振回路を提供することを目的とする。
【0005】
【課題を解決するための手段】
本発明はかかる課題を解決するために、請求項1は、所定の周波数で励振される圧電素子を備えた圧電振動子、及び前記圧電素子に電流を流して前記圧電素子を励振させる発振用増幅器とを有するコルピッツ発振回路と、該コルピッツ発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、前記複数段の同調回路の最終段と該最終段の前段の同調回路との結合を行うカップリングコンデンサと、該カップリングコンデンサと前記最終段の同調回路との間に直列に挿入接続されたデカップリング抵抗と、を備え、
前記最終段の同調回路を、所定のインピーダンスにマッチングするマイクロストリップラインにより構成することを特徴とする。
コルピッツ発振回路の発振波形からL、Cの同調回路を用いて3逓倍以上の発振回路を構成する場合、高調波成分を−30dB以下に抑制するには複数段の逓倍回路で構成する必要がある。また、負荷のインピーダンスの変動に対して発振回路が影響を受けないようにするために、最終段の同調回路を所定のインピーダンスにマッチングするマイクロストリップラインとし、前段の同調回路との間にデカップリング抵抗を挿入する。これにより、負荷の浮遊容量が変動してインピーダンスが変動しても、デカップリング抵抗によりその影響を低減することができ、結果的に発振回路の出力周波数と出力波形の変動を抑圧することができる。
かかる発明によれば、最終段の同調回路をマイクロストリップラインとし、前段の逓倍回路との間に所定の値のデカップリング抵抗を挿入するので、負荷の浮遊容量が変動してインピーダンスが変動しても、発振回路の出力周波数と出力波形の変動を抑圧することができる。
請求項2は、前記最終段の同調回路は、所定のインダクタンスを有するインダクタと、直列接続された第1のコンデンサと第2のコンデンサと、を備え、前記デカップリング抵抗と接地間とに前記インダクタを直列に挿入接続し、該インダクタに前記直列接続された第1のコンデンサと第2のコンデンサを並列接続し、該第1のコンデンサと第2のコンデンサの接続中点と接地間に負荷を接続するようにしたことを特徴とする。
LC同調回路は、インダクタとコンデンサの並列共振回路で構成した場合、並列共振回路の抵抗分をR、インダクタンスをL、コンデンサの容量をCとすると、共振周波数f0は、f0=1/2π(1/LC−R2/L2)1/2となる。従って、所要の周波数が決まればLCの各値を式に基づいて設定することにより、同調回路が所要周波数のみに共振して、第1のコンデンサと第2のコンデンサの接続中点と接地間に接続した負荷から発振信号を取り出すことができる。
かかる発明によれば、最終段の同調回路をLC並列共振回路により構成するので、各素子の値を決定するのが容易となり、且つ、回路構成が簡単となる。
【0006】
請求項3は、前記マイクロストリップラインは、50Ωの伝送線路にマッチングするように構成されていることを特徴とする。
一般に情報通信インフラの伝送線路インピーダンスは50Ωである。従って、発振器の出力インピーダンスをこの50Ωのインピーダンスにマッチングさせれば、伝送効率が高まり発振器への影響を最小限にすることができる。そこで本発明では、マイクロストリップラインを50Ωの伝送線路になるように構成している。
かかる発明によれば、マイクロストリップラインが50Ωの伝送線路にマッチングするように構成されているので、伝送効率を高めることができる。
請求項4は、前記デカップリング抵抗は、前記マイクロストリップラインの伝送線路が50Ωの場合、50Ω乃至1KΩの何れかの値であることを特徴とする。
前段の同調回路から最終段の同調回路のインピーダンス変化をみた場合、このデカップリング抵抗がない場合の変動量と、ある場合の変動量を比べてみると、デカップリング抵抗がある方が、ない場合に比べて半分の変動量となる。しかし、このデカップリング抵抗の値が大きすぎると、電圧降下により出力レベルが低下するため1KΩが上限である。
かかる発明によれば、デカップリング抵抗の値を50Ω〜1KΩの間に設定するので、出力レベルが低下することなくインピーダンス変動量を抑圧することができる。
【0007】
【発明の実施の形態】
以下、本発明を図に示した実施形態を用いて詳細に説明する。但し、この実施形態に記載される構成要素、種類、組み合わせ、形状、その相対配置などは特定的な記載がない限り、この発明の範囲をそれのみに限定する主旨ではなく単なる説明例に過ぎない。
図1は本発明の実施形態に係る逓倍回路を備えた発振回路の回路図である。同図に示す逓倍回路は、コルピッツ形式の発振回路10と、この発振波形から所要の周波数に同調する同調回路14と、更に増幅してその波形から所要の周波数を取り出す逓倍回路11と、更に増幅してその波形から所要の周波数を取り出す逓倍回路12と、最終段の同調回路13により所要の周波数を所定のレベルで出力するものである。尚、同調回路14と逓倍回路11は、カップリングコンデンサC4とデカップリング抵抗R4の直列回路により接続され、逓倍回路11と逓倍回路12は、カップリングコンデンサC9により接続され、逓倍回路12と最終段の同調回路13はカップリングコンデンサC12とデカップリング抵抗R11の直列回路により接続されている。そして、最終段の同調回路13はマイクロストリップラインによる50Ω伝送線路を形成し、コンデンサC13とC14の接続中点とグランド間に負荷を接続する構成である。
尚、発振回路10は、発振用トランジスタQ1のベースとグランドとの間に負荷容量の一部となるコンデンサC1とC2との直列回路を挿入接続し、この直列回路の接続中点と発振用トランジスタQ1のエミッタとを接続すると共に、接続中点にエミッタ抵抗R3を接続する。更に、発振用トランジスタQ1のベースに抵抗R1及び抵抗R2とから成るベースバイアス回路を接続すると共に、発振用トランジスタQ1のベースとグランドとの間に圧電振動子Y1を挿入接続する。また、トランジスタQ2のコレクタにはコンデンサC3とインダクタL1との並列回路である同調回路14を接続する。
また、逓倍回路11は、増幅用トランジスタQ2のベースに抵抗R5及び抵抗R6とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗R7とコンデンサC5の並列回路を挿入接続する。また、増幅用トランジスタQ2のコレクタにはコンデンサC6とインダクタL2との並列回路、及びコンデンサC8とインダクタL3との並列回路をコンデンサC7によりブリッジ結合した同調回路を接続する。
また、逓倍回路12は、増幅用トランジスタQ3のベースに抵抗R8及び抵抗R9とから成るベースバイアス回路を接続すると共に、エミッタとグランド間にエミッタ抵抗R10とコンデンサC10の並列回路を挿入接続する。また、増幅用トランジスタQ3のコレクタには、コンデンサC11とインダクタL4との並列同調回路を接続する。
また、最終段の同調回路13は、デカップリング抵抗R11とグランド間にインダクタL5を直列に挿入接続し、このインダクタL5にコンデンサC13とコンデンサC14との直列回路を並列接続し、このコンデンサC13とコンデンサC14の接続中点とグランド間に負荷を接続するようにしたものである。そして、これらの回路をマイクロストリップラインによる50Ω伝送線路として形成している。
【0008】
本発明の特徴は、最終段の同調回路13を、50Ωの負荷を考慮したときその負荷とのインピーダンスマッチングがとれるように、図の太線で囲った部分をマイクロストリップラインにより50Ωの伝送線路にし、さらにデカップリング抵抗R11とカップリングコンデンサC12の直列回路により、前段の逓倍回路12と結合している点である。これにより、コンデンサC14とOUT/GND間に図示しない負荷が接続され、その負荷の浮遊容量等の変動により容量C13/C14の容量比が変動し、同調回路13のインピーダンスが変化した場合でも、デカップリング抵抗R11により前段の逓倍回路12に影響を及ぼさないため、発振器10の出力周波数変動が全くなく、しかも、出力波形の変動も大幅に低減することができる。
尚、負荷変動による影響を低減するために、デカップリング抵抗R11の最適な値として負荷が50Ωの場合、50Ω〜1KΩの値が選択される。この理由は、逓倍回路12内のインダクタL4とコンデンサC11で構成される同調回路から、同調回路13のインピーダンス変化をみた場合、例えば、デカップリング抵抗R11が無いと仮定した場合、負荷が50Ω±10%変動すると、45〜55Ωのインピーダンス変動になるが、デカップリング抵抗R11を50Ωとして挿入した場合、95〜105Ωの変動となり、デカップリング抵抗R11がない場合の半分の変動率に低減できる。しかし、このデカップリング抵抗R11が大きすぎると、電圧降下により出力レベルが大幅に低下するため、1KΩが上限となる。
このように、最終段の同調回路13をマイクロストリップラインとし、前段の逓倍回路12との間に所定の値(50Ω〜1KΩ)のデカップリング抵抗R11を挿入することにより、負荷の浮遊容量が変動してインピーダンスが変動しても、発振回路10の出力周波数と出力波形の変動を抑圧することができる。また、最終段の同調回路13をLC並列共振回路により構成するので、抵抗分をR、インダクタンスをL、コンデンサの容量をCとすると、共振周波数f0は、f0=1/2π(1/LC−R2/L2)1/2となり、この式から各素子の値を容易に決定することができる。更に、マイクロストリップラインが50Ωの伝送線路にマッチングするように構成されているので、伝送効率を高めることができる。
【0009】
【発明の効果】
以上記載のごとく請求項1の発明によれば、最終段の同調回路をマイクロストリップラインとし、前段の逓倍回路との間に所定の値のデカップリング抵抗を挿入するので、負荷の浮遊容量が変動してインピーダンスが変動しても、発振回路の出力周波数と出力波形の変動を抑圧することができる。
また請求項2では、最終段の同調回路をLC並列共振回路により構成するので、各素子の値を決定するのが容易となり、且つ、回路構成が簡単にすることができる。
また請求項3では、マイクロストリップラインが50Ωの伝送線路にマッチングするように構成されているので、伝送効率を高めることができる。
また請求項4では、デカップリング抵抗の値を50Ω〜1KΩの間に設定するので、出力レベルが低下することなくインピーダンス変動量を抑圧することができる。
【図面の簡単な説明】
【図1】本発明の実施形態に係るコルピッツ発振による逓倍回路の回路図である。
【図2】従来のコルピッツ発振による逓倍回路の回路図である。
【図3】従来のコルピッツ発振による逓倍回路の回路図である。
【符号の説明】
10 発振回路、11、12 逓倍回路、13 最終段の同調回路、14 同調回路、C4、C9、C12 カップリングコンデンサ、R4、R11 デカップリング抵抗
Claims (4)
- 所定の周波数で励振される圧電素子を備えた圧電振動子、及び前記圧電素子に電流を流して前記圧電素子を励振させる発振用増幅器とを有するコルピッツ発振回路と、該コルピッツ発振回路の発振波形に含まれる高調波に同調する複数段の同調回路と、を備えた逓倍発振回路であって、
前記複数段の同調回路の最終段と該最終段の前段の同調回路との結合を行うカップリングコンデンサと、該カップリングコンデンサと前記最終段の同調回路との間に直列に挿入接続されたデカップリング抵抗と、を備え、
前記最終段の同調回路を、所定のインピーダンスにマッチングするマイクロストリップラインにより構成することを特徴とする逓倍発振回路。 - 前記最終段の同調回路は、所定のインダクタンスを有するインダクタと、直列接続された第1のコンデンサと第2のコンデンサと、を備え、前記デカップリング抵抗と接地間とに前記インダクタを直列に挿入接続し、該インダクタに前記直列接続された第1のコンデンサと第2のコンデンサを並列接続し、該第1のコンデンサと第2のコンデンサの接続中点と接地間に負荷を接続するようにしたことを特徴とする請求項1に記載の逓倍発振回路。
- 前記マイクロストリップラインは、50Ωの伝送線路にマッチングするように構成されていることを特徴とする請求項1に記載の逓倍発振回路。
- 前記デカップリング抵抗は、前記マイクロストリップラインの伝送線路が50Ωの場合、50Ω乃至1KΩの何れかの値であることを特徴とする請求項1又は2に記載の逓倍発振回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002351761A JP4161699B2 (ja) | 2002-12-03 | 2002-12-03 | 圧電発振器の逓倍発振回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002351761A JP4161699B2 (ja) | 2002-12-03 | 2002-12-03 | 圧電発振器の逓倍発振回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004187014A true JP2004187014A (ja) | 2004-07-02 |
JP4161699B2 JP4161699B2 (ja) | 2008-10-08 |
Family
ID=32753582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002351761A Expired - Fee Related JP4161699B2 (ja) | 2002-12-03 | 2002-12-03 | 圧電発振器の逓倍発振回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4161699B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104436A (ja) * | 2005-10-05 | 2007-04-19 | Nippon Dempa Kogyo Co Ltd | 発振器 |
JP2007150461A (ja) * | 2005-11-24 | 2007-06-14 | Nippon Dempa Kogyo Co Ltd | コルピッツ型発振回路 |
CN116260395A (zh) * | 2023-05-15 | 2023-06-13 | 深圳芯盛思技术有限公司 | 基于Colpitts结构的超宽带压控振荡器电路 |
-
2002
- 2002-12-03 JP JP2002351761A patent/JP4161699B2/ja not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007104436A (ja) * | 2005-10-05 | 2007-04-19 | Nippon Dempa Kogyo Co Ltd | 発振器 |
JP2007150461A (ja) * | 2005-11-24 | 2007-06-14 | Nippon Dempa Kogyo Co Ltd | コルピッツ型発振回路 |
CN116260395A (zh) * | 2023-05-15 | 2023-06-13 | 深圳芯盛思技术有限公司 | 基于Colpitts结构的超宽带压控振荡器电路 |
CN116260395B (zh) * | 2023-05-15 | 2023-08-04 | 深圳芯盛思技术有限公司 | 基于Colpitts结构的超宽带压控振荡器电路 |
Also Published As
Publication number | Publication date |
---|---|
JP4161699B2 (ja) | 2008-10-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106877819B (zh) | 基于复合型谐振器的压控振荡器 | |
US7199674B2 (en) | Low phase noise, wide tune range saw oscillators and methods of operating the same | |
US6549083B2 (en) | High-frequency crystal oscillator outputting a harmonic component | |
US5440276A (en) | Voltage controlled oscillating circuit for preventing a load pulling | |
CN115498962A (zh) | 一种低相位噪声晶体振荡器电路及实现方法 | |
JP4161699B2 (ja) | 圧電発振器の逓倍発振回路 | |
CN116488584B (zh) | 一种高频谱纯度倍频晶体振荡器电路 | |
KR20040014594A (ko) | 발진기 | |
JP2005136961A (ja) | 水晶発振回路 | |
US7369007B2 (en) | Oscillating circuit for suppressing second harmonic wave | |
KR100389106B1 (ko) | 발진기 | |
KR100447743B1 (ko) | 복수의 공진기를 포함하는 전압제어 발진 장치 | |
JP2005101964A (ja) | 高周波逓倍発振回路 | |
JP3875498B2 (ja) | 高周波数の水晶発振器 | |
US7292108B2 (en) | Voltage controlled oscillator for frequency synthesizer | |
CN100559709C (zh) | 高频晶体振荡器和高频信号产生方法 | |
KR100640518B1 (ko) | 저주파 전압제어발진기 | |
JP2005086378A (ja) | 圧電発振器 | |
JP2009094729A (ja) | 圧電発振器の逓倍発振回路 | |
JP2005303639A (ja) | 水晶発振器 | |
JP4435637B2 (ja) | 逓倍型の水晶発振器 | |
JP2004320413A (ja) | スプリアス抑制高周波発振回路 | |
JP4118577B2 (ja) | 高周波水晶発振器 | |
US6683508B1 (en) | System and method of increasing a self-resonant frequency of a tuning circuit and an oscillator employing the same | |
JP5336953B2 (ja) | 圧電発振回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051128 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080122 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080319 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080701 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080714 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110801 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120801 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130801 Year of fee payment: 5 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |