JP2004179552A - Mounting structure and mounting method for semiconductor device, and reworking method - Google Patents
Mounting structure and mounting method for semiconductor device, and reworking method Download PDFInfo
- Publication number
- JP2004179552A JP2004179552A JP2002346455A JP2002346455A JP2004179552A JP 2004179552 A JP2004179552 A JP 2004179552A JP 2002346455 A JP2002346455 A JP 2002346455A JP 2002346455 A JP2002346455 A JP 2002346455A JP 2004179552 A JP2004179552 A JP 2004179552A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- resin
- wiring board
- resin composition
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
- H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置の実装構造、実装方法およびリワーク方法に関し、更に詳しくは、半導体装置と配線基板の隙間を樹脂で封止してなるフリップチップまたはチップサイズパッケージ等の半導体装置の実装において、接続信頼性が高く、リワーク可能な実装構造、実装方法およびリワーク方法に関するものである。
【0002】
【従来の技術】
電気機器の小型、軽量化および高機能化に伴い、LSIチップ等の半導体装置の実装方法としてフリップチップ実装が行われている。フリップチップ実装とは、半導体装置の配線パターン面にはんだバンプを形成し、配線基板の電極を導電ペーストまたははんだ等で接合する方式である。
【0003】
図6は、従来の半導体装置の実装方法を示す工程図である(例えば、特許文献1を参照)。この方法は、従来より一般的に行われている実装方法であり、半導体装置12の電極14と配線基板11の電極にバンプ13、18を形成し、半導体装置12のバンプ先端または配線基板11上にフラックス19を付着させ(図6(a))、その後、半導体装置12を配線基板11上に位置合わせして搭載した後にリフローを行って半導体装置12の電極14と配線基板11の電極15を接続し(図6(b))、フラックスを洗浄した後、半導体装置12と配線基板11の隙間にアンダーフィル樹脂組成物を毛細管現象により充填させ(図6(c))、さらにその半導体基板の周囲にもアンダーフィル樹脂組成物を塗布・硬化させてフィレット部を形成し(図6(d))、半導体装置を実装している。なお、フィレット部とは、半導体装置12の側面、半導体装置12と配線基板11との隙間に充填された樹脂16の周囲およびその近傍の配線基板表面から構成される部分に形成される樹脂成形物のことである(以下、本願において同じ。)。
【0004】
ところで、半導体装置の実装構造においては、接続信頼性とリワーク性が要求されている。
【0005】
先ず、接続信頼性について説明すれば、半導体装置の実装構造の接続信頼性を高めるには、半導体装置が配線基板に接続破壊を起こすことなく長期間安定して接続されていることが必要であり、そのためには、半導体装置と配線基板間の隙間にアンダーフィル樹脂が十分に充填されて固定されていると共に、熱応力などによるクラックなどが発生しないことが要求される。しかし、近年においては、LSIの高性能化の要請に伴いLSIの大型化が進められており、その影響でLSIと配線基板の熱膨張係数差により発生する熱応力がさらに顕著となり、その結果、フィレット部にクラックが発生し易く、そのクラックが基で十分な接続信頼性が得られないという現象が顕在化している。
【0006】
そうしたクラック発生の問題に対しては、例えば、アンダーフィル樹脂に大量のフィラーを含有させて低熱膨張係数化を図ることにより解決することが可能であるが、その結果アンダーフィル樹脂組成物の粘度が高くなってしまうので、半導体装置と配線基板間の隙間にアンダーフィル樹脂組成物を十分に充填させることができないという問題が生じてしまう。また、十分な充填を試みたとしても例えば半導体装置と配線基板間の隙間にボイドが発生した場合等においては、そのボイド近傍のバンプに応力が集中して接続破壊を起こすおそれがある。さらにその場合、装置作動時に発生する熱応力で電極金属を塑性変形させ、場合によってはボイドを介して隣り合った電極が連結してショートを引き起こすおそれもある。
【0007】
このように、半導体装置の実装構造の接続信頼性を向上させるためには、アンダーフィル樹脂組成物の隙間充填性とクラック等を発生しない信頼性の両立という困難な問題がある。こうした問題は、LSIの大型化や微細ピッチ化が進むと、アンダーフィル樹脂組成物の充填距離が長くなったり、LSIと基板間の隙間がますます狭くなるため、上記問題は更に顕著になることが予想される。
【0008】
一方、こうした半導体装置の実装構造においては、半導体装置を配線基板から取り外すことができるような構造であることも重要な要求の一つである。半導体装置をリワークすることの必要性は、実装後に発見された半導体装置または配線基板の不良解析を可能とし、リワーク後に良品と判断された半導体装置または配線基板の再利用も可能になるからである。
【0009】
したがって、半導体装置の実装においては、上述した実装構造の接続信頼性のみならず、リワーク性も要求され、その両方の要求を満たさなければならないという極めて困難な現状がある。
【0010】
また、従来の半導体装置の実装方法として、半導体装置と配線基板との接続信頼性の向上を図るために、半導体装置と配線基板間の隙間を、液状エポキシ樹脂と無機質充填剤を主成分とした熱膨張係数のやや大きい第1の樹脂で封止し、液状エポキシ樹脂と無機質充填剤を主成分とした熱膨張係数の小さい第2の樹脂でフィレット部を形成する実装方法があり、熱応力によるフィレット部のクラック発生を抑制してその信頼性を高めている(例えば、特許文献2を参照)。
【0011】
また、リワーク性の向上を図ったものとしては、半導体装置と配線基板間に空間を残すように溶剤で溶解可能な第1の樹脂を設け、その溶剤とは異なる溶剤で熔解可能な第2の樹脂でフィレット部を形成する実装方法が提案されている(例えば、特許文献1)。
【0012】
【特許文献1】
特願2000−22051号公報(段落番号0002〜0003、特許請求の範囲)
【特許文献2】
特願2000−299414号公報(特許請求の範囲)
【0013】
【発明が解決しようとする課題】
しかしながら、上述した各特許文献に記載された従来の方法では、半導体装置の実装についての要求を満足することはできない。
【0014】
すなわち、特許文献2に記載の半導体装置の実装手段においては、低熱膨張係数を有する第2の樹脂でフィレット部を形成したので、熱応力に基づくフィレット部のクラック発生を抑制できるものの、半導体装置と配線基板間に充填される第1の樹脂が無機質充填剤を多量に含んでいるので、その隙間に第1の樹脂を充填した際のボイドの問題は依然として解決されていない。
【0015】
また、特許文献1に記載の半導体装置のリワーク手段は、二種の溶剤により第1の樹脂と第2の樹脂をそれぞれ溶解してリペアするものであり、半導体装置と配線基板間にはその溶剤を浸透させやすくするための隙間が形成されている。そのため、こうした隙間を有する半導体装置の実装構造は、リワーク性の点では良好であるものの、半導体装置と配線基板間に樹脂が十分に充填されていないので、半導体装置と配線基板との接続信頼性の点では不十分のままである。
【0016】
本発明は、上記課題を解決するためになされたものであって、半導体装置と配線基板の隙間を樹脂で封止してなるフリップチップまたはチップサイズパッケージ等の半導体装置の実装において、接続信頼性が高く、リワーク可能な実装構造、実装方法およびリワーク方法を提供することを目的とするものである。
【0017】
【課題を解決するための手段】
上記課題を解決するための半導体装置の実装方法は、半導体装置の電極と配線基板の電極が電気的に接続され、当該半導体装置と配線基板の隙間が樹脂で封止されてなる半導体装置の実装構造において、前記隙間が、熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む樹脂組成物の硬化物である第1の樹脂で充填され、前記半導体装置の周囲には、熱硬化性樹脂と無機質充填剤を主成分とした樹脂組成物の硬化物である第2の樹脂でフィレット部が形成されていることを特徴とする。
【0018】
この発明によれば、半導体装置と配線基板の隙間が無機質充填剤の含有量が少ない隙間充填性に優れた第1の樹脂で充填されているので、隙間の隅々にまで第1の樹脂が充填され、接続信頼性を低下させるボイドの発生を極めて抑制することができる。また、半導体装置の周囲に形成されたフィレット部が熱硬化性樹脂と無機質充填剤を主成分とする第2の樹脂で形成されているので、半導体装置と配線基板の熱膨張係数差による熱応力が加わっても、クラックの発生を抑制することができる。したがって、本発明の半導体装置の実装構造によれば、接続信頼性に優れた実装構造を提供することができる。
【0019】
本発明の半導体装置の実装構造において、前記第1の樹脂が、高温下で機械的強度の小さい熱硬化性樹脂または低分子の熱硬化性樹脂を主成分とした樹脂組成物の硬化物、または、熱可塑性樹脂を含有した樹脂組成物の硬化物であることを特徴とする。
【0020】
この発明によれば、こうした第1の樹脂で隙間が充填されているので、高温条件下での機械的強度を低下させることができ、その結果、リワーク性を向上させることができる。
【0021】
本発明の半導体装置の実装構造において、前記第1の樹脂が、はんだ酸化膜除去作用を有する樹脂組成物の硬化物であることを特徴とする。
【0022】
この発明によれば、第1の樹脂がはんだ酸化膜除去作用を有するので、フラックスを用いない場合でも半導体装置の電極と配線基板の電極を接続させることができる。
【0023】
上記課題を解決するための第1の半導体装置の実装方法は、半導体装置の電極と配線基板の電極が電気的に接続され、当該半導体装置と配線基板の隙間が樹脂で封止されてなる半導体装置の実装方法において、半導体装置を配線基板上に位置合わせして搭載し、当該半導体装置と配線基板間の電極を電気的に接続する工程、前記半導体装置と配線基板の隙間に、熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む第1の樹脂組成物を充填する工程、および、前記半導体装置の周囲に、熱硬化性樹脂と無機質充填剤を主成分とした第2の樹脂組成物を塗布してフィレット部を形成する工程、を含むこと特徴とする。
【0024】
この発明によれば、隙間充填性に優れた第1の樹脂組成物と熱応力に強い第2の樹脂組成物を用いて半導体装置を実装するので、半導体装置の接続信頼性を向上させることができる。
【0025】
上記課題を解決するための第2の半導体装置の実装方法は、半導体装置の電極と配線基板の電極が電気的に接続され、当該半導体装置と配線基板の隙間が樹脂で封止されてなる半導体装置の実装方法において、配線基板上に熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む第1の樹脂組成物を塗布する工程、半導体装置を前記配線基板上に位置合わせして搭載し、当該半導体装置と配線基板間の電極を電気的に接続する工程、および、前記半導体装置の周囲に、熱硬化性樹脂と無機質充填剤を主成分とした第2の樹脂組成物を塗布してフィレット部を形成する工程、を含むこと特徴とする。
【0026】
この発明によれば、隙間充填性に優れた第1の樹脂組成物と熱応力に強い第2の樹脂組成物を用いて半導体装置を実装するので、半導体装置の接続信頼性を向上させることができると共に、所定の温度環境にすることにより、第1の樹脂組成物の硬化と、半導体装置と配線基板間の電極の電気的な接続とを同時に行うことが可能となる。
【0027】
本発明の半導体装置の実装方法において、半導体装置と配線基板間の電極を電気的に接続する前に、半導体装置の周囲に前記第2の樹脂組成物を塗布してフィレット部を形成すること特徴とする。
【0028】
この発明によれば、所定の温度環境にすることにより、第1の樹脂組成物の硬化と、第2の樹脂組成物の硬化と、半導体装置と配線基板間の電極の電気的な接続とを同時に行うことができる。
【0029】
上記課題を解決するための半導体装置のリワーク方法は、半導体装置の電極と配線基板の電極が電気的に接続され、当該半導体装置と配線基板の隙間が熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む樹脂組成物の硬化物である第1の樹脂で充填され、当該半導体装置の周囲が、熱硬化性樹脂と無機質充填剤を主成分とした樹脂組成物の硬化物である第2の樹脂でフィレット部が形成されてなる実装構造から半導体装置を取り外すリワーク方法であって、前記半導体装置および配線基板の少なくとも一方を加熱する工程、前期半導体装置を配線基板から引き剥がす工程、前記配線基板に残った第2の樹脂を削り取る工程、および、前記配線基板の半導体装置搭載面をクリーニングする工程、を含むことを特徴とする。
【0030】
【発明の実施の形態】
次に、本発明の半導体装置の実装構造、実装方法およびリワーク方法について図面を参照して詳細に説明する。
【0031】
(半導体装置の実装構造)
図1は、本発明の半導体装置の実装構造の一例を示す断面図である。本発明の半導体装置の実装構造は、半導体装置2の電極4と配線基板1の電極5が電気的に接続され、その半導体装置2と配線基板1の隙間が樹脂で封止されてなるものである。そして、本発明の実装構造は、(1)上記の隙間が、熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む樹脂組成物の硬化物である第1の樹脂6’で充填されていること、および、(2)上記の半導体装置の周囲には、熱硬化性樹脂と無機質充填剤を主成分とした樹脂組成物の硬化物である第2の樹脂7’でフィレット部が形成されていること、に特徴がある。
【0032】
半導体装置2の電極4と配線基板1の電極5は、バンプ3を介して接合される。この接合は、一方の電極上に形成したバンプ3と、他方の電極上に形成した予備はんだ8とを溶融接合することにより行うことができる。予備はんだ8としては、例えば、Sn/Pb共晶はんだ、Sn/Pb(共晶を除く)、Sn/Ag、Sn/Cu、Sn/Sb、Sn/Zn、Sn/Bi、およびこれらの材料に特定の添加元素をさらに加えた低融点の金属材料等を挙げることができる。また、バンプ3としては、上述した予備はんだ8と同じ材質でも異なる材質からなるものでもよく、融点の異なるはんだであってもよい。よく用いられる材料としては、Pbリッチな95%Sn/5%Pb等が挙げられ、異なる材質の例としては、AuバンプやCuバンプ等が挙げられるが、必ずしもこれらに限定されるものではない。なお、半導体装置2の電極4や配線基板1の電極5としては、一般的なCuパッド等が挙げられ、その電極の材質や接合環境や条件によっては予備はんだ8を用いずに直接はんだバンプ3で接合することもできる。
【0033】
第1の樹脂6’は、半導体装置と配線基板間の隙間に充填された硬化物である。第1の樹脂6’を形成するための第1の樹脂組成物6としては、上述したように、熱硬化性樹脂を主成分とし且つ0〜40重量%(質量%と同じ。)の無機質充填剤を含むものが用いられる。この第1の樹脂組成物6は極めて隙間充填性に優れており、その隙間の隅々まで充填させることができ、さらにボイドの発生を起こすことなく充填させることができるので、接続信頼性に優れた実装構造の実現に寄与することができる。
【0034】
第1の樹脂6’の基材である熱硬化性樹脂としては、エポキシ樹脂、ポリエステル樹脂(不飽和ポリエステル、不飽和ポリエステルと活性水素基を有する化合物の組合せなど)、アクリレート樹脂((メタ)アクリロキシプロピルポリシロキサンなどのシリコンアクリレート、エポキシアクリレートを含む)などを挙げることができる。また、α−シアノアクリレートなどの常温で硬化する接着剤等を第1の樹脂組成物6として用いることもできる。
【0035】
第1の樹脂6’を形成するための第1の樹脂組成物6には、熱硬化時に前記した熱硬化性樹脂と反応して硬化を促進させるための促進剤や、加熱によって硬化させるためのラジカル等が発生するラジカル開始剤、アニオン開始剤またはカチオン開始剤等の硬化剤を、1種または2種以上組み合わせて含有させることが好ましい。
【0036】
また、第1の樹脂組成物6には、はんだ酸化膜除去作用を付与する剤を添加することができる。はんだ酸化膜除去作用を付与するには、(メタ)アクリル酸、マレイン酸などの不飽和酸、蓚酸、マロン酸などの有機二酸、クエン酸などの有機酸をはじめ、炭化水素の側鎖に、ハロゲン基、水酸基、ニトリル基、ベンジル基、カルボキシル基等を少なくとも1つ以上を添加することにより可能である。また、(メタ) アリルアルコールなどの不飽和アルコール、トリメリット酸、テトラメリット酸および一般的に知られているキレート剤を用いることもできる。このような前記フラックス作用(はんだ酸化膜除去作用)を有する剤は、二種以上組合せて用いることができる。なお、フラックス作用を有する剤には、公知のゲル化剤を含むこともできる。
【0037】
はんだ酸化膜除去作用を有する剤を含有した第1の樹脂組成物6は、はんだ酸化膜除去作用を有する活性樹脂組成物となり、電極をバンプを介して接続する際にフラックスを使用する必要がなくなるという利点がある。
【0038】
無機質充填剤の含有量の下限を0重量%としたのは、第1の樹脂6’中に無機質充填剤が含まれていない場合でもよいことを示すものであり、その含有量の上限を40重量%としたのは、それを超える場合には隙間充填性が低下することがあるからである。無機質充填剤としては、シリカフィラー等を好ましく用いることができるが、その他の無機質充填剤であってもよく特に限定されない。
【0039】
第1の樹脂6’を形成するための第1の樹脂組成物6が、高温下で機械的強度の小さい熱硬化性樹脂または低分子の熱硬化性樹脂を主成分とした樹脂組成物であることが好ましく、または、熱可塑性樹脂を含有した樹脂組成物であることが好ましい。こうして得られる樹脂組成物で第1の樹脂6’を形成すれば、実装された後における半導体装置2のリワーク作業において、例えば200℃程度の高温に加熱した際に隙間に充填された第1の樹脂6’の機械的強度が低下するので、半導体装置2を配線基板1から容易に取り外すことができる。
【0040】
具体的には、高温に加熱されたリワーク作業時において、配線基板1の表面に形成されているソルダーレジスト(図示省略)の機械的強度よりも第1の樹脂6’の機械的強度が相対的に弱くなっていることが好ましい。例えば、はんだ溶融温度(例えばSn/Pb共晶はんだにおいては約200℃)において、第1の樹脂6’の接着力や引張強度等の機械的強度が少なくとも配線基板1の表面に形成されているソルダーレジストの機械的強度より低くなるようにしておけばよい。こうしたリワーク特性に優れた第1の樹脂6’を形成するための第1の樹脂組成物6は、180℃以上の温度条件下で得られる第1の樹脂6’の引張強度が70g/mm2以下と特定できるように、任意の割合に各成分が調整される。こうしたリワーク特性をもたらすために有効な樹脂としては、例えば熱可塑性エラストマ−、アクリル樹脂等が挙げられるが、上記の機械的強度条件となるように各種の樹脂や硬化剤、促進剤、開始剤等を任意に選定して配合される。
【0041】
第2の樹脂7’は、半導体装置の周囲のフィレット部を形成する硬化物である。フィレット部とは、半導体装置2の側面、半導体装置2と配線基板1との隙間に充填された第1の樹脂6’の周囲およびその近傍の配線基板1の表面から構成される部分に形成される樹脂成形物のことである。この第2の樹脂7’を形成するための第2の樹脂組成物7としては、上述したように、熱硬化性樹脂と無機質充填剤を主成分とした樹脂組成物が用いられる。
【0042】
第2の樹脂組成物7の基材となる熱硬化性樹脂としては、上述した第1の樹脂組成物6の基材となるものと同じものを好ましく用いることができ、例えば、エポキシ樹脂、ポリエステル樹脂(不飽和ポリエステル、不飽和ポリエステルと活性水素基を有する化合物の組合せなど)、アクリレート樹脂((メタ)アクリロキシプロピルポリシロキサンなどのシリコンアクリレート、エポキシアクリレートを含む)などを挙げることができる。また、α−シアノアクリレートなどの常温で硬化する接着剤等を第2の樹脂組成物7として用いることもできる。
【0043】
第2の樹脂7’を形成するための第2の樹脂組成物7には、熱硬化時に前記した熱硬化性樹脂と反応して硬化を促進させるための促進剤や、加熱によって硬化させるためのラジカル等が発生するラジカル開始剤、アニオン開始剤またはカチオン開始剤等の硬化剤を、1種または2種以上組み合わせて含有させることが好ましい。
【0044】
第2の樹脂組成物7中の無機質充填剤の含有量は、硬化してなる第2の樹脂7’の熱膨張係数、より詳しくは、第2の樹脂7’のガラス転移温度以下の熱膨張係数が30ppm/℃以下となるように、その含有量が調整される。この範囲の熱膨張係数を有する第2の樹脂7’は、半導体装置2と配線基板1の熱膨張係数差により発生する熱応力によっても、クラックを発生させることがないので、信頼性を顕著に向上させることができる。なお、その熱膨張係数は基材となる熱硬化性樹脂の種類によっても変わるので無機質充填剤の含有量を明確に規定することは難しいが、およそ60〜70重量%程度含有させることが好ましい。この場合において、例えば無機質充填剤の含有量が規定の値よりも小さくなると、熱膨張係数が大きくなるので、半導体装置2と配線基板1の熱膨張係数差により発生する熱応力によりフィレット部にクラックが発生することがある。一方、無機質充填剤の含有量が規定の値よりも大きくなると、樹脂粘度が上昇し、なめらかなフィレットが形成されず、部分的に応力集中しやすくなることがあり好ましくない。無機質充填剤としては、シリカフィラー等を好ましく用いることができるが、その他の無機質充填剤であってもよく特に限定されない。
【0045】
また、フィレット部のクラック対策として、第2の樹脂7’に低応力剤を含有させることが好ましい。例えば低弾性のゴム成分等を含有させることで第2の樹脂は低弾性率化が図られるので、熱応力が加わった場合でもクラック等が発生しにくくなる。ここでいうゴム成分等の低応力剤は、その効果を考慮して任意の割合で配合される。
【0046】
第2の樹脂組成物7は、半導体装置2の周囲に塗布され、その後硬化処理されてフィレット部を形成する。そのときの塗布量は、半導体装置2の側面の少なくとも80%以上を覆うことが望ましい。その理由は、フィレット部が小さいと応力集中が発生しやすくなり、信頼性が低下するからである。
【0047】
以上のように、本発明の半導体装置の実装構造は、隙間充填性に優れた第1の樹脂で隙間が充填されているので、隙間の隅々にまで第1の樹脂が充填され、接続信頼性を低下させるボイドの発生が極めて抑制される。また、フィレット部がクラックの発生を抑制する第2の樹脂で形成されているので、熱応力が加わってもクラックの発生を抑制でき、接続信頼性をより向上させることができる。
【0048】
(半導体装置の実装方法)
図2は、本発明の半導体装置の実装方法の一例を示す工程説明図である。この半導体装置の実装方法は、先ず、図2(a)に示すように、電極(電極パッドともいう。)5上に予備はんだ8を設けた配線基板1と、電極パッド4上にはんだバンプ3を設けた半導体装置2とを準備する。ここで準備する配線基板1の他の態様として、予備はんだ8を使用せずに、配線基板1の電極パッド5上に直接バンプ3を搭載したものであってもよい。準備した配線基板1にはフラックス9を塗布することができる。フラックス9の塗布方法としては、スクリーン印刷法が挙げられるがこの方法に限定されない。また、フラックス9を配線基板1に塗布する代わりに、半導体装置2につけてもよい。例えば、バンプ3の先端にフラックス9を転写する方法などを挙げることができる。また、第1の樹脂組成物6や第2の樹脂組成物7と、それらの樹脂組成物に接触する半導体装置2の表面および配線基板1の表面とのぬれ性を向上させて、第1の樹脂6’や第2’の樹脂との接続性(接着性)を向上させる目的、および、はんだバンプ8の接続性の向上を目的として、それらの樹脂に接触する半導体装置2の表面および配線基板1の表面を、搭載以前の段階で、プラズマ等の表面処理で表面改質してもよい。
【0049】
次に、図2(b)に示すように、半導体装置2を配線基板1上に位置合せして搭載する。通常、所定の荷重を加えながら搭載し、さらに配線基板1や半導体装置2を加熱しながら搭載してもよい。所定の温度に加熱しながら搭載する場合には、図2(c)に示すように、はんだ接続による半導体装置2と配線基板1との電気的な接続を、搭載工程と同時に行うことができる。このときに加えられる温度は、はんだバンプ3と予備はんだ8とが溶融してはんだ接続することができる温度である。搭載工程と同時にはんだ接続を行わない場合には、半導体装置2が搭載された配線基板1を、所定の温度に加熱したリフロー炉を通過させることによって、はんだ接続してもよい。
【0050】
次に、フラックス9の残渣を洗浄した後、図2(d)に示すように、配線基板1と半導体装置2の隙間に第1の樹脂組成物6をディスペンサー等により塗布し、毛細管現象を利用して充填する。本発明で用いられる第1の樹脂組成物6は、隙間充填性に優れるので、樹脂組成物が隙間の隅々にまで行き渡り、ボイド等の欠陥が発生しにくいという優れた効果がある。
【0051】
次に、図2(e)に示すように、半導体装置2の周囲に第2の樹脂組成物7をディスペンサー等により塗布してフィレット部を形成する。この際、第2の樹脂組成物7の塗布量が、半導体装置2の側面の80%以上を覆うことが望ましい。その理由は、フィレット部が小さくて半導体装置の側面の80%未満となる場合には、応力集中が発生しやすくなり、信頼性が低下するからである。こうして、第2の樹脂組成物7を塗布する際には、前記の第1の樹脂組成物6は硬化させた後の状態であっても、未硬化の状態であってもよく、特に限定されない。第2の樹脂組成物7を塗布する前に第1の樹脂組成物6を硬化させる場合においては、所定の温度に設定された恒温層等に所定の時間投入し、第1の樹脂組成物6の硬化物である第1の樹脂6’を形成することができる。
【0052】
最後に、所定の温度に設定された恒温層等に所定の時間投入し、第2の樹脂組成物7の硬化物である第2の樹脂7’でフィレット部が形成される。第1の樹脂組成物6が未硬化の場合は、第2の樹脂組成物7を硬化する工程で第1の樹脂組成物6も同時に硬化させることができる。
【0053】
図3は、本発明の半導体装置の実装方法の他の一例を示す工程説明図である。この半導体装置の実装方法は、はんだ酸化膜除去作用を有する剤を含有する活性樹脂組成物を第1の樹脂組成物6として使用した場合の実施形態である。
【0054】
先ず、図3(a)に示すように、電極パッド5上に予備はんだ8を設けた配線基板1と、電極パッド5上にはんだバンプ3を設けた半導体装置2を準備する。ここで、図2に示す態様と同様に、準備する配線基板1の他の態様として、予備はんだ8を使用せずに、配線基板1の電極パッド5上に直接バンプ3を搭載したものであってもよい。また、半導体装置2や配線基板1の表面をプラズマ処理等で表面改質することについても、図2に示す態様を説明した場合と同様に処理することができる。
【0055】
次に、図3(b)に示すように、配線基板1上の半導体装置2の搭載エリアに第1の樹脂組成物6である活性樹脂組成物を塗布する。活性樹脂組成物は、例えば基材となる熱硬化性樹脂にフラックス効果を有する剤を添加したものであり、はんだおよび被はんだ接続面の酸化膜を除去するはんだ酸化膜除去作用を持つ樹脂組成物である。この実施形態においては、この活性樹脂組成物を第1の樹脂組成物6として用いるので、図2に示すようなフラックス9を塗布しなくても、それ自身の有するフラックス作用によりはんだ接続時の加熱状態における酸化を防ぐことができ、はんだおよび被はんだ接続面の酸化膜を除去して信頼性の高いはんだ接続を行うことができる。用いられる活性樹脂組成物中のはんだ酸化膜除去作用を有する剤は、硬化後においては基材樹脂と結合して化学的に安定となるので、十分な電気的絶縁性を有する。なお、第1の樹脂組成物6に含有される他の構成は上述したとおりである。
【0056】
配線基板1上への活性樹脂組成物の塗布方法としては、配線基板1の中央部分に活性樹脂組成物を1点塗布する方法が一般的であるが、半導体装置2が大きい場合などにおいては、搭載位置の対角線上に「×」を描くように塗布する方法や、数点に分けて塗布する方法等が好ましく適用される。
【0057】
次に、図3(c)に示すように、ツール(図示省略)に吸着された半導体装置2を配線基板1上に位置合わせした後、所定の荷重を加えながら搭載する。この際、ツールに内蔵された加熱ヒータにより半導体装置1を加熱してもよく、配線基板1を載せるステージ(図示省略)に内蔵された加熱ヒータにより配線基板1を加熱してもよい。こうした加熱により、活性樹脂組成物を隙間の隅々にまで行き渡らせることができる。
【0058】
次に、図3(d)に示すように、半導体装置2の周囲に第2の樹脂組成物7をディスペンサー等により塗布してフィレット部を形成する。
【0059】
次に、図3(e)に示すように、所定の温度に加熱されたリフロー炉ではんだ接続を行い、最後に、所定の温度に設定された恒温層等に所定の時間投入して第1の樹脂組成物6および第2の樹脂組成物7を硬化させて、それぞれの硬化物である第1の樹脂6’および第2の樹脂7’とする。ここで、第1の樹脂6’および第2の樹脂7’にするための硬化は、一緒に行っても別々に行ってもよく、例えば、第2の樹脂組成物7を塗布する前に第1の樹脂6’を既に硬化させておいてもよい。または、リフロー炉ではんだ接続を行いながら硬化させ、第1の樹脂6’および第2の樹脂7’としてもよい。
【0060】
図4は、本発明の半導体装置の実装方法のさらに他の一例を示す工程説明図である。これは、図3と同様に、第1の樹脂組成物6として活性樹脂組成物を使用した場合の実施形態であるが、第2の樹脂組成物7を塗布する前に既にはんだ接続を行う場合の実装方法を示している。例えば、図4(c)に示すように、半導体装置2を配線基板1に搭載する際に、半導体装置2を所定の温度に加熱しながら搭載することではんだ接続したり、半導体装置2を搭載後、リフロー炉ではんだ接続し、その後、第2の樹脂組成物7を塗布し、硬化させることができる。
【0061】
以上のように、本発明の半導体装置の実装方法によれば、隙間充填性に優れた第1の樹脂組成物と熱応力に強い第2の樹脂組成物を用いて半導体装置を実装するので、半導体装置の接続信頼性を向上させることができる。また、所定の温度環境にすることにより、第1の樹脂組成物の硬化と、半導体装置と配線基板間の電極の電気的な接続とを同時に行うことが可能となる。
【0062】
(半導体装置のリワーク方法)
図5は、本発明の半導体装置のリワーク方法の一例を示す工程説明図である。この半導体装置のリワーク方法は、先ず、半導体装置2を治具等によりクランプし(図示省略)、ホットプレートやホットジェット等により半導体装置2および配線基板1の少なくとも一方を、バンプ3または予備はんだ8が溶融するまで加熱する。このとき、例えば予備はんだ8とはんだバンプ3とを異なる融点を有する材料で形成している場合には、それらの一方のみが溶融する温度を加えて引きはがすこともできる。通常、低融点の共晶はんだで予備はんだ8が形成されるので、共晶はんだが溶融しはんだバンプ3が溶融しない温度で加熱することにより、はんだバンプ3を有する半導体装置の再利用等が容易となる。
【0063】
そして、半導体装置2に引張力、回転力、煽り力、またはそれらの複合力を付加し、図5(a)に示すように、半導体装置2を配線基板1から引き剥がす。引き剥がされた後の配線基板1は、図5(b)に示すように、半導体装置2が除去され、フィレット部である第2の樹脂7’が残った形態を示している。
【0064】
本発明においては、例えば200℃程度の高温に加熱した際に隙間に充填された第1樹脂6の機械的強度が低下する構成としておくことが可能であり、それにより半導体装置2を配線基板1から容易に取り外すことができる。具体的には、高温に加熱されたリワーク作業時において、配線基板1の表面に形成されているソルダーレジスト(図示省略)の機械的強度よりも第1の樹脂6’の機械的強度が相対的に弱くなっていることが好ましく、例えば、はんだ溶融温度(例えばSn/Pb共晶はんだにおいては約200℃)において、第1の樹脂6’の接着力や引張強度等の機械的強度が少なくとも配線基板1の表面に形成されているソルダーレジストの機械的強度より低くなるようにしておけばよい。こうした第1の樹脂6’を形成しておくことにより、リワーク作業を極めて効率的に行うことができる。
【0065】
次に、配線基板1上に残ったフィレット部である第2の樹脂7’を削り取る(図5(c)を参照)。その方法としては、グラインダーなどを用いてもよいが、専用の切削治具を用いることが好ましい。例えば、小型のフライス盤のような工作機械を用いれば、精度良く50μm以下の厚さまで、切削することができる。
【0066】
次に、配線基板1上の半導体装置搭載面に残った予備はんだ8や第1の樹脂6’の薄膜を除去する。除去手段としては、竹へら等で表面を平らにした後、基板表面を傷つけない硬さの回転ブラシ10により残渣を除去する。回転ブラシ10の材質は、山羊毛等を用いるとよい。第1の樹脂6’の薄膜については、ジメチルホルムアミドのような溶剤を用いて膨潤させ、綿棒等で擦り取ったり、加温することで強度を低下させた状態で除去することができる。こうして、図5(c)に示す形態にまでクリーニングし、図5(d)に示すような再はんだを可能にする。再はんだに関しては、印刷法や転写法を利用することができる。
【0067】
再はんだ後は、再度、図2〜4に示した本発明の半導体装置の実装方法を適用し、半導体装置の再実装を行うことができる。
【0068】
【実施例】
以下に実施例を挙げ、本発明を更に具体的に説明する。
【0069】
(サンプルA)
第1の樹脂6’を形成するための第1の樹脂組成物6として、はんだ酸化膜除去作用を有する剤を含有した活性樹脂組成物を使用した場合の、半導体装置の実装構造、実装方法およびリワーク方法についての実験を行なった。
【0070】
半導体装置2としては、サイズ15mm×15mm、はんだバンプ3が0.24mmピッチで半導体装置表面全面に配置されているフルグリッドエリア配置のものを使用した。はんだバンプ3の材質はPb95%/Sn5%である。配線基板1としては、半導体装置2に対応した電極パッド5が配置され、電極パッド5上に予備はんだ8が約30μmの高さで形成されているものを使用した。予備はんだ8の材質は共晶はんだである。なお、実装後の半導体装置2と配線基板1は、電気的接続の確認が行なえる配線構造となっている。
【0071】
第1の樹脂組成物6は、ビスフェノ−ルF型液状エポキシ樹脂を主成分として組成物全体の55重量%とし、ビスフェノ−ルA型液状エポキシ樹脂を組成物全体の5重量%、フェノール系硬化剤を組成物全体の30重量%とした熱硬化性樹脂である。この樹脂組成物は活性樹脂組成物であり、はんだ酸化膜除去作用は前記フェノール系硬化剤が担っている。さらに、180℃に温度を上昇させたときの基板との接着強度を70g/mm2以下にさせるために、熱可塑性エラストマ−を5%添加した。なお、無機質充填剤であるシリカフィラーは未添加とした。一方、第2の樹脂組成物7は、熱可塑性エラストマ−樹脂を配合していない第1の樹脂組成物6と同じものを使用した。但し、無機質充填剤であるシリカフィラーについては、65wt%添加して熱膨張係数を低下させたものを使用した。
【0072】
これらを用いて半導体装置の実装を行った。先ず、半導体装置2にArプラズマ処理を行い、プラズマの表面改質効果による半導体装置2と、第1および第2の樹脂組成物との間の濡れ性の向上、およびはんだバンプ3の接続性の向上を図った。次に、配線基板1をステージ上に置き、ディスペンサーにより第1の樹脂組成物6を配線基板1上の半導体装置搭載面の中央部に約30mg塗布した。次に、ツールに吸着させた半導体装置2と配線基板1との位置合わせを行ない、半導体装置2を配線基板1上に搭載した。搭載は、1g/バンプの加圧下で5秒間行なった。次に、半導体装置2を搭載した配線基板1を、約100℃に加熱したホットプレート上に置き、ディスペンサーを用いて第2の樹脂組成物7を半導体装置2の周囲に塗布してフィレット部を形成した。この際、第2の樹脂組成物7が半導体装置2の側面を少なくとも80%以上覆うように塗布した。次に、半導体装置2を搭載した配線基板1を、ピーク温度230℃のリフロー炉に流し電極間のはんだ接続を行った。次に、実装品を150℃大気雰囲気中の恒温槽に120分間入れ、第1の樹脂組成物6および第2の樹脂組成物7を硬化し、実装を完了した。これをサンプルAとした。
【0073】
(サンプルB〜D)
第2の樹脂組成物7を用いた効果を確認するために、第2の樹脂組成物7を使用せずに全て第1の樹脂組成物6を用いてサンプルBを作製した。さらに、サンプルBを作製する条件下で、シリカフィラー40wt%添加した第1の樹脂組成物6を用いてサンプルCを作製した。さらに、サンプルBを作製する条件下で、シリカフィラー50wt%添加した第1の樹脂組成物6を用いてサンプルDを作製した。
【0074】
(評価)
上記4種類のサンプルの結果について評価した。先ず、はんだ接続性については、サンプルDでは、用いた樹脂組成物の流動性が悪く且つ隙間充填性も劣っており、はんだの未接続箇所が発生しているのが確認された。一方、サンプルA、B、Cについては、用いた樹脂組成物の流動性がよく且つ隙間充填性も十分であり、はんだ接続性が良好であり全ピン接続しているのが確認された。
【0075】
次に、サンプルA、B、Cに対して、−40℃〜125℃の温度サイクル試験を行い接続信頼性を評価した。その結果、第2の樹脂組成物7を使用したサンプルAは、1000サイクル以上経過してもフィレット部にクラックが発生することがなく、接続信頼性が確保できていることが確認された。一方、第1の樹脂組成物6のみで製作したサンプルBは、500サイクル経過時点でフィレット部にクラックが発生しているのが確認され、クラック発生付近の電極に接続不良が認められた。また、サンプルCは、750サイクル経過時点でフィレット部にクラックが発生しているのが確認され、クラック発生付近の電極に接続不良が認められたが、上記のサンプルBよりは改善されていた。以上の結果より、本発明の実装方法により接続信頼性が高い実装品が得られることを確認した。
【0076】
(リワーク性の評価)
サンプルAの実装構造についてのリワーク性を評価した。半導体装置2と配線基板1との実装構造を230℃に加熱されたホットプレート上に載せ、半導体装置2にせん断力を与えて除去した。その結果、配線基板1を破壊することなく、配線基板1の表面で剥離でき、リワーク性が良好であることが確認された。
【0077】
【発明の効果】
以上説明したように、本発明の半導体装置の実装構造、実装方法およびリワーク方法によれば、第1の樹脂組成物を隙間充填性、フラックス活性およびリワーク性を重視した樹脂特性とし、第2の樹脂組成物をフィレット部のクラック対策を重視した樹脂特性とすることにより、接続信頼性が高く、リワーク可能な実装品を得ることが容易となった。
【図面の簡単な説明】
【図1】本発明の半導体装置の実装構造の一例を示す断面図である。
【図2】本発明の半導体装置の実装方法の一例を示す工程説明図である。
【図3】本発明の半導体装置の実装方法の他の一例を示す工程説明図である。
【図4】本発明の半導体装置の実装方法のさらに他の一例を示す工程説明図である。
【図5】本発明の半導体装置のリワーク方法の一例を示す工程説明図である。
【図6】従来の半導体装置の実装方法の一例を示す工程説明図である。
【符号の説明】
1 配線基板
2 半導体装置
3 バンプ
4、5 電極(電極パッド)
6 第1の樹脂組成物
6’ 第1の樹脂
7 第2の樹脂組成物
7’ 第2の樹脂
8 予備はんだ
9 フラックス
10 回転ブラシ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a mounting structure of a semiconductor device, a mounting method and a rework method, and more particularly, in mounting a semiconductor device such as a flip chip or a chip size package in which a gap between a semiconductor device and a wiring board is sealed with a resin. The present invention relates to a mounting structure, a mounting method, and a rework method which have high connection reliability and can be reworked.
[0002]
[Prior art]
2. Description of the Related Art With the miniaturization, weight reduction, and enhancement of functions of electric devices, flip-chip mounting has been performed as a mounting method of semiconductor devices such as LSI chips. Flip chip mounting is a method in which a solder bump is formed on a wiring pattern surface of a semiconductor device, and electrodes of the wiring board are joined with a conductive paste or solder.
[0003]
FIG. 6 is a process chart showing a conventional semiconductor device mounting method (for example, see Patent Document 1). This method is a mounting method that has been generally performed in the past. The
[0004]
By the way, in the mounting structure of a semiconductor device, connection reliability and reworkability are required.
[0005]
First, the connection reliability will be described. In order to enhance the connection reliability of the mounting structure of the semiconductor device, it is necessary that the semiconductor device be connected to the wiring board stably for a long time without causing connection breakdown. For this purpose, it is required that the gap between the semiconductor device and the wiring board is sufficiently filled with the underfill resin and fixed, and that cracks and the like due to thermal stress do not occur. However, in recent years, the size of the LSI has been increased in accordance with the demand for higher performance of the LSI, and the thermal stress generated due to the difference in the thermal expansion coefficient between the LSI and the wiring board has become more remarkable due to the influence. Cracks are easily generated in the fillet portion, and a phenomenon that sufficient connection reliability cannot be obtained due to the cracks has become apparent.
[0006]
Such cracks can be solved by, for example, adding a large amount of filler to the underfill resin to reduce the coefficient of thermal expansion, but as a result, the viscosity of the underfill resin composition is reduced. As a result, the gap between the semiconductor device and the wiring board cannot be sufficiently filled with the underfill resin composition. Further, even if sufficient filling is attempted, for example, when a void is generated in a gap between the semiconductor device and the wiring board, stress may be concentrated on a bump near the void and connection failure may occur. Further, in that case, the electrode metal may be plastically deformed by thermal stress generated at the time of operation of the device, and in some cases, adjacent electrodes may be connected via a void to cause a short circuit.
[0007]
As described above, in order to improve the connection reliability of the mounting structure of the semiconductor device, there is a difficult problem that the gap filling property of the underfill resin composition and the reliability that does not generate cracks are compatible. These problems become more prominent as the size and pitch of LSIs increase, since the filling distance of the underfill resin composition becomes longer and the gap between the LSI and the substrate becomes narrower. Is expected.
[0008]
On the other hand, in such a mounting structure of a semiconductor device, it is also an important requirement that the structure be such that the semiconductor device can be removed from the wiring board. The necessity of reworking the semiconductor device is because the failure analysis of the semiconductor device or the wiring board found after the mounting becomes possible, and the semiconductor device or the wiring board determined to be good after the rework can be reused. .
[0009]
Therefore, in mounting the semiconductor device, not only the connection reliability of the mounting structure described above but also the reworkability is required, and it is extremely difficult to satisfy both requirements.
[0010]
Further, as a conventional semiconductor device mounting method, in order to improve the connection reliability between the semiconductor device and the wiring board, the gap between the semiconductor device and the wiring board is mainly composed of a liquid epoxy resin and an inorganic filler. There is a mounting method of sealing with a first resin having a relatively large coefficient of thermal expansion and forming a fillet portion with a second resin having a small coefficient of thermal expansion mainly composed of a liquid epoxy resin and an inorganic filler. The reliability of the fillet portion is improved by suppressing the occurrence of cracks (see, for example, Patent Document 2).
[0011]
Further, as a device for improving reworkability, a first resin that can be dissolved with a solvent is provided so as to leave a space between the semiconductor device and the wiring board, and a second resin that can be dissolved with a solvent different from the solvent is provided. A mounting method for forming a fillet portion with a resin has been proposed (for example, Patent Document 1).
[0012]
[Patent Document 1]
Japanese Patent Application No. 2000-22051 (paragraphs 0002 to 0003, claims)
[Patent Document 2]
Japanese Patent Application No. 2000-299414 (Claims)
[0013]
[Problems to be solved by the invention]
However, the conventional methods described in the above-mentioned patent documents cannot satisfy the requirements for mounting the semiconductor device.
[0014]
That is, in the mounting means of the semiconductor device described in Patent Document 2, since the fillet portion is formed of the second resin having a low coefficient of thermal expansion, cracks in the fillet portion due to thermal stress can be suppressed. Since the first resin filled between the wiring boards contains a large amount of an inorganic filler, the problem of voids when the first resin is filled in the gap has not been solved yet.
[0015]
Further, the reworking means of the semiconductor device described in
[0016]
SUMMARY An advantage of some aspects of the invention is to provide a semiconductor device such as a flip chip or a chip size package in which a gap between a semiconductor device and a wiring board is sealed with a resin. It is an object of the present invention to provide a mounting structure, a mounting method, and a rework method, which are high in rework.
[0017]
[Means for Solving the Problems]
A method for mounting a semiconductor device for solving the above-mentioned problem is a method for mounting a semiconductor device in which an electrode of a semiconductor device is electrically connected to an electrode of a wiring substrate, and a gap between the semiconductor device and the wiring substrate is sealed with a resin. In the structure, the gap is filled with a first resin which is a cured product of a resin composition containing a thermosetting resin as a main component and containing 0 to 40% by weight of an inorganic filler, and a periphery of the semiconductor device is provided. The fillet portion is formed of a second resin which is a cured product of a resin composition containing a thermosetting resin and an inorganic filler as main components.
[0018]
According to the present invention, since the gap between the semiconductor device and the wiring board is filled with the first resin having a small content of the inorganic filler and excellent in gap filling property, the first resin is filled in every corner of the gap. The generation of voids that are filled and lower connection reliability can be extremely suppressed. In addition, since the fillet formed around the semiconductor device is formed of the second resin containing a thermosetting resin and an inorganic filler as main components, thermal stress due to a difference in thermal expansion coefficient between the semiconductor device and the wiring board is obtained. , The generation of cracks can be suppressed. Therefore, according to the mounting structure of the semiconductor device of the present invention, it is possible to provide a mounting structure having excellent connection reliability.
[0019]
In the mounting structure of the semiconductor device of the present invention, the first resin is a cured product of a resin composition containing a thermosetting resin or a low-molecular thermosetting resin having a small mechanical strength at a high temperature, or And a cured product of a resin composition containing a thermoplastic resin.
[0020]
According to the present invention, since the gap is filled with the first resin, the mechanical strength under a high temperature condition can be reduced, and as a result, reworkability can be improved.
[0021]
In the semiconductor device mounting structure of the present invention, the first resin is a cured product of a resin composition having a solder oxide film removing action.
[0022]
According to the present invention, since the first resin has a function of removing a solder oxide film, it is possible to connect the electrode of the semiconductor device and the electrode of the wiring board even when no flux is used.
[0023]
A first mounting method of a semiconductor device for solving the above-mentioned problem is a semiconductor device in which an electrode of the semiconductor device is electrically connected to an electrode of a wiring board, and a gap between the semiconductor device and the wiring board is sealed with a resin. In a method for mounting a device, a semiconductor device is positioned and mounted on a wiring board, and an electrode between the semiconductor device and the wiring board is electrically connected. A step of filling a first resin composition containing a resin as a main component and containing 0 to 40% by weight of an inorganic filler; and, around the semiconductor device, a thermosetting resin and an inorganic filler as a main component. Forming a fillet portion by applying the second resin composition.
[0024]
According to the present invention, since the semiconductor device is mounted using the first resin composition having excellent gap filling properties and the second resin composition having high thermal stress, the connection reliability of the semiconductor device can be improved. it can.
[0025]
A second mounting method of a semiconductor device for solving the above-mentioned problem is a semiconductor device in which an electrode of the semiconductor device is electrically connected to an electrode of a wiring substrate, and a gap between the semiconductor device and the wiring substrate is sealed with a resin. A method of mounting a first resin composition having a thermosetting resin as a main component and containing 0 to 40% by weight of an inorganic filler on a wiring board, wherein a semiconductor device is positioned on the wiring board; Mounting together and electrically connecting the electrodes between the semiconductor device and the wiring board; and forming a second resin composition mainly composed of a thermosetting resin and an inorganic filler around the semiconductor device. Applying an object to form a fillet portion.
[0026]
According to the present invention, since the semiconductor device is mounted using the first resin composition having excellent gap filling properties and the second resin composition having high thermal stress, the connection reliability of the semiconductor device can be improved. In addition, by setting the temperature environment to a predetermined temperature, it is possible to simultaneously cure the first resin composition and electrically connect the electrodes between the semiconductor device and the wiring substrate.
[0027]
In the method for mounting a semiconductor device according to the present invention, before the electrodes between the semiconductor device and the wiring substrate are electrically connected, a fillet portion is formed by applying the second resin composition around the semiconductor device. And
[0028]
According to the present invention, by setting the predetermined temperature environment, the curing of the first resin composition, the curing of the second resin composition, and the electrical connection of the electrode between the semiconductor device and the wiring board are performed. Can be done simultaneously.
[0029]
In a semiconductor device rework method for solving the above-mentioned problem, an electrode of the semiconductor device is electrically connected to an electrode of a wiring substrate, and a gap between the semiconductor device and the wiring substrate has a thermosetting resin as a main component and is 0 to 10. The semiconductor device is filled with a first resin which is a cured product of a resin composition containing 40% by weight of an inorganic filler, and the periphery of the semiconductor device is cured by a resin composition containing a thermosetting resin and an inorganic filler as main components. A method of removing a semiconductor device from a mounting structure in which a fillet portion is formed of a second resin as a product, the method including a step of heating at least one of the semiconductor device and a wiring board; The method includes a step of peeling off, a step of shaving off the second resin remaining on the wiring board, and a step of cleaning a semiconductor device mounting surface of the wiring board.
[0030]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, a mounting structure, a mounting method, and a rework method of the semiconductor device of the present invention will be described in detail with reference to the drawings.
[0031]
(Semiconductor device mounting structure)
FIG. 1 is a sectional view showing an example of a mounting structure of a semiconductor device of the present invention. The mounting structure of the semiconductor device of the present invention is such that the electrode 4 of the semiconductor device 2 and the
[0032]
The electrode 4 of the semiconductor device 2 and the
[0033]
The
[0034]
Examples of the thermosetting resin which is the base material of the
[0035]
The
[0036]
Further, an agent imparting a solder oxide film removing action can be added to the
[0037]
The
[0038]
The reason that the lower limit of the content of the inorganic filler is set to 0% by weight indicates that the
[0039]
The
[0040]
Specifically, during the rework operation heated to a high temperature, the mechanical strength of the
[0041]
The second resin 7 'is a cured product that forms a fillet around the semiconductor device. The fillet portion is formed on the side surface of the semiconductor device 2, around the
[0042]
As the thermosetting resin serving as the base material of the
[0043]
The
[0044]
The content of the inorganic filler in the
[0045]
Further, as a measure against cracks in the fillet portion, it is preferable that the second resin 7 'contains a low-stress agent. For example, since the second resin has a low elastic modulus by containing a low-elastic rubber component or the like, cracks and the like hardly occur even when thermal stress is applied. The low-stress agent such as the rubber component mentioned here is added at an arbitrary ratio in consideration of its effect.
[0046]
The
[0047]
As described above, in the mounting structure of the semiconductor device of the present invention, since the gap is filled with the first resin excellent in gap filling property, the first resin is filled in every corner of the gap, and the connection reliability is improved. The generation of voids that degrade the properties is extremely suppressed. Further, since the fillet portion is formed of the second resin that suppresses the occurrence of cracks, the occurrence of cracks can be suppressed even when thermal stress is applied, and the connection reliability can be further improved.
[0048]
(Semiconductor device mounting method)
FIG. 2 is a process explanatory view showing an example of a method for mounting a semiconductor device according to the present invention. As shown in FIG. 2A, the mounting method of the semiconductor device is as follows. First, as shown in FIG. 2A, a
[0049]
Next, as shown in FIG. 2B, the semiconductor device 2 is aligned and mounted on the
[0050]
Next, after cleaning the residue of the flux 9, as shown in FIG. 2D, the
[0051]
Next, as shown in FIG. 2E, a
[0052]
Finally, the resin is poured into a constant temperature layer or the like set at a predetermined temperature for a predetermined time, and a fillet portion is formed of the
[0053]
FIG. 3 is a process explanatory view showing another example of the semiconductor device mounting method of the present invention. This method of mounting a semiconductor device is an embodiment in which an active resin composition containing an agent having a function of removing a solder oxide film is used as the
[0054]
First, as shown in FIG. 3A, a
[0055]
Next, as shown in FIG. 3B, an active resin composition as the
[0056]
As a method of applying the active resin composition on the
[0057]
Next, as shown in FIG. 3C, the semiconductor device 2 sucked by a tool (not shown) is positioned on the
[0058]
Next, as shown in FIG. 3D, a
[0059]
Next, as shown in FIG. 3 (e), solder connection is performed in a reflow furnace heated to a predetermined temperature, and finally, the solder connection is performed for a predetermined time in a constant temperature layer or the like set to a predetermined temperature, and the first is performed. Are cured to obtain a
[0060]
FIG. 4 is a process explanatory view showing still another example of the semiconductor device mounting method of the present invention. This is an embodiment in which an active resin composition is used as the
[0061]
As described above, according to the semiconductor device mounting method of the present invention, the semiconductor device is mounted using the first resin composition having excellent gap filling properties and the second resin composition having high thermal stress. The connection reliability of the semiconductor device can be improved. Further, by setting the temperature environment to a predetermined value, it becomes possible to simultaneously cure the first resin composition and electrically connect the electrodes between the semiconductor device and the wiring board.
[0062]
(Semiconductor device rework method)
FIG. 5 is a process explanatory view showing an example of the semiconductor device rework method of the present invention. In this method of reworking the semiconductor device, first, the semiconductor device 2 is clamped by a jig or the like (not shown), and at least one of the semiconductor device 2 and the
[0063]
Then, a tensile force, a rotational force, a lifting force, or a composite force thereof is applied to the semiconductor device 2, and the semiconductor device 2 is peeled off from the
[0064]
In the present invention, the mechanical strength of the
[0065]
Next, the second resin 7 ', which is a fillet portion left on the
[0066]
Next, the
[0067]
After the re-soldering, the semiconductor device mounting method of the present invention shown in FIGS. 2 to 4 can be applied again to re-mount the semiconductor device.
[0068]
【Example】
Hereinafter, the present invention will be described more specifically with reference to examples.
[0069]
(Sample A)
In the case where an active resin composition containing an agent having a function of removing a solder oxide film is used as the
[0070]
As the semiconductor device 2, a device having a size of 15 mm × 15 mm and a full grid area arrangement in which the solder bumps 3 are arranged on the entire surface of the semiconductor device at a pitch of 0.24 mm was used. The material of the
[0071]
The
[0072]
Using these, a semiconductor device was mounted. First, an Ar plasma treatment is performed on the semiconductor device 2 to improve the wettability between the semiconductor device 2 and the first and second resin compositions due to the plasma surface modification effect, and to improve the connectivity of the solder bumps 3. Improved. Next, the
[0073]
(Samples B to D)
In order to confirm the effect of using the
[0074]
(Evaluation)
The results of the above four types of samples were evaluated. First, with respect to the solder connectivity, it was confirmed that in the sample D, the flowability of the resin composition used was poor and the gap filling property was inferior, and unconnected portions of the solder were generated. On the other hand, for Samples A, B and C, it was confirmed that the resin composition used had good fluidity and sufficient gap filling properties, good solder connectivity, and all pin connections.
[0075]
Next, the sample A, B, and C were subjected to a temperature cycle test at −40 ° C. to 125 ° C. to evaluate connection reliability. As a result, it was confirmed that Sample A using the
[0076]
(Evaluation of reworkability)
The reworkability of the mounting structure of Sample A was evaluated. The mounting structure of the semiconductor device 2 and the
[0077]
【The invention's effect】
As described above, according to the mounting structure, the mounting method, and the reworking method of the semiconductor device of the present invention, the first resin composition is made to have the resin property with emphasis on the gap filling property, the flux activity and the reworking property, and By setting the resin composition to have a resin property that emphasizes measures against cracks in the fillet portion, it is easy to obtain a reworkable product having high connection reliability.
[Brief description of the drawings]
FIG. 1 is a cross-sectional view illustrating an example of a mounting structure of a semiconductor device of the present invention.
FIG. 2 is a process explanatory view showing an example of a method for mounting a semiconductor device according to the present invention.
FIG. 3 is a process explanatory view showing another example of the semiconductor device mounting method of the present invention.
FIG. 4 is a process explanatory view showing still another example of the semiconductor device mounting method of the present invention.
FIG. 5 is a process explanatory view showing an example of the semiconductor device rework method of the present invention.
FIG. 6 is a process explanatory view showing an example of a conventional semiconductor device mounting method.
[Explanation of symbols]
1 Wiring board
2 Semiconductor device
3 Bump
4, 5 electrodes (electrode pads)
6 First resin composition
6 'first resin
7 Second resin composition
7 'second resin
8 Pre-soldering
9 Flux
10 Rotating brush
Claims (7)
前記隙間が、熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む樹脂組成物の硬化物である第1の樹脂で充填され、
前記半導体装置の周囲には、熱硬化性樹脂と無機質充填剤を主成分とした樹脂組成物の硬化物である第2の樹脂でフィレット部が形成されていることを特徴とする半導体装置の実装構造。In a semiconductor device mounting structure in which an electrode of a semiconductor device and an electrode of a wiring substrate are electrically connected, and a gap between the semiconductor device and the wiring substrate is sealed with a resin,
The gap is filled with a first resin which is a cured product of a resin composition containing a thermosetting resin as a main component and containing 0 to 40% by weight of an inorganic filler,
The semiconductor device according to claim 1, wherein a fillet portion is formed around the semiconductor device with a second resin that is a cured product of a resin composition containing a thermosetting resin and an inorganic filler as main components. Construction.
半導体装置を配線基板上に位置合わせして搭載し、当該半導体装置と配線基板間の電極を電気的に接続する工程、
前記半導体装置と配線基板の隙間に、熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む第1の樹脂組成物を充填する工程、および、
前記半導体装置の周囲に、熱硬化性樹脂と無機質充填剤を主成分とした第2の樹脂組成物を塗布してフィレット部を形成する工程、を含むこと特徴とする半導体装置の実装方法。An electrode of the semiconductor device and an electrode of the wiring board are electrically connected, and a gap between the semiconductor device and the wiring board is sealed with a resin.
Positioning the semiconductor device on the wiring board and mounting the same, and electrically connecting the electrode between the semiconductor device and the wiring board;
Filling a gap between the semiconductor device and the wiring board with a first resin composition containing a thermosetting resin as a main component and containing 0 to 40% by weight of an inorganic filler; and
Applying a second resin composition mainly composed of a thermosetting resin and an inorganic filler to the periphery of the semiconductor device to form a fillet portion.
配線基板上に熱硬化性樹脂を主成分とし且つ0〜40重量%の無機質充填剤を含む第1の樹脂組成物を塗布する工程、
半導体装置を前記配線基板上に位置合わせして搭載し、当該半導体装置と配線基板間の電極を電気的に接続する工程、および、
前記半導体装置の周囲に、熱硬化性樹脂と無機質充填剤を主成分とした第2の樹脂組成物を塗布してフィレット部を形成する工程、を含むこと特徴とする半導体装置の実装方法。An electrode of the semiconductor device and an electrode of the wiring board are electrically connected, and a gap between the semiconductor device and the wiring board is sealed with a resin.
A step of applying a first resin composition containing a thermosetting resin as a main component and 0 to 40% by weight of an inorganic filler on a wiring board;
A step of mounting a semiconductor device on the wiring substrate in an aligned manner, and electrically connecting electrodes between the semiconductor device and the wiring board; and
Applying a second resin composition mainly composed of a thermosetting resin and an inorganic filler to the periphery of the semiconductor device to form a fillet portion.
前記半導体装置および配線基板の少なくとも一方を加熱する工程、
前期半導体装置を配線基板から引き剥がす工程、
前記配線基板に残った第2の樹脂を削り取る工程、および、
前記配線基板の半導体装置搭載面をクリーニングする工程、を含むことを特徴とする半導体装置のリワーク方法。The electrode of the semiconductor device is electrically connected to the electrode of the wiring substrate, and the gap between the semiconductor device and the wiring substrate is formed of a resin composition containing a thermosetting resin as a main component and containing 0 to 40% by weight of an inorganic filler. A fillet portion is formed of a first resin that is a cured product, and the periphery of the semiconductor device is formed of a second resin that is a cured product of a resin composition containing a thermosetting resin and an inorganic filler as main components. A method for removing a semiconductor device from a mounting structure comprising:
Heating at least one of the semiconductor device and the wiring board,
Removing the semiconductor device from the wiring board
Removing the second resin remaining on the wiring board, and
Cleaning the semiconductor device mounting surface of the wiring substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002346455A JP2004179552A (en) | 2002-11-28 | 2002-11-28 | Mounting structure and mounting method for semiconductor device, and reworking method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002346455A JP2004179552A (en) | 2002-11-28 | 2002-11-28 | Mounting structure and mounting method for semiconductor device, and reworking method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004179552A true JP2004179552A (en) | 2004-06-24 |
Family
ID=32707356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002346455A Withdrawn JP2004179552A (en) | 2002-11-28 | 2002-11-28 | Mounting structure and mounting method for semiconductor device, and reworking method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004179552A (en) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006165303A (en) * | 2004-12-08 | 2006-06-22 | Shinko Electric Ind Co Ltd | Flip-chip connection method and structure of semiconductor chip, and semiconductor device having same |
JP2007081266A (en) * | 2005-09-16 | 2007-03-29 | Nec Corp | Method for repairing semiconductor device |
JP2007242761A (en) * | 2006-03-07 | 2007-09-20 | Seiko Epson Corp | Method for manufacturing semiconductor device |
JP2008004608A (en) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | Method for packaging electronic component |
WO2008105535A1 (en) * | 2007-03-01 | 2008-09-04 | Nec Corporation | Semiconductor device and method for manufacturing the same |
JP2009542007A (en) * | 2006-06-20 | 2009-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | New reworkable underfill for protection of ceramic MCM C4 |
JP2010045067A (en) * | 2008-08-08 | 2010-02-25 | Panasonic Corp | Mounting structure and electronic equipment |
JP2012004603A (en) * | 2004-09-15 | 2012-01-05 | Seiko Epson Corp | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate |
JP2012169684A (en) * | 2012-06-14 | 2012-09-06 | Nec Corp | Underfill resin composition and semiconductor device using same |
JP2013145840A (en) * | 2012-01-16 | 2013-07-25 | Mitsubishi Chemicals Corp | Application liquid for formation of interlayer packed bed layer of three-dimensional integrated circuit and three-dimensional integrated circuit manufacturing method |
US8895359B2 (en) | 2008-12-16 | 2014-11-25 | Panasonic Corporation | Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus |
JP2019087692A (en) * | 2017-11-09 | 2019-06-06 | トヨタ自動車株式会社 | Semiconductor device |
JP2019204917A (en) * | 2018-05-25 | 2019-11-28 | 日立化成株式会社 | Semiconductor package and manufacturing method thereof |
WO2022059639A1 (en) * | 2020-09-16 | 2022-03-24 | 昭和電工マテリアルズ株式会社 | Adhesive agent for semiconductors, and semiconductor device and method for manufacturing same |
WO2022059640A1 (en) * | 2020-09-16 | 2022-03-24 | 昭和電工マテリアルズ株式会社 | Adhesive agent for semiconductors, and semiconductor device and method for manufacturing same |
-
2002
- 2002-11-28 JP JP2002346455A patent/JP2004179552A/en not_active Withdrawn
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012004603A (en) * | 2004-09-15 | 2012-01-05 | Seiko Epson Corp | Mounting structure for semiconductor device, method for mounting semiconductor device and substrate |
JP2006165303A (en) * | 2004-12-08 | 2006-06-22 | Shinko Electric Ind Co Ltd | Flip-chip connection method and structure of semiconductor chip, and semiconductor device having same |
JP2007081266A (en) * | 2005-09-16 | 2007-03-29 | Nec Corp | Method for repairing semiconductor device |
JP2007242761A (en) * | 2006-03-07 | 2007-09-20 | Seiko Epson Corp | Method for manufacturing semiconductor device |
JP2008004608A (en) * | 2006-06-20 | 2008-01-10 | Matsushita Electric Ind Co Ltd | Method for packaging electronic component |
US8492199B2 (en) | 2006-06-20 | 2013-07-23 | International Business Machines Corporation | Reworkable underfills for ceramic MCM C4 protection |
JP2009542007A (en) * | 2006-06-20 | 2009-11-26 | インターナショナル・ビジネス・マシーンズ・コーポレーション | New reworkable underfill for protection of ceramic MCM C4 |
US8237292B2 (en) | 2007-03-01 | 2012-08-07 | Nec Corporation | Semiconductor device and method for manufacturing the same |
WO2008105535A1 (en) * | 2007-03-01 | 2008-09-04 | Nec Corporation | Semiconductor device and method for manufacturing the same |
JP2010045067A (en) * | 2008-08-08 | 2010-02-25 | Panasonic Corp | Mounting structure and electronic equipment |
US8895359B2 (en) | 2008-12-16 | 2014-11-25 | Panasonic Corporation | Semiconductor device, flip-chip mounting method and flip-chip mounting apparatus |
JP2013145840A (en) * | 2012-01-16 | 2013-07-25 | Mitsubishi Chemicals Corp | Application liquid for formation of interlayer packed bed layer of three-dimensional integrated circuit and three-dimensional integrated circuit manufacturing method |
JP2012169684A (en) * | 2012-06-14 | 2012-09-06 | Nec Corp | Underfill resin composition and semiconductor device using same |
JP2019087692A (en) * | 2017-11-09 | 2019-06-06 | トヨタ自動車株式会社 | Semiconductor device |
JP2019204917A (en) * | 2018-05-25 | 2019-11-28 | 日立化成株式会社 | Semiconductor package and manufacturing method thereof |
WO2022059639A1 (en) * | 2020-09-16 | 2022-03-24 | 昭和電工マテリアルズ株式会社 | Adhesive agent for semiconductors, and semiconductor device and method for manufacturing same |
WO2022059640A1 (en) * | 2020-09-16 | 2022-03-24 | 昭和電工マテリアルズ株式会社 | Adhesive agent for semiconductors, and semiconductor device and method for manufacturing same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4609617B2 (en) | Semiconductor device mounting method and mounting structure | |
JP4605155B2 (en) | Semiconductor device and manufacturing method thereof | |
JP3866591B2 (en) | Method for forming interelectrode connection structure and interelectrode connection structure | |
JP2004179552A (en) | Mounting structure and mounting method for semiconductor device, and reworking method | |
KR20090052300A (en) | Electronic components mounting adhesive and electronic components mounting structure | |
JP2010212655A (en) | Electronic device and method of manufacturing the same | |
JP4626839B2 (en) | Mounting method of semiconductor device | |
JP2001332583A (en) | Method of mounting semiconductor chip | |
JP2009099669A (en) | Mounting structure of electronic component, and mounting method thereof | |
US20010025874A1 (en) | Method of forming solder bumps, method of mounting flip chips, and a mounting structure | |
JP2002190497A (en) | Sealing resin for flip-chip mounting | |
JP3644340B2 (en) | Epoxy resin composition | |
JPH1126922A (en) | Method for mounting chip | |
JP4802987B2 (en) | Adhesive film | |
JP2003142529A (en) | Adhesive film, semiconductor package or semiconductor device using it and method for manufacturing the same | |
JP2002146159A (en) | Curable flux and soldered joining part using the same | |
JP3570229B2 (en) | Solder joining method and thermosetting resin for solder joining | |
JP4083601B2 (en) | Adhesive film, semiconductor package using the same, and semiconductor device | |
JP2004153113A (en) | Circuit wiring board, manufacturing method thereof, and sealing resin composition | |
JP5245270B2 (en) | Semiconductor device and manufacturing method thereof | |
JP4556631B2 (en) | Liquid resin composition, method of manufacturing semiconductor device using the same, and semiconductor device | |
WO2000049087A1 (en) | Epoxy resin composition | |
JP4415920B2 (en) | Adhesive film, semiconductor package or semiconductor device using the same, and method for manufacturing semiconductor package or semiconductor device | |
JP4218181B2 (en) | Solder bonding method | |
JP2003231876A (en) | Adhesive film, semiconductor package using the same and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20060207 |