JP2004179466A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2004179466A JP2004179466A JP2002345154A JP2002345154A JP2004179466A JP 2004179466 A JP2004179466 A JP 2004179466A JP 2002345154 A JP2002345154 A JP 2002345154A JP 2002345154 A JP2002345154 A JP 2002345154A JP 2004179466 A JP2004179466 A JP 2004179466A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- resin
- semiconductor device
- case
- insert
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
【課題】コストを抑えながら、外囲ケース内にある異なる入出力用電極が相対するの部分に十分な絶縁を確保できる、外囲ケースを備える半導体装置を提供する。
【解決手段】半導体装置のパッケージは、外囲ケース１とベース板２と上蓋３とにより構成され、これらの内部空間に半導体素子４が配置される。外囲ケース１は、ポリフェニレン・サルファイド樹脂などで成形され、マウントされた半導体素子４と接続する為の入出力用電極が外囲ケース１の樹脂の内部に埋め込まれている。しかし、入出力用電極であるＮ電極５とＰ電極６とが相対する部分には、外囲ケース樹脂は充填されず、Ｎ電極５とＰ電極６とが相対する平行な電極面は露出している。このＮ電極５とＰ電極６とが相対する部分には、絶縁を保つ為のシリコンゲル１０が充填されている。
【選択図】 図１
【解決手段】半導体装置のパッケージは、外囲ケース１とベース板２と上蓋３とにより構成され、これらの内部空間に半導体素子４が配置される。外囲ケース１は、ポリフェニレン・サルファイド樹脂などで成形され、マウントされた半導体素子４と接続する為の入出力用電極が外囲ケース１の樹脂の内部に埋め込まれている。しかし、入出力用電極であるＮ電極５とＰ電極６とが相対する部分には、外囲ケース樹脂は充填されず、Ｎ電極５とＰ電極６とが相対する平行な電極面は露出している。このＮ電極５とＰ電極６とが相対する部分には、絶縁を保つ為のシリコンゲル１０が充填されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置に係る発明であって、特に、入出力用電極がインサート成形された外囲ケース構造を備える半導体装置に関するものである。
【０００２】
【従来の技術】
パワー半導体装置の外囲ケースとして、樹脂で成形された外囲ケースが用いられるのが一般的である。この外囲ケースに使用される樹脂としては、ポリフェニレン・サルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ）樹脂などである。また、外囲ケースの下面には冷却用ベースがあり、上面には入出力用電極が配置されている。この入出力用電極は、外囲ケースの樹脂にインサートされ、一体に成形されている構造である。
【０００３】
外囲ケース内にマウントされるパワー半導体素子は、インサート成形された入出力用電極にワイヤボンディングされている。これにより、パワー半導体素子は外部と電気的に接続されることになる。このワイヤボンディングは、Ａｌワイヤを超音波ボンディングする方法が一般的である。また、外囲ケースには、パワー半導体素子がマウントされた内部空間を封止するために蓋も設けられている。さらに、パワー半導体素子を外部環境から保護するために、ケース内に柔らかいシリコンゲルが充填される場合もある。
【０００４】
なお、一般的な入出力用電極がインサート成形された外囲ケース構造については、特許文献１に示されている。
【０００５】
【特許文献１】
特開２０００−３５３７７７号公報（第５−９頁、第２−４図）
【０００６】
【発明が解決しようとする課題】
しかし、３レベルインバータ回路、Ｍａｔｒｉｘコンバータ回路などの多相回路をもつ半導体装置の場合、電極配線が入り組んだ構造となる。そのため、外囲ケースにインサート成形される入出力用電極の形状も、入り組んだ複雑な構造となる。よって、外囲ケースの樹脂内で、異なる入出力用電極が相対する部分が生じる。通常、この異なる入出力用電極が相対する部分にも、外囲ケースの樹脂が充填されるので、絶縁は確保されている。そのため、この部分で異なる入出力用電極が、短絡することはない。
【０００７】
ところが、この異なる入出力用電極が相対する部分は、異なる入出力用電極により挟まれた狭い部分である。そのため、この部分は、インサート成形する際に、他の部分に比べて樹脂が十分に充填され難い部分である。インサート成形の条件によっては、異なる入出力用電極が相対する部分に樹脂気泡が生じる場合がある。この樹脂気泡が生じると異なる入出力用電極が相対する部分で絶縁不良を起こし、異なる入出力用電極間で短絡が生じる問題があった。
【０００８】
また、異なる入出力用電極が相対する部分に絶縁材である固定ブロックを挟み込んで、外囲ケース内にインサート成形する構造も考えられる。しかし、この場合は、新たに固定ブロックのコストと、異なる入出力用電極間に固定ブロックを挟み込む組立コストとが発生する問題があった。
【０００９】
そこで、本発明は、コストを抑えながら、外囲ケース内にある異なる入出力用電極が相対する部分に十分な絶縁を確保できる外囲ケースを備える半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る解決手段は、樹脂で成形された外囲ケースと、外囲ケースの樹脂内にインサート成形され、外囲ケース内の半導体素子とワイヤボンディングで接続されている複数の入出力用電極とを備える半導体装置であって、異なる入出力用電極が相対する部分には、樹脂が充填されず、異なる入出力用電極が相対する平行な面は、前記樹脂から露出している。
【００１１】
また、本発明に係る別の解決手段は、樹脂で成形された外囲ケースと、外囲ケースの樹脂内にインサート成形され、外囲ケース内の半導体素子とワイヤボンディングで接続されている入出力用電極とを備える半導体装置であって、入出力用電極の結線は、樹脂内で行われず、外囲ケースに取り付けられる電極ユニット内で行われる。
【００１２】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１３】
（実施の形態１）
図１に、本実施の形態に係る外囲ケースの平面図及び断面図を示す。図１（ａ）は平面図、図１（ｂ）はＩ−Ｉ面の断面図を示す。パワー半導体装置のパッケージは、外囲ケース１（以下、インサートケース１ともいう）とベース板２と上蓋３とにより構成され、これらの内部空間に半導体素子４が配置されている。インサートケース１は、ポリフェニレン・サルファイド樹脂などで成形され、半導体素子４と接続する為の入出力用電極が、この樹脂に埋め込まれている。図１（ａ）では、入出力用電極としてＮ電極５、Ｐ電極６、Ｕ電極７及びＶ電極８がインサートケース１に埋め込まれている。
【００１４】
Ｎ電極５、Ｐ電極６、Ｕ電極７及びＶ電極８と半導体素子４とは、超音波で接合するアルミワイヤ９でそれぞれ接続されている。ベース板２は、半導体素子４が配置される為、半導体素子４の動作により発生する熱をパッケージ外部に放出する必要がある。そのため、ベース板２には、熱伝導性の良い材料が使用されている。上蓋３は、インサートケース１とベース板２とで形成される内部空間を封止する為に、インサートケース１の上側に設けられている。
【００１５】
図２に、本実施の形態に係る半導体装置の結線図を示す。なお、図２では、半導体素子４をスイッチＳＷ１からＳＷ４に置き換えて表現している。ここで、図２の左側では、ＳＷ１及びＳＷ２がＵ電極７に、ＳＷ３及びＳＷ４がＶ電極８にそれぞれ結線されている。このＵ電極７とＶ電極８には、互いに交差する部分がない。そのため、図３（ａ）に示すように、Ｕ電極７とＶ電極８の電極形状は、単純なＬ字形の電極で良い。図１（ａ）では、Ｌ字形のＵ電極７とＶ電極８が、インサートケース１の左側部分に埋め込まれている状態が示されている。
【００１６】
一方、図２の右側では、ＳＷ１及びＳＷ３がＮ電極５に、ＳＷ２及びＳＷ４がＰ電極６にそれぞれ結線されている。このＮ電極５とＰ電極６には、互いに交差する部分が存在する。そのため、図３（ｂ）に示すように、Ｎ電極５とＰ電極６の電極形状は、２つのＬ字形の電極が水平方向の電極で結合された形状である。Ｎ電極５とＰ電極６とは、図３（ｂ）に示すように重なる位置で、インサートケース１の右側部分に埋め込まれている。その状態は、図１（ａ）に示されている。図３（ｃ）に、Ｎ電極５及びＰ電極６を上から見た図を示す。なお、図３（ｃ）のＩ−Ｉ面は、図１（ｂ）の断面図と対応している。
【００１７】
ここで、従来のインサートケース１では、Ｎ電極５とＰ電極６とが相対する部分（図３（ｃ）で点線で囲まれた部分）にも、樹脂が充填されることになる。しかし、発明が解決しようとする課題でも述べたように、Ｎ電極５とＰ電極６とが相対する部分は狭い部分であるため、インサート成形の条件によっては樹脂気泡が生じる。この樹脂気泡が生じると、Ｎ電極５とＰ電極６とが相対する部分で絶縁不良を起こし、Ｎ電極５とＰ電極６との間で短絡が発生する。
【００１８】
そこで、本実施の形態のインサートケース１では、図１（ｂ）に示すようにＮ電極５とＰ電極６とが相対する部分に樹脂が充填されない構造である。つまり、Ｎ電極５とＰ電極６とが相対する平行な電極面が露出している。これにより、Ｎ電極５とＰ電極６とが相対する部分に樹脂気泡が生じる可能性はなくなる。なお、図１（ｂ）に示す実施例では、Ｎ電極５とＰ電極６とが相対する部分よりも広い領域で樹脂が充填されない部分が形成されている。これは、よりＮ電極５とＰ電極６との絶縁性を確保する為に行われている。
【００１９】
また、図１（ｂ）では、Ｎ電極５とＰ電極６とが相対する部分に、Ｎ電極５とＰ電極６との絶縁性を高める為に、シリコンゲル１０が充填されている。このシリコンゲル１０は、半導体装置のパッケージの内部空間に充填されるものと同じものであり、内部空間を充填する際に、Ｎ電極５とＰ電極６とが相対する部分にも充填される。なお、Ｎ電極５とＰ電極６とが相対する部分に充填される絶縁材料としては、シリコンゲル１０に限らずシリコン接着剤等のシリコン系樹脂であっても良い。
【００２０】
従来のインサートケース構造では、Ｎ電極５とＰ電極６とが相対する部分の距離を一定に保つ為、固定ブロックを挿入する場合があった。そのため、発明が解決しようとする課題でも述べたように、固定ブロックの材料コストと固定ブロックを挿入する組立コストとが余計に必要となる問題があった。
【００２１】
本実施の形態では、Ｎ電極５とＰ電極６とが相対する部分に、樹脂が充填されないように、金型を挿入してインサートケース１が成形される。そのため、この挿入される金型が、相対するＮ電極５とＰ電極６との距離を一定に保つことができる。本実施の形態では、固定ブロックの機能を金型で実現することができ、固定ブロックの材料コスト及び組立コストを低減することができる。さらに、相対するＮ電極５とＰ電極６との間に挿入される金型は、インサートケース１の製造工程で生じる樹脂圧力により引き起こされる、入出力用電極の変形を防止することができる。
【００２２】
以上のようなインサートケース構造を有する半導体装置とすることで、インサートケース１内の異なる入出力用電極間に、十分な絶縁を確保することができる。さらに、インサートケース１の製造コストを低く抑えることができる。
【００２３】
（実施の形態２）
図４に、本実施の形態に係る異なる入出力用電極が相対する部分の断面図及び平面図を示す。図４（ａ）は、断面図、図４（ｂ）は平面図をそれぞれ示す。本実施の形態のインサートケース（図示せず）構造は、図１（ｂ）で示したインサートケース１の構造と同じである。そのため、Ｎ電極５とＰ電極６とが相対する部分には、インサートケース１の樹脂が充填されない。本実施の形態では、Ｎ電極５とＰ電極６との絶縁性を高める為に、Ｎ電極５とＰ電極６とが相対する部分に、ガラスエポキシ樹脂１１を挿入する（図４（ａ））。図４（ｂ）で示すガラスエポキシ樹脂１１は、Ｎ電極５とＰ電極６とが相対する部分より、上下方向（図４（ｂ）の図中の上下方向）に長い。これは、Ｎ電極５とＰ電極６とが相対する部分の絶縁性をより高めるために長くしている。そのため、本発明では、Ｎ電極５とＰ電極６とが相対する部分と同じ長さのガラスエポキシ樹脂１１でも良い。
【００２４】
実施の形態１で示した、Ｎ電極５とＰ電極６とが相対する部分にシリコンゲル１０を充填する場合は、シリコンゲル１０を充填する時間と、シリコンゲル１０が硬化する時間とが必要となり、製造時間が増加していた。本実施の形態では、予め成形されたガラスエポキシ樹脂１１を、Ｎ電極５とＰ電極６とが相対する部分に挿入するだけである為、製造時間の短縮や組立性の向上が可能となる。また、実施の形態１では、半導体装置のパッケージの内部空間にシリコンゲル１０を充填する際に、Ｎ電極５とＰ電極６とが相対する部分にシリコンゲル１０を充填する。
【００２５】
そのため、Ｎ電極５とＰ電極６とが相対する部分の全てにシリコンゲル１０を充填するには、図１（ｂ）に示すように同じ高さまで半導体装置のパッケージの内部空間にシリコンゲル１０を充填する必要がある。半導体装置のパッケージの内部空間に充填されるシリコンゲル１０は、従来に比べて多量に必要となる。つまり、実施の形態１では、シリコンゲル１０の使用量が増加し、材料コストが増加する。
【００２６】
一方、本実施の形態では、Ｎ電極５とＰ電極６とが相対する部分にガラスエポキシ樹脂１１が挿入されている為、Ｎ電極５とＰ電極６とが相対する部分の全てがシリコンゲル１０に満たされる程度までシリコンゲル１０を充填する必要がない。内部空間に配置された半導体素子４が、埋まる程度のシリコンゲル１０量で良い。そのため、シリコンゲル１０の使用量を低減でき、材料コストを低く抑えることができる。
【００２７】
図５に、本実施の形態の変形例に係る入出力用電極が相対する部分の断面図を示す。図５は、Ｐ電極６の水平方向の電極とＮ電極５のＬ字形電極部分とが交差する部分の断面図である。このＮ電極５とＰ電極６とが相対する部分で、樹脂が充填されていない部分を臨む樹脂の表面に凹凸が設けられている。ここで、樹脂が充填されていない部分を臨む樹脂とは、Ｐ電極６の端部とＮ電極５のＬ字形電極部分の下辺部とに挟まれたインサートケース１の樹脂である。
【００２８】
また、挿入されたガラスエポキシ樹脂１１にも、Ｐ電極６と接する面に凹凸の形状が設けられている。インサートケース１の樹脂に設けられた凹凸の形状とガラスエポキシ樹脂１１設けられた凹凸の形状とは、Ｐ電極６とガラスエポキシ樹脂１１とが接する面で左右対称の関係である。つまり、インサートケース１の樹脂側が凹のとき、ガラスエポキシ樹脂１１側も凹、インサートケース１の樹脂側が凸のとき、ガラスエポキシ樹脂１１側も凸のような関係である。
【００２９】
ここで、凹凸の形状は、Ｐ電極６の端部とＮ電極５の下辺部との間の鉛面距離を稼ぐ為に設けられたものである。そのため、この凹凸の形状により、Ｐ電極６の端部とＮ電極５の下辺部との距離を縮めることが可能となり、インサートケース１を高さ方向の寸法を小さくすることができる。なお、本変形例は、Ｎ電極５とＰ電極６との空間的な距離が確保されていて、十分な絶縁が保たれていれば、インサートケース１の樹脂に設けられた凹凸の形状及びガラスエポキシ樹脂１１設けられた凹凸の形状に、シリコンゲル１０などを充填する必要がない。
【００３０】
次に、Ｎ電極５とＰ電極６とが相対する部分に挿入するガラスエポキシ樹脂１１が、上蓋３と一体に成形されている例を示す。図６に、上蓋を装着したときの半導体装置の平面図及び断面図を示す。図６（ａ）は平面図、図６（ｂ）はガラスエポキシ樹脂挿入前のＩＩ−ＩＩ面の断面図、図６（ｃ）はガラスエポキシ樹脂挿入後のＩＩ−ＩＩ面の断面図である。インサートケース１の構造は、基本的に図１で示した構造と同じである。そのため、Ｎ電極５とＰ電極６とが相対する部分は、樹脂が充填されず、Ｎ電極５とＰ電極６とが相対する平行な電極面が露出している（図６（ｂ））。
【００３１】
Ｎ電極５とＰ電極６とが相対する部分に挿入される絶縁体が一体成形された上蓋３を、このインサートケース１に上方からはめ込む。なお、半導体素子４は入出力用電極にワイヤボンディングされ、半導体装置のパッケージの内部空間にはシリコンゲル１０が充填された後に、上蓋３をインサートケース１にはめ込む。上蓋３の一部には、Ｎ電極５及びＰ電極６の外部と接続する為の電極部分を、通す孔が設けられている。このＮ電極５及びＰ電極６の外部と接続する為の電極部分は、上蓋３をインサートケース１にはめ込んだ後に、インサートケース１の外側へ折り曲げる（図６（ｂ），（ｃ））。
【００３２】
以上により、Ｎ電極５とＰ電極６とが相対する部分に、絶縁体を挿入する作業と、上蓋３をインサートケース１にはめ込む作業とを同時に行うことができ、作業時間の短縮が可能となる。なお、図６で示したインサートケース１及び上蓋３の形状は例示であり、例えば、図７に示すインサートケース１及び上蓋３の形状であっても良い。図７では、Ｎ電極５及びＰ電極６の外部と接続する為の電極部分が、既に折り曲げた状態でインサートケース１に埋め込まれている。そして、上蓋３にもこの電極部分を通す孔は設けられていない。
【００３３】
（実施の形態３）
図２のような、ＳＷ１とＳＷ３とを結線してＮ電極５６とし、ＳＷ２とＳＷ４とを結線してＰ電極とする半導体装置の場合、インサートケース１に埋め込むＮ電極５とＰ電極６の電極形状は、図３（ｂ）に示すような複雑な形状となる。そのため、インサートケース１内でＮ電極５とＰ電極６とが相対する部分が生じる。実施の形態１では、この部分において十分な絶縁を確保する為、Ｎ電極５とＰ電極６とが相対する部分に樹脂を充填しないインサートケース１の構造とした。
【００３４】
図８に、本実施の形態に係る半導体装置の結線図を示す。本実施の形態では、入出力用電極が複雑な形状とならないように、結線部分をインサートケース１外の電極ユニット１３内に設けることとした。そのため、インサートケース１内に埋め込まれる入出力用電極は、ＳＷ１〜ＳＷ４に対応してそれぞれ設けられる。ここで、入出力用電極の形状は、単純なＬ字形となる。
【００３５】
図９に、本実施の形態に係る外囲ケースの平面図及び断面図を示す。図９（ａ）は平面図、図９（ｂ）はＩＩＩ−ＩＩＩ面の断面図を示す。本実施の形態では、それぞれの半導体素子４に対応して入出力用電極であるインサート電極１２が、インサートケース１に埋め込まれている。図９（ａ）では、４個の半導体素子４に対して左右１個ずつインサート電極１２が埋め込まれており、合計８個のインサート電極１２が図示されている。また、異なるインサート電極１２が相対する部分は、本実施の形態のインサートケース１内では生じていない（図９（ｂ））。そのため、異なる入出力用電極が相対する部分に、樹脂を充填しない実施の形態１のようなインサートケース構造にする必要がなく、本実施の形態のインサートケース１では、従来のインサートケース構造で良い。
【００３６】
本実施の形態では、結線部分を電極ユニット１３内で行い、この電極ユニット１３をインサートケース１に取り付けることにより、図８で示した半導体装置を構成する。図９（ｂ）では、電極ユニット１３をインサート電極１２上に配置し、取り付けネジ１４で電極ユニット１３を各インサート電極１２に固定している様子を示している。
【００３７】
図１０に、電極ユニット１３の断面図を示す。この断面図は、図９（ａ）で示したＮ電極５及びＰ電極６側の電極ユニット１３のＡ−Ａ部の断面図を示している。この電極ユニット１３では、ガラスエポキシ樹脂１１とＮ電極５又はＰ電極６とが、交互に積層された構造になっている。また、電極ユニット１３には、取り付けネジ１４を通す孔が設けられており、この孔に挿入された取り付けネジ１４により、インサート電極１２とＰ電極６とが電気的に接続され、電極ユニット１３がインサートケース１に固定されている。
【００３８】
図９（ａ）に示したインサートケース１及び電極ユニット１３は、図１１（ａ）に示す２相インバータ回路に対応している。インサートケース１の右側にＮ電極５及びＰ電極６を備える電極ユニット１３を、左側にＵ電極７及びＶ電極８を備える電極ユニット１３を、それぞれインサートケース１に取り付けることで、２相インバータ回路に対応している。
【００３９】
また、本実施の形態は、結線部分を電極ユニット１３内で行うため、インサートケース１の構成を変更することなく、電極ユニット１３の構成を変えるだけで、様々な半導体装置に対応することができる。例えば、図１１（ｂ）に示すような１相インバータ回路は、２相インバータ回路のＵ電極７とＶ電極８とをショートさせた構成である。そのため、図９（ａ）の左側の電源ユニット１２を、図１２に示すＳＷ１からＳＷ４までを結線しＵ電極７とした電極ユニット１３に取り替えることで、図１１（ｂ）に示すような１相インバータ回路に対応することができる。その他の例として、３相入出力のマトリックスコンバータ回路を、Ｕ電極、Ｖ電極及びＷ電極をショートさせて１相入出力のマトリックスコンバータ回路の場合がある。
【００４０】
以上のように、本実施の形態では、入出力用電極間の結線をインサートケース１の樹脂内で行わず、インサートケース１に取り付けられる電極ユニット１３内で行う。これにより、異なる入出力用電極が相対する部分は、インサートケース１の樹脂内で生じず、異なる入出力用電極の間に十分な絶縁を確保することができる。また、インサートケース１の構造は、従来の構造が使用できる為、特に製造方法の変更を必要とせず、製造コストを低く抑えることができる。
【００４１】
また、従来、２相インバータ回路を１相インバータ回路に変更する場合、結線をインサートケース１の樹脂内で行っていたため、インサートケース１の設計変更を必要とした。本実施の形態では、インサートケース１の構造を変更することなく、電極ユニット１３を取り替えるだけで、様々な回路に対応できるため、インサートケース１の設計変更が不要であり、設計変更のコストを低減することができる。
【００４２】
（実施の形態４）
図１３に、本実施の形態に係る外囲ケースの平面図及び断面図を示す。図１３（ａ）は平面図、図１３（ｂ）はＩＶ−ＩＶ面の断面図を示す。本実施の形態は、基本的に実施の形態３と同じであり、インサートケース１内では入力用電極１１を結線せずに、電極ユニット１３で結線する点では同じである。
【００４３】
しかし、本実施の形態では、実施の形態３のように、取り付けネジ１４で電極ユニット１３をインサートケース１に固定するのではなく、電極ユニット１３をインサートケース１内に挿入して埋め込む。つまり、本実施の形態は、インサートケース１を樹脂で成形する際に、電極ユニット１３を挿入して成形する点で異なる。ここで、半導体素子４と電極ユニット１３の端子とは、直接ワイヤボンディングで接続されることになる。
【００４４】
これにより、本実施の形態では、取り付けネジ１４が不要なため、電極ユニット１３と半導体素子４との接合部分の信頼性が向上する。例えば、実施の形態３では、取り付けネジ１４に緩みがある場合、電極ユニット１３とインサートケース１との間で断線することになる。しかし、本実施の形態では、取り付けネジ１４が存在しない為、このような問題は生じない。但し、実施の形態３のように電極ユニット１３を交換して、様々な回路構成の半導体装置に対応することができなくなる。
【００４５】
【発明の効果】
本発明に記載の半導体装置は、外囲ケース内の異なる入出力用電極が相対する部分に樹脂が充填されず、異なる入出力用電極が相対する平行な面が露出しているので、異なる入出力用電極が相対するの部分に樹脂気泡が生じるおそれはなく、十分な絶縁を確保することができ、且つ外囲ケースの製造コストを低く抑えることができる。
【００４６】
また、本発明に記載の別の半導体装置は、入出力用電極間の結線が外囲ケースの樹脂内では行われず、外囲ケースに取り付けられる電極ユニット内で行われるので、異なる入出力用電極が相対するの部分が外囲ケース内で生じず、入出力用電極の間に十分な絶縁を確保することができる。また、外囲ケースの構造を変更することなく、電極ユニットを取り替えるだけで、様々な回路に対応できる。そのため、外囲ケースの設計変更が不要であり、設計変更のコストを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る外囲ケースの平面図及び断面図である。
【図２】本発明の実施の形態１に係る半導体装置の結線図である。
【図３】本発明の実施の形態１に係る入出力用電極の電極形状を示す図である。
【図４】本発明の実施の形態１に係る異なる入出力用電極が相対する部分の断面図及び平面図である。
【図５】本発明の実施の形態１の変形例に係る入出力用電極が相対する部分の断面図である。
【図６】本発明の実施の形態２に係る上蓋を装着したときの半導体装置の平面図及び断面図である。
【図７】本発明の実施の形態２に係る上蓋を装着したときの半導体装置の平面図である。
【図８】本発明の実施の形態３に係る半導体装置の結線図である。
【図９】本発明の実施の形態３に係る外囲ケースの平面図及び断面図である。
【図１０】本発明の実施の形態３に係る電極ユニットの断面図である。
【図１１】本発明の実施の形態３に係る回路図である。
【図１２】本発明の実施の形態３に係る電極ユニットの平面図及び回路図である。
【図１３】本発明の実施の形態４に係る外囲ケースの平面図及び断面図である。
【符号の説明】
１ インサートケース、２ ベース板、３ 上蓋、４ 半導体素子、５ Ｎ電極、６ Ｐ電極、７ Ｕ電極、８ Ｖ電極、９アルミワイヤ、１０ シリコンゲル、１１ ガラスエポキシ樹脂、１２ インサート電極、１３ 電極ユニット、１４ 取り付けネジ。
【発明の属する技術分野】
本発明は、半導体装置に係る発明であって、特に、入出力用電極がインサート成形された外囲ケース構造を備える半導体装置に関するものである。
【０００２】
【従来の技術】
パワー半導体装置の外囲ケースとして、樹脂で成形された外囲ケースが用いられるのが一般的である。この外囲ケースに使用される樹脂としては、ポリフェニレン・サルファイド（ｐｏｌｙｐｈｅｎｙｌｅｎｅｓｕｌｆｉｄｅ）樹脂などである。また、外囲ケースの下面には冷却用ベースがあり、上面には入出力用電極が配置されている。この入出力用電極は、外囲ケースの樹脂にインサートされ、一体に成形されている構造である。
【０００３】
外囲ケース内にマウントされるパワー半導体素子は、インサート成形された入出力用電極にワイヤボンディングされている。これにより、パワー半導体素子は外部と電気的に接続されることになる。このワイヤボンディングは、Ａｌワイヤを超音波ボンディングする方法が一般的である。また、外囲ケースには、パワー半導体素子がマウントされた内部空間を封止するために蓋も設けられている。さらに、パワー半導体素子を外部環境から保護するために、ケース内に柔らかいシリコンゲルが充填される場合もある。
【０００４】
なお、一般的な入出力用電極がインサート成形された外囲ケース構造については、特許文献１に示されている。
【０００５】
【特許文献１】
特開２０００−３５３７７７号公報（第５−９頁、第２−４図）
【０００６】
【発明が解決しようとする課題】
しかし、３レベルインバータ回路、Ｍａｔｒｉｘコンバータ回路などの多相回路をもつ半導体装置の場合、電極配線が入り組んだ構造となる。そのため、外囲ケースにインサート成形される入出力用電極の形状も、入り組んだ複雑な構造となる。よって、外囲ケースの樹脂内で、異なる入出力用電極が相対する部分が生じる。通常、この異なる入出力用電極が相対する部分にも、外囲ケースの樹脂が充填されるので、絶縁は確保されている。そのため、この部分で異なる入出力用電極が、短絡することはない。
【０００７】
ところが、この異なる入出力用電極が相対する部分は、異なる入出力用電極により挟まれた狭い部分である。そのため、この部分は、インサート成形する際に、他の部分に比べて樹脂が十分に充填され難い部分である。インサート成形の条件によっては、異なる入出力用電極が相対する部分に樹脂気泡が生じる場合がある。この樹脂気泡が生じると異なる入出力用電極が相対する部分で絶縁不良を起こし、異なる入出力用電極間で短絡が生じる問題があった。
【０００８】
また、異なる入出力用電極が相対する部分に絶縁材である固定ブロックを挟み込んで、外囲ケース内にインサート成形する構造も考えられる。しかし、この場合は、新たに固定ブロックのコストと、異なる入出力用電極間に固定ブロックを挟み込む組立コストとが発生する問題があった。
【０００９】
そこで、本発明は、コストを抑えながら、外囲ケース内にある異なる入出力用電極が相対する部分に十分な絶縁を確保できる外囲ケースを備える半導体装置を提供することを目的とする。
【００１０】
【課題を解決するための手段】
本発明に係る解決手段は、樹脂で成形された外囲ケースと、外囲ケースの樹脂内にインサート成形され、外囲ケース内の半導体素子とワイヤボンディングで接続されている複数の入出力用電極とを備える半導体装置であって、異なる入出力用電極が相対する部分には、樹脂が充填されず、異なる入出力用電極が相対する平行な面は、前記樹脂から露出している。
【００１１】
また、本発明に係る別の解決手段は、樹脂で成形された外囲ケースと、外囲ケースの樹脂内にインサート成形され、外囲ケース内の半導体素子とワイヤボンディングで接続されている入出力用電極とを備える半導体装置であって、入出力用電極の結線は、樹脂内で行われず、外囲ケースに取り付けられる電極ユニット内で行われる。
【００１２】
【発明の実施の形態】
以下、本発明をその実施の形態を示す図面に基づいて具体的に説明する。
【００１３】
（実施の形態１）
図１に、本実施の形態に係る外囲ケースの平面図及び断面図を示す。図１（ａ）は平面図、図１（ｂ）はＩ−Ｉ面の断面図を示す。パワー半導体装置のパッケージは、外囲ケース１（以下、インサートケース１ともいう）とベース板２と上蓋３とにより構成され、これらの内部空間に半導体素子４が配置されている。インサートケース１は、ポリフェニレン・サルファイド樹脂などで成形され、半導体素子４と接続する為の入出力用電極が、この樹脂に埋め込まれている。図１（ａ）では、入出力用電極としてＮ電極５、Ｐ電極６、Ｕ電極７及びＶ電極８がインサートケース１に埋め込まれている。
【００１４】
Ｎ電極５、Ｐ電極６、Ｕ電極７及びＶ電極８と半導体素子４とは、超音波で接合するアルミワイヤ９でそれぞれ接続されている。ベース板２は、半導体素子４が配置される為、半導体素子４の動作により発生する熱をパッケージ外部に放出する必要がある。そのため、ベース板２には、熱伝導性の良い材料が使用されている。上蓋３は、インサートケース１とベース板２とで形成される内部空間を封止する為に、インサートケース１の上側に設けられている。
【００１５】
図２に、本実施の形態に係る半導体装置の結線図を示す。なお、図２では、半導体素子４をスイッチＳＷ１からＳＷ４に置き換えて表現している。ここで、図２の左側では、ＳＷ１及びＳＷ２がＵ電極７に、ＳＷ３及びＳＷ４がＶ電極８にそれぞれ結線されている。このＵ電極７とＶ電極８には、互いに交差する部分がない。そのため、図３（ａ）に示すように、Ｕ電極７とＶ電極８の電極形状は、単純なＬ字形の電極で良い。図１（ａ）では、Ｌ字形のＵ電極７とＶ電極８が、インサートケース１の左側部分に埋め込まれている状態が示されている。
【００１６】
一方、図２の右側では、ＳＷ１及びＳＷ３がＮ電極５に、ＳＷ２及びＳＷ４がＰ電極６にそれぞれ結線されている。このＮ電極５とＰ電極６には、互いに交差する部分が存在する。そのため、図３（ｂ）に示すように、Ｎ電極５とＰ電極６の電極形状は、２つのＬ字形の電極が水平方向の電極で結合された形状である。Ｎ電極５とＰ電極６とは、図３（ｂ）に示すように重なる位置で、インサートケース１の右側部分に埋め込まれている。その状態は、図１（ａ）に示されている。図３（ｃ）に、Ｎ電極５及びＰ電極６を上から見た図を示す。なお、図３（ｃ）のＩ−Ｉ面は、図１（ｂ）の断面図と対応している。
【００１７】
ここで、従来のインサートケース１では、Ｎ電極５とＰ電極６とが相対する部分（図３（ｃ）で点線で囲まれた部分）にも、樹脂が充填されることになる。しかし、発明が解決しようとする課題でも述べたように、Ｎ電極５とＰ電極６とが相対する部分は狭い部分であるため、インサート成形の条件によっては樹脂気泡が生じる。この樹脂気泡が生じると、Ｎ電極５とＰ電極６とが相対する部分で絶縁不良を起こし、Ｎ電極５とＰ電極６との間で短絡が発生する。
【００１８】
そこで、本実施の形態のインサートケース１では、図１（ｂ）に示すようにＮ電極５とＰ電極６とが相対する部分に樹脂が充填されない構造である。つまり、Ｎ電極５とＰ電極６とが相対する平行な電極面が露出している。これにより、Ｎ電極５とＰ電極６とが相対する部分に樹脂気泡が生じる可能性はなくなる。なお、図１（ｂ）に示す実施例では、Ｎ電極５とＰ電極６とが相対する部分よりも広い領域で樹脂が充填されない部分が形成されている。これは、よりＮ電極５とＰ電極６との絶縁性を確保する為に行われている。
【００１９】
また、図１（ｂ）では、Ｎ電極５とＰ電極６とが相対する部分に、Ｎ電極５とＰ電極６との絶縁性を高める為に、シリコンゲル１０が充填されている。このシリコンゲル１０は、半導体装置のパッケージの内部空間に充填されるものと同じものであり、内部空間を充填する際に、Ｎ電極５とＰ電極６とが相対する部分にも充填される。なお、Ｎ電極５とＰ電極６とが相対する部分に充填される絶縁材料としては、シリコンゲル１０に限らずシリコン接着剤等のシリコン系樹脂であっても良い。
【００２０】
従来のインサートケース構造では、Ｎ電極５とＰ電極６とが相対する部分の距離を一定に保つ為、固定ブロックを挿入する場合があった。そのため、発明が解決しようとする課題でも述べたように、固定ブロックの材料コストと固定ブロックを挿入する組立コストとが余計に必要となる問題があった。
【００２１】
本実施の形態では、Ｎ電極５とＰ電極６とが相対する部分に、樹脂が充填されないように、金型を挿入してインサートケース１が成形される。そのため、この挿入される金型が、相対するＮ電極５とＰ電極６との距離を一定に保つことができる。本実施の形態では、固定ブロックの機能を金型で実現することができ、固定ブロックの材料コスト及び組立コストを低減することができる。さらに、相対するＮ電極５とＰ電極６との間に挿入される金型は、インサートケース１の製造工程で生じる樹脂圧力により引き起こされる、入出力用電極の変形を防止することができる。
【００２２】
以上のようなインサートケース構造を有する半導体装置とすることで、インサートケース１内の異なる入出力用電極間に、十分な絶縁を確保することができる。さらに、インサートケース１の製造コストを低く抑えることができる。
【００２３】
（実施の形態２）
図４に、本実施の形態に係る異なる入出力用電極が相対する部分の断面図及び平面図を示す。図４（ａ）は、断面図、図４（ｂ）は平面図をそれぞれ示す。本実施の形態のインサートケース（図示せず）構造は、図１（ｂ）で示したインサートケース１の構造と同じである。そのため、Ｎ電極５とＰ電極６とが相対する部分には、インサートケース１の樹脂が充填されない。本実施の形態では、Ｎ電極５とＰ電極６との絶縁性を高める為に、Ｎ電極５とＰ電極６とが相対する部分に、ガラスエポキシ樹脂１１を挿入する（図４（ａ））。図４（ｂ）で示すガラスエポキシ樹脂１１は、Ｎ電極５とＰ電極６とが相対する部分より、上下方向（図４（ｂ）の図中の上下方向）に長い。これは、Ｎ電極５とＰ電極６とが相対する部分の絶縁性をより高めるために長くしている。そのため、本発明では、Ｎ電極５とＰ電極６とが相対する部分と同じ長さのガラスエポキシ樹脂１１でも良い。
【００２４】
実施の形態１で示した、Ｎ電極５とＰ電極６とが相対する部分にシリコンゲル１０を充填する場合は、シリコンゲル１０を充填する時間と、シリコンゲル１０が硬化する時間とが必要となり、製造時間が増加していた。本実施の形態では、予め成形されたガラスエポキシ樹脂１１を、Ｎ電極５とＰ電極６とが相対する部分に挿入するだけである為、製造時間の短縮や組立性の向上が可能となる。また、実施の形態１では、半導体装置のパッケージの内部空間にシリコンゲル１０を充填する際に、Ｎ電極５とＰ電極６とが相対する部分にシリコンゲル１０を充填する。
【００２５】
そのため、Ｎ電極５とＰ電極６とが相対する部分の全てにシリコンゲル１０を充填するには、図１（ｂ）に示すように同じ高さまで半導体装置のパッケージの内部空間にシリコンゲル１０を充填する必要がある。半導体装置のパッケージの内部空間に充填されるシリコンゲル１０は、従来に比べて多量に必要となる。つまり、実施の形態１では、シリコンゲル１０の使用量が増加し、材料コストが増加する。
【００２６】
一方、本実施の形態では、Ｎ電極５とＰ電極６とが相対する部分にガラスエポキシ樹脂１１が挿入されている為、Ｎ電極５とＰ電極６とが相対する部分の全てがシリコンゲル１０に満たされる程度までシリコンゲル１０を充填する必要がない。内部空間に配置された半導体素子４が、埋まる程度のシリコンゲル１０量で良い。そのため、シリコンゲル１０の使用量を低減でき、材料コストを低く抑えることができる。
【００２７】
図５に、本実施の形態の変形例に係る入出力用電極が相対する部分の断面図を示す。図５は、Ｐ電極６の水平方向の電極とＮ電極５のＬ字形電極部分とが交差する部分の断面図である。このＮ電極５とＰ電極６とが相対する部分で、樹脂が充填されていない部分を臨む樹脂の表面に凹凸が設けられている。ここで、樹脂が充填されていない部分を臨む樹脂とは、Ｐ電極６の端部とＮ電極５のＬ字形電極部分の下辺部とに挟まれたインサートケース１の樹脂である。
【００２８】
また、挿入されたガラスエポキシ樹脂１１にも、Ｐ電極６と接する面に凹凸の形状が設けられている。インサートケース１の樹脂に設けられた凹凸の形状とガラスエポキシ樹脂１１設けられた凹凸の形状とは、Ｐ電極６とガラスエポキシ樹脂１１とが接する面で左右対称の関係である。つまり、インサートケース１の樹脂側が凹のとき、ガラスエポキシ樹脂１１側も凹、インサートケース１の樹脂側が凸のとき、ガラスエポキシ樹脂１１側も凸のような関係である。
【００２９】
ここで、凹凸の形状は、Ｐ電極６の端部とＮ電極５の下辺部との間の鉛面距離を稼ぐ為に設けられたものである。そのため、この凹凸の形状により、Ｐ電極６の端部とＮ電極５の下辺部との距離を縮めることが可能となり、インサートケース１を高さ方向の寸法を小さくすることができる。なお、本変形例は、Ｎ電極５とＰ電極６との空間的な距離が確保されていて、十分な絶縁が保たれていれば、インサートケース１の樹脂に設けられた凹凸の形状及びガラスエポキシ樹脂１１設けられた凹凸の形状に、シリコンゲル１０などを充填する必要がない。
【００３０】
次に、Ｎ電極５とＰ電極６とが相対する部分に挿入するガラスエポキシ樹脂１１が、上蓋３と一体に成形されている例を示す。図６に、上蓋を装着したときの半導体装置の平面図及び断面図を示す。図６（ａ）は平面図、図６（ｂ）はガラスエポキシ樹脂挿入前のＩＩ−ＩＩ面の断面図、図６（ｃ）はガラスエポキシ樹脂挿入後のＩＩ−ＩＩ面の断面図である。インサートケース１の構造は、基本的に図１で示した構造と同じである。そのため、Ｎ電極５とＰ電極６とが相対する部分は、樹脂が充填されず、Ｎ電極５とＰ電極６とが相対する平行な電極面が露出している（図６（ｂ））。
【００３１】
Ｎ電極５とＰ電極６とが相対する部分に挿入される絶縁体が一体成形された上蓋３を、このインサートケース１に上方からはめ込む。なお、半導体素子４は入出力用電極にワイヤボンディングされ、半導体装置のパッケージの内部空間にはシリコンゲル１０が充填された後に、上蓋３をインサートケース１にはめ込む。上蓋３の一部には、Ｎ電極５及びＰ電極６の外部と接続する為の電極部分を、通す孔が設けられている。このＮ電極５及びＰ電極６の外部と接続する為の電極部分は、上蓋３をインサートケース１にはめ込んだ後に、インサートケース１の外側へ折り曲げる（図６（ｂ），（ｃ））。
【００３２】
以上により、Ｎ電極５とＰ電極６とが相対する部分に、絶縁体を挿入する作業と、上蓋３をインサートケース１にはめ込む作業とを同時に行うことができ、作業時間の短縮が可能となる。なお、図６で示したインサートケース１及び上蓋３の形状は例示であり、例えば、図７に示すインサートケース１及び上蓋３の形状であっても良い。図７では、Ｎ電極５及びＰ電極６の外部と接続する為の電極部分が、既に折り曲げた状態でインサートケース１に埋め込まれている。そして、上蓋３にもこの電極部分を通す孔は設けられていない。
【００３３】
（実施の形態３）
図２のような、ＳＷ１とＳＷ３とを結線してＮ電極５６とし、ＳＷ２とＳＷ４とを結線してＰ電極とする半導体装置の場合、インサートケース１に埋め込むＮ電極５とＰ電極６の電極形状は、図３（ｂ）に示すような複雑な形状となる。そのため、インサートケース１内でＮ電極５とＰ電極６とが相対する部分が生じる。実施の形態１では、この部分において十分な絶縁を確保する為、Ｎ電極５とＰ電極６とが相対する部分に樹脂を充填しないインサートケース１の構造とした。
【００３４】
図８に、本実施の形態に係る半導体装置の結線図を示す。本実施の形態では、入出力用電極が複雑な形状とならないように、結線部分をインサートケース１外の電極ユニット１３内に設けることとした。そのため、インサートケース１内に埋め込まれる入出力用電極は、ＳＷ１〜ＳＷ４に対応してそれぞれ設けられる。ここで、入出力用電極の形状は、単純なＬ字形となる。
【００３５】
図９に、本実施の形態に係る外囲ケースの平面図及び断面図を示す。図９（ａ）は平面図、図９（ｂ）はＩＩＩ−ＩＩＩ面の断面図を示す。本実施の形態では、それぞれの半導体素子４に対応して入出力用電極であるインサート電極１２が、インサートケース１に埋め込まれている。図９（ａ）では、４個の半導体素子４に対して左右１個ずつインサート電極１２が埋め込まれており、合計８個のインサート電極１２が図示されている。また、異なるインサート電極１２が相対する部分は、本実施の形態のインサートケース１内では生じていない（図９（ｂ））。そのため、異なる入出力用電極が相対する部分に、樹脂を充填しない実施の形態１のようなインサートケース構造にする必要がなく、本実施の形態のインサートケース１では、従来のインサートケース構造で良い。
【００３６】
本実施の形態では、結線部分を電極ユニット１３内で行い、この電極ユニット１３をインサートケース１に取り付けることにより、図８で示した半導体装置を構成する。図９（ｂ）では、電極ユニット１３をインサート電極１２上に配置し、取り付けネジ１４で電極ユニット１３を各インサート電極１２に固定している様子を示している。
【００３７】
図１０に、電極ユニット１３の断面図を示す。この断面図は、図９（ａ）で示したＮ電極５及びＰ電極６側の電極ユニット１３のＡ−Ａ部の断面図を示している。この電極ユニット１３では、ガラスエポキシ樹脂１１とＮ電極５又はＰ電極６とが、交互に積層された構造になっている。また、電極ユニット１３には、取り付けネジ１４を通す孔が設けられており、この孔に挿入された取り付けネジ１４により、インサート電極１２とＰ電極６とが電気的に接続され、電極ユニット１３がインサートケース１に固定されている。
【００３８】
図９（ａ）に示したインサートケース１及び電極ユニット１３は、図１１（ａ）に示す２相インバータ回路に対応している。インサートケース１の右側にＮ電極５及びＰ電極６を備える電極ユニット１３を、左側にＵ電極７及びＶ電極８を備える電極ユニット１３を、それぞれインサートケース１に取り付けることで、２相インバータ回路に対応している。
【００３９】
また、本実施の形態は、結線部分を電極ユニット１３内で行うため、インサートケース１の構成を変更することなく、電極ユニット１３の構成を変えるだけで、様々な半導体装置に対応することができる。例えば、図１１（ｂ）に示すような１相インバータ回路は、２相インバータ回路のＵ電極７とＶ電極８とをショートさせた構成である。そのため、図９（ａ）の左側の電源ユニット１２を、図１２に示すＳＷ１からＳＷ４までを結線しＵ電極７とした電極ユニット１３に取り替えることで、図１１（ｂ）に示すような１相インバータ回路に対応することができる。その他の例として、３相入出力のマトリックスコンバータ回路を、Ｕ電極、Ｖ電極及びＷ電極をショートさせて１相入出力のマトリックスコンバータ回路の場合がある。
【００４０】
以上のように、本実施の形態では、入出力用電極間の結線をインサートケース１の樹脂内で行わず、インサートケース１に取り付けられる電極ユニット１３内で行う。これにより、異なる入出力用電極が相対する部分は、インサートケース１の樹脂内で生じず、異なる入出力用電極の間に十分な絶縁を確保することができる。また、インサートケース１の構造は、従来の構造が使用できる為、特に製造方法の変更を必要とせず、製造コストを低く抑えることができる。
【００４１】
また、従来、２相インバータ回路を１相インバータ回路に変更する場合、結線をインサートケース１の樹脂内で行っていたため、インサートケース１の設計変更を必要とした。本実施の形態では、インサートケース１の構造を変更することなく、電極ユニット１３を取り替えるだけで、様々な回路に対応できるため、インサートケース１の設計変更が不要であり、設計変更のコストを低減することができる。
【００４２】
（実施の形態４）
図１３に、本実施の形態に係る外囲ケースの平面図及び断面図を示す。図１３（ａ）は平面図、図１３（ｂ）はＩＶ−ＩＶ面の断面図を示す。本実施の形態は、基本的に実施の形態３と同じであり、インサートケース１内では入力用電極１１を結線せずに、電極ユニット１３で結線する点では同じである。
【００４３】
しかし、本実施の形態では、実施の形態３のように、取り付けネジ１４で電極ユニット１３をインサートケース１に固定するのではなく、電極ユニット１３をインサートケース１内に挿入して埋め込む。つまり、本実施の形態は、インサートケース１を樹脂で成形する際に、電極ユニット１３を挿入して成形する点で異なる。ここで、半導体素子４と電極ユニット１３の端子とは、直接ワイヤボンディングで接続されることになる。
【００４４】
これにより、本実施の形態では、取り付けネジ１４が不要なため、電極ユニット１３と半導体素子４との接合部分の信頼性が向上する。例えば、実施の形態３では、取り付けネジ１４に緩みがある場合、電極ユニット１３とインサートケース１との間で断線することになる。しかし、本実施の形態では、取り付けネジ１４が存在しない為、このような問題は生じない。但し、実施の形態３のように電極ユニット１３を交換して、様々な回路構成の半導体装置に対応することができなくなる。
【００４５】
【発明の効果】
本発明に記載の半導体装置は、外囲ケース内の異なる入出力用電極が相対する部分に樹脂が充填されず、異なる入出力用電極が相対する平行な面が露出しているので、異なる入出力用電極が相対するの部分に樹脂気泡が生じるおそれはなく、十分な絶縁を確保することができ、且つ外囲ケースの製造コストを低く抑えることができる。
【００４６】
また、本発明に記載の別の半導体装置は、入出力用電極間の結線が外囲ケースの樹脂内では行われず、外囲ケースに取り付けられる電極ユニット内で行われるので、異なる入出力用電極が相対するの部分が外囲ケース内で生じず、入出力用電極の間に十分な絶縁を確保することができる。また、外囲ケースの構造を変更することなく、電極ユニットを取り替えるだけで、様々な回路に対応できる。そのため、外囲ケースの設計変更が不要であり、設計変更のコストを低減することができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１に係る外囲ケースの平面図及び断面図である。
【図２】本発明の実施の形態１に係る半導体装置の結線図である。
【図３】本発明の実施の形態１に係る入出力用電極の電極形状を示す図である。
【図４】本発明の実施の形態１に係る異なる入出力用電極が相対する部分の断面図及び平面図である。
【図５】本発明の実施の形態１の変形例に係る入出力用電極が相対する部分の断面図である。
【図６】本発明の実施の形態２に係る上蓋を装着したときの半導体装置の平面図及び断面図である。
【図７】本発明の実施の形態２に係る上蓋を装着したときの半導体装置の平面図である。
【図８】本発明の実施の形態３に係る半導体装置の結線図である。
【図９】本発明の実施の形態３に係る外囲ケースの平面図及び断面図である。
【図１０】本発明の実施の形態３に係る電極ユニットの断面図である。
【図１１】本発明の実施の形態３に係る回路図である。
【図１２】本発明の実施の形態３に係る電極ユニットの平面図及び回路図である。
【図１３】本発明の実施の形態４に係る外囲ケースの平面図及び断面図である。
【符号の説明】
１ インサートケース、２ ベース板、３ 上蓋、４ 半導体素子、５ Ｎ電極、６ Ｐ電極、７ Ｕ電極、８ Ｖ電極、９アルミワイヤ、１０ シリコンゲル、１１ ガラスエポキシ樹脂、１２ インサート電極、１３ 電極ユニット、１４ 取り付けネジ。
Claims (6)
- 樹脂で成形された外囲ケースと、
前記外囲ケースの前記樹脂内にインサート成形され、前記外囲ケース内の半導体素子とワイヤボンディングで接続されている複数の入出力用電極とを備える半導体装置であって、
異なる前記入出力用電極が相対する部分には、前記樹脂が充填されず、異なる前記入出力用電極が相対する平行な面は、前記樹脂から露出していることを特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、
異なる前記入出力用電極が相対する部分には、前記樹脂と異なる絶縁材が充填されることを特徴とする半導体装置。 - 請求項２に記載の半導体装置であって、
前記樹脂が充填されていない部分を臨む前記樹脂の表面には、第１の凹凸が設けられ、
挿入される前記絶縁材には、前記第１の凹凸と相対する位置に、前記第１の凹凸と対称な第２の凹凸が設けられていることを特徴とする半導体装置。 - 請求項２に記載の半導体装置であって、
前記絶縁材は、前記外囲ケースの蓋部と一体成形されていることを特徴とする半導体装置。 - 樹脂で成形された外囲ケースと、
前記外囲ケースの前記樹脂内にインサート成形され、前記外囲ケース内の半導体素子とワイヤボンディングで接続されている入出力用電極とを備える半導体装置であって、
前記入出力用電極の結線は、前記樹脂内で行われず、前記外囲ケースに取り付けられる電極ユニット内で行われることを特徴とする半導体装置。 - 請求項５に記載の半導体装置であって、
前記電極ユニットは、前記外囲ケースに取り付けられるのではなく、前記外囲ケース内に挿入され成形されることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345154A JP3860530B2 (ja) | 2002-11-28 | 2002-11-28 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002345154A JP3860530B2 (ja) | 2002-11-28 | 2002-11-28 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004179466A true JP2004179466A (ja) | 2004-06-24 |
| JP3860530B2 JP3860530B2 (ja) | 2006-12-20 |
Family
ID=32706404
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002345154A Expired - Fee Related JP3860530B2 (ja) | 2002-11-28 | 2002-11-28 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3860530B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011134791A (ja) * | 2009-12-22 | 2011-07-07 | Toyota Motor Corp | バスバー構造体およびその製造方法 |
| US8399976B2 (en) | 2008-02-27 | 2013-03-19 | Mitsubishi Electric Corporation | Resin sealed semiconductor device and manufacturing method therefor |
| JPWO2013002249A1 (ja) * | 2011-06-27 | 2015-02-23 | ローム株式会社 | 半導体モジュール |
-
2002
- 2002-11-28 JP JP2002345154A patent/JP3860530B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8399976B2 (en) | 2008-02-27 | 2013-03-19 | Mitsubishi Electric Corporation | Resin sealed semiconductor device and manufacturing method therefor |
| US8785252B2 (en) | 2008-02-27 | 2014-07-22 | Mitsubishi Electric Corporation | Resin sealed semiconductor device and manufacturing method therefor |
| JP2011134791A (ja) * | 2009-12-22 | 2011-07-07 | Toyota Motor Corp | バスバー構造体およびその製造方法 |
| JPWO2013002249A1 (ja) * | 2011-06-27 | 2015-02-23 | ローム株式会社 | 半導体モジュール |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3860530B2 (ja) | 2006-12-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4455488B2 (ja) | 半導体装置 | |
| US6867484B2 (en) | Semiconductor device | |
| JP6233507B2 (ja) | パワー半導体モジュールおよび複合モジュール | |
| JP4432319B2 (ja) | 半導体装置 | |
| JP2000245170A (ja) | 半導体モジュールとそれを用いた電力変換装置及びその製法 | |
| JPH0922973A (ja) | 半導体装置 | |
| JP5098301B2 (ja) | 電力用半導体装置 | |
| JP2003511864A (ja) | 電力半導体モジュール | |
| KR101388815B1 (ko) | 반도체 패키지 | |
| US10959333B2 (en) | Semiconductor device | |
| JP6149932B2 (ja) | 半導体装置 | |
| JP5481104B2 (ja) | 半導体装置 | |
| JP2005191071A (ja) | 半導体装置 | |
| US20190103330A1 (en) | Semiconductor device | |
| CN110914975B (zh) | 功率半导体模块 | |
| TWI248175B (en) | Semiconductor device | |
| JP4315203B2 (ja) | 基板モジュール | |
| JP3769228B2 (ja) | 電力半導体装置 | |
| CN108155172B (zh) | 集成电路封装 | |
| JP3860530B2 (ja) | 半導体装置 | |
| JP3703978B2 (ja) | 半導体装置 | |
| JP5273265B2 (ja) | 電力用半導体装置 | |
| JP6028808B2 (ja) | 半導体装置 | |
| KR20110140076A (ko) | 반도체장치 | |
| JP5428512B2 (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041207 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060515 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060523 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060718 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060919 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060921 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090929 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100929 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110929 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120929 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130929 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |