JP2004165369A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2004165369A
JP2004165369A JP2002328551A JP2002328551A JP2004165369A JP 2004165369 A JP2004165369 A JP 2004165369A JP 2002328551 A JP2002328551 A JP 2002328551A JP 2002328551 A JP2002328551 A JP 2002328551A JP 2004165369 A JP2004165369 A JP 2004165369A
Authority
JP
Japan
Prior art keywords
etching
contact hole
insulating layer
mask
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002328551A
Other languages
English (en)
Inventor
Tetsuya Komoguchi
徹哉 菰口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2002328551A priority Critical patent/JP2004165369A/ja
Publication of JP2004165369A publication Critical patent/JP2004165369A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】高アスペクト比で高い垂直加工性を有するコンタクトホールの形成ができる半導体装置の製造方法を提供する。
【解決手段】本発明の製造方法は、マスク13を用い堆積性を有する第1のエッチングガスにて絶縁層7を下層導電層2に達する前までエッチングしてコンタクトホール21を形成し、かつ、コンタクトホール21に側面保護膜22を形成する第1のエッチング工程と、第1のエッチングガスより堆積性の弱い第2のエッチングガスにて前記絶縁層7と前記側面保護膜22をエッチングしてコンタクトホール21を形成する第2のエッチング工程と、を有する。
【選択図】 図4

Description

【0001】
【発明の属する技術分野】
本発明は半導体装置の製造方法に関し、詳細には、微細な構造の多層配線を接続するためのコンタクトホールを有する半導体装置の製造方法に関する。
【0002】
【従来の技術】
近年、半導体装置における高密度化および高集積化の要求により、半導体装置の微細化が必須となっている。半導体装置を微細化するために、例えば、トランジスタのゲート電極のゲート幅や、DRAM(Dynamic Random Access Memory)のキャパシタ占有面積等の縮小が実施されてきた。そして、配線も同様に微細化が要求されており、配線の多層化が行われている。配線の多層化に伴い、配線等の導電層間を接続するプラグが埋め込まれるコンタクトホールは、高アスペクト比とする必要性が増している。このため、コンタクトホールの製造工程は高度化し複雑となって、製造設備コストの上昇、製造歩留まり低下、および信頼性低下等の問題が発生している。特にスタック型のキャパシタ構造を有するDRAMにおいては、高アスペクト比が可能なコンタクトホールの形成技術の向上および、その形成工程の効率化が重要な課題となっている。
【0003】
コンタクトホール形成技術においては、高アスペクト比と共に、接続する導電層に対して高い垂直加工性が要求されている。垂直加工性が低いためにコンタクトホールが狭く形成される場合、コンタクト抵抗の上昇や所望な深さまでエッチングができない等の問題が発生する場合がある。一方、垂直加工性が低いためにコンタクトホールが広く形成される場合、コンタクトホールと隣接する他の導電層との間で電気的なショート等が発生する場合がある。このように、垂直加工性が低いコンタクトホールが形成される場合、半導体装置の製造歩留まり低下、信頼性の低下が発生する場合がある。また、これらの問題はコンタクトホールが高アスペクト比となるに伴い、より顕著になる。
【0004】
従来、この問題に対応するため、以下のような2段階のエッチングをする方法が提案されている(例えば、特許文献1参照)。従来の方法によれば、まず第1のエッチング工程において、コンタクトホールの底部でエッチングを進行させやすいがコンタクトホール形状の垂直加工性が低いエッチングガスを用いる。次いで、第2のエッチング工程において、コンタクトホールの底部でエッチングを停止させやすいがコンタクトホール形状の垂直加工性が高いエッチングガスを用いる。
【0005】
【特許文献1】
特開2000−150413
【0006】
【発明が解決しようとする課題】
従来の方法における第1のエッチング工程のみを実施した場合は、図10に示すように、コンタクトホール21が底部までエッチングされ垂直加工性が低い形状となる。また、第2のエッチング工程のみを実施した場合は、図11に示すように、コンタクトホール21は底部までエッチングされにくく、垂直加工性が高い形状となる。従来の方法においては、第1のエッチング工程と第2のエッチング工程を順次実施することで、高い垂直加工性で高アスペクト比のコンタクトホール21が形成できるとしていた。しかしながら、より高いアスペクト比が要求される場合、従来の方法においては第2のエッチング工程でコンタクトホール21の底部までエッチングすることができないために、そのコンタクトホール21の底部では第1のエッチングでの垂直加工性が低い形状が残存する場合があった。このようなコンタクトホール21にプラグを形成し導電層間を接続した場合、第1導電層との接続面積が少なくなりコンタクト抵抗の上昇が発生する場合があり信頼性が低下した。以上のように、従来の方法において、より高いアスペクト比のコンタクトホール21を形成する場合、所望のコンタクトホール21の形状が形成できず、上記の問題等に十分な効果が得られなかった。
【0007】
そこで本発明の目的は、高アスペクト比のコンタクトホールの形状を所望に形成することができる半導体装置の製造方法を提供することであって、特に、高い垂直加工性を有して、高い信頼性、高い製造歩留まりが可能なコンタクトホールの形成ができる半導体装置の製造方法を提供しようとすることにある。
【0008】
【課題を解決するための手段】
本発明は、基板の上に形成された第1導電層と、前記第1導電層の上に形成された絶縁層と、前記絶縁層の上に形成された第2導電層とを有する半導体装置において、前記第1導電層と前記第2導電層を接続するためのコンタクトホールを前記絶縁層に形成する半導体装置の製造方法であって、前記コンタクトホールを設ける箇所にマスク開口を有するマスクを前記絶縁層の上に形成するマスク形成工程と、前記マスクを用い、堆積性を有する第1のエッチングガスにて前記絶縁層を所定の第1の深さまでエッチングして前記コンタクトホールを形成し、かつ、前記コンタクトホールに側面保護膜を形成する第1のエッチング工程と、前記第1のエッチングガスより堆積性の弱い第2のエッチングガスにて前記絶縁層と前記側面保護膜を所定の第2の深さまでエッチングして前記コンタクトホールを形成する第2のエッチング工程と、を有する半導体装置の製造方法である。
【0009】
【発明の実施の形態】
本発明の実施の形態としての半導体装置の製造方法について、以下の添付図面を参照し説明する。図1〜図7は本発明を実施する形態の一例であって、各製造工程で製造されるDRAMの周辺回路部の概略断面図を示す。なお、図中、同一の符号を付した部分は同一物を表わす。本実施形態は、図1に示す構成から順次、各工程を実施して、図7に示す構成の半導体装置を製造する方法について示す。
【0010】
本実施形態においては、DRAMのソース領域を第1導電層とし、その上部に設けた配線層を第2導電層とし、この第1導電層と第2導電層を接続するためのコンタクトホールを形成する製造方法について示す。本実施形態では、アスペクト比9.0(コンタクト径0.35μm、コンタクトホール深さ3.2μm)のコンタクトホールを形成する場合について示す。
【0011】
絶縁層形成工程
図1に示すように、基板1に、例えばLOCOS(Local Oxidation of Silicon)法により素子分離領域6を設けて活性領域を形成し、その活性領域にソース領域2、ドレイン領域3、ゲート電極(ワードライン)5、ゲート絶縁膜4からなるトランジスタ素子を形成する。そして、例えばCVD(Chemical Vapor Deposition)法によりSiOを堆積し絶縁層7を形成して、トランジスタ素子を被覆する。絶縁層7が形成される中間部で、例えばスパッタ法によりAlのビットライン8を形成し、再度、絶縁層7を堆積して、図1に示すような構成を形成する。
【0012】
マスク形成工程
次いで、図2に示すように、絶縁層7に例えばスピンコート法によりフォトレジストを塗布し、熱処理を実施してマスク層11を形成する。次いで、例えばフォトマスクを用いてマスク合わせをして露光した後、現像処理をする。そして、コンタクトホールの形成される箇所にマスク開口12を有するマスク13が形成される。ここで、マスク開口12は、図3に示すように順テーパー形状とすることが望ましい。詳細は後述するが、マスク13のマスク開口12をテーパー形状に形成した場合、次工程の第1のエッチング工程において、そのマスク開口12の形状が転写されコンタクトホールが順テーパー形状となる。このため、第1のエッチング工程での側壁保護膜の形成を制御することが容易となる。
【0013】
第1のエッチング工程
次いで、図4に示すように、第1のエッチング工程において、第1のエッチング深さD1までエッチングし、側壁保護膜22を有し順テーパー形状のコンタクトホール21を形成する。本実施形態の第1のエッチング工程においては、以下の条件にて、例えばSiOの絶縁層7のエッチングを実施する。エッチング装置は平行平板型のエッチング装置を用いる。そして、堆積性を有する第1のエッチングガスとして、例えば、C/CO/Ar/Oの混合気体を各々の流量10sccm/50sccm/100sccm/5sccmにて用い、圧力を4.7Pa(35mTorr)、RF出力を1600Wの条件にてエッチングを行う。ここで、堆積性とはエッチングで生成された生成物がコンタクトホール21の側壁へ堆積し側壁保護膜22を形成する性質をいう。例えば、SiOの絶縁層7の場合、Cが高い堆積性を有する。また、第1のエッチング工程では、コンタクトホール21を所定の第1の深さまで絶縁層7をエッチングし、第1導電層であるソース領域2に達するまでエッチングをしない。以下より、第1のエッチング工程について詳細に説明する。
【0014】
図4のような順テーパー形状は、エッチングガスとして堆積性を有するガスを使用する場合や、マスク開口12が順テーパー形状の場合に形成されやすい。
【0015】
前者の堆積性を有するエッチングガスを用いる場合、以下に示す作用によって順テーパー形状となる。堆積性を有するエッチングガスは絶縁層7と化学反応して生成物を生成し、その生成物をエッチングすることでコンタクトホール21が形成される。しかし、エッチングが進行してコンタクトホール21が深く形成されるに伴い、エッチングガスと絶縁層7との反応による生成物はコンタクトホール21の外部へエッチングされにくくなる。コンタクトホール21の外部へエッチングされない生成物は、コンタクトホール21の側壁に付着そして堆積して側壁保護膜22を形成する。側壁保護膜22は絶縁膜7と堆積性を有するエッチングガスとの反応生成物で形成されているために、同様なエッチングガスではエッチングされにくい。また、エッチングが進行してコンタクトホール21が深く形成されると、側壁保護膜22の形成と共に、堆積性を有するエッチングガスがコンタクトホール21の深い底部へ供給されにくくなる。このために、コンタクトホール21はエッチングガスの進行方向に伴って狭い径で形成される順テーパー形状となる。したがって、堆積性を有するエッチングガスを用いて調整することで、順テーパー形状のコンタクトホール21を所望の深さであって所望のコンタクト径にて形成することができる。
【0016】
後者のマスク開口12を順テーパー形状に形成する場合は、そのマスク形状が絶縁層7に転写され、コンタクトホール21は順テーパー形状として形成される。マスク開口12を順テーパー形状とするが堆積性を有するエッチングガスを用いない場合、側壁保護膜22が形成されにくいため、前者と比べてコンタクトホール21はより深くエッチングが進行しやすい。したがって、マスク開口12の順テーパー形状を調整することで、順テーパー形状のコンタクトホールをより深いエッチング深さまで所望に形成することができる。
【0017】
以上のように、前者の堆積性を有するエッチングガスを用いることで、順テーパー形状のコンタクトホール21を所望の深さであって所望のコンタクト径にて形成することができる。しかし、より深いエッチング深さにおいて、コンタクトホール21の順テーパー形状を制御する必要がある場合、後者の如くマスク開口12を順テーパー形状に形成することを共に実施することが好適である。
【0018】
また、図4に示すように本実施形態における第1のエッチング工程では絶縁層7をソース領域2に達する前でエッチングを止め、例えば、所望の第1のエッチング深さD1までエッチングをする。したがって、第1のエッチング工程でのコンタクトホール21は、第1のエッチング深さD1までエッチングされ、その第1のエッチング深さD1では狭い径となる順テーパー形状で形成される。図4に示すように、コンタクトホール21は第1のエッチング深さD1では所望のコンタクト径R1に対して、狭いコンタクト径R2となる。コンタクトホール21を垂直形状とするためには、幅Xが不足している。ここで幅Xは(R1−R2)/2で示される。第1のエッチング深さD1のコンタクト径R2は、前述したように堆積性を有するエッチングガスを用いて側壁保護膜22を形成するため、エッチング時間等を調整することで容易に制御できる。例えば、第1のエッチング深さD1でエッチングを停止させない場合、本条件においては図8に示すようにソース領域2に到達せず、エッチングができないコンタクト径まで狭くすることができる。なお、詳細は後述するが、第1のエッチング工程での第1のエッチング深さD1は、次工程の第2のエッチング工程で広げることできるコンタクト径の深さを考慮して決定することが好ましい。
【0019】
第2のエッチング工程
次いで、本実施形態の第2のエッチング工程において以下の条件にて、例えばSiOの絶縁層7と側壁保護膜22のエッチングを実施する。エッチング装置は、平行平板型のエッチング装置を用いる。第2のエッチングガスとして、例えば、C/CO/Ar/O混合気体を各々の流量5sccm/50sccm/300sccm/5sccmにて用い、圧力を5.3Pa(40mTorr)、RF出力を1700Wにてエッチングを行う。第1のエッチング工程後、本条件にて第2のエッチング工程を実施することで、例えば、図5に示すように、第2のエッチング深さD2であるソース領域2までエッチングをし、垂直加工性を有し高アスペクト比(9.0)のコンタクトホール21を形成する。以下より、本第1のエッチング工程について詳細に説明する。
【0020】
第2のエッチング工程においては、第1のエッチング工程と同様なマスク13を用いることができる。そして、第1のエッチング工程で用いた第1のエッチングガスより、堆積性の弱い第2のエッチングガスを用いる。第1のエッチングガスより堆積性が弱いために、側壁保護膜22は形成されにくい。第2のエッチングガスは、第1のエッチングガスより希ガス(例えばAr)の割合が多いエッチングガスを用いることが好適である。エッチングガスとして希ガスを用いると、主に物理的なスパッタリング作用によりエッチングが実施される。希ガスによる物理的スパッタリング効果によって、第1エッチング工程で形成された側壁保護膜22は容易に削除することができる。また、物理的なスパッタリング作用によるエッチングのため、絶縁層7が等方的にエッチングされる。このため、コンタクトホール21は所望のコンタクト径より広く形成され易い。
【0021】
第1のエッチング工程を実施せず本実施形態の第2のエッチング工程を実施した場合、図9に示すように、コンタクトホール21は深さ中間部D3において広く広がったボウイング形状となる。第2のエッチングガス中で支配的に存在する希ガスは、プラズマ中でイオン化され、基板側に向けて異方的に電界加速される。高アスペクト比のコンタクトホール21を形成する場合、その異方的に電界加速されたイオンはコンタクトホール21の底部までは充分到達しないが、コンタクトホール21の深さ中間部D3までは充分に入り込む。このため、この深さ中間部D3で等方的にエッチングが進行する。また、堆積性を有するガス(例えばC)がエッチングガス中に含まれている場合であっても、コンタクトホール21の底部までは、その堆積性を有するガスは供給されにくいため側壁保護膜22が形成されにくい。したがって、コンタクトホール21はその深さ中間部D3において広く広がるボウイング形状となる。
【0022】
よって、ボウイング形状は、図9に示すように、深さ中間部D3では所望のコンタクトホール21の径R1に対して広いコンタクト径R3となる。つまり、所望のコンタクト径R1に対して幅Yが広がっている。ここで幅Yは(R3−R1)/2で示すことができる。このようにボウイング形状となる場合、例えば図9に示すように、広く広がった深さ中間部D3に位置するビットライン8との間隔が狭くなるため、ビットラインとコンタクトホール21に埋込み形成されるプラグとの電気的なショートが発生する等の問題となり、製造歩留まりの低下、信頼性低下となる。
【0023】
しかしながら、前述したように第1のエッチング工程において、第1のエッチング深さD1にて狭い幅Xである順テーパー形状のコンタクトホール21を形成している。そして、第2のエッチング工程において、深さ中間部D3にて幅Yが広がるボウイング形状とする条件にて、第2のエッチング深さD2までエッチングをする。したがって、第1のエッチング工程において第1のエッチング深さD1で狭まった幅Xを、第2のエッチング工程での深さ中間部D3とその位置で広がる幅Yとを同等に制御することで、第1のエッチング深さD1および深さ中間部D3は高い垂直加工性を実現することができる。
【0024】
また、第2のエッチング工程でのコンタクトホール21の底部においては、絶縁層7と側壁保護膜22をスパッタリング効果にてエッチングする際、そのエッチング物がコンタクトホール21の外部へ除去されにくい。このため、側壁保護膜22のエッチング物はコンタクトホール21の側壁に再付着し堆積する場合がある。しかし、第2のエッチングガスは、コンタクトホール21の底部に対して等方的なエッチング特性を有するため、ガス流量を増加させることで再付着を防止することができる。このように、コンタクトホール21の底部においては、等方的なエッチングの効果と再付着の効果により垂直加工性を実現することができる。
【0025】
また、第2のエッチング工程でのコンタクトホール21の上部においては、絶縁層7と側壁保護膜22をスパッタリング効果にてエッチングする際、底部と異なり、そのエッチング物がコンタクトホール21の外部へ除去されやすい。このため、エッチング物がコンタクトホール21の側壁に再付着することは少ない。しかし、堆積性を有するガス(C等)の解離による付着が促進される。このように、コンタクトホール21の上部においては、再付着の防止の効果と堆積性を有するガスの解離による付着の効果により垂直加工性を実現することができる。
【0026】
以上、上述したように第1のエッチング工程では堆積性を有する第1のエッチングガスを用い、エッチング時間等を制御することで所望の側壁保護膜22の形成をすることができる。このため、容易に第1のエッチング深さのコンタクト径を制御できる。一方、第2のエッチング工程においては、堆積性の弱いエッチングガスを用いエッチング時間、第2のエッチング深さ等を制御することで、第1のエッチング深さで狭まったコンタクト径を容易に所望に広げることができる。したがって、高アスペクト比のコンタクトホールの形状を所望に形成することができ、高い垂直加工性を有して、高い信頼性、高い製造歩留まりが可能なコンタクトホールの形成ができる。
【0027】
次いで、図6に示すようにマスク13はアッシングされる。上記の工程を経て、高いアスペクト比9.0であって垂直加工性の高いコンタクトホール21を形成することができる。
【0028】
プラグ・配線層形成工程
次いで、図7に示すようにコンタクトホール21にプラグを埋め込んで形成する。そして、このプラグと接続する第2導電層としての配線層を形成する。プラグはコンタクトホール21の表面にTiNを密着層(図示せず)として設け、例えばCVD法にてWを埋め込み形成する。また、配線層は例えばスパッタ法にてAlを用いて形成する。垂直加工性の高いコンタクトホール21にプラグを形成することができるため、コンタクト抵抗の上昇がなく、また、ビットライン8等との接触による電気的なショートの発生を防止することができる。
【0029】
上述したように本発明の実施形態においては、高アスペクト比のコンタクトホール21を所望の形状で形成することができる。したがって、垂直加工性に優れるコンタクトホール21を形成することができるため、コンタクト抵抗の上昇がなく、また、他の隣接する導電層等との接触による電気的なショートの発生を防止することができる。
【0030】
本実施形態における基板1、ソース領域2、絶縁層7、マスク開口12、マスク13、コンタクトホール21、側壁保護膜22、配線層32は、順次、本発明の基板、第1導電層、絶縁層、マスク開口、マスク、コンタクトホール、側壁保護膜、第2導電層に相当する。
【0031】
なお、本発明の実施に際しては、上記した実施の形態に限定されず、種の変形形態を採用することができる。
【0032】
例えば、上記実施形態においては第1のエッチング工程と第2のエッチング工程を各1回ずつ実施してコンタクトホール21を形成したが、第1のエッチング工程と第2のエッチング工程を交互に複数回実施しても良い。
【0033】
【発明の効果】
本発明の半導体装置の製造方法によれば、高アスペクト比のコンタクトホールの形状を所望に形成することができ、特に垂直加工性に優れるコンタクトホールを形成することができる。その結果、本発明の半導体装置の製造方法によれば、半導体装置の製造歩留まりと信頼性を向上することができる。
【図面の簡単な説明】
【図1】図1は、本発明の実施形態に係る製造方法において製造される半導体装置を示す概略断面図である。
【図2】図2は、本発明の実施形態に係る製造方法において、図1に示した工程を実施後、マスク層を絶縁層に形成する工程まで実施したことを示す図である。
【図3】図3は、本発明の実施形態に係る製造方法において、図2に示した工程を実施後、マスク層をパターニングしマスクを形成する工程まで実施したことを示す図である。
【図4】図4は、本発明の実施形態に係る製造方法において、図3に示した工程を実施後、側壁保護膜を形成し、かつ、マスクを用いて絶縁層をエッチングする第1のエッチング工程まで実施したことを示す図である。
【図5】図5は、本発明の実施形態に係る製造方法において、図4に示した工程を実施後、側壁保護膜および絶縁層をエッチングしコンタクトホールを形成する第2の工程まで実施したことを示す図である。
【図6】図6は、本発明の実施形態に係る製造方法において、図5に示した工程を実施後、マスクを除去する工程まで実施したことを示す図である。
【図7】図7は、本発明の実施形態に係る製造方法において、図6に示した工程を実施後、コンタクトホールにプラグを形成し、プラグに接続する配線層を形成する工程まで実施したことを示す図である。
【図8】図8は、本発明の実施形態に係る製造方法における第1のエッチング工程において、第1導電層までエッチングができない場合について示す図である。
【図9】図9は、本発明の実施形態に係る製造方法において、第1のエッチング工程を実施せず、第2のエッチング工程を実施した場合について示す。
【図10】図10は、従来の半導体装置の製造方法で製造した半導体装置を示す概略断面図であり、順テーパー形状となるコンタクトホールが形成されることを示す。
【図11】図11は従来の半導体装置の製造方法で製造した半導体装置を示す概略断面図であり、第2導電層まで達していないコンタクトホールが形成されることを示す。
【符号の説明】
1…基板、2…ソース領域(下層導電層)、3…ドレイン領域、4…ゲート絶縁膜、5…ゲート電極、6…素子分離領域、7…絶縁層、8…ビットライン、11…マスク層、12…マスク開口、13…マスク、21…コンタクトホール、22…側壁保護膜、31…プラグ、32…配線層(上層導電層)

Claims (3)

  1. 基板の上に形成された第1導電層と、前記第1導電層の上に形成された絶縁層と、前記絶縁層の上に形成された第2導電層とを有する半導体装置において、前記第1導電層と前記第2導電層を接続するためのコンタクトホールを前記絶縁層に形成する半導体装置の製造方法であって、
    前記コンタクトホールを設ける箇所にマスク開口を有するマスクを前記絶縁層の上に形成するマスク形成工程と、
    前記マスクを用い、堆積性を有する第1のエッチングガスにて前記絶縁層を所定の第1の深さまでエッチングして前記コンタクトホールを形成し、かつ、前記コンタクトホールに側面保護膜を形成する第1のエッチング工程と、
    前記第1のエッチングガスより堆積性の弱い第2のエッチングガスにて前記絶縁層と前記側面保護膜を所定の第2の深さまでエッチングして前記コンタクトホールを形成する第2のエッチング工程と、
    を有する半導体装置の製造方法。
  2. 前記マスク形成工程において前記マスク開口を順テーパー形状に形成する
    請求項1記載の半導体装置の製造方法。
  3. 前記第2のエッチング工程において前記第1のエッチングガスより希ガスの割合が多い前記第2のエッチングガスを用いる
    請求項1記載の半導体装置の製造方法。
JP2002328551A 2002-11-12 2002-11-12 半導体装置の製造方法 Pending JP2004165369A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002328551A JP2004165369A (ja) 2002-11-12 2002-11-12 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002328551A JP2004165369A (ja) 2002-11-12 2002-11-12 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2004165369A true JP2004165369A (ja) 2004-06-10

Family

ID=32806830

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002328551A Pending JP2004165369A (ja) 2002-11-12 2002-11-12 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2004165369A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179328A (ja) * 2013-04-23 2013-09-09 Unisantis Electronics Singapore Pte Ltd 半導体装置とその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013179328A (ja) * 2013-04-23 2013-09-09 Unisantis Electronics Singapore Pte Ltd 半導体装置とその製造方法

Similar Documents

Publication Publication Date Title
US6884736B2 (en) Method of forming contact plug on silicide structure
KR20010062744A (ko) 고선택비의 에칭이 가능한 드라이 에칭 방법 및 반도체장치의 제조 방법
JP2882301B2 (ja) 半導体装置の製造方法
JP2000208729A5 (ja)
JPH10294367A (ja) 半導体装置の製造方法
JP2007027690A (ja) フラッシュメモリ素子の金属配線およびコンタクトプラグ形成方法
JP2000082750A (ja) 半導体装置の製造方法
JP2004165369A (ja) 半導体装置の製造方法
JP4299852B2 (ja) 半導体装置の製造方法
JP2007027180A (ja) 半導体装置及びその製造方法
JP3317279B2 (ja) 半導体装置の製造方法
JP2702007B2 (ja) 半導体装置の製造方法
KR100859254B1 (ko) 반도체 소자의 커패시터 제조 방법
JP2002141336A (ja) 半導体装置の製造方法
KR100375190B1 (ko) 반도체장치의제조방법
JP3114640B2 (ja) 半導体装置の製造方法
KR100859474B1 (ko) 반도체 소자의 제조 방법
KR100685592B1 (ko) 반도체 소자의 플러그 형성 방법
US20080003822A1 (en) Method for fabricating semiconductor device
JP2005303095A (ja) 半導体装置の製造方法
KR20050068372A (ko) 반도체 소자의 콘택홀 형성 방법
JPH08167589A (ja) 半導体装置及びその製造方法
JP2004221365A (ja) 半導体装置およびその製造方法
KR20010001451A (ko) 반도체소자의 제조방법
KR20020036032A (ko) 디램의 스토리지 노드 형성방법